JP2013123069A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013123069A JP2013123069A JP2013011927A JP2013011927A JP2013123069A JP 2013123069 A JP2013123069 A JP 2013123069A JP 2013011927 A JP2013011927 A JP 2013011927A JP 2013011927 A JP2013011927 A JP 2013011927A JP 2013123069 A JP2013123069 A JP 2013123069A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- bump electrodes
- wirings
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】配線基板10の主面上に形成される導電パターンは、引き出し配線パターン14及び放熱用パターン15を含む。引き出し配線パターン14は、ICチップ11の外部装置に接続される電極111又は外部装置に接続されない電極112に導体を介して接続される。放熱用パターン15は、ICチップ11、パターン12〜14のいずれとも物理的に離間されており、引き出し配線パターン14に比べて大きな表面積を有する。パターン14および15が互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が間隙16を介して噛み合うように配置されている。
【選択図】図3
Description
また、前記導電パターンは、引き出し配線パターン及び放熱用パターンを含む。前記引き出し配線パターンは、前記複数の電極のうち少なくとも1つに導体を介して接続される。前記放熱用パターンは、前記ICチップおよび前記引き出し配線パターンのいずれとも物理的に離間されており、前記引き出し配線パターンに比べて大きな表面積を有する。
さらに、前記引き出し配線パターンと前記放熱用パターンは、間隙を介して対向するよう配置されており、前記引き出し配線パターンおよび前記放熱用パターンが互いに対向する部分の形状はともに凹凸形状を有し、互いの凹凸形状が前記間隙を介して噛み合うように配置されている。
本実施の形態にかかる半導体装置は、テープキャリアパッケージ(TCP)であり、より具体的には、液晶表示パネルを駆動するためのドライバICを搭載したTCPである。図1は、本実施の形態にかかるTCP1の平面模式図である。TCP1は、フレキシブル配線基板10およびICチップ11を有する。配線基板10は、ポリイミドフィルム等の可撓性の絶縁フィルム上に銅箔等によって導電パターンが形成された構造を有する。この導電パターンは、入力信号配線パターン12、出力信号配線パターン13、引き出し配線パターン14、及び放熱用パターン15を含む。なお、配線基板10の両端に等間隔で形成されている複数のスプロケットホール100は、TCP1が切り出される前のキャリアテープを搬送・位置決めするために利用される。
本実施の形態では、図9〜11に示した導電パターンレイアウトの応用例について説明する。図12は、本実施の形態にかかるTCP2の平面模式図である。図12の例では、信号入出力用のパターン13及び14が形成されていない領域21にダミー配線(ダミーリード)が形成されている。空白部分にダミー配線を形成することは、フレキシブル配線基板を利用するTCP等の半導体装置において一般的に行われている。これらのダミー配線は、ICチップ11の放熱にも寄与する。
10 配線基板
11 ICチップ(ドライバIC)
12 入力信号配線パターン
13 出力信号配線パターン
14、24 引き出し配線パターン
15、25 放熱用パターン
21 ダミー配線領域
24 折り返し配線(引き出し配線パターン)
25 ダミー配線群(放熱用パターン)
26 ダミー配線群
16 間隙
100 スプロケットホール
101 絶縁フィルム
111 電極(信号入出力用)
112 電極(放熱用)
113 導体バンプ
141〜145 引き出し配線
151〜156 凸部
L21、L22 パターン境界線
L1〜L8 等温線
Claims (20)
- 矩形状である半導体チップと、
前記半導体チップが搭載された配線基板と、を備え、
前記半導体チップは、表面、第1長辺、前記第1長辺とは反対側に位置する第2長辺、前記第1および第2長辺と交差する第1短辺、前記第1短辺とは反対側に位置し、前記第1および第2長辺と交差する第2短辺、および前記表面上に形成された複数のバンプ電極、を有し、
前記複数のバンプ電極は、前記第1長辺に沿って配置された複数の第1バンプ電極、前記複数の第1バンプ電極よりも前記第1短辺の近くに配置され且つ前記第1長辺に沿って配置された複数の第2バンプ電極、前記第2長辺に沿って配置された複数の第3バンプ電極、および前記第1短辺に沿って配置された複数の第4バンプ電極、を含み、
前記配線基板は、前記半導体チップが搭載された主面、前記半導体チップの外側に配置され、前記半導体チップの前記第1長辺と実質的に平行に延在する第1辺、前記半導体チップの外側に配置され、前記半導体チップの前記第2長辺と実質的に平行に延在する第2辺、複数の配線、および前記主面上に形成された複数の放熱パターン、を有し、
前記半導体チップは、前記半導体チップの前記表面と前記配線基板の前記主面とが対向するように前記配線基板上に搭載され、
前記複数の配線は、前記複数の第1バンプ電極と電気的に接続された入力信号用の複数の第1配線、前記複数の第2バンプ電極と電気的に接続された第1出力信号用の複数の第2配線、および前記複数の第3バンプ電極と電気的に接続された第2出力信号用の複数の第3配線、を含み、
前記複数の第1配線は、平面視において前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、前記配線基板の前記第1辺に沿って配置された複数の第1配線終端部を有し、
前記複数の第2配線は、平面視において前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、更に前記配線基板の前記第2辺へ向かって延在し、前記配線基板の前記第2辺に沿って配置された複数の第2配線終端部を有し、
前記複数の第3配線は、平面視において前記半導体チップの前記第2長辺から前記配線基板の前記第2辺に向かって延在し、前記配線基板の前記第2辺に沿って配置された複数の第3配線終端部を有し、
前記複数の放熱パターンは、複数の第1放熱パターンと、前記複数の第1放熱パターンの外側に配置された第2放熱パターンと、を含み、
前記複数の第1放熱パターンは、前記半導体チップの前記複数の第4バンプ電極と電気的に接続された複数の第1終端部と、平面視において前記半導体チップから外側へ延在する複数の第2終端部と、を有し、
前記第2放熱パターンは、平面視において前記複数の第1放熱パターンに沿って配置され、
前記第2放熱パターンは、前記半導体チップおよび前記複数の第1放熱パターンから電気的に分離されている半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体チップの前記複数の第4バンプ電極は電気的に接地電位である。 - 請求項1に記載の半導体装置において、
前記第2放熱パターンは、電気的にフローティング状態である。 - 請求項1に記載の半導体装置において、
前記第2放熱パターンの面積は、前記第1放熱パターンの面積より大きい。 - 請求項1に記載の半導体装置において、
前記複数の第1放熱パターンは、平面視において、前記半導体チップの前記第1短辺と、前記複数の第2配線のうち前記半導体チップの前記第1短辺に近接した配線の一部と、の間に形成されている。 - 請求項1に記載の半導体装置において、
前記第1放熱パターンのそれぞれの長さは、前記複数の第1、第2、および第3配線のそれぞれの長さよりも短い。 - 請求項6に記載の半導体装置において、
前記複数の第1放熱パターンの前記複数の第2終端部は、前記配線基板の主面において、前記複数の第1、第2、および第3配線の前記複数の第1、第2、および第3配線終端部よりも前記半導体チップに近い領域で終端している。 - 請求項1に記載の半導体装置において、
前記複数の第1放熱パターンと前記第2放熱パターンは、互いに入り込んで形成されている。 - 矩形状である半導体チップと、
前記半導体チップが搭載された配線基板と、を備え、
前記半導体チップは、表面、第1長辺、前記第1長辺とは反対側に位置する第2長辺、前記第1および第2長辺と交差する第1短辺、前記第1短辺とは反対側に位置し、前記第1および第2長辺と交差する第2短辺、および前記表面上に形成された複数のバンプ電極、を有し、
前記複数のバンプ電極は、前記第1長辺に沿って配置された複数の第1バンプ電極、前記複数の第1バンプ電極よりも前記第1短辺の近くに配置され且つ前記第1長辺に沿って配置された複数の第2バンプ電極、前記第2長辺に沿って配置された複数の第3バンプ電極、および前記第1短辺に沿って配置された複数の第4バンプ電極、を含み、
前記配線基板は、前記半導体チップが搭載された主面、前記半導体チップの外側に配置され、前記半導体チップの前記第1長辺と実質的に平行に延在する第1辺、前記半導体チップの外側に配置され、前記半導体チップの前記第2長辺と実質的に平行に延在する第2辺、複数の配線、および前記主面上に形成された複数のパターン、を有し、
前記半導体チップは、前記半導体チップの前記表面と前記配線基板の前記主面とが対向するように前記配線基板上に搭載され、
前記複数の配線は、前記複数の第1バンプ電極と電気的に接続された入力信号用の複数の第1配線、前記複数の第2バンプ電極と電気的に接続された第1出力信号用の複数の第2配線、および前記複数の第3バンプ電極と電気的に接続された第2出力信号用の複数の第3配線、を含み、
前記複数の第1配線は、平面視において前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、
前記複数の第2配線は、平面視において前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、更に前記配線基板の前記第2辺へ向かって延在し、
前記複数の第3配線は、平面視において前記半導体チップの前記第2長辺から前記配線基板の前記第2辺に向かって延在し、
前記複数のパターンは、複数の第1パターン、および第2パターンを含み、前記複数の第1パターンは、前記複数の第4バンプ電極とそれぞれ電気的に接続された複数の第1終端部と、前記複数の第1終端部の反対側に位置し且つ平面視において前記半導体チップから外側へ延在する複数の第2終端部とを有し、前記第2パターンは、第1部分および第2部分を有し、
前記複数の第1パターンは、平面視において、前記第2パターンの前記第1および第2部分の間に位置し、
前記第2パターンは、前記半導体チップおよび前記複数の第1パターンから電気的に分離されている半導体装置。 - 請求項9に記載の半導体装置において、
前記複数の第1パターンの延在方向と直交する方向における前記複数の第1パターンの合計幅は、前記半導体チップの前記第1短辺の長さより短い。 - 請求項9に記載の半導体装置において、
前記複数の第2配線のそれぞれは、前記複数の第1パターンの延在方向において、前記複数の第1パターンよりも前記半導体チップの前記第1短辺から遠くに配置された部分を有し、
平面視において、前記複数の第1パターンの前記複数の第2終端部のそれぞれは、前記半導体チップの前記第1短辺と前記複数の第2配線の前記部分との間に配置され、かつ前記半導体チップの前記第1および第2長辺の延長線の間に配置されている。 - 請求項9に記載の半導体装置において、
前記配線基板は、前記半導体チップの外側に配置され且つ前記半導体チップの前記第1短辺と実質的に平行に延在する第3辺と、前記半導体チップの外側に配置され且つ前記半導体チップの前記第2短辺と実質的に平行に延在する第4辺と、を有し、
前記配線基板の位置決めに使用可能な複数の貫通孔が、前記配線基板の前記第3および第4辺のそれぞれに沿って形成されている。 - 請求項9に記載の半導体装置において、
前記半導体チップは、平面視において、前記第2パターンと重なっていない。 - 請求項9に記載の半導体装置において、
前記配線基板は、絶縁フィルムから構成されたテープ基板である。 - 請求項9に記載の半導体装置において、
前記複数のバンプ電極は、金バンプである。 - 矩形状である半導体チップと、
前記半導体チップが搭載された配線基板と、を備え、
前記半導体チップは、表面、第1長辺、前記第1長辺とは反対側に位置する第2長辺、前記第1および第2長辺と交差する第1短辺、前記第1短辺とは反対側に位置し、前記第1および第2長辺と交差する第2短辺、および前記表面上に形成された複数のバンプ電極、を有し、
前記複数のバンプ電極は、前記第1長辺に沿って配置された複数の第1バンプ電極、前記複数の第1バンプ電極よりも前記第1短辺の近くに配置され且つ前記第1長辺に沿って配置された複数の第2バンプ電極、前記第2長辺に沿って配置された複数の第3バンプ電極、および前記第1短辺に沿って配置された複数の第4バンプ電極、を含み、
前記配線基板は、前記半導体チップが搭載された主面、前記半導体チップの外側に配置され、前記半導体チップの前記第1長辺と実質的に平行に延在する第1辺、前記半導体チップの外側に配置され、前記半導体チップの前記第2長辺と実質的に平行に延在する第2辺、複数の配線、および前記主面上に形成された複数のパターン、を有し、
前記半導体チップは、前記半導体チップの前記表面と前記配線基板の前記主面とが対向するように前記配線基板上に搭載され、
前記複数の配線は、前記複数の第1バンプ電極と電気的に接続された入力信号用の複数の第1配線、前記複数の第2バンプ電極と電気的に接続された第1出力信号用の複数の第2配線、および前記複数の第3バンプ電極と電気的に接続された第2出力信号用の複数の第3配線、を含み、
前記複数の第1配線は、平面視において、前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、
前記複数の第2配線は、平面視において、前記半導体チップの前記第1長辺から前記配線基板の前記第1辺に向かって延在し、更に前記配線基板の前記第2辺へ向かって延在し、
前記複数の第3配線は、平面視において、前記半導体チップの前記第2長辺から前記配線基板の前記第2辺に向かって延在し、
前記複数のパターンは、複数の第1パターン、および第2パターンを含み、前記複数の第1パターンは、前記複数の第4バンプ電極と電気的に接続され且つ平面視において前記半導体チップから外側へ延在し、前記第2パターンは、第1部分および第2部分を有し、
前記複数の第1パターンは、平面視において、前記第2パターンの前記第1および第2部分の間に位置し、
前記第2パターンは、前記半導体チップ及び前記複数の第1パターンから電気的に分離され、
前記複数の第1パターンは、前記複数の第4バンプ電極とそれぞれ電気的に接続された複数の第1終端部と、前記複数の第1終端部の反対側に位置し且つ平面視において前記半導体チップから外側へ延在する複数の第2終端部と、を有し、
前記複数の第2配線のそれぞれは、前記複数の第1パターンの延在方向において、前記複数の第1パターンよりも前記半導体チップの前記第1短辺から遠くに配置された部分を有し、
平面視において、前記複数の第1パターンの前記複数の第2終端部のそれぞれは、前記半導体チップの前記第1短辺と前記複数の第2配線の前記部分との間に配置され、かつ前記半導体チップの前記第1および第2長辺の延長線との間に配置されている半導体装置。 - 請求項16に記載の半導体装置において、
前記配線基板は、前記半導体チップの外側に配置され且つ前記半導体チップの前記第1短辺と実質的に平行に延在する第3辺と、前記半導体チップの外側に配置され且つ前記半導体チップの前記第2短辺と実質的に平行に延在する第4辺と、を有し、
前記配線基板の位置決めに使用可能な複数の貫通孔が、前記配線基板の前記第3および第4辺のそれぞれに沿って形成されている。 - 請求項16に記載の半導体装置において、
前記半導体チップは、平面視において、前記第2パターンと重なっていない。 - 請求項16に記載の半導体装置において、
前記配線基板は、絶縁フィルムから構成されたテープ基板である。 - 請求項16に記載の半導体装置において、
前記複数のバンプ電極は、金バンプである。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011927A JP5405679B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011927A JP5405679B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166975A Division JP5325684B2 (ja) | 2009-07-15 | 2009-07-15 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013225458A Division JP5657767B2 (ja) | 2013-10-30 | 2013-10-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013123069A true JP2013123069A (ja) | 2013-06-20 |
JP5405679B2 JP5405679B2 (ja) | 2014-02-05 |
Family
ID=48774836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013011927A Active JP5405679B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5405679B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484625A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Semiconductor integrated circuit device using film carrier |
JP2003108017A (ja) * | 2001-09-27 | 2003-04-11 | Pioneer Electronic Corp | フラットパネル型表示装置 |
JP2004111996A (ja) * | 1996-03-26 | 2004-04-08 | Canon Inc | 接続構造体及び表示装置 |
JP2004127924A (ja) * | 2002-08-30 | 2004-04-22 | Seiko Epson Corp | 電子モジュール、その製造方法及び駆動方法並びに電子機器 |
JP2008047781A (ja) * | 2006-08-18 | 2008-02-28 | Nec Lcd Technologies Ltd | テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置 |
JP2008166460A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 表示装置 |
JP2009027135A (ja) * | 2007-07-19 | 2009-02-05 | Himax Optelectronics Corp | チップ・オン・フィルムの製作方法及び構造 |
JP2011023528A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体装置 |
-
2013
- 2013-01-25 JP JP2013011927A patent/JP5405679B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484625A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Semiconductor integrated circuit device using film carrier |
JP2004111996A (ja) * | 1996-03-26 | 2004-04-08 | Canon Inc | 接続構造体及び表示装置 |
JP2003108017A (ja) * | 2001-09-27 | 2003-04-11 | Pioneer Electronic Corp | フラットパネル型表示装置 |
JP2004127924A (ja) * | 2002-08-30 | 2004-04-22 | Seiko Epson Corp | 電子モジュール、その製造方法及び駆動方法並びに電子機器 |
JP2008047781A (ja) * | 2006-08-18 | 2008-02-28 | Nec Lcd Technologies Ltd | テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置 |
JP2008166460A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 表示装置 |
JP2009027135A (ja) * | 2007-07-19 | 2009-02-05 | Himax Optelectronics Corp | チップ・オン・フィルムの製作方法及び構造 |
JP2011023528A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5405679B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11244883B2 (en) | Semiconductor device | |
KR100652519B1 (ko) | 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지 | |
US8729709B2 (en) | Semiconductor device | |
JP4781097B2 (ja) | テープキャリアパッケージ及びそれを搭載した表示装置 | |
TW202005003A (zh) | 薄膜封裝以及包含該薄膜封裝的封裝模組 | |
KR20100002113A (ko) | 반도체장치 및 반도체 집적회로 | |
JP4185954B2 (ja) | フレキシブル基板及び半導体装置 | |
KR20130089473A (ko) | 반도체 패키지 | |
JP2018085522A (ja) | 半導体装置 | |
JP2012160728A (ja) | 改善された放熱効率を有するcof型半導体パッケージ | |
JP5657767B2 (ja) | 半導体装置 | |
JP5878611B2 (ja) | 半導体装置 | |
JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
JP6870043B2 (ja) | 半導体装置 | |
JP5405679B2 (ja) | 半導体装置 | |
US9609742B2 (en) | Electrical characteristics of package substrates and semiconductor packages including the same | |
JP7318055B2 (ja) | 半導体装置 | |
JP2016058758A (ja) | 半導体装置 | |
KR101273526B1 (ko) | 높은 방열 효율의 cof 패키지 | |
JP2013026291A (ja) | 半導体装置 | |
JP2012199426A (ja) | 配線基板 | |
JP2023140761A (ja) | 電子デバイス | |
KR20240040509A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
CN116613133A (zh) | 电子封装件及其基板结构 | |
KR101234164B1 (ko) | 방열성을 향상시킨 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |