JP2013115214A5 - - Google Patents

Download PDF

Info

Publication number
JP2013115214A5
JP2013115214A5 JP2011259485A JP2011259485A JP2013115214A5 JP 2013115214 A5 JP2013115214 A5 JP 2013115214A5 JP 2011259485 A JP2011259485 A JP 2011259485A JP 2011259485 A JP2011259485 A JP 2011259485A JP 2013115214 A5 JP2013115214 A5 JP 2013115214A5
Authority
JP
Japan
Prior art keywords
outer periphery
base end
electrode
flush
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011259485A
Other languages
English (en)
Other versions
JP2013115214A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011259485A priority Critical patent/JP2013115214A/ja
Priority claimed from JP2011259485A external-priority patent/JP2013115214A/ja
Priority to US13/680,931 priority patent/US8829688B2/en
Publication of JP2013115214A publication Critical patent/JP2013115214A/ja
Publication of JP2013115214A5 publication Critical patent/JP2013115214A5/ja
Pending legal-status Critical Current

Links

Description

本発明の一観点によれば、複数の電極パッドが配列形成された半導体素子と、各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、前記電極パッドに接続された円柱状の基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、前記誘導部と前記接続パッドとを互いに電気的に接続するはんだを有し、前記誘導部は、前記基端部と面一な外周を有する円柱にその外周の一部を残すように切り欠きが形成された形状であり、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な円弧状の外周を有し、前記基端部の外周と面一な円弧状の外周側に向って前記はんだを誘導するように形成される。
めっき法により形成される電極端子13は、長さにばらつきが生じる。従って、電極端子13aよりも短い電極端子13bの場合、電極端子13bと接続パッド22bの間に、はんだ31b,32bが残存し、これらによるはんだ30bにより、電極端子13bと接続パッド22bが電気的に接続される。このように、はんだ31a,31b,32a,32bの量を多くすることにより、長さにばらつきが生じる電極端子13a,13bは、れぞれに対応する接続パッド22a,22bと接続される。従って、ばらつきによる接続不良を低減することができる。
また、先端部がテーパ状に形成されるとともに先端を平坦に形成した電極端子を用いるようにしてもよい。
例えば、図19(a)に示すように、電極端子111aは、略円柱状に形成され、先端部112aを斜めに切り欠いて傾斜面113aが形成されている。同様に、図19()に示すように、電極端子111bは、矩形柱状に形成され、先端部112bを斜めに切り欠いて傾斜面113bが形成されている。このように形成された電極端子111a,111bは、図19(c)に示すように、先端部112a,112bの方向にはんだを誘導する。

Claims (3)

  1. 複数の電極パッドが配列形成された半導体素子と、
    各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、
    前記電極パッドに接続された円柱状の基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、
    前記誘導部と前記接続パッドとを互いに電気的に接続するはんだと、
    を有し、
    前記誘導部は、前記基端部と面一な外周を有する円柱にその外周の一部を残すように切り欠きが形成された形状であり、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な円弧状の外周を有し、前記基端部の外周と面一な円弧状の外周側に向って前記はんだを誘導するように形成されたこと、
    を特徴とする半導体装置。
  2. 一主面に配列形成された複数の電極パッドと、
    前記電極パッドに接続され、柱状に形成された複数の電極端子と、
    を有し、
    前記電極端子は、前記電極パッドに接続された円柱状の基端部と、前記基端部から突出するように形成された誘導部とを備え、
    前記誘導部は、前記基端部と面一な外周を有する円柱にその外周の一部を残すように切り欠きが形成された形状であり、
    前記誘導部の外周の一部は、基端部の外周の一部と面一な円弧状であり、
    前記誘導部の平面視断面積は、前記基端部の平面視断面積よりも小さく、
    前記誘導部は、前記電極パッドと対応して配線基板に形成された接続パッドとはんだにより互いに電気的に接続されること
    を特徴とする半導体素子。
  3. 複数の電極パッドが配列形成された半導体素子と、前記半導体素子の各々の電極パッドに対応して配列された複数の接続パッドを有する配線基板と、を有する半導体装置の製造方法であって、
    前記電極パッドに接続される円柱状の基端部と、前記基端部から突出するように形成された誘導部とを含み、前記誘導部は、前記基端部と面一な外周を有する円柱にその外周の一部を残すように切り欠きが形成された形状であり、前記基端部の外周の一部と面一な円弧状の外周を有し、前記誘導部の平面視断面積は前記基端部の平面視断面積よりも小さい、柱状の電極端子を形成し、
    前記誘導部と前記接続パッドをはんだにより互いに電気的に接続し、
    前記はんだによる電気的な接続に際し、前記誘導部は前記基端部の外周と面一な円弧状の外周側に向って前記はんだを誘導すること
    を特徴とする半導体装置の製造方法。
JP2011259485A 2011-11-28 2011-11-28 半導体装置、半導体素子、及び半導体装置の製造方法 Pending JP2013115214A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011259485A JP2013115214A (ja) 2011-11-28 2011-11-28 半導体装置、半導体素子、及び半導体装置の製造方法
US13/680,931 US8829688B2 (en) 2011-11-28 2012-11-19 Semiconductor device with means for preventing solder bridges, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011259485A JP2013115214A (ja) 2011-11-28 2011-11-28 半導体装置、半導体素子、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013115214A JP2013115214A (ja) 2013-06-10
JP2013115214A5 true JP2013115214A5 (ja) 2014-09-11

Family

ID=48466089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011259485A Pending JP2013115214A (ja) 2011-11-28 2011-11-28 半導体装置、半導体素子、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8829688B2 (ja)
JP (1) JP2013115214A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9105533B2 (en) * 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
JP5913055B2 (ja) * 2012-11-09 2016-04-27 日本特殊陶業株式会社 配線基板
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US11398444B2 (en) * 2019-08-29 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having conductive pillars with inclined surfaces and methods of forming the same
US20210242154A1 (en) * 2020-02-04 2021-08-05 Micron Technology, Inc. Interconnect structures and associated systems and methods
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391439A (en) 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JPH05335309A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd 半導体装置
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3390664B2 (ja) 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JPH11177225A (ja) * 1997-12-15 1999-07-02 Toshiba Corp プリント基板
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
TW490821B (en) * 2000-11-16 2002-06-11 Orient Semiconductor Elect Ltd Application of wire bonding technique on manufacture of wafer bump and wafer level chip scale package
US8604625B1 (en) * 2010-02-18 2013-12-10 Amkor Technology, Inc. Semiconductor device having conductive pads to prevent solder reflow
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors

Similar Documents

Publication Publication Date Title
JP2013115214A5 (ja)
JP2014123736A5 (ja)
JP2007502530A5 (ja)
JP2012256741A5 (ja)
CN116364701A (zh) 具有增大的附接角度的导电线的半导体装置和方法
JP2012069984A5 (ja)
JP2008263125A5 (ja)
JP2012069761A5 (ja)
JP2009289849A5 (ja)
JP2010287592A5 (ja) 半導体装置
JP2011122924A5 (ja)
JP2015029022A5 (ja)
JP2016225414A5 (ja)
JP2015057775A5 (ja)
JP2012198194A5 (ja)
JP2014501446A5 (ja)
JP2014003097A5 (ja)
JP2015095482A5 (ja)
JP2013232486A5 (ja)
JP2008235555A5 (ja)
JP2007294488A5 (ja)
JP2016048649A5 (ja)
JP2014107398A5 (ja)
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
JP2017028155A5 (ja)