JP2013098630A - デルタシグマ変調器および半導体装置 - Google Patents
デルタシグマ変調器および半導体装置 Download PDFInfo
- Publication number
- JP2013098630A JP2013098630A JP2011237381A JP2011237381A JP2013098630A JP 2013098630 A JP2013098630 A JP 2013098630A JP 2011237381 A JP2011237381 A JP 2011237381A JP 2011237381 A JP2011237381 A JP 2011237381A JP 2013098630 A JP2013098630 A JP 2013098630A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- dac
- time
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】デルタシグマ変調器(1)は、減算器(11)と、積分器(12)と、それぞれが並列接続された複数のDA変換器(141−14k)とを備える。減算器は、第1アナログ信号(A)と第2アナログ信号(IDAC)とを入力し、第1アナログ信号から第2アナログ信号を減算する。積分器は、減算器の減算結果を積分する。複数のDA変換器は、積分器の出力を基に量子化されたデジタル信号をアナログ信号にそれぞれ変換し、それぞれ変換したアナログ信号を第2アナログ信号として、減算器に異なるタイミングで出力する。
【選択図】図5
Description
1.デルタシグマ変調器の概要
図5は、第1の実施の形態に係るデルタシグマ変調器1の概要を示すブロック図である。デルタシグマ変調器1は、減算器11と、積分器12と、nビットの量子化器13と、k(≧1)個のDA変換器14と、制御部15と、デコーダ16とを備える。k個目のDA変換器14を「第kDA変換器14k」と呼ぶ。
1)第1から第kDA変換器141−14kは、それぞれSCR型である。これは、DA変換器14の一例である。k個のDA変換器14は、一定電流帰還型であっても、この他の型であっても差し支えない。以下、第kDA変換器14kの出力電流を「第kDAC電流IDACk」と呼ぶ。
図8は、第1の実施の形態に係るデルタシグマ変調器1の詳細な構成例を示す回路図である。デルタシグマ変調器1は、DEM(Dynamic Element Matching)回路17を更に備える。DEM回路17は、温度計コードCに所定の処理を施す処理回路の一例である。制御部15は、信号発生回路151と、複数個の遅延回路152とを備える。
1)量子化器13は、n=2ビットの分解能を持つ。そのため、温度計コードCは、3ビットである。
2)DA変換器14の個数は、k=22−1=3である。したがって、トータルDAC電流IDACは、第1から第3DAC電流IDAC1−IDAC3の総和となる。
3)制御部15は、m=6個の遅延回路152を備える。
減算器11について説明する。減算器11は、第1減算器ノード111Pと、第2減算器ノード111Nとを有する。第1減算器ノード111Pは、第1信号線LP上にあって、第1入力抵抗121Pと演算増幅器123の非反転入力端子(+)との間にある。一方、第2減算器ノード111Nは、第2信号線LN上にあって、第2入力抵抗121Nと演算増幅器123の反転入力端子(−)との間にある。
積分器12について説明する。積分器12は、第1入力抵抗121Pと、第2入力抵抗121Nと、第1帰還キャパシタ122Pと、第2帰還キャパシタ122Nと、演算増幅器123とを有する。
量子化器13について説明する。量子化器13は、量子化器制御信号CLKCMP=“H(ハイレベル)”の期間、以下の処理を行う。先ず、量子化器13は、電圧比較回路(不図示)を用いて、積分器12の出力である積分値を22(=4)個の参照電圧と比較する。量子化器13は、この比較結果に基づいて、積分値を量子化する。積分値は、4通り(4値)ある量子化レベルのうちのいずれかに量子化される。次に、量子化器13は、4値の量子化レベルに対応した3ビットの温度計コードCを作成する。4値の量子化レベルは、表1に示すように、4値の温度計コードCにそれぞれ対応づけられている。量子化器13は、作成した温度計コードCをデコーダ16およびDEM回路17に出力する。
DEM回路17について説明する。DEM回路17は、サンプリング時間TSごとに、量子化器13から温度計コードCを入力する。温度計コードCは、表1に示すように、1ビット目から3ビット目までk=3個の第1から第3ビットC1−C3が配列されたものである。DEM回路17は、温度計コードCを入力する度に、入力した温度計コードCを構成する第1から第3ビットC1−C3の配列の順番を入れ替える。順番の入れ替えは、規則性を持っていても、ランダムであってもよい。また、順番の入れ替えは、第1から第3ビットC1−C3の各々が同一の値でない場合に行われれば、十分である。DEM回路17は、その順番の入れ替えを反映させた第1から第3出力ビットOUT1−OUT3を第1から第3DA変換器141−143にそれぞれ出力する。
このときの出力OUTは、“001”である。したがって、第1から第3DA変換器141−143は、“1”、“0”、“0”をそれぞれ入力する。
この入力で、DEM回路17は、“1”を持つ第1ビットC1の位置を第2ビットC2の位置と入れ替える。したがって、出力OUTは、“010”である。第1から第3DA変換器141−143は、“0”、“1”、“0”をそれぞれ入力する。
この入力で、DEM回路17は、“1”を持つ第2ビットC2の位置を第3ビットC3の位置と入れ替える。したがって、出力OUTは、“100”である。したがって、第1から第3DA変換器141−143は、“0”、“0”、“1”をそれぞれ入力する。
この入力で、DEM回路17は、“1”を持つ第3ビットC3の位置を第1ビットC1の位置と入れ替える。このときの出力OUTは、”001”である。DEM17は、1回目の入力時と同様の処理を行う。
第1DA変換器141について説明する。第1DA変換器141の要点は、以下の通りである。
この場合、第1DA変換器141は、正の符号を持つ第1DAC電流IDAC1を第1合流ノードNDOPに出力する。第1合流ノードNDOPは、減算器11の第2減算器ノード111Nに接続されている。
この場合、第1DA変換器141は、符号を反転させた第1DAC電流IDAC1、つまり、負の符号を持つ第1DAC電流IDAC1を第2合流ノードNDONに出力する。第2合流ノードNDONは、減算器11の第1減算器ノード111Pに接続されている。
第1および第2スイッチSW1a、SW1bは、第1DAC制御信号CLKS1によってオン/オフがそれぞれ制御される。両者のオン/オフは、互いに連動している。両者は、第1および第2キャパシタCa、Cbをそれぞれ充電するときに、オンである。
第3および第4スイッチSW1c、SW1dは、第1DAC制御信号CLKHP1によってオン/オフがそれぞれ制御される。両者のオン/オフは、互いに連動している。出力OUT1=“1”の場合、両者はオンである。一方、出力OUT1=“0”の場合、両者はオフである。
第5および第6スイッチSW1e、SW1fは、第1DAC制御信号CLKHM1によってオン/オフがそれぞれ制御される。両者のオン/オフは、互いに連動している。出力OUT1=“1”の場合、両者はオフである。一方、出力OUT1=“0”の場合、両者はオンである。
ステップ1:充電状態
量子化器13の動作が開始したとき、第1および第2スイッチSW1a、SW1bは、第1DAC制御信号CLKS1=“H”をそれぞれ受けて、オンに保持されている。これに対し、第3および第4スイッチSW1c、SW1dは、第1DAC制御信号CLKHP1=“L”をそれぞれ受けて、オフに保持されている。第5および第6スイッチSW1e、SW1fも同様に、第1DAC制御信号CLKHM1=“L”をそれぞれ受けて、オフに保持されている。このときの第1DA変換器141(他のDA変換器についても同様)の状態を「充電状態」と呼ぶ。
2個のキャパシタの充電が完了した後、第1および第2スイッチSW1a、SW1bは、第1DAC制御信号CLKS1=“L”を受けて、オンからオフに切り替わる。一方、第3および第4スイッチSW1c、SW1dは、第1DAC制御信号CLKHP1=“H”を受けて、オフからオンに切り替わる。ただし、第5および第6スイッチSW1e、SW1fは、オフに保持されている。このときの第1DA変換器141(他のDA変換器についても同様)の状態を「出力状態」と呼ぶ。
ステップ1:充電状態
ステップ1は、第1出力ビットOUT1=“1”の場合と同様である。ただし、電圧VDACPの符号が第1出力ビットOUT1=“1”の場合と逆である。電圧VDACNの符号についても、これと同様である。
第1出力ビットOUT1=“0”の場合と同様に、第1および第2スイッチSW1a、SW1bは、第1DAC制御信号CLKS1=“L”を受けて、オンからオフに切り替わる。ただし、第3および第4スイッチSW1c、SW1dは、オフに保持されている。一方、第5および第6スイッチSW1e、SW1fは、第1DAC制御信号CLKHM1=“H”を受けて、オフからオンに切り替わる。
第2DA変換器142は、受ける制御信号が第1DA変換器141と異なる。以下にその相違点を列挙する。
第1および第2スイッチSW2a、SW2bは、第2DAC制御信号CLKS2によってオン/オフがそれぞれ制御される。
SW2c、SW2d:
第3および第4スイッチSW2c、SW2dは、第2DAC制御信号CLKHP2によってオン/オフがそれぞれ制御される。
SW2e、SW2f:
第5および第6スイッチSW1e、SW1fは、第2DAC制御信号CLKHM2によってオン/オフがそれぞれ制御される。
第3DA変換器143も、受ける制御信号が第1および第2DA変換器141、142と異なる。以下にその相違点を列挙する。
第1および第2スイッチSW3a、SW3bは、第3DAC制御信号CLKS3によってオン/オフがそれぞれ制御される。
SW3c、SW3d:
第3および第4スイッチSW3c、SW3dは、第3DAC制御信号CLKHP3によってオン/オフがそれぞれ制御される。
SW3e、SW3f:
第5および第6スイッチSW3e、SW3fは、第3DAC制御信号CLKHM3によってオン/オフがそれぞれ制御される。
制御部15について説明する。制御部15は、信号発生回路151と、m=6個の遅延回路152とを備える。m個目の遅延回路152を「第m遅延回路152」と呼ぶ。制御部15は、大別して2種類の制御信号を発生させる。一つは、量子化器13を制御するための量子化器制御信号CLKCMPである。制御部15は、不図示の回路を用いて量子化器制御信号CLKCMPを発生させ、これを量子化器13に出力する。もう一つは、第1DAC制御信号CLKS1、CLKHP1、CLKHM1である。
信号発生回路151は、クロック発振器、種々の論理回路などで構成されている。信号発生回路151は、第1DAC制御信号CLKS1、CLKHP1、CLKHM1を発生させ、発生させた各々を第1DA変換器141に出力する。これと共に、信号発生回路151は、第1DAC制御信号CLKS1、CLKHP1、CLKHM1を、6個の遅延回路1521−1526のうちの対応する遅延回路152にそれぞれ出力する。詳細は、以下の通りである。
信号発生回路151は、第1DAC制御信号CLKS1を第1および第2スイッチSW1a、SW1bにそれぞれ出力する。更に、信号発生回路151は、第1DAC制御信号CLKS1を第1遅延回路1521に出力する。
信号発生回路151は、第1DAC制御信号CLKHP1を第3および第4スイッチSW1c、SW1dにそれぞれ出力する。更に、信号発生回路151は、第1DAC制御信号CLKHP1を第2および第5遅延回路1522、1525にそれぞれ出力する。
信号発生回路151は、第1DAC制御信号CLKHM1を第5および第6スイッチSW1e、SW1fにそれぞれ出力する。更に、信号発生回路151は、第1DAC制御信号CLKHM1を第3および第6遅延回路1523、1526にそれぞれ出力する。
第1から第6遅延回路1521−1526は、例えば、それぞれRCローパスフィルタと同様の構成をとっている。RCローパスフィルタは、1個の抵抗(R)と1個のキャパシタ(C)で構成され、入力信号を時定数RCに対応した時間だけ遅延させて出力する。なお、6個の遅延回路152の各々は、シフトレジスタなどで構成されていてもよい。いずれにせよ、6個の遅延回路152の各々は、デジタル回路である。
第1から第3遅延回路1521−1523は、第1DAC制御信号CLKS1、CLKHP1、CLKHM1をそれぞれ遅延時間Td1遅延させる。第1から第3遅延回路1521−1523は、遅延した第1DAC制御信号CLKS1、CLKHP1、CLKHM1をそれぞれ第2DAC制御信号CLKS2、CLKHP2、CLKHM2として第2DA変換器142に出力する。
第4から第6遅延回路1524−1526は、第1DAC制御信号CLKS1、CLKHP1、CLKHM1をそれぞれ遅延時間Td2遅延させる。遅延時間Td2は、遅延時間Td1よりも大きい(Td2>Td1)。第4から第6遅延回路1524−1526は、遅延した第1DAC制御信号CLKS1、CLKHP1、CLKHM1をそれぞれ第3DAC制御信号CLKS3、CLKHP3、CLKHM3として第3DA変換器143に出力する。
デコーダ16について説明する。4値の温度計コードCは、表2に示すように、4値のバイナリコードにそれぞれ対応づけられている。デコーダ16は、量子化器13の3ビット出力の温度計コードCをn=2ビットのバイナリコードに変換する。
図10は、デルタシグマ変調器1の動作例を示すタイミングチャートである。
先ず、図10に例示するタイミングチャート全体を説明する。デルタシグマ変調器1は、アナログ信号Aをサンプリング期間TSごとにデジタル信号Dに変換する。サンプリング時間Tsは、図1(A)に示すように、あるクロックCLKの立ち上がりから次のクロックCLKの立ち上がりまでの時間である。クロックCLKは、デルタシグマ変調器1の外部から供給される。ここでは、多数あるサンプリング時間Tsのうち、第1から第3のサンプリング時間TS1−TS3を例に挙げる。
第2のサンプリング時間TS2:出力OUT=“010”
第3のサンプリング時間TS3:出力OUT=“100”
時間T11にて、第1DA変換器141は、第1DAC電流IDAC1の出力を開始する。第1出力ビットOUT1=“1”であるので、第1DA変換器141は、図10(N)に示す第1DAC電流IDAC1を第1合流ノードNDOPに出力する。
第1から第3DA変換器141−143は、第1のサンプリング時間TS1の場合と同様に動作する。ただし、以下の点が第1のサンプリング時間TS1の場合と異なる。
第1から第3DA変換器141−143は、第1のサンプリング時間TS1の場合と同様に動作する。ただし、以下の点が第1のサンプリング時間TS1の場合と異なる。
次に、第1から第3DA変換器141−143の動作例を制御部15に関連づけて説明する。
量子化器制御信号CLKCMPの立ち上がり時:
このとき、第1から第3DA変換器141−143は、それぞれ充電状態である。このときの制御部15は、以下のように動作する。
第1DAC制御信号CLKHP1=“L”
第1DAC制御信号CLKHM1=“L”
第2DAC制御信号CLKHP2=“L”
第2DAC制御信号CLKHM2=“L”
第3DAC制御信号CLKHP3=“L”
第3DAC制御信号CLKHM3=“L”
第1および第2スイッチSW1a、SW1b=“オン”
第3および第4スイッチSW1c、SW1d=“オフ”
第5および第6スイッチSW1e、SW1f=“オフ”
第1および第2スイッチSW2a、SW2b=“オン”
第3および第4スイッチSW2c、SW2d=“オフ”
第5および第6スイッチSW2e、SW2f=“オフ”
第1および第2スイッチSW3a、SW3b=“オン”
第3および第4スイッチSW3c、SW3d=“オフ”
第5および第6スイッチSW3e、SW3f=“オフ”
時間T11にて、第1DA変換器141は、充電状態から出力状態に切り替わる。これに対し、第2および第3DA変換器142、143は、それぞれ充電状態に保持されている。
制御部15は、第1DAC制御信号CLKHP1を“L”から“H”に切り替える。
制御部15は、第1DAC制御信号CLKHM1を“L”に保持する。
第3および第4スイッチSW1c、SW1d=“オン”
第5および第6スイッチSW1e、SW1f=“オフ”
時間T12にて、第2DA変換器142は、充電状態から出力状態に切り替わる。第3DA変換器143は、充電状態である。
制御部15は、第2DAC制御信号CLKHP2を“L”に保持する。
制御部15は、第2DAC制御信号CLKHM2を“L”から“H”に切り替える。
第3および第4スイッチSW2c、SW2d=“オフ”
第5および第6スイッチSW2e、SW2f=“オン”
時間T13にて、第3DA変換器143は、充電状態から出力状態に切り替わる。
制御部15は、第3DAC制御信号CLKHP3を“L”に保持する。
制御部15は、第3DAC制御信号CLKHM3を“L”から“H”に切り替える。
第3および第4スイッチSW3c、SW3d=“オフ”
第5および第6スイッチSW3e、SW3f=“オン”
時間T11から時間ΔT経過した時間T14にて、第1DA変換器141は、出力状態から充電状態に切り替わる。これに対し、第2および第3DA変換器142、143は、それぞれ出力状態に保持されている。このとき、制御部15は、量子化器制御信号CLKCMPの立ち上がり時と同様の第1DAC制御信号CLKS1、CLKHP1、CLKHM1を第1DA変換器141にそれぞれ出力する。したがって、第1DA変換器141は、第1DAC電流IDAC1の出力を停止する。
時間T12から時間ΔT経過した時間T15にて、第2DA変換器142は、出力状態から充電状態に切り替わる。第3DA変換器143は、出力状態に保持されている。このとき、制御部15は、時量子化器制御信号CLKCMPの立ち上がり時と同様の第2DAC制御信号CLKS2、CLKHP2、CLKHM2を第2DA変換器142にそれぞれ出力する。したがって、第2DA変換器142は、第2DAC電流IDAC2の出力を停止する。
時間T13から時間ΔT経過した時間T16にて、第3DA変換器143は、出力状態から充電状態に切り替わる。このとき、制御部15は、量子化器制御信号CLKCMPの立ち上がり時と同様の第3DAC制御信号CLKS3、CLKHP3、CLKHM3を第3DA変換器143にそれぞれ出力する。したがって、第3DA変換器143は、第3DAC電流IDAC3の出力を停止する。
このときの第1から第3DA変換器141−143および制御部15の動作は、第1のサンプリング時間TS1の場合と同様である。ただし、これらの各動作を第1のサンプリング時間TS1の場合と対比すると、2つの点で差異がある。1つ目は、時間T21における第1DAC制御信号CLKHP1、CLKHM1のレベルである。2つ目は、時間T22における第2DAC制御信号CLKHP2、CLKHM2のレベルである。具体的には以下の通りである。
第1DAC制御信号CLKHM1=“L”から“H”(時間T21)
第2DAC制御信号CLKHP2=“L”から“H”(時間T22)
第2DAC制御信号CLKHM2=“L”(時間T22)
このときの第1から第3DA変換器141−143および制御部15の動作も、第1のサンプリング時間TS1の場合と同様である。ただし、これらの各動作を第1のサンプリング時間TS1における各動作と対比すると、2つの点で差異がある。1つ目は、時間T31における第1DAC制御信号CLKHP1、CLKHM1のレベルである。2つ目は、時間T33における第3DAC制御信号CLKHP3、CLKHM3のレベルである。具体的には以下の通りである。
第1DAC制御信号CLKHM1=“L”から“H”(時間T31)
第3DAC制御信号CLKHP3=“L”から“H”(時間T32)
第3DAC制御信号CLKHM3=“L”(時間T32)
図11は、デルタシグマ変調器1の配置レイアウトの一例を示す図である。制御部15およびデコーダ16の図示は省略されている。第1から第6遅延回路1521−1526は、それぞれ対応する第2および第3DA変換器142、143に隣接して配置されている。これは、第2および第3DAC制御信号の各々の伝搬遅延などを最小限に留めるためである。
図12は、デルタシグマ変調器1を備えたマイクロコンピュータ2の構成例を示すブロック図である。上述の特徴を持つデルタシグマ変調器1は、半導体装置に好適である。本実施の形態では、マイクロコンピュータ2を半導体装置の一例に挙げる。
第2の実施の形態について説明する。図8に示すデルタシグマ変調器1には、6個の遅延回路152が用いられている。6個の遅延回路152には、製造上のバラツキにより個体差がある。そのため、6個の遅延回路152の各々の出力タイミングにバラツキが発生する場合がある。その場合、第1から第3DA変換器141−143の各々が、サンプリング時間Tsの間に充電状態から出力状態へと遷移できない場合がある。この事態を回避すべく、本実施の形態では、6個の遅延回路152の時定数の補正がそれぞれ個別に行われる。
第3の実施の形態について説明する。図12に示すように、デルタシグマ変調器1をマイクロコンピュータ2に搭載することができる。マイクロコンピュータ2は、通常、逓倍器24を備えている。本実施の形態は、逓倍器24を用いることにより、6個の遅延回路152が不要なデルタシグマ変調器を開示する。
第1ANDゲート1531は、第1DAC制御信号CLKHP1を発生させる。詳細には、第1ANDゲート1531は、第1入力端子に第1DAC制御信号/CLKS1を入力し、第2入力端子に第1出力ビットOUT1を入力する。第1DAC制御信号/CLKS1は、レベルが反転された第1DAC制御信号CLKS1である。このレベルの反転には、例えば、インバータ(不図示)が用いられる。このことは、第2DAC制御信号/CLKS2および第3DAC制御信号/CLKS3と同様である。
第2ANDゲート1532は、第1DAC制御信号CLKHM1を発生させる。詳細には、第2ANDゲート1532は、第1入力端子に第1DAC制御信号/CLKS1を入力し、第2入力端子に第1出力ビットOUTB1を入力する。第1出力ビットOUTB1は、負側の第2信号線LNに出力されたDEM回路17の出力であって、第1出力ビットOUT1と相補の関係にある。例えば、第1出力ビットOUT1=“1”の場合、第1出力ビットOUTB1は、“0”である。
第3ANDゲート1533は、第2DAC制御信号CLKHP2を発生させる。詳細には、第3ANDゲート1533は、第1入力端子に第2DAC制御信号/CLKS2を入力し、第2入力端子に第2出力ビットOUT2を入力する。
第4ANDゲート1534は、第2DAC制御信号CLKHM2を発生させる。詳細には、第4ANDゲート1534は、第1入力端子に第2DAC制御信号/CLKS2を入力し、第2入力端子に第2出力ビットOUTB2を入力する。
第5ANDゲート1535は、第3DAC制御信号CLKHP3を発生させる。詳細には、第5ANDゲート1535は、第1入力端子に第3DAC制御信号/CLKS3を入力し、第2入力端子に第3出力ビットOUT3を入力する。
第6ANDゲート1536は、第3DAC制御信号CLKHM3を発生させる。詳細には、第6ANDゲート1536は、第1入力端子に第3DAC制御信号/CLKS3を入力し、第2入力端子に第2出力ビットOUTB3を入力する。
第4の実施の形態について説明する。本実施の形態は、逓倍器24として、DLL(Delay
Locked Loop)が用いられている。
11:減算器
12:積分器
13:量子化器
14:DA変換器
15:制御部
151:信号発生器
152:遅延回路
16:デコーダ
17:DEM
Claims (5)
- 第1アナログ信号と第2アナログ信号とを入力し、前記第1アナログ信号から前記第2アナログ信号を減算する減算器と、
前記減算器の減算結果を積分する積分器と、
それぞれが並列接続された複数のDA変換器であって、前記積分器の出力を基に量子化されたデジタル信号をアナログ信号にそれぞれ変換し、当該それぞれ変換したアナログ信号を前記第2アナログ信号として、前記減算器に異なるタイミングで出力する前記複数のDA変換器と
を備えるデルタシグマ変調器。 - 前記積分器の出力をn(≧2)ビットに量子化し、量子化レベルに対応したk(>n)ビットの温度計コードを出力する量子化器と、
前記デジタル信号としての前記温度計コードに処理を施す処理回路と、
前記複数のDA変換器としてk個のDA変換器と
を備え、
前記温度計コードは、
1ビット目からkビット目までk個のビットが配列された前記温度計コードであって、
前記処理回路は、
前記温度計コードを構成する前記k個のビットの配列の順番を入れ替え、
前記k個のDA変換器は、
前記処理回路によって前記配列の順番が入れ替えられた前記温度計コードの前記k個のビットにそれぞれ対応した電流に変換する
請求項1に記載のデルタシグマ変調器。 - 前記k個のDA変換器の各々の出力のタイミングを制御する制御部を更に備え、
前記k個のDA変換器は、
第1電流を出力する第1DA変換器と、
第2電流を出力する第2DA変換器と
を含み、
前記制御部は、
前記第1DA変換器に前記第1電流を出力させ、前記第1DA変換器による前記第1電流の出力開始から一定時間遅延させて、前記第2DA変換器に前記第2電流を出力させる
請求項2に記載のデルタシグマ変調器。 - 前記制御部は、
前記第2DA変換器による前記第2電流の出力を前記第1DA変換器による前記第1電流の出力開始から前記一定時間遅延させる遅延回路を備える
請求項3に記載のデルタシグマ変調器。 - 請求項1から4のいずれか一に記載のデルタシグマ変調器を備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237381A JP5788292B2 (ja) | 2011-10-28 | 2011-10-28 | デルタシグマ変調器および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237381A JP5788292B2 (ja) | 2011-10-28 | 2011-10-28 | デルタシグマ変調器および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013098630A true JP2013098630A (ja) | 2013-05-20 |
JP5788292B2 JP5788292B2 (ja) | 2015-09-30 |
Family
ID=48620182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011237381A Expired - Fee Related JP5788292B2 (ja) | 2011-10-28 | 2011-10-28 | デルタシグマ変調器および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5788292B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019047149A (ja) * | 2017-08-29 | 2019-03-22 | 株式会社東芝 | アナログ−デジタル変換器及び信号処理装置 |
JP2019165441A (ja) * | 2018-03-16 | 2019-09-26 | シナプティクス インコーポレイテッド | 音声アナログ・デジタル変換器システム及び方法 |
WO2022059060A1 (ja) * | 2020-09-15 | 2022-03-24 | 日本電信電話株式会社 | デルタシグマ変調器 |
JP7517439B2 (ja) | 2020-09-15 | 2024-07-17 | 日本電信電話株式会社 | デルタシグマ変調器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167819A (ja) * | 1990-10-31 | 1992-06-15 | Nippon Precision Circuits Kk | D/a変換回路 |
JPH04346521A (ja) * | 1991-05-24 | 1992-12-02 | Nippon Telegr & Teleph Corp <Ntt> | A/d変換回路 |
JP2006521766A (ja) * | 2003-03-19 | 2006-09-21 | レイセオン・カンパニー | 直接RFサンプリングのための混合技術のMEMS/BiCMOSによるLCバンドパスシグマ・デルタ変調装置 |
JP2009290455A (ja) * | 2008-05-28 | 2009-12-10 | Toshiba Corp | Demシステム、デルタシグマa/d変換器、及び受信機 |
JP2010536237A (ja) * | 2007-08-10 | 2010-11-25 | ナショナル ユニヴァーシティー オブ シンガポール | 帯域通過シグマ−デルタ変調のためのシステム及び方法 |
-
2011
- 2011-10-28 JP JP2011237381A patent/JP5788292B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167819A (ja) * | 1990-10-31 | 1992-06-15 | Nippon Precision Circuits Kk | D/a変換回路 |
JPH04346521A (ja) * | 1991-05-24 | 1992-12-02 | Nippon Telegr & Teleph Corp <Ntt> | A/d変換回路 |
JP2006521766A (ja) * | 2003-03-19 | 2006-09-21 | レイセオン・カンパニー | 直接RFサンプリングのための混合技術のMEMS/BiCMOSによるLCバンドパスシグマ・デルタ変調装置 |
JP2010536237A (ja) * | 2007-08-10 | 2010-11-25 | ナショナル ユニヴァーシティー オブ シンガポール | 帯域通過シグマ−デルタ変調のためのシステム及び方法 |
JP2009290455A (ja) * | 2008-05-28 | 2009-12-10 | Toshiba Corp | Demシステム、デルタシグマa/d変換器、及び受信機 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019047149A (ja) * | 2017-08-29 | 2019-03-22 | 株式会社東芝 | アナログ−デジタル変換器及び信号処理装置 |
JP2019165441A (ja) * | 2018-03-16 | 2019-09-26 | シナプティクス インコーポレイテッド | 音声アナログ・デジタル変換器システム及び方法 |
JP7324596B2 (ja) | 2018-03-16 | 2023-08-10 | シナプティクス インコーポレイテッド | 音声アナログ・デジタル変換器システム及び方法 |
WO2022059060A1 (ja) * | 2020-09-15 | 2022-03-24 | 日本電信電話株式会社 | デルタシグマ変調器 |
JPWO2022059060A1 (ja) * | 2020-09-15 | 2022-03-24 | ||
JP7517439B2 (ja) | 2020-09-15 | 2024-07-17 | 日本電信電話株式会社 | デルタシグマ変調器 |
Also Published As
Publication number | Publication date |
---|---|
JP5788292B2 (ja) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696910B2 (en) | Dither circuit and analog digital converter having dither circuit | |
US6784824B1 (en) | Analog-to-digital converter which is substantially independent of capacitor mismatch | |
US6642873B1 (en) | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter | |
Xu et al. | A 0.84 ps-LSB 2.47 mW time-to-digital converter using charge pump and SAR-ADC | |
WO2011121683A1 (ja) | 逐次比較型ad変換器用クロック生成回路 | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
JP2007243324A (ja) | 固体撮像装置 | |
WO2017029984A1 (ja) | アナログデジタル変換器 | |
US20140253355A1 (en) | 4N+1 Level Capacitive DAC Using N Capacitors | |
JP7239968B2 (ja) | 電圧・時間変換器及びアナログ・デジタル変換器 | |
US20070171118A1 (en) | Switch Control Circuit, AE Modulation Circuit, and AE Modulation Ad Converter | |
JP5788292B2 (ja) | デルタシグマ変調器および半導体装置 | |
US7088277B2 (en) | Analog-to-digital converter having cyclic configuration | |
JP2013042488A (ja) | 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
JP4789878B2 (ja) | デルタシグマ変調器及びデルタシグマad変換器 | |
US6859158B2 (en) | Analog-digital conversion circuit | |
JP2012244521A (ja) | 比較器及びad変換器 | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP4454498B2 (ja) | スイッチトキャパシタシステム、方法、および使用 | |
Yaghoubi et al. | A 0.7-V 400-μW 16-bit audio sigma-delta modulator with a modified tracking quantizer | |
WO2021220489A1 (ja) | 半導体集積回路 | |
JP5451317B2 (ja) | 連続時間型多ビットδσadc回路 | |
CN113206671B (zh) | 基于VCO实现的Sigma-Delta调制器及音频设备 | |
AlMarashli et al. | Design study on a SAR ADC using an incremental ΣΔ-DAC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5788292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |