JP2013051420A - イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 - Google Patents

イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 Download PDF

Info

Publication number
JP2013051420A
JP2013051420A JP2012202933A JP2012202933A JP2013051420A JP 2013051420 A JP2013051420 A JP 2013051420A JP 2012202933 A JP2012202933 A JP 2012202933A JP 2012202933 A JP2012202933 A JP 2012202933A JP 2013051420 A JP2013051420 A JP 2013051420A
Authority
JP
Japan
Prior art keywords
film
active region
pixel
polysilicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012202933A
Other languages
English (en)
Inventor
Woon-Il Choi
ウン イル チェ
Hyung-Sik Kim
ヒョン シク キム
I Shiku Kim
イ シク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures II LLC
Original Assignee
Intellectual Ventures II LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intellectual Ventures II LLC filed Critical Intellectual Ventures II LLC
Publication of JP2013051420A publication Critical patent/JP2013051420A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】フィルファクターの低下なしで、ピクセル縮小が可能なイメージセンサ及びその製造方法を提供する。
【解決手段】イメージセンサのピクセルは、ピクセル内に互いに電気的に接続が必要なポリシリコン４０２と活性領域４０１を有するイメージセンサにおいて、前記ポリシリコン膜が、前記活性領域の上部に一部が重なるように拡張され、前記ポリシリコン膜が、前記活性領域と埋没コンタクト４０３されるようにする。
【選択図】図４

Description

本発明は、ＣＭＯＳイメージセンサに関し、特に、ピクセルのサイズ縮小のためのピク
セル内のコンタクト構造及びその製造方法に関する。
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を利用して光学的イメージを電気的信号
に変換させる素子であって、ピクセル数と同じ数だけのＭＯＳトランジスタを製作し、こ
れを利用して出力を順次検出するスイッチング方式を採用している。ＣＭＯＳイメージセ
ンサは、従来のイメージセンサとして広く用いられているＣＣＤイメージセンサに比べて
、駆動方式が簡便で、かつ多様なスキャニング方式の具現が可能であり、信号処理回路を
単一チップに集積できるので、製品の小型化が可能なだけでなく、互換性のあるＣＭＯＳ
技術を使用するので、製造単価を下げることができ、電力消費もまた極めて少ないという
長所をもっている。
図１は、従来の技術に係るＣＭＯＳイメージセンサにおいて、１つのフォトダイオード
ＰＤと４つのＮＭＯＳトランジスタからなる単位ピクセルを示す回路図である。
同図に示すように、ＣＭＯＳイメージセンサは、光を受けて光電荷を生成するフォトダ
イオードＰＤと、フォトダイオードＰＤに集積された光電荷をフローティング拡散領域Ｆ
Ｄに運送するためのトランスファートランジスタＴｘと、所望の値にフローティング拡散
領域ＦＤの電位をセットし、電荷を排出することによって、フローティング拡散領域ＦＤ
をリセットさせるためのリセットトランジスタＲｘと、ソースフォロアバッファ増幅器の
役割を果たすドライブトランジスタＤｘと、スイッチングの役割としてアドレス指定が可
能なようにするセレクトトランジスタＳｘとを備える。単位ピクセルの外には、出力信号
の読み出しを可能にするロードトランジスタＬｏａｄ Ｔｒが構成されている。
図２は、上述した図１の単位ピクセルの構成において、各トランジスタを制御する信号
に対する制御タイミング図であって、相関二重サンプリング方式（ｃｏｒｒｅｌａｔｅｄ
ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ ｍｅｔｈｏｄ；以下、「ＣＤＳ」と記す）によりピ
クセルデータを得る方法について詳説すれば、以下の通りである。
１）図２において、「Ａ」期間は、トランスファートランジスタＴｘ及びリセットトラ
ンジスタＲｘがターンオンし、セレクトトランジスタＳｘがターンオフして、フォトダイ
オードＰＤを空乏（ｄｅｐｌｅｔｉｏｎ）させる期間である。
２）「Ｂ」期間は、ターンオンしたトランスファートランジスタＴｘが再びターンオフ
した後に、フォトダイオードＰＤで光を吸収して光電荷を生成し、生成された光電荷を集
積する期間である。（「Ｂ」期間は、リセットトランジスタＲｘ及びセレクトトランジス
タＳｘの状態と関係なく、トランスファートランジスタＴｘが再びターンオンするまで維
持される。）
３）「Ｃ」期間は、リセットトランジスタＲｘ及びトランスファートランジスタＴｘが
それぞれターンオン、ターンオフ状態に続けて維持され、セレクトトランジスタＳｘがタ
ーンオンすることによって、センシングノードＮにより駆動されるドライブトランジスタ
Ｄｘ及びセレクトトランジスタＳｘを介してリセット電圧レベルを伝達する期間である。
４）「Ｄ」期間は、リセットトランジスタＲｘがターンオフすることによって、「Ｃ」
期間において発生したリセット電圧レベルを安定させる期間である。
５）「Ｅ」期間は、「Ｄ」期間からリセット電圧レベルをサンプリングする期間である
。
６）「Ｆ」期間は、リセットトランジスタＲｘ及びセレクトトランジスタＳｘがそれぞ
れターンオフ、ターンオン状態に続けて維持され、トランスファートランジスタＴｘがタ
ーンオンすることによって、「Ｂ」期間の間、フォトダイオードＰＤで集積された光電荷
によるデータ電圧レベルがセンシングノードＮに伝達されて、センシングノードＮにより
駆動されるドライブトランジスタＤｘ及びセレクトトランジスタＳｘによりデータ電圧レ
ベルを伝達する期間である。
７）「Ｇ」期間は、トランスファートランジスタＴｘがターンオフすることによって、
「Ｆ」期間において発生したデータ電圧レベルを安定させる期間である。
８）「Ｈ」期間は、「Ｇ」期間からのデータ電圧レベルをサンプリングする期間である
。
「Ｅ」期間及び「Ｈ」期間においてそれぞれサンプリングされるリセットレベル及びデ
ータレベルの差値が、フォトダイオードＰＤから受信したイメージに対するＣＭＯＳイメ
ージセンサの出力イメージ値となる。
上述したような従来の単位ピクセル動作は、他の全ての単位ピクセルでも同様に行われ
、このような単位ピクセルがアレイされたピクセルアレイの駆動は、ロー（ｒｏｗ）ベー
ススキャン方式を採択した場合、最初ローから最後ローまで順次スキャンされる。
したがって、例えば、ｎ−１番目のローのピクセルからデータを得た後に、ｎ番目のロ
ーからデータを得るとき、ｎ−１番目を含むその前のローに該当するピクセルは、クリー
ンアップ（ｃｌｅａｎ−ｕｐ）された後に再度光集積が行われる。
一方、上述したように、従来の単位ピクセル構造は、ＣＤＳの支援のために、単位ピク
セル当たりの４つのトランジスタを使用することによって、単位ピクセルのサイズを増加
させ、また制限された面積でピクセルを実現するためには、フォトダイオードの面積が制
限にならざるをえなかった。フィルファクター（ｆｉｌｌ−ｆａｃｔｏｒ）は、単位ピク
セルの全体面積のうちフォトダイオードが占める面積の比率を表し、この要素は、イメー
ジセンサの性能に係る重要要素の１つである。フィルファクターが大きいということは、
光を受け入れて電気的信号に変換する能力がより大きいということで、フィルファクター
が大きければ大きいほど、単位ピクセルの出力電圧の変化幅が大きくなるということを意
味し、これは結局、ＣＭＯＳイメージセンサのダイナミックレンジが増加することを意味
する。
０．１８μｍ以上の比較的低集積度のイメージセンサでは、約３０％のフィルファクタ
ーを有する４トランジスタ構造において満足するほどの特性を見せた。しかし、半導体技
術の発展につれて、ピクセルは小さくなるものの、受光部は、一定面積以上を必要とする
ので、フィルファクターを拡大する必要性があり、最近特に全世界的に開発中の０．１８
μｍ以下の高集積イメージセンサでは、フィルファクターの拡大が必須だと言える。
フィルファクターを改善するための方法として、従来の４つのトランジスタを使用する
ピクセルタイプから３つのトランジスタを使用するピクセルタイプに変更することが研究
されつつある。
しかしながら、３つのトランジスタを使用するピクセルタイプは、ノイズ特性が悪いた
め、この部分を改善するための追加努力が必要である。
したがって、コンタクト構造を改善し、ピクセル内でコンタクトが占める面積を低減す
ることによって、ピクセル縮小を達成しようとするものである。図１の回路構成を有する
単位ピクセルにおいて、ドライブトランジスタＤｘのゲートとフローティング拡散領域Ｆ
Ｄとは、互いに接続しなければならず、また、ドライブトランジスタＤｘのゲートとリセ
ットトランジスタＲｘのドレイン拡散領域とが互いに接続しなければならない。
そのために、従来には、拡散領域とゲート用ポリシリコンとの間を金属配線を介して互
いに接続している。
図３は、ポリシリコン（ドライブトランジスタのゲート用ポリシリコン）と拡散領域（
フローティング拡散領域又はリセットトランジスタのドレイン拡散領域）との間の接続を
示す断面図である。
図３に示すように、半導体基板３０１の表面下に拡散領域３０２が形成されており、素
子分離膜３０３上にドライブトランジスタＤｘのゲート用ポリシリコン３０４が拡張され
て形成されており、拡散領域３０２とドライブトランジスタＤｘのゲート用ポリシリコン
３０４とは、絶縁膜３０５を貫通してコンタクトされた金属配線３０６を介して接続して
いる。
かかる従来のコンタクト構造及び方法は、ポリシリコンに１つのコンタクトが形成され
、拡散領域にもう１つのコンタクトが形成されなければならないので、２つのコンタクト
を必要とする構造となり、これは制限されたピクセル面積内でコンタクトが占める面積が
相対的に大きいため、相対的にフォトダイオードが占める面積が小さくならざるをえなか
った。
本発明は、上記した従来の問題を解決するためになされたものであって、その目的は、
制限されたピクセルの面積で改善されたフィルファクターを得ることができる、すなわち
フィルファクターの低下なしでピクセルの縮小が可能なイメージセンサ及びその製造方法
を提供することにある。
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に互い
に電気的に接続が必要なポリシリコンと活性領域を有するイメージセンサにおいて、前記
ポリシリコン膜が、前記活性領域の上部に一部が重なるように拡張され、前記ポリシリコ
ン膜が、前記活性領域と埋没コンタクト（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）されたことを
特徴とする。
ここで、前記ポリシリコン膜と前記活性領域との埋没コンタクトが、前記活性領域と、
該活性領域をオープンさせる酸化膜と、前記開放領域の前記活性領域上に形成された前記
ポリシリコン膜とからなることが好ましい。
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に互い
に接続するポリシリコン及び活性領域を有するイメージセンサにおいて、前記ポリシリコ
ン膜が、前記活性領域の上部に一部が重なるように拡張され、前記ポリシリコン膜が、前
記活性領域とバッティング（ｂｕｔｔｉｎｇ）コンタクトされたことを特徴とする。
ここで、前記ポリシリコン膜と前記活性領域とのバッティングコンタクトが、前記活性
領域と、前記活性領域の上部に一部が重なるように拡張されて形成された前記ポリシリコ
ン膜と、拡張された部分の前記ポリシリコン膜及び前記活性領域の一部を露出させるコン
タクト孔と、該コンタクト孔内に埋め込まれた金属とからなることが好ましい。
上記の目的を達成するため、本発明のイメージセンサのピクセルは、ピクセル内に電気
的に互いに接続するポリシリコン及び活性領域を有するイメージセンサにおいて、前記活
性領域と、該活性領域の上部に一部が重なるように拡張されて形成され、前記活性領域の
一部が露出されるように第１開放部を有する前記ポリシリコン膜と、該ポリシリコン膜が
形成された基板全体の構造上に形成され、第１開放部と重なり、かつ前記第１開放部より
広い幅を有する第２開放部を有する絶縁膜と、前記第１及び第２開放部内に埋め込まれた
金属とを含むことを特徴とする。
ここで、前記活性領域が、リセットトランジスタのドレイン拡散領域であり、前記ポリ
シリコン膜が、ドライブトランジスタのゲートポリシリコンであることが好ましい。
また、前記活性領域が、低濃度の拡散領域及び高濃度の拡散領域からなることが好まし
い。
本発明によれば、イメージセンサは、埋没コンタクト又は／及びバッティングコンタク
トを使用して、ピクセル内のコンタクト領域が占める面積を低減することができる。すな
わち、新しいコンタクト構造を使用してピクセルサイズを安定して低減し、従来のコンタ
クトが占めていた面積を、一部はピクセルの全体面積を低減するのに、一部はフィルファ
クターを確保するのに分けて活用することによって、ピクセルサイズ減少にともなう限界
を克服するという効果を奏する。
従来の技術に係るＣＭＯＳイメージセンサにおける１つのフォトダイオードと４つのＮＭＯＳトランジスタからなる単位ピクセルを示す回路図である。 図１に示された単位ピクセルの構成における各トランジスタを制御する信号に対する制御タイミング図である。 図１に示された部分のうち、フローティング拡散領域とドライブトランジスタのゲート用ポリシリコンとが金属配線のコンタクトを介して互いに接続している構造を示す断面図である。 本発明に係る埋没コンタクトの構造を示す平面図である。 本発明に係る埋没コンタクト方法の一例を示したものであって、図４に示されたＡ−Ａ´断面図である。 本発明に係る埋没コンタクト方法の一例を示したものであって、図４に示されたＡ−Ａ´断面図である。 本発明に係る埋没コンタクト方法の他の例を示す断面図である。 本発明に係る埋没コンタクト方法のさらに他の実施形態を示す断面図である。 本発明に係る埋没コンタクト方法のさらに他の実施形態を示す断面図である。 本発明に係るバッティングコンタクト構造を示す平面図である。 図８に示されたＡ−Ａ´断面図である。 バッティングコンタクト方法の他の例を示す平面図である。 図１０に示されたＡ−Ａ´断面図である。
以下、本発明の最も好ましい実施形態を、添付した図面を参照して説明する。
本発明は、光特性の安定性のために、フィルファクターを確保し、かつピクセルサイズ
を低減することができるように、埋没コンタクト又はバッティング（ｂｕｔｔｉｎｇ）コ
ンタクトを使用して、ピクセル内のコンタクトの個数を低減するものである。すなわち、
新しいコンタクト構造を使用してピクセルのサイズを安定して低減し、従来のコンタクト
が占めていた面積を、一部はピクセルの全体面積を低減し、残りの一部は、フィルファク
ターを確保するのに活用することによって、ピクセルのサイズ減少にともなう限界を克服
しようとするためである。
本発明の技術を適用する場合、ピクセルの追加縮小を可能にして、現在０．１３μｍ以
下のＣＭＯＳイメージセンサの開発技術に直接反映されることができる。
本発明を適用して、ピクセル内で低減できるコンタクト部分は、ポリシリコンと活性領
域（例えば、フローティング拡散領域）との間の接続部分であって、「ｐｏｌｙ ｃｏｎ
ｔａｃｔ＋ａｃｔｉｖｅ ｃｏｎｔａｃｔ＋ｍｅｔａｌ ｃｏｎｎｅｃｔｉｏｎ」からな
る部分である。すなわち、本発明は、図１及び図３で説明したドライブトランジスタＤｘ
のゲートとフローティング拡散領域ＦＤとの間の相互接続又はドライブトランジスタＤｘ
のゲートとリセットトランジスタＲｘのドレイン拡散領域との間の相互接続に適用される
ことができる。
一方、従来の技術において説明した図１のピクセルタイプと異なる構造のピクセルであ
るとしても、本発明は適用されることができる。すなわち、ポリシリコン膜と活性領域と
の接続が必要な構造を有するその他のピクセル構造でも本発明は適用されることができる
。本発明のコンタクト構造及びコンタクト方法は、ピクセル縮小面において、１つのトラ
ンジスタ個数を低減することよりさらに効果的だと言える。
（第１実施形態：埋没コンタクト適用）
図４は、本発明に係る埋没コンタクトの構造を示した平面図であって、ドライブトラン
ジスタのゲートポリシリコンとフローティング拡散領域との間のコンタクト構造を示す。
同図に示すように、本発明に係る埋没コンタクトの構造は、別途の金属配線を使用して
フローティング拡散領域４０１とゲートポリシリコン４０２との間を接続するものではな
く、フローティング拡散領域４０１と当接するようにポリシリコン４０２を拡張して形成
し、そのポリシリコン４０２が別途の配線なしでフローティング拡散領域４０１に埋没コ
ンタクト４０３されるようにするものである。説明していない図面符号「４０４」は、低
濃度ドーピング領域であるＮ−拡散領域を示す。
図５Ａ及び図５Ｂは、埋没コンタクト方法の一例を示したものであって、図４のＡ−Ａ
´断面図である。
まず、図５Ａに示すように、基板５０１にＳＴＩ素子分離工程により素子分離膜５０２
を形成し、フィールド領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ
−拡散領域５０３を形成し、約５０Åの厚さのゲート酸化膜５０４を形成した後に、薄い
厚さの第１ポリシリコン膜５０５を蒸着する。次に、埋没コンタクト領域が開放された埋
没コンタクトマスクパターン５０６をフォト工程により形成し、ゲート酸化膜の絶縁破壊
のためのイオン注入を行う。この時、イオン注入条件は、ハイカレント（ｈｉｇｈ ｃｕ
ｒｒｅｎｔ）装備を利用し、ゲート酸化膜５０４の位置がイオン注入ドーズ（ｄｏｓｅ）
のピーク（ｐｅａｋ）となるように条件を設定する。これによって、埋没コンタクト部位
のゲート酸化膜５０４のみがドーパントによる絶縁破壊により導電性を有するようになっ
て、絶縁破壊ゲート酸化膜５０４Ａになり、第１ポリシリコン膜５０５とＮ−拡散領域５
０３との間の電気的接続がなされる。残りの絶縁破壊されていないゲート酸化膜は、図面
符号「５０４Ｂ」と示される。
次に、図５Ｂを参照すれば、図示していないが、埋没コンタクトマスクパターン５０６
を除去し、ノーマルトランジスタのゲート厚になるように、第２ポリシリコン膜を蒸着す
る。
以後、ゲートマスク及びエッチング工程により第２ポリシリコン膜、第１ポリシリコン
膜５０５及び絶縁破壊されていないゲート酸化膜５０４Ｂをパターニングし、パターニン
グされた第２ポリシリコン膜５０７、パターニングされた第１ポリシリコン膜５０５Ａ及
びパターニングされた絶縁破壊されていないゲート酸化膜５０４Ｃを形成した後、高濃度
のイオン注入を行って、Ｎ＋フローティング拡散領域５０８を形成する。
これにより、ポリシリコン膜５０５Ａ、５０７とＮ＋フローティング拡散領域５０８と
の間のコンタクトが完成される。すなわち、ポリシリコン膜５０５Ａ、５０７は、埋没コ
ンタクト領域で絶縁破壊ゲート酸化膜５０４Ａ及びＮ−拡散領域５０３を介してＮ＋フロ
ーティング拡散領域５０８と電気的に接続する。
ここで、第１ポリシリコン膜５０５の厚さは、ゲート酸化膜の絶縁破壊のためのイオン
注入装備の能力に合せて調節することから、５００Å以下はポリシリコン蒸着の安定性が
保障されないので、蒸着の安定性とイオン注入能力を考慮して５００Å〜１０００Å程度
の厚さに形成する。第２ポリシリコン膜の厚さは、第１ポリシリコン膜５０５の厚さと合
わせて所望のゲート厚にならなければならないので、約１５００Å〜２０００Åの範囲の
厚さに形成する。一方、ゲート酸化膜の絶縁破壊のためのイオン注入時に注入されるイオ
ンは、砒素（ＡＳ）のようなイオンを使用することができる。
図６は、埋没コンタクト方法の他の例を示した断面図であって、埋没コンタクト部位の
ポリシリコンは、実質的にトランジスタのゲートをなす部分ではなく、そのゲートから拡
張される部分であるから、厚さは薄くてもよい。
したがって、２回のポリシリコン蒸着を行うことではなく、図６に示すように、所望の
ゲート厚の１回のポリシリコン蒸着のみを行い、埋没コンタクトマスクを使用して埋没コ
ンタクト部位のポリシリコン膜を一部厚にエッチングした後、ゲート酸化膜の絶縁破壊の
ためのイオン注入を行う。
図６を参考に、その過程を詳説すれば、基板６０１に素子分離膜（図示せず）を形成し
て、フィールド領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ−拡散
領域６０３を形成し、約５０Åの厚さのゲート酸化膜６０４を形成した後、２０００Å〜
２５００Åの範囲の厚さのポリシリコン膜を蒸着する。次に、埋没コンタクト領域が開放
された埋没コンタクトマスクパターン６０６をフォト工程により形成し、埋没コンタクト
マスクパターン６０６を利用してポリシリコン膜の一部の厚さをエッチングして、パター
ニングされたポリシリコン膜６０５を形成した後に、ゲート酸化膜の絶縁破壊のためのイ
オン注入を行う。これにより、埋没コンタクト領域のゲート酸化膜６０４が絶縁破壊され
、絶縁破壊されたゲート酸化膜６０４Ａが形成される。残りの絶縁破壊されていないゲー
ト酸化膜は、図面符号「６０４Ｂ」と表示される。
以後、埋没コンタクトマスクパターン６０６を除去し、ゲートマスク及びエッチング工
程によりパターニングされたポリシリコン膜６０５をパターニングし、高濃度のイオン注
入を行ってＮ＋フローティング拡散領域（図示せず）を形成する。
図７Ａ及び図７Ｂは、埋没コンタクト方法のさらに他の実施形態を示す断面図であって
、図５Ａ及び図５Ｂで説明した方法の中で、ゲート酸化膜の絶縁破壊を利用したイオン注
入の代りに、埋没コンタクト領域の第１ポリシリコンとゲート酸化膜を選択的にエッチン
グして、露出された活性領域に第２ポリシリコン膜を直接コンタクトさせるものである。
詳説すれば、図７Ａに示すように、基板７０２に素子分離工程によりフィールド領域と
活性領域とを画定する。次に、低濃度のイオン注入によりＮ−拡散領域７０３を形成し、
図示していないが、約５０Åの厚さのゲート酸化膜を形成した後に、薄い厚さの第１ポリ
シリコン膜を蒸着する。次に、埋没コンタクト領域が開放された埋没コンタクトマスクパ
ターン７０６をフォト工程により形成し、第１ポリシリコン膜及びゲート酸化膜をエッチ
ングして、パターニングされた第１ポリシリコン膜７０５及びパターニングされたゲート
酸化膜７０４を形成する。
次に、図７Ｂに示すように、埋没コンタクトマスクパターン７０６を除去し、ノーマル
トランジスタのゲートの厚さになるように、第２ポリシリコン膜７０７を蒸着する。
以後、ゲートマスク及びエッチング工程により、第２ポリシリコン膜７０７及びパター
ニングされた第１ポリシリコン膜７０５をパターニングし、高濃度のイオン注入を行って
、Ｎ＋フローティング拡散領域（図示せず）を形成する。
これにより、ポリシリコン膜７０５、７０７とＮ＋フローティング拡散領域との間のコ
ンタクトが完成される。
（第２実施形態：バッティングコンタクト適用）
図８は、本発明に係るバッティングコンタクト構造を示す平面図であって、ドライブト
ランジスタのゲートポリシリコンとフローティング拡散領域との間のコンタクト構造を示
す。
図８に示すように、本発明に係るバッティングコンタクト構造は、金属配線を使用する
ものの、フローティング拡散領域９０６及びパターニングされたポリシリコン膜９０５に
それぞれコンタクトを形成することではなく（すなわち、２つのコンタクトを形成せずに
）、フローティング拡散領域９０６と当接するようにパターニングされたポリシリコン９
０５を拡張して形成し、そのパターニングされたポリシリコン膜９０５とフローティング
拡散領域９０６を同時にオープンさせる１つのバッティングコンタクト孔を形成した後に
、その孔に金属配線を埋め込む方法である。説明していない図面符号「９０３」は、低濃
度ドープ領域であるＮ−拡散領域を示し、図面符号「９１０」は、バッティングコンタク
ト領域を示す。
図９は、図８に示されたＡ−Ａ´断面図である。これを参考に、バッティングコンタク
ト方法を説明する。
まず、基板９０１にＳＴＩ素子分離工程により素子分離膜９０２を形成し、フィールド
領域及び活性領域を画定する。次に、低濃度のイオン注入によりＮ−拡散領域９０３を形
成し、示していないが、約５０Åの厚さのゲート酸化膜を形成した後に、ゲート用ポリシ
リコン膜を蒸着する。
次に、ゲートマスク及びエッチング工程によりポリシリコン膜とゲート酸化膜をエッチ
ングして、パターニングされたポリシリコン膜９０５とパターニングされたゲート酸化膜
９０４を形成するが、この時、活性領域に一部が重なるように、ポリシリコンパターンが
形成される。
次に、高濃度のイオン注入を行って、Ｎ＋フローティング拡散領域９０６を形成し、示
していないが、絶縁膜を蒸着した後、パターニングされたポリシリコン膜９０５のパター
ンのエッジ部分及び活性領域（すなわち、Ｎ−拡散領域）を共に開放するように前記絶縁
膜をエッチングして、パターニングされた絶縁膜９０７及びバッティングコンタクト孔を
形成する。
以後、配線用金属又はプラグ用金属９０８を蒸着して、パターニングされたポリシリコ
ン膜９０５とＮ＋フローティング拡散領域９０６との間の接続を完了する。
図１０は、バッティングコンタクト方法の他の例を示す平面図であり、図１１は、図１
０に示されたＡ−Ａ´断面図である。
図１０及び図１１に示すように、パターニングされたゲートポリシリコン膜１０２０を
フローティング拡散領域１０１０に当接するように形成した後に、第１コンタクト領域１
０３０と第２コンタクト領域１０４０を重ねて形成する。平面的に、第１コンタクト領域
１０３０は、第２コンタクト領域１４０の内部に形成されるので、第１コンタクト領域１
０３０は、第２コンタクト領域１０４０より小さいコンタクトサイズを有する。もちろん
、Ｎ−拡散領域１０５０にも適用可能である。
図１１に示すように、ＳＴＩ素子分離工程により活性領域が画定され、活性領域の基板
の表面下には、低濃度の不純物領域及び高濃度の不純物領域が形成される。低濃度の拡散
領域１０５０及び高濃度の拡散領域１０１０は、フローティング拡散領域である。
図示していないが、活性領域の上部に一部が重なるように拡張されて、ゲート酸化膜及
びポリシリコン膜が形成され、ポリシリコン膜とゲート酸化膜を選択的にエッチングし、
パターニングされたゲート酸化膜１０８０、パターニングされたポリシリコン膜１０２０
及び前記活性領域の一部が露出される第１開放部（第１コンタクト領域１０３０）が形成
される。
パターニングされたポリシリコン膜１０２０が形成された基板の全体構造上に絶縁膜が
形成され（図示せず）、絶縁膜を選択的にエッチングしてパターニングされた絶縁膜１０
６０及び第２開放部（第２コンタクト領域１０４０）を形成する。第２開放部は、第１開
放部と重なり、かつ前記第１開放部より広い幅を有する。
第１開放部及び第２開放部内には、金属１０７０が埋め込まれて、活性領域とポリシリ
コンとの間の接続が完了する。
本発明の第３実施形態に係るコンタクト構造は、ピクセルサイズが次第に小さくなるに
ともない、コンタクト面積に一層制約が生じる場合に適用することができる。
以上で説明したように、埋没コンタクト又はバッティングコンタクトを使用する場合、
平面的にコンタクト領域は一箇所だけ形成されるので、２つのコンタクト領域を必要とす
る従来の技術より、ピクセル縮小の面において極めて効果的である。
一方、上述した本実施形態は、フローティング拡散領域とドライブトランジスタのゲー
トポリシリコンとの間の接続を、１つの例として説明したが、図１の回路を有するピクセ
ルであれば、ドライブトランジスタのゲートポリシリコンとリセットトランジスタのドレ
イン拡散領域との間の接続にも、本発明は適用されることができる。また、図１の回路構
成を有しないピクセル構造であっても、ポリシリコンと活性領域との間のコンタクトが必
要なピクセル構造において、本発明のコンタクト構造及び方法は適用されることができる
。
なお、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思
想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲
に属する。

Claims (15)

  1. イメージセンサのピクセルであって、該ピクセルは、
    基板を覆い、導電部分を含む酸化膜と、
    前記酸化膜の導電部分を覆い、第１の膜厚を有する第１のポリシリコン膜と、
    前記基板内に形成された活性領域であって、前記酸化膜の導電部分と前記第１のポリシリコン膜とが、前記活性領域の上部に拡張される、活性領域と、
    前記第１のポリシリコン膜を覆い、かつこれと電気的に接触する第２のポリシリコン膜であって、前記酸化膜の導電部分および前記活性領域の上部に拡張し、前記第１の膜厚より大きい第２の厚さを有し、前記酸化膜の導電部分は、前記活性領域と前記第１のポリシリコン膜との間で拡張するコンタクト構造を形成する、第２のポリシリコン膜と、
    を備える、ピクセル。
  2. 前記酸化膜の導電部分が、前記酸化膜の絶縁破壊された部分を有する、請求項１に記載のピクセル。
  3. 前記活性領域がフローティング拡散領域を備え、前記第１、第２のポリシリコン膜が、ドライブトランジスタのゲートとして接続される、請求項１に記載のピクセル。
  4. 前記活性領域がリセットトランジスタのドレイン拡散領域を備え、前記第１、第２のポリシリコン膜が、ドライブトランジスタのゲートとして接続される、請求項１に記載のピクセル。
  5. 前記活性領域が、低濃度拡散領域と高濃度拡散領域とを備えている、請求項１に記載のピクセル。
  6. 前記第１の膜厚は、５００Å〜１０００Åの範囲の厚さを有している、請求項１に記載のピクセル。
  7. 前記第２の膜厚は、１５００Å〜２０００Åの範囲の厚さを有している、請求項６に記載のピクセル。
  8. 基板と、
    前記基板内に形成された活性領域と、
    前記活性領域の上部に拡張し、第１の膜厚を有する第１のポリシリコン膜と、
    前記活性領域を覆う第１のポリシリコン膜の少なくとも一部分の上に拡張し、かつこれと電気的に接触し、前記第１の膜厚より大きい第２の膜厚を有する第２のポリシリコン膜と、
    前記第１のポリシリコン膜の下に配置され、前記活性領域に近接するゲート絶縁膜と、
    前記第１のポリシリコン膜と前記活性領域との間に配置されたコンタクト構造であって、前記ゲート絶縁膜の導電部分を含み、該ゲート絶縁膜の導電部分は、前記第１のポリシリコン膜と前記活性領域との間に導電性の経路を提供する、コンタクト構造と、
    を備えるピクセル。
  9. 前記第１のポリシリコン膜と前記第２のポリシリコン膜とが、電界効果トランジスタのゲートを形成するのに十分な結合された厚さを備えている、請求項８に記載のピクセル。
  10. 前記活性領域が、
    前記コンタクト構造と接触する前記基板の低濃度領域と、
    前記基板の低濃度領域の下にあり、かつこれと接触する前記基板の高濃度領域と、
    を備えている、請求項８に記載のピクセル。
  11. 前記ゲート絶縁膜が、前記第１のポリシリコン膜と前記活性領域との間に配置された酸化膜を備え、前記ゲート絶縁膜の導電部分が、前記酸化膜の導電部分を有している、請求項８に記載のピクセル。
  12. 前記第１の膜厚は、５００Å〜１０００Åの範囲の厚さを有している、請求項８に記載のピクセル。
  13. 前記第２の膜厚は、１５００Å〜２０００Åの範囲の厚さを有している、請求項１２に記載のピクセル。
  14. 基板と、
    前記基板内に形成され、ドープされた部分を有する活性領域と、
    前記基板の少なくとも一部分および前記活性領域の少なくとも一部分の上部に配置され、前記活性領域を覆う、開放部を含む絶縁膜と、
    前記絶縁膜の上部に配置され、前記絶縁膜内の開放部を覆う開放部を含むポリシリコン膜と、
    導電性にされた前記絶縁膜の一部分を含む導電性の材料を有するバッティングコンタクト構造であって、前記導電性にされた絶縁膜の一部分は、前記活性領域と、前記ポリシリコン膜内の開放部の周辺部に近接する領域と、に接触する、バッティングコンタクト構造と、
    を備えるピクセル。
  15. 前記絶縁膜はゲート酸化膜を備え、前記導電性にされた絶縁膜の一部分は、イオン注入によって規定される特性を有している、請求項１４に記載のピクセル。
JP2012202933A 2005-06-03 2012-09-14 イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 Pending JP2013051420A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050047992A KR100657142B1 (ko) 2005-06-03 2005-06-03 이미지센서의 픽셀 쉬링크를 위한 콘택 구조 및 그 제조방법
KR10-2005-0047992 2005-06-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006154961A Division JP5122089B2 (ja) 2005-06-03 2006-06-02 イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013051420A true JP2013051420A (ja) 2013-03-14

Family

ID=37484355

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006154961A Active JP5122089B2 (ja) 2005-06-03 2006-06-02 イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
JP2012202933A Pending JP2013051420A (ja) 2005-06-03 2012-09-14 イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006154961A Active JP5122089B2 (ja) 2005-06-03 2006-06-02 イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法

Country Status (5)

Country Link
US (3) US7851275B2 (ja)
JP (2) JP5122089B2 (ja)
KR (1) KR100657142B1 (ja)
CN (1) CN100468759C (ja)
TW (1) TWI321358B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744807B1 (ko) * 2005-07-25 2007-08-01 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서 및 그 제조방법
KR101503682B1 (ko) 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162519A (ja) * 1990-10-24 1992-06-08 Sony Corp Ｍｏｓ型半導体装置の製造方法
JPH0799168A (ja) * 1994-06-22 1995-04-11 Toshiba Corp 半導体装置
US6291280B1 (en) * 1998-11-12 2001-09-18 Micron Technology, Inc. CMOS imager cell having a buried contact and method of fabrication
JP2002118249A (ja) * 2000-10-06 2002-04-19 Sony Corp 固体撮像素子
JP2004336016A (ja) * 2003-04-30 2004-11-25 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサの単位画素

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217426A (en) * 1977-11-14 1980-08-12 Eastman Kodak Company Polyester/low-viscosity polyethylene melt blends for powder adhesives or powder coating materials
US4843034A (en) * 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
JPH0855852A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 半導体装置及びその製造方法
US5681778A (en) * 1995-11-27 1997-10-28 Micron Technology, Inc. Semiconductor processing method of forming a buried contact and conductive line
KR0180310B1 (ko) * 1995-12-28 1999-03-20 김광호 상보형 모스 트랜지스터 및 그 제조방법
US5760458A (en) * 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
JPH10242301A (ja) * 1997-02-21 1998-09-11 Nec Corp 半導体記憶装置およびその製造方法
US6017829A (en) * 1997-04-01 2000-01-25 Micron Technology, Inc. Implanted conductor and methods of making
JP3064957B2 (ja) * 1997-05-23 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
JP3183249B2 (ja) * 1998-03-30 2001-07-09 日本電気株式会社 高抵抗負荷スタチック型ｒａｍの製造方法
JP3132480B2 (ja) * 1998-08-31 2001-02-05 日本電気株式会社 半導体装置の製造方法
US6724426B1 (en) * 1999-03-08 2004-04-20 Micron Technology, Inc. Multi junction APS with dual simultaneous integration
JP2001210815A (ja) * 2000-01-27 2001-08-03 Sony Corp 固体撮像素子及びその製造方法
JP2001237408A (ja) 2000-02-22 2001-08-31 Sharp Corp 固体撮像装置およびその製造方法
JP2002134692A (ja) * 2000-10-20 2002-05-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6555915B1 (en) * 2001-10-22 2003-04-29 Motorola, Inc. Integrated circuit having interconnect to a substrate and method therefor
KR100508085B1 (ko) * 2002-08-20 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP4470364B2 (ja) * 2002-10-17 2010-06-02 ソニー株式会社 固体撮像素子及びカメラ装置
KR100495413B1 (ko) 2003-04-30 2005-06-14 매그나칩 반도체 유한회사 씨모스 이미지 센서의 단위화소 및 그 제조 방법
KR100955735B1 (ko) 2003-04-30 2010-04-30 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
US7022965B2 (en) * 2003-07-22 2006-04-04 Omnivision Tehnologies, Inc. Low voltage active CMOS pixel on an N-type substrate with complete reset
KR100529670B1 (ko) * 2003-10-01 2005-11-17 동부아남반도체 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP2006073846A (ja) * 2004-09-03 2006-03-16 Yamaha Corp 絶縁ゲート型電界効果トランジスタの製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162519A (ja) * 1990-10-24 1992-06-08 Sony Corp Ｍｏｓ型半導体装置の製造方法
JPH0799168A (ja) * 1994-06-22 1995-04-11 Toshiba Corp 半導体装置
US6291280B1 (en) * 1998-11-12 2001-09-18 Micron Technology, Inc. CMOS imager cell having a buried contact and method of fabrication
JP2002118249A (ja) * 2000-10-06 2002-04-19 Sony Corp 固体撮像素子
JP2004336016A (ja) * 2003-04-30 2004-11-25 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサの単位画素

Also Published As

Publication number Publication date
KR100657142B1 (ko) 2006-12-13
US9263484B2 (en) 2016-02-16
KR20060126245A (ko) 2006-12-07
JP2006339655A (ja) 2006-12-14
JP5122089B2 (ja) 2013-01-16
US20130059413A1 (en) 2013-03-07
CN1873994A (zh) 2006-12-06
TWI321358B (en) 2010-03-01
CN100468759C (zh) 2009-03-11
US20060273354A1 (en) 2006-12-07
US8309993B2 (en) 2012-11-13
TW200735335A (en) 2007-09-16
US7851275B2 (en) 2010-12-14
US20100276737A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
US6960795B2 (en) Pixel sensor cell for use in an imaging device
US7622321B2 (en) High dielectric constant spacer for imagers
CN100499148C (zh) 互补金属氧化物半导体图像感测器以及其制造方法
US7166879B2 (en) Photogate for use in an imaging device
US7842985B2 (en) CMOS image sensor
US7638354B2 (en) Image sensor and method of fabricating the same
US20060110873A1 (en) Method for fabricating CMOS image sensor
US20060141692A1 (en) Method of fabricating CMOS image sensor
JP2001028433A (ja) 半導体装置、固体撮像素子及びその製造方法
CN100477245C (zh) Cmos图像传感器及其制造方法
CN100483683C (zh) Cmos图像传感器及其制造方法
US20090289287A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
JP4552240B2 (ja) 固体撮像装置及びその製造方法
US7732245B2 (en) Photodiode of CMOS image sensor and method for manufacturing the same
JP5122089B2 (ja) イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
US20070145440A1 (en) CMOS Image Sensor and Method for Fabricating the Same
US20080182354A1 (en) Methods of fabricating cmos image sensors
US7883922B2 (en) Image sensor and method for manufacturing the same
KR20050041057A (ko) 시모스 이미지센서의 새로운 소자분리막 및 그 제조방법
KR20040058754A (ko) 시모스 이미지센서 및 그 제조방법
KR100587137B1 (ko) 픽셀의 센싱노드에서 자기정렬 실리실사이드층이 블로킹된ｃｍｏｓ 이미지센서 및 그 제조 방법
JP2008060581A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR20070035243A (ko) 이미지 센서 및 이의 제조 방법
KR20040008895A (ko) 암전류 특성을 향상시킨 시모스 이미지센서

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513