CN1873994A - 图像传感器的像素及其制造方法 - Google Patents

图像传感器的像素及其制造方法 Download PDF

Info

Publication number
CN1873994A
CN1873994A CNA2006100836856A CN200610083685A CN1873994A CN 1873994 A CN1873994 A CN 1873994A CN A2006100836856 A CNA2006100836856 A CN A2006100836856A CN 200610083685 A CN200610083685 A CN 200610083685A CN 1873994 A CN1873994 A CN 1873994A
Authority
CN
China
Prior art keywords
polysilicon layer
diffusion region
active area
pixel
doped diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100836856A
Other languages
English (en)
Other versions
CN100468759C (zh
Inventor
崔云一
金亨植
金义植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN1873994A publication Critical patent/CN1873994A/zh
Application granted granted Critical
Publication of CN100468759C publication Critical patent/CN100468759C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种图像传感器的像素，包括多晶硅层以及需要与多晶硅层电耦合的有源区，其中多晶硅层在有源区的一部分之上延伸，使得多晶硅层和有源区部分地重叠，并且多晶硅层和有源区通过埋入接触结构而耦合。

Description

图像传感器的像素及其制造方法
技术领域
本发明涉及一种互补金属氧化物半导体(CMOS)图像传感器；且更为具体地，涉及一种像素中的接触结构及其制造方法。
背景技术
互补金属氧化物半导体(CMOS)图像传感器是一种通过采用CMOS制造技术将光信号转换成电信号的器件。CMOS图像传感器形成如像素数目一样多的MOS晶体管，并利用使用MOS晶体管顺序检测输出的切换方法。当与广泛使用的传统电荷耦合器件(CCD)图像传感器相比时，CMOS图像传感器具有较容易的操作方法，并能适于不同扫描方法。此外，CMOS图像传感器允许信号处理电路集成在单芯片中，使得器件有可能小型化。此外，由于使用了可兼容的CMOS技术，可减少生产成本并可降低功率消耗。
图1是图示典型CMOS图像传感器中具有一个光电二极管和四个N-沟道金属氧化物(NMOS)晶体管的单位像素的电路图。
CMOS图像传感器包括：光电二极管PD、转移晶体管Tx、重置晶体管Rx、驱动晶体管Dx以及选择晶体管Sx。光电二极管PD接收光并生成光电荷，转移晶体管Tx将累积在光电二极管PD的光电荷转移到浮动扩散节点FD。重置晶体管Rx通过将浮动扩散节点FD的电势设置到所需值并释放光电荷，来重置浮动扩散节点FD。驱动晶体管Dx起到源跟随器缓冲放大器的作用，选择晶体管Sx起到允许寻址的切换器件的作用。负载晶体管LOAD TR形成在单位像素外部，以便于读出信号。
图2是图示对图1中所示典型的单位像素中的每个晶体管进行控制的信号的控制时序的图。下面描述一种通过采用相关双采样(CDS)方法用于获得像素数据的方法。
在段A期间，转移晶体管Tx和重置晶体管Rx接通并且选择晶体管Sx关断，由此光电二极管PD处在耗尽状态。
在段B期间，转移晶体管Tx关断。在转移晶体管Tx关断后，光电二极管PD吸收光以生成光电荷并累积光电荷。段B保持，一直到转移晶体管Tx再接通，与重置晶体管Rx和选择晶体管Sx状态无关。
在段C期间，重置晶体管Rx保持接通，转移晶体管Tx保持关断，选择晶体管Sx接通。由此，重置电压在段C期间通过驱动晶体管Dx和选择晶体管Sx转移，该驱动晶体管Dx通过感测节点N来操作(见图1)。段C被称作复位转移段。
在段D期间，重置晶体管Rx关断以稳定(settle)在段C中生成的重置电压。段D称作重置稳定段。
在段E期间，段D的重置电压被采样。段E称作重置采样段。
在段F期间，重置晶体管Rx保持关断，选择晶体管Sx保持接通，转移晶体管Tx关断。由此，通过在段B期间累积在光电二极管PD的光电荷生成的数据电压转移到感测节点N。在段F期间，通过感测节点N操作的驱动晶体管Dx和选择晶体管Sx转移数据电压。段F称作数据转移段。
在段G期间，转移晶体管Tx关断。由此，在段F期间生成的数据电压在段G期间稳定。段G称作数据稳定段。
在段H期间，段G的数据电压被采样。段H称作数据采样段。
在段E和段H中分别采样的重置电压和数据电压之间的差成为关于从光电二极管PD输入的图像的CMOS图像传感器的输出值。
以上描述的传统单位像素操作的执行与其它类型单位的像素几乎相同。如果基于行的扫描方法被选择用于排列有典型单位像素的像素阵列的操作，第一行至最后一行被顺序地扫描。
因此，当在从第n-1行像的素获得数据后从第n行的像素获得数据时，包括第n-1行的前面行中的所有像素被清除，然后再执行光累积过程。
同时，典型的单位像素结构利用每单位像素四个晶体管用于CDS支持，由此，单位像素的尺寸变得较大。此外，为了在有限的表面面积上实施像素，光电二极管的表面也通常受限制。填充因子表示光电二极管的表面面积关于单位像素的整个表面面积的比率。填充因子是涉及图像传感器性能的重要因素之一。大填充因子意味着将接收的光变成电信号的大能力。较大填充因子意味着在单位像素的输出电压中波动的范围较大。由此，CMOS图像传感器的动态范围增加。
在具有约0.18μm或更高的低集成度的图像传感器中，具有约30％填充因子的四晶体管结构显示出令人满意的特征水平。然而，虽然像素的尺寸随着半导体技术改进而降低，但是光接收单位需要大于特定的表面面积。由此，填充因子需要扩大。尤其，在世界范围开发的约0.18μm或之下的高集成图像传感器中，扩大填充因子一般是必要的。
一种被开发来改善填充因子的方法是将使用四晶体管的典型像素类型改为使用三晶体管的像素类型。
然而，使用三晶体管的像素类型具有不令人满意的噪声水平，从而需要进一步的开发。
因此，提出了一种接触结构来减少在像素内接触的表面面积以减小像素的尺寸。由此，在具有与图1中单位像素基本上相同的电路结构的单位像素中，驱动晶体管Dx的栅和浮动扩散区FD一般需要耦合，并且驱动晶体管Dx的栅和重置晶体管Rx的漏扩散区一般需要耦合。
因此，在典型的方法中，扩散区和用作栅的多晶硅通过金属线彼此耦合，以获得像素收缩(shrinkage)。
图3是图示在用作驱动晶体管的栅的多晶硅层和扩散区之间的耦合的横截面视图。这里，扩散区可包括重置晶体管的漏扩散区和浮动扩散区中的一个。
扩散区302形成在衬底301的顶表面之下，用作驱动晶体管Dx的栅的多晶硅层304形成在器件隔离区303之上。金属线306穿透到绝缘层305中，并耦合扩散区302与多晶硅层304。
然而，典型的接触结构及方法一般需要形成两个接触，一个在多晶硅层上，一个在扩散区上。由于这种结构在有限的像素面积内具有大接触表面面积，所以用于光电二极管的表面面积小。
发明内容
因此，本发明的一个目的是提供一种图像传感器以及制造方法，该图像传感器可在有限的像素面积内获得改善的填充因子。
根据本发明的一个方面，提供一种图像传感器的像素，该像素包括：多晶硅层；以及有源区，其需要与多晶硅层电耦合，其中多晶硅层在有源区的一部分之上延伸，使得多晶硅层和有源区部分地重叠，并且多晶硅层和有源区通过埋入接触结构而耦合。
根据本发明的另一方面，提供一种图像传感器的像素，该像素包括：多晶硅层；以及与多晶硅层电耦合的有源区，其中多晶硅层在有源区的一部分之上延伸，使得多晶硅层和有源区部分地重叠，并且多晶硅层和有源区通过拼接(butting)接触结构而耦合。
根据本发明的又一方面，提供一种图像传感器的像素，该像素包括：多晶硅层；以及与多晶硅层电耦合的有源区，其中多晶硅层形成为在有源区的一部分之上延伸，使得多晶硅层和有源区部分地重叠，多晶硅层包括对有源区的一部分进行暴露的第一开口；形成在多晶硅层的一部分之上的绝缘层，该绝缘层包括与第一开口重叠并具有比第一开口宽的宽度的第二开口；以及填充到第一和第二开口的金属层。
根据本发明的又一方面，提供一种用于制造图像传感器像素的方法，包括：在衬底中限定有源区；在衬底有源区中形成低掺杂扩散区；在衬底之上形成栅氧化物层和第一多晶硅层；使用埋入接触掩模图案执行离子注入工艺，以击穿在接触区的栅氧化物层；在第一多晶硅层之上形成第二多晶硅层到所需厚度；执行栅遮蔽(masking)和蚀刻工艺以图案化第一和第二多晶硅层；以及在衬底的有源区中形成高掺杂扩散区。
根据本发明的又一方面，提供一种用于制造图像传感器的像素的方法，包括：在衬底中限定有源区；在衬底的有源区中形成低掺杂扩散区；在衬底之上形成栅氧化物层和多晶硅层；使用埋入接触掩模图案选择性蚀刻多晶硅层到预定厚度；使用埋入接触掩模图案执行离子注入工艺，以击穿接触区中的栅氧化物层；执行栅遮蔽和蚀刻工艺以图案化多晶硅层；以及在衬底的有源区中形成高掺杂扩散区。
根据本发明的又一方面，提供一种用于制造图像传感器的像素的方法，包括：在衬底中限定有源区；在衬底的有源区中形成低掺杂扩散区；在衬底之上形成栅氧化物层和第一多晶硅层；使用埋入接触掩模图案蚀刻第一多晶硅层和栅氧化物层以形成暴露低掺杂扩散区一部分的接触孔；在第一多晶硅层之上形成第二多晶硅层，第二多晶硅层填充第一接触孔；执行栅遮蔽和蚀刻工艺以图案化第一和第二多晶硅层；以及在衬底的有源区中形成高掺杂扩散区。
根据本发明的又一方面，提供一种用于制造图像传感器的像素的方法，包括：在衬底中限定有源区；在衬底的有源区中形成低掺杂扩散区；在衬底之上形成栅氧化物层和多晶硅层；选择性蚀刻多晶硅层以形成在低掺杂扩散区的一部分之上延伸的多晶硅图案，使得多晶硅图案和低掺杂扩散区部分地重叠；在衬底的有源区中形成高掺杂扩散区；形成绝缘层并选择性蚀刻绝缘层来暴露多晶硅图案的边缘部分和低掺杂扩散区，以便形成拼接接触孔；以及将金属层填充到拼接接触孔中。
附图说明
参考结合附图给出的对示范性实施例的以下描述，本发明的上述和其它目的及特征将变得更好理解，在其中：
图1是图示典型CMOS图像传感器中具有一个光光电二极管和四个NMOS晶体管的单位像素的电路图；
图2是图示对图1中所示的典型单位像素的每个晶体管进行控制的信号的控制时序的图；
图3是图示图1的像素结构的局部横截面视图，其中浮动扩散区和用作驱动晶体管的栅的多晶硅层通过金属线接触来耦合；
图4是图示根据本发明特定实施例的埋入接触结构的顶视图；
图5A和5B是图示根据本发明特定实施例沿着穿孔线A-A’截得的图4中所示的埋入接触的横截面视图；
图6是图示根据本发明另一个特定实施例的埋入接触的横截面视图；
图7A和7B是图示根据本发明另一个特定实施例的埋入接触的横截面视图；
图8是图示根据本发明特定实施例的拼接接触结构的顶视图；
图9是图示沿着穿孔线A-A’截得的图8中所示的拼接接触的横截面视图；
图10是图示根据本发明特定实施例的另一个拼接接触结构的顶视图；以及
图11是图示沿着穿孔线A-A’截得的图10中所示拼接接触结构的横截面视图。
具体实施方式
将参考附图详细地描述根据本发明示范性实施例的图像传感器的像素及其制造方法。
在本发明的以下实施例中，使用埋入接触或拼接接触降低了像素内接触的数目，使得可减小像素尺寸同时保证填充因子以便于获得稳定的光特征。即，通过使用改进的接触结构稳定地减少像素尺寸，传统接触使用的表面面积的一部分可用来减少像素的总表面面积，传统接触使用的表面面积的另一部分可用来保证填充因子。由此，可减少涉及像素减小的尺寸的限制。
本发明的以下实施例可允许像素另外的收缩，由此可直接反映在开发约0.13μm或以下的互补金属氧化物半导体(CMOS)图像传感器的现有技术上。
像素内通过应用本发明以下实施例可减少的接触部分是在多晶硅和有源区之间的耦合部分，例如，浮动扩散区。耦合部分包括：多晶硅接触+有源接触+金属耦合。即，本发明的特定实施例可应用到在驱动晶体管Dx的栅和浮动扩散区FD之间的耦合，或在驱动晶体管Dx的栅和重置晶体管Rx的漏扩散区之间的耦合。
本发明的以下实施例可应用到具有不同于图1中所示传统像素类型的结构的像素。即，本发明的这个特定实施例可应用到需要在多晶硅层和有源区之间的耦合的其它类型的像素结构。就像素收缩而言，在本发明的这个特定实施例中的接触结构和接触方法可比减少晶体管更有效。
图4是图示根据本发明特定实施例的形成在驱动晶体管的栅(例如，多晶硅层)和浮动扩散区之间的埋入接触结构的顶视图。
代替了使用金属线将浮动扩散区401耦合到多晶硅层402，多晶硅层402形成为如此方式延伸，使得多晶硅层402与浮动扩散区401对准。埋入接触结构403不用金属线而将多晶硅层402耦合到浮动扩散区401。参考数字404代表低掺杂N-扩散区。
图5A和5B是图示根据本发明特定实施例的沿着图4中所示穿孔线A-A’截得的埋入接触的横截面视图。
参考图5A，器件隔离区502通过使用浅沟槽隔离(STI)方法形成，以限定衬底501的有源区和场区。N-扩散区503通过低浓度离子注入工艺形成。形成具有约50的厚度的栅氧化物层504，然后形成具有小厚度的第一多晶硅层505。暴露埋入接触区的埋入接触掩模图案506通过采用光刻工艺形成，然后执行离子注入工艺以击穿栅氧化物层504的一部分。这里，用于离子注入工艺的条件包括在栅氧化物层504使用高电流器件和设置离子注入工艺的最高剂量。因而，在埋入接触区的栅氧化物层504的一部分被掺杂剂击穿，并获得电导性。栅氧化物层的这部分被称作击穿的栅氧化物层504，栅氧化物层的余下部分被称作剩余栅氧化物层504B。由此，第一多晶硅层505和N-扩散区503电耦合在一起。
参考图5B，虽然没有图示，埋入接触掩模图案506被去除，并且形成了图案化的第二多晶硅层507、图案化的第一多晶硅层505A以及图案化的剩余栅氧化物层504C。更为具体地，形成具有特定厚度的第二多晶硅层，使得第二多晶硅层和第一多晶硅层505的总厚度与普通晶体管的栅厚度基本相同。
随后，第二多晶硅层、第一多晶硅层505以及剩余栅氧化物层504B通过采用栅遮蔽和蚀刻工艺被图案化。然后，执行高浓度离子注入工艺以形成N+浮动扩散区508。
因此，可实现在多晶硅层即图案化的第一多晶硅层505A与图案化的第二多晶硅层507和N+浮动扩散区508之间的接触。即多晶硅层通过击穿的栅氧化物层504A和N-扩散区503电耦合到N+浮动扩散区508。
第一多晶硅层505的厚度基于用于击穿栅氧化物层504的离子注入设备的能力来控制。由于在约500下的多晶硅的形成通常不稳定，考虑到形成稳定性和离子注入能力，第一多晶硅层505以范围从约500到约1000的厚度形成。由于第一多晶硅层505和第二多晶硅层的总厚度应达到所需的栅厚度，第二多晶硅层形成为具有范围从约1,500到约2,000的厚度。同时，在离子注入期间注入的用于击穿栅氧化物504的离子可包括砷(As)。
图6是图示根据本发明特定实施例的另一个埋入接触结构的横截面视图。形成在埋入接触区的多晶硅层的一部分可具有小厚度，因为该部分不构成晶体管的栅，而是从栅延伸的一部分。
因此，代替形成两个多晶硅层，形成一个具有所需栅厚度的多晶硅层，并且使用埋入接触掩模将在埋入接触区的多晶硅层的一部分蚀刻。然后执行离子注入工艺以击穿栅氧化物层。
如图示，器件隔离区(未示出)形成在衬底601中，以限定场区和有源区。N-扩散区603通过采用低浓度离子注入工艺而形成。形成具有约50的厚度的栅氧化物层604。图案化的多晶硅层605形成在栅氧化物层604之上，暴露埋入接触区的埋入接触掩模图案606通过采用光刻工艺形成。更为具体地，形成具有范围从约2,000到约2,500的厚度的多晶硅层，使用埋入接触掩模606蚀刻多晶硅层的一部分以形成图案化的多晶硅层605。执行离子注入工艺以击穿栅氧化物层604，从而在埋入接触区的栅氧化物层604的一部分被击穿，以形成击穿的栅氧化物层604A。栅氧化物层604的余下部分被称作剩余栅氧化物层604B。
随后，将埋入接触掩模图案606去除，执行栅遮蔽和蚀刻工艺以进一步图案化已图案化的多晶硅层605。然后，执行高浓度离子注入工艺以形成N+浮动扩散区(未示出)。
图7A和7B是图示根据本发明另一个特定实施例的另一个埋入接触结构的横截面视图。代替如图5A和图5B中所描述的使用离子注入工艺来击穿栅氧化物层，第二多晶硅层直接耦合到通过选择性地蚀刻第一多晶硅层和栅氧化物层而暴露的有源区的一部分。
参考图7A，通过采用器件隔离工艺形成器件隔离区(未示出)，以限定衬底702的场区和有源区。N-扩散区703通过低浓度离子注入工艺而形成。图案化的栅氧化物层704和图案化的第一多晶硅层705形成在N-扩散区703之上。更为具体地，形成具有约50的厚度的栅氧化物层，然后形成具有小厚度的第一多晶硅层。暴露埋入接触区的埋入接触掩模图案706通过采用光刻工艺形成，然后使用埋入接触掩模图案706蚀刻第一多晶硅层和栅氧化物层。
参考图7B，埋入接触掩模图案706被去除，并形成第二多晶硅层707，使得图案化的第一多晶硅层705和第二多晶硅层707的总厚度达到与普通晶体管的栅的厚度基本相同。
虽然没有示出，执行栅遮蔽和蚀刻工艺以进一步图案化第二多晶硅层707和已图案化的第一多晶硅层705。采用高浓度离子注入工艺来形成N+浮动扩散区。从而，可实现在包括图案化的第一多晶硅层705和第二多晶硅层707的多晶硅层与N+浮动扩散区之间的接触。
图8是图示根据本发明特定实施例的形成在驱动晶体管的栅多晶硅和浮动扩散区之间的拼接接触结构的顶视图。
虽然根据本发明特定实施例的拼接接触结构使用金属线，但不针对N+浮动扩散区906和图案化的多晶硅层905中的每个形成接触。即，不形成两个分离的接触。相反，图案化的多晶硅层905形成为以如此方式延伸，使得图案化的多晶硅层905与N+浮动扩散区906对准。然后形成将图案化的多晶硅层905和N+浮动扩散区906都暴露的一个拼接接触孔，金属线埋在拼接接触孔中。未描述的参考数字903代表低掺杂扩散区，未描述的参考数字910代表拼接接触区。
图9是图示沿着穿孔线A-A’截得的图8中所示的拼接接触结构的横截面视图。
器件隔离区902通过采用浅沟槽隔离(STI)方法形成，以限定衬底901的有源区和场区。N-扩散区903通过低浓度离子注入工艺形成。图案化的多晶硅层905和图案化的栅氧化物层904形成为部分地与有源区即N-扩散区903重叠。更为具体地，虽然没有示出，形成具有约50的厚度的栅氧化物层，然后形成用作栅的多晶硅层。
多晶硅层和栅氧化物层使用栅遮蔽和蚀刻工艺来蚀刻。
N+浮动扩散区906通过采用高浓度离子注入工艺形成。以这种方式形成图案化绝缘层907，所述方式暴露图案化的多晶硅层905的边缘部分和有源区即N-扩散区903。从而，形成拼接接触孔(未示出)。
然后，形成用作互连线或塞的金属层908，以提供在图案化的多晶硅层905和N+浮动扩散区906之间的耦合。
图10是图示根据本发明特定实施例的另一个拼接接触结构的顶视图。图11是图示沿着穿孔线A-A’截得的图10中所示拼接接触的横截面视图。
参考图10和11，用作栅的图案化多晶硅层1020形成为以如此方式延伸，使得图案化的多晶硅层1020与是高掺杂扩散区的浮动扩散区1010对准。第一接触区1030形成为与第二接触区1040重叠。通过顶视图可见，第一接触区1030形成在第二接触区1040中，由此，第一接触区1030具有小于第二接触区1040的接触尺寸。参考数字1050表示是低掺杂扩散区的N-扩散区。
参考图11，有源区通过STI器件隔离方法限定，低掺杂杂质区和高掺杂杂质区形成在衬底的顶表面以下。低掺杂扩散区1050和高掺杂扩散区1010是浮动扩散区。
图案化的多晶硅层1020和图案化的栅氧化物层1080形成为在有源区之上延伸。即图案化的栅氧化物层1080和图案化的多晶硅层1020与有源区部分地重叠。第一开口即第一接触区1030形成在图案化的栅氧化物层1080和图案化的多晶硅层1020中，以暴露有源区的另一部分。
具有第二开口即第二接触区1040的绝缘图案1060以如此方式形成，使得第二开口1040与第一开口1030重叠。第二开口1040具有比第一开口1030更大的宽度。
然后，金属层1070形成到第一和第二开口中，由此，实现了在有源区和多晶硅图案1020之间的耦合。
本发明的此具体实施例可应用到这种接触结构，该接触结构随着像素尺寸变得更小具有关于接触表面面积的进一步限制。
当使用埋入接触或拼接接触时，在通过顶视图观察时接触区形成在一个位置。由此，就像素收缩而言埋入接触或拼接接触可比需要两个接触区的常规技术更有效。
同时，以上描述的本发明的特定实施例包括对在浮动扩散区和驱动晶体管的栅之间的耦合的描述。对具有与图1中所示基本相同的电路的典型像素，本发明的特定实施例可应用到在用作驱动晶体管的栅的多晶硅层和重置晶体管的漏扩散区之间的耦合。此外，即使对那些不具有与图1中所示基本相同的电路的像素结构，本发明的接触结构和方法也可应用到对在多晶硅层和有源区之间的接触有需要的像素结构。
根据本发明的特定实施例，在图像传感器的像素中的接触区的表面面积可通过使用埋入接触和/或拼接接触减少。即，通过使用改进的接触结构稳定地减小像素尺寸，传统接触使用的表面面积的一部分可用来减少像素的总表面面积，传统接触使用的表面面积的另一部分可用来确保填充因子。由此，可减少涉及减小的像素尺寸的限制。
本发明包含于2005年6月3日提供到韩国专利局的韩国专利申请No.KR 2005-47992所涉及的主体内容，其全部内容通过引用合并与此。
虽然已关于某些特定实施例描述了本发明，对本领域技术人员显而易见的是，在不离开以下权利要求所限定的本发明的精神和范围的情况下可进行各种改变和修改。

Claims (27)

1.一种图像传感器的像素，所述像素包括：
多晶硅层；以及
有源区，其需要与所述多晶硅层电耦合，其中所述多晶硅层在所述有源区的一部分之上延伸，使得所述多晶硅层和所述有源区部分地重叠，并且所述多晶硅层和所述有源区通过埋入接触结构而耦合。
2.如权利要求1的像素，其中在所述多晶硅层和所述有源区之间的埋入接触结构包括：
所述有源区；
击穿氧化物层，形成在所述有源区之上，所述击穿氧化物层通过离子注入被击穿；以及
所述多晶硅层，形成在所述击穿的氧化物层之上。
3.如权利要求1的像素，其中在所述多晶硅层和所述有源区之间的埋入接触结构包括：
所述有源区；
氧化物层，暴露所述有源区；以及
所述多晶硅层，形成在所述暴露的有源区之上。
4.如权利要求1的像素，其中所述有源区是浮动扩散区，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
5.如权利要求1的像素，其中所述有源区是重置晶体管的漏扩散区，所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
6.如权利要求1的像素，其中所述有源区包括低掺杂扩散区和高掺杂扩散区。
7.一种图像传感器的像素，所述像素包括：
多晶硅层；以及
有源区，与所述多晶硅层电耦合，其中所述多晶硅层在所述有源区的一部分之上延伸，使得所述多晶硅层和所述有源区部分地重叠，并且所述多晶硅层和所述有源区通过拼接接触结构而耦合。
8.如权利要求7的像素，其中在所述多晶硅层和所述有源区之间的所述拼接接触结构包括：
所述有源区；
所述多晶硅层，形成为在所述有源区的所述部分之上延伸，使得所述多晶硅层和所述有源区部分地重叠；
接触孔，暴露所述多晶硅的延伸部分和所述有源区的一部分；以及金属层，填充到所述接触孔。
9.如权利要求7的像素，其中所述有源区是浮动扩散区，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
10.如权利要求7的像素，其中所述有源区是重置晶体管的漏扩散区，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
11.如权利要求7的像素，其中所述有源区包括低掺杂扩散区和高掺杂扩散区。
12.一种图像传感器的像素，所述像素包括：
有源区；
多晶硅层，与所述有源区电耦合，并形成为在所述有源区的一部分之上延伸，使得所述多晶硅层和所述有源区部分地重叠，所述多晶硅层包括暴露所述有源区的一部分的第一开口；
绝缘层，形成在所述多晶硅层的一部分之上，所述绝缘层包括第二开口，所述第二开口与所述第一开口重叠并具有比所述第一开口大的宽度；以及
金属层，填充到所述第一和所述第二开口中。
13.如权利要求12的像素，其中所述有源区是浮动扩散区，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
14.如权利要求12的像素，其中所述有源区是重置晶体管的漏扩散区，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
15.如权利要求12的像素，其中所述有源区包括低掺杂扩散区和高掺杂扩散区。
16.一种用于制造图像传感器的像素的方法，所述方法包括：
在衬底中限定有源区；
在所述衬底的所述有源区中形成低掺杂扩散区；
在所述衬底之上形成栅氧化物层和第一多晶硅层；
使用埋入接触掩模图案执行离子注入工艺，以击穿接触区中的所述栅氧化物层；
在所述第一多晶硅层之上形成第二多晶硅层到所需厚度；
执行栅遮蔽和蚀刻工艺以图案化所述第一和所述第二多晶硅层；以及
在所述衬底的所述有源区中形成高掺杂扩散区。
17.如权利要求16的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是浮动扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
18.如权利要求16的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是重置晶体管的漏扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
19.一种用于制造图像传感器像素的方法，所述方法包括：
在衬底中限定有源区；
在所述衬底的所述有源区中形成低掺杂扩散区；
在所述衬底之上形成栅氧化物层和多晶硅层；
使用埋入接触掩模图案选择性地蚀刻所述多晶硅层到预定厚度；
使用所述埋入接触掩模图案执行离子注入工艺，以击穿接触区中的所述栅氧化物层；
执行栅遮蔽和蚀刻工艺以图案化所述多晶硅层；以及
在所述衬底的所述有源区中形成高掺杂扩散区。
20.如权利要求19的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是浮动扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
21.如权利要求19的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是重置晶体管的漏扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
22.一种用于制造图像传感器的像素的方法，所述方法包括：
在衬底中限定有源区；
在所述衬底的所述有源区中形成低掺杂扩散区；
在所述衬底之上形成栅氧化物层和第一多晶硅层；
使用埋入接触掩模图案蚀刻所述第一多晶硅层和所述栅氧化物层以形成暴露所述低掺杂扩散区一部分的接触孔；
在所述第一多晶硅层之上形成第二多晶硅层，所述第二多晶硅层填充所述第一接触孔；
执行栅遮蔽和蚀刻工艺以图案化所述第一和所述第二多晶硅层；以及
在所述衬底的所述有源区中形成高掺杂扩散区。
23.如权利要求22的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是浮动扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
24.如权利要求22的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是重置晶体管的漏扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
25.一种用于制造图像传感器的像素的方法，所述方法包括：
在衬底中限定有源区；
在所述衬底的所述有源区中形成低掺杂扩散区；
在所述衬底之上形成栅氧化物层和多晶硅层；
选择性地蚀刻所述多晶硅层以形成在所述低掺杂扩散区的一部分之上延伸的多晶硅图案，使得所述多晶硅图案和所述低掺杂扩散区部分地重叠；
在所述衬底的所述有源区中形成高掺杂扩散区；
形成绝缘层并选择性地蚀刻所述绝缘层来暴露所述低掺杂扩散区和所述多晶硅图案的边缘部分，以便形成拼接接触孔；以及
将金属层填充到所述拼接接触孔中。
26.如权利要求25的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是浮动扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
27.如权利要求25的方法，其中所述低掺杂扩散区和所述高掺杂扩散区是重置晶体管的漏扩散区的部分，而所述多晶硅层是用作驱动晶体管的栅的多晶硅层。
CNB2006100836856A 2005-06-03 2006-06-02 图像传感器的像素及其制造方法 Active CN100468759C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050047992A KR100657142B1 (ko) 2005-06-03 2005-06-03 이미지센서의 픽셀 쉬링크를 위한 콘택 구조 및 그 제조방법
KR1020050047992 2005-06-03

Publications (2)

Publication Number Publication Date
CN1873994A true CN1873994A (zh) 2006-12-06
CN100468759C CN100468759C (zh) 2009-03-11

Family

ID=37484355

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100836856A Active CN100468759C (zh) 2005-06-03 2006-06-02 图像传感器的像素及其制造方法

Country Status (5)

Country Link
US (3) US7851275B2 (zh)
JP (2) JP5122089B2 (zh)
KR (1) KR100657142B1 (zh)
CN (1) CN100468759C (zh)
TW (1) TWI321358B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744807B1 (ko) * 2005-07-25 2007-08-01 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서 및 그 제조방법
KR101503682B1 (ko) 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217426A (en) * 1977-11-14 1980-08-12 Eastman Kodak Company Polyester/low-viscosity polyethylene melt blends for powder adhesives or powder coating materials
US4843034A (en) * 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
JPH04162519A (ja) * 1990-10-24 1992-06-08 Sony Corp Ｍｏｓ型半導体装置の製造方法
JP3070392B2 (ja) * 1994-06-22 2000-07-31 株式会社東芝 半導体装置
JPH0855852A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 半導体装置及びその製造方法
US5681778A (en) * 1995-11-27 1997-10-28 Micron Technology, Inc. Semiconductor processing method of forming a buried contact and conductive line
KR0180310B1 (ko) * 1995-12-28 1999-03-20 김광호 상보형 모스 트랜지스터 및 그 제조방법
US5760458A (en) * 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
JPH10242301A (ja) * 1997-02-21 1998-09-11 Nec Corp 半導体記憶装置およびその製造方法
US6017829A (en) * 1997-04-01 2000-01-25 Micron Technology, Inc. Implanted conductor and methods of making
JP3064957B2 (ja) * 1997-05-23 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
JP3183249B2 (ja) * 1998-03-30 2001-07-09 日本電気株式会社 高抵抗負荷スタチック型ｒａｍの製造方法
JP3132480B2 (ja) * 1998-08-31 2001-02-05 日本電気株式会社 半導体装置の製造方法
US6740915B1 (en) * 1998-11-12 2004-05-25 Micron Technology, Inc. CMOS imager cell having a buried contact
US6724426B1 (en) * 1999-03-08 2004-04-20 Micron Technology, Inc. Multi junction APS with dual simultaneous integration
JP2001210815A (ja) * 2000-01-27 2001-08-03 Sony Corp 固体撮像素子及びその製造方法
JP2001237408A (ja) * 2000-02-22 2001-08-31 Sharp Corp 固体撮像装置およびその製造方法
JP2002118249A (ja) * 2000-10-06 2002-04-19 Sony Corp 固体撮像素子
JP2002134692A (ja) * 2000-10-20 2002-05-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6555915B1 (en) * 2001-10-22 2003-04-29 Motorola, Inc. Integrated circuit having interconnect to a substrate and method therefor
KR100508085B1 (ko) * 2002-08-20 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP4470364B2 (ja) * 2002-10-17 2010-06-02 ソニー株式会社 固体撮像素子及びカメラ装置
KR101028137B1 (ko) * 2003-04-30 2011-04-08 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
KR100495413B1 (ko) 2003-04-30 2005-06-14 매그나칩 반도체 유한회사 씨모스 이미지 센서의 단위화소 및 그 제조 방법
KR100955735B1 (ko) * 2003-04-30 2010-04-30 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
US7022965B2 (en) * 2003-07-22 2006-04-04 Omnivision Tehnologies, Inc. Low voltage active CMOS pixel on an N-type substrate with complete reset
KR100529670B1 (ko) * 2003-10-01 2005-11-17 동부아남반도체 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP2006073846A (ja) * 2004-09-03 2006-03-16 Yamaha Corp 絶縁ゲート型電界効果トランジスタの製法

Also Published As

Publication number Publication date
KR100657142B1 (ko) 2006-12-13
US7851275B2 (en) 2010-12-14
US9263484B2 (en) 2016-02-16
US20130059413A1 (en) 2013-03-07
TWI321358B (en) 2010-03-01
US20100276737A1 (en) 2010-11-04
JP5122089B2 (ja) 2013-01-16
TW200735335A (en) 2007-09-16
KR20060126245A (ko) 2006-12-07
JP2013051420A (ja) 2013-03-14
CN100468759C (zh) 2009-03-11
JP2006339655A (ja) 2006-12-14
US8309993B2 (en) 2012-11-13
US20060273354A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
US7687832B2 (en) Method of fabricating a storage gate pixel design
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
CN1819242A (zh) Cmos图像传感器及其制造方法
CN1875486A (zh) 具有钉扎浮置扩散二极管的图像传感器
CN1992224A (zh) 互补金属氧化物半导体图像传感器的制造方法
KR20080083034A (ko) 개선된 표면 공핍을 갖는 이미지 센서
CN1819237A (zh) Cmos图像传感器及其制造方法
CN1641883A (zh) 互补金属氧化物半导体图像传感器及其制造方法
CN1860610A (zh) 用于高量子效率的倾斜钉扎光电二极管及形成方法
CN1795561A (zh) 用于cmos aps的双钉扎光电二极管及形成方法
CN1652343A (zh) 固态图像拾取装置
CN1738045A (zh) 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
CN1819225A (zh) Cmos图像传感器及其制造方法
CN1873993A (zh) 像素传感器及其形成方法
CN1707804A (zh) 用于减小暗电流的图像传感器及其制造方法
CN1838431A (zh) 双极性装置
CN1877845A (zh) 制备互补金属氧化物图像传感器－混合硅化物的方法
CN1819234A (zh) Cmos图像传感器及其制造方法
CN1881603A (zh) 互补金属氧化物半导体图像感测器以及其制造方法
CN1839476A (zh) 定制图像传感器中的栅极功函数
CN1992316A (zh) Cmos图像传感器
CN1992210A (zh) Cmos图像传感器及其制造方法
CN1885551A (zh) 半导体集成电路器件及其制备方法
CN1941394A (zh) Cmos图像传感器及其制造方法
CN1819250A (zh) Cmos图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KONO SCIENCE CO., LTD.

Free format text: FORMER OWNER: MAGNACHIP SEMICONDUCTOR LTD

Effective date: 20090710

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090710

Address after: Delaware

Patentee after: Magnachip Semiconductor Ltd.

Address before: Cheongju Chungbuk Korea

Patentee before: Magnachip Semiconductor Ltd.