JPH0799168A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0799168A JPH0799168A JP14012394A JP14012394A JPH0799168A JP H0799168 A JPH0799168 A JP H0799168A JP 14012394 A JP14012394 A JP 14012394A JP 14012394 A JP14012394 A JP 14012394A JP H0799168 A JPH0799168 A JP H0799168A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- substrate
- film
- silicon film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明は、不純物の拡散深さを深くすることな
しに多結晶シリコン膜と半導体基体との間に良好なコン
タクトをとることができる半導体装置を提供することを
特徴とする。 【構成】半導体基体11と、基体に形成されたＮ型拡散層
12と、基体の表面上に設けられたＳｉＯ2 膜13と、この
ＳｉＯ2 膜13に開口されたコンタクト孔14と、このコン
タクト孔14を埋めるように設けられ上面に凹部を有する
形状の第１の多結晶シリコン層15と、この第１の多結晶
シリコン層上に形成され第１の多結晶シリコン層の上面
及び側面を覆うように設けられた第２の多結晶シリコン
層16と、上記コンタクト孔14に対応した基体に形成され
基体とは反対導電型の拡散層12″とを具備したことを特
徴する。
しに多結晶シリコン膜と半導体基体との間に良好なコン
タクトをとることができる半導体装置を提供することを
特徴とする。 【構成】半導体基体11と、基体に形成されたＮ型拡散層
12と、基体の表面上に設けられたＳｉＯ2 膜13と、この
ＳｉＯ2 膜13に開口されたコンタクト孔14と、このコン
タクト孔14を埋めるように設けられ上面に凹部を有する
形状の第１の多結晶シリコン層15と、この第１の多結晶
シリコン層上に形成され第１の多結晶シリコン層の上面
及び側面を覆うように設けられた第２の多結晶シリコン
層16と、上記コンタクト孔14に対応した基体に形成され
基体とは反対導電型の拡散層12″とを具備したことを特
徴する。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクト形成技術を
改善した半導体装置に関するものであり、特に多結晶シ
リコンと半導体基板の配線コンタクトを取る場合に使用
されるものである。
改善した半導体装置に関するものであり、特に多結晶シ
リコンと半導体基板の配線コンタクトを取る場合に使用
されるものである。
【０００２】
【従来の技術】従来の多結晶シリコンと半導体基板の配
線コンタクトを形成する方法は、図２に示すような方法
が一般的であった。ここでは半導体基板上に形成された
Ｎ型半導体領域とＮ型多結晶シリコンを接続する場合に
ついて次に説明する。
線コンタクトを形成する方法は、図２に示すような方法
が一般的であった。ここでは半導体基板上に形成された
Ｎ型半導体領域とＮ型多結晶シリコンを接続する場合に
ついて次に説明する。
【０００３】図２（ａ）の様に、Ｐ型半導体基体１上に
Ｎ型半導体領域２をイオン注入法で選択的に形成する。
次に、ＣＶＤ法でＳｉＯ2 膜３を全面に堆積する。次に
写真紳蝕刻法でＣＶＤ−ＳｉＯ2 膜に開口パターン４を
形成する。次に図２（ｂ）に示すように多結晶シリコン
膜５を約4000オングストローム全面に堆積し、次に、10
00℃、ＰＯＣｌ3 雰囲気中で、３０分程度熱処理する。
その結果、Ｎ型多結晶シリコン膜５とＮ型半導体領域２
が接続できる。その後、同図（ｃ）に示す様に多結晶シ
リコン膜をパターニングして配線パターン５′を形成す
る。
Ｎ型半導体領域２をイオン注入法で選択的に形成する。
次に、ＣＶＤ法でＳｉＯ2 膜３を全面に堆積する。次に
写真紳蝕刻法でＣＶＤ−ＳｉＯ2 膜に開口パターン４を
形成する。次に図２（ｂ）に示すように多結晶シリコン
膜５を約4000オングストローム全面に堆積し、次に、10
00℃、ＰＯＣｌ3 雰囲気中で、３０分程度熱処理する。
その結果、Ｎ型多結晶シリコン膜５とＮ型半導体領域２
が接続できる。その後、同図（ｃ）に示す様に多結晶シ
リコン膜をパターニングして配線パターン５′を形成す
る。
【０００４】
【発明が解決しようとする課題】従来では、図２（ｂ）
の如くリン拡散法で厚い多結晶シリコン膜５とＮ型半導
体領域２間のオーミックコンタクトをとるため、ＰＯＣ
ｌ3 雰囲気で、高温で長時間の熱処理がどうしても必要
となる。一定時間の拡散後のコンタクト抵抗の熱処理温
度依存性（条件：ＰＯＣｌ3 雰囲気、３０分拡散）を図
３に示す。しかして、長時間、高温での熱処理後には、
ＰＯＣｌ3 により形成された半導体基体中のリン原子に
よるＮ型の不純物領域の拡散深さが深くなり（これを符
号２′で示す）、ごく近傍に他の素子があった場合には
悪い影響を与える。つまり、多結晶シリコンからなる配
線パターン５′が、ＭＯＳトランジスタの拡散層である
Ｎ型半導体領域２の配線取り出し部であるとした場合に
は、図４に示す様に、ＰＯＣｌ3 拡散時の不純物の横方
向距離がチャネル長を小さくする様に作用し、ＭＯＳト
ランジスタの閾値のショートチャネル効果などの悪影響
を引きおこすため、ドレインコンタクト部とゲート電極
間隔を十分離す必要があった。図４において２″はＮ型
ソースまたはドレイン領域、６はゲートである。
の如くリン拡散法で厚い多結晶シリコン膜５とＮ型半導
体領域２間のオーミックコンタクトをとるため、ＰＯＣ
ｌ3 雰囲気で、高温で長時間の熱処理がどうしても必要
となる。一定時間の拡散後のコンタクト抵抗の熱処理温
度依存性（条件：ＰＯＣｌ3 雰囲気、３０分拡散）を図
３に示す。しかして、長時間、高温での熱処理後には、
ＰＯＣｌ3 により形成された半導体基体中のリン原子に
よるＮ型の不純物領域の拡散深さが深くなり（これを符
号２′で示す）、ごく近傍に他の素子があった場合には
悪い影響を与える。つまり、多結晶シリコンからなる配
線パターン５′が、ＭＯＳトランジスタの拡散層である
Ｎ型半導体領域２の配線取り出し部であるとした場合に
は、図４に示す様に、ＰＯＣｌ3 拡散時の不純物の横方
向距離がチャネル長を小さくする様に作用し、ＭＯＳト
ランジスタの閾値のショートチャネル効果などの悪影響
を引きおこすため、ドレインコンタクト部とゲート電極
間隔を十分離す必要があった。図４において２″はＮ型
ソースまたはドレイン領域、６はゲートである。
【０００５】また多結晶シリコン使用のキャパシタの如
く、表面積大の多結晶シリコン膜と半導体基体を接続し
たい場合がある。この場合、多結晶シリコンからなる配
線パターン５′の表面積を大とするには、配線パターン
５′の平面占有面積を大とすればよいが、すると高集積
化に難がある。そのため、配線パターン５′の厚さを大
とすれば、平面が小面積で表面積が大の多結晶シリコン
膜が得られるが、すると多結晶シリコン膜５とＮ型半導
体領域２との界面の自然酸化膜（これは低抵抗コンタク
トに障害となる）を破壊するのに高温長時間の熱処理又
は、大きなイオン加速電圧による自然酸化膜破壊技術が
必要となる。
く、表面積大の多結晶シリコン膜と半導体基体を接続し
たい場合がある。この場合、多結晶シリコンからなる配
線パターン５′の表面積を大とするには、配線パターン
５′の平面占有面積を大とすればよいが、すると高集積
化に難がある。そのため、配線パターン５′の厚さを大
とすれば、平面が小面積で表面積が大の多結晶シリコン
膜が得られるが、すると多結晶シリコン膜５とＮ型半導
体領域２との界面の自然酸化膜（これは低抵抗コンタク
トに障害となる）を破壊するのに高温長時間の熱処理又
は、大きなイオン加速電圧による自然酸化膜破壊技術が
必要となる。
【０００６】本発明は上記問題に鑑みなされたもので、
不純物の拡散深さを深くすることなしに多結晶シリコン
膜と半導体基体との間に良好なコンタクトをとることが
できる半導体装置を提供するものである。
不純物の拡散深さを深くすることなしに多結晶シリコン
膜と半導体基体との間に良好なコンタクトをとることが
できる半導体装置を提供するものである。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、半導体基体と、上記基体に形成され基体とは反対導
電型の第１の拡散層と、上記基体の表面上に設けられた
絶縁膜と、上記第１の拡散層の一部表面が露出するよう
に上記絶縁膜に設けられた開口部と、上記開口部を埋め
るように設けられ上面に凹部を有する形状の第１の多結
晶シリコン層と、上記第１の多結晶シリコン層上に形成
され第１の多結晶シリコン層の上面及び側面を覆うよう
に設けられた第２の多結晶シリコン層と、上記開口部に
対応した上記基体内に形成され上記基体とは反対導電型
の第２の拡散層とを具備したことを特徴する。
は、半導体基体と、上記基体に形成され基体とは反対導
電型の第１の拡散層と、上記基体の表面上に設けられた
絶縁膜と、上記第１の拡散層の一部表面が露出するよう
に上記絶縁膜に設けられた開口部と、上記開口部を埋め
るように設けられ上面に凹部を有する形状の第１の多結
晶シリコン層と、上記第１の多結晶シリコン層上に形成
され第１の多結晶シリコン層の上面及び側面を覆うよう
に設けられた第２の多結晶シリコン層と、上記開口部に
対応した上記基体内に形成され上記基体とは反対導電型
の第２の拡散層とを具備したことを特徴する。
【０００８】
【作用】配線層を第１及び第２の多結晶シリコン層で２
層化し、第１層目の多結晶シリコン層の上面に凹部を設
け、さらに第２層目の多結晶シリコン層により第２層目
の多結晶シリコン層の上面及び側面を覆うように設ける
ことにより、第１、第２の多結晶シリコン層間の接触面
積を大きくして低コンタクト抵抗化を図る。
層化し、第１層目の多結晶シリコン層の上面に凹部を設
け、さらに第２層目の多結晶シリコン層により第２層目
の多結晶シリコン層の上面及び側面を覆うように設ける
ことにより、第１、第２の多結晶シリコン層間の接触面
積を大きくして低コンタクト抵抗化を図る。
【０００９】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は本発明に係る半導体装置を製造する際の製造
工程を順次示す断面図である。まず、図１（ａ）に示す
様にＰ型半導体基体11上に、イオン注入法によりＮ型拡
散層12を選択的に形成する。その後、全面にＣＶＤ法に
よりＳｉＯ2 膜13を約3000オングストローム堆積する。
その後、写真蝕刻法によりＮ型拡散層12上にＳｉＯ2 膜
13のコンタクト孔14を形成する。次に図１（ｂ）の様
に、全面に第１の多結晶シリコン膜15を約1000オングス
トローム堆積する。このとき、この第１の多結晶シリコ
ン膜15はその上面に凹部を有する形状にされる。その
後、これにリンイオンを加速電圧７０ＫｅＶ、ドーズ量
２×１０16ｃｍ-2程度でイオン注入する。この結果、リ
ンイオンが界面の自然酸化膜を破壊しかつ第１の多結晶
シリコン膜15の導電性を高め第１の多結晶シリコン膜15
と基板の良好なコンタクトをとることができる。次に図
１（ｃ）の様に写真蝕刻法による選択的エッチングで少
なくてもコンタクト穴の一部を含む様な、第１の多結晶
シリコン膜15のパターンを形成する。次に図１（ｄ）の
様に全面に第２の多結晶シリコン膜16を3000オングスト
ローム堆積する。その後、リン（ＰＯＣｌ3 ）雰囲気中
で３０分熱処理し、第１、第２の多結晶シリコン膜の導
電性を上げる。この結果、第２の多結晶シリコン膜16を
通してリンが第１の多結晶シリコン膜15へ拡散され、さ
らにその一部は半導体基体11中にまで拡散され、拡散層
12″が形成される。このリン拡散の間に第１、第２の多
結晶シリコン膜15、16間の自然酸化膜による障壁は容易
に破壊され、図１（ｅ）の如き良好な配線のコンタクト
が形成できる。
る。図１は本発明に係る半導体装置を製造する際の製造
工程を順次示す断面図である。まず、図１（ａ）に示す
様にＰ型半導体基体11上に、イオン注入法によりＮ型拡
散層12を選択的に形成する。その後、全面にＣＶＤ法に
よりＳｉＯ2 膜13を約3000オングストローム堆積する。
その後、写真蝕刻法によりＮ型拡散層12上にＳｉＯ2 膜
13のコンタクト孔14を形成する。次に図１（ｂ）の様
に、全面に第１の多結晶シリコン膜15を約1000オングス
トローム堆積する。このとき、この第１の多結晶シリコ
ン膜15はその上面に凹部を有する形状にされる。その
後、これにリンイオンを加速電圧７０ＫｅＶ、ドーズ量
２×１０16ｃｍ-2程度でイオン注入する。この結果、リ
ンイオンが界面の自然酸化膜を破壊しかつ第１の多結晶
シリコン膜15の導電性を高め第１の多結晶シリコン膜15
と基板の良好なコンタクトをとることができる。次に図
１（ｃ）の様に写真蝕刻法による選択的エッチングで少
なくてもコンタクト穴の一部を含む様な、第１の多結晶
シリコン膜15のパターンを形成する。次に図１（ｄ）の
様に全面に第２の多結晶シリコン膜16を3000オングスト
ローム堆積する。その後、リン（ＰＯＣｌ3 ）雰囲気中
で３０分熱処理し、第１、第２の多結晶シリコン膜の導
電性を上げる。この結果、第２の多結晶シリコン膜16を
通してリンが第１の多結晶シリコン膜15へ拡散され、さ
らにその一部は半導体基体11中にまで拡散され、拡散層
12″が形成される。このリン拡散の間に第１、第２の多
結晶シリコン膜15、16間の自然酸化膜による障壁は容易
に破壊され、図１（ｅ）の如き良好な配線のコンタクト
が形成できる。
【００１０】上記の様にして製造された半導体装置にお
いては、図１（ｄ）に示された様に第１の多結晶シリコ
ン膜15の端面15′、15″もコンタクト面積の増大につな
がる（第１の多結晶シリコン膜15の膜厚分だけ配線高さ
がプラスされるから）。図３から、同じ条件でリン拡散
してもコンタクト面積（15、16間）が大きければ大きい
ほどコンタクト抵抗を下げられることがわかる。本実施
例の場合を考える。ＣＶＤ−ＳｉＯ2 膜13の開口パター
ンの大きさが 1.0μｍ角、そして第１の多結晶シリコン
膜15が 1.0μｍ角のコンタクトより 0.5μｍ大きい正方
形パターンの場合を考える。当然のことながら第１の多
結晶シリコン膜15の半導体基体11と接触する面積は 1.0
μｍ2 であるが、第２の多結晶シリコン膜16と第１の多
結晶シリコン膜15の平面で接触する部分の面積は4.19μ
ｍ2 、側面積は 0.8μｍ2 で合計約５μｍ2 となり、大
幅に接触面積を増やすことになる。つまり第１の多結晶
シリコン膜15と第２の多結晶シリコン膜16のコンタクト
面積の増大によりコンタクト抵抗を大幅に減少させるこ
とができる。また、大きなコンタクトの場合には、平面
積が充分に大きいので、第１の多結晶シリコン膜15をパ
ターニングしなくても小さなコンタクト抵抗を得ること
ができるので、無理に第１の多結晶シリコン膜15をパタ
ーニングする必要はない。つまり、第１の多結晶シリコ
ン膜15をパターニングしないで、第２の多結晶シリコン
膜16を堆積し、リン拡散しても小さなコンタクト抵抗で
拡散深さｘｊも浅くできる。
いては、図１（ｄ）に示された様に第１の多結晶シリコ
ン膜15の端面15′、15″もコンタクト面積の増大につな
がる（第１の多結晶シリコン膜15の膜厚分だけ配線高さ
がプラスされるから）。図３から、同じ条件でリン拡散
してもコンタクト面積（15、16間）が大きければ大きい
ほどコンタクト抵抗を下げられることがわかる。本実施
例の場合を考える。ＣＶＤ−ＳｉＯ2 膜13の開口パター
ンの大きさが 1.0μｍ角、そして第１の多結晶シリコン
膜15が 1.0μｍ角のコンタクトより 0.5μｍ大きい正方
形パターンの場合を考える。当然のことながら第１の多
結晶シリコン膜15の半導体基体11と接触する面積は 1.0
μｍ2 であるが、第２の多結晶シリコン膜16と第１の多
結晶シリコン膜15の平面で接触する部分の面積は4.19μ
ｍ2 、側面積は 0.8μｍ2 で合計約５μｍ2 となり、大
幅に接触面積を増やすことになる。つまり第１の多結晶
シリコン膜15と第２の多結晶シリコン膜16のコンタクト
面積の増大によりコンタクト抵抗を大幅に減少させるこ
とができる。また、大きなコンタクトの場合には、平面
積が充分に大きいので、第１の多結晶シリコン膜15をパ
ターニングしなくても小さなコンタクト抵抗を得ること
ができるので、無理に第１の多結晶シリコン膜15をパタ
ーニングする必要はない。つまり、第１の多結晶シリコ
ン膜15をパターニングしないで、第２の多結晶シリコン
膜16を堆積し、リン拡散しても小さなコンタクト抵抗で
拡散深さｘｊも浅くできる。
【００１１】本実施例においては、第１の多結晶シリコ
ン膜15の膜厚を約1000オングストロームとしているが、
これはイオン注入法で良好なコンタクト特性を得るため
に、膜厚程度の飛程を持つ加速電圧でイオンを注入する
必要があることからきている。第１の多結晶シリコン膜
15の膜厚をさらに増加させるとさらに高加速でイオンを
注入する必要があり、量産のための機械は非常に高価な
ものとなってしまう。従って、第１の多結晶シリコン膜
15は1000オングストローム程度の膜厚がＬＳＩを量産す
るために望ましい。さらに、将来、コンタクトサイズが
小さくなった場合、第１の多結晶シリコン膜15の膜厚は
最小コンタクト径の１／２より小さくすることが望まし
い。1000オングストロームの膜厚は 0.5μｍ径以下のデ
バイスにも適用でき望ましい。もし上記１／２より厚く
すると、コンタクト穴が多結晶シリコンで埋まってしま
い、より高加速で第１の多結晶シリコン膜15と半導体基
体11との間にイオン注入する必要があり、量産の点で望
ましくない。
ン膜15の膜厚を約1000オングストロームとしているが、
これはイオン注入法で良好なコンタクト特性を得るため
に、膜厚程度の飛程を持つ加速電圧でイオンを注入する
必要があることからきている。第１の多結晶シリコン膜
15の膜厚をさらに増加させるとさらに高加速でイオンを
注入する必要があり、量産のための機械は非常に高価な
ものとなってしまう。従って、第１の多結晶シリコン膜
15は1000オングストローム程度の膜厚がＬＳＩを量産す
るために望ましい。さらに、将来、コンタクトサイズが
小さくなった場合、第１の多結晶シリコン膜15の膜厚は
最小コンタクト径の１／２より小さくすることが望まし
い。1000オングストロームの膜厚は 0.5μｍ径以下のデ
バイスにも適用でき望ましい。もし上記１／２より厚く
すると、コンタクト穴が多結晶シリコンで埋まってしま
い、より高加速で第１の多結晶シリコン膜15と半導体基
体11との間にイオン注入する必要があり、量産の点で望
ましくない。
【００１２】上記実施例装置によれば次のような利点が
得られる。即ち、従来では厚い多結晶シリコン膜と半導
体基体を良好なコンタクト特性を持って接続するために
は、高温で長時間のＰＯＣｌ3 雰囲気中での熱処理が必
要であった。このために従来では、リンによる拡散深さ
が非常に深くなり、コンタクト穴近傍に、他の素子例え
ばＭＯＳトランジスタなどを配置する際に制限があっ
た。しかし、本実施例によれば、多結晶シリコンからな
る配線を２層化したことにより、イオン注入法とＰＯＣ
ｌ3 雰囲気中での低温、短時間の熱処理で良好なコンタ
クトを得ることが可能であり、拡散層の接合深さを浅く
することができるメリットがある。また、通常では、コ
ンタクト穴が小さくなるに従ってコンタクトがとれにく
くなるのを高濃度のイオン注入法により解決しており、
コンタクトの微細化の点でも望ましい。このことはサブ
ミクロンコンタクト形成技術としてきわめて有望な技術
である。
得られる。即ち、従来では厚い多結晶シリコン膜と半導
体基体を良好なコンタクト特性を持って接続するために
は、高温で長時間のＰＯＣｌ3 雰囲気中での熱処理が必
要であった。このために従来では、リンによる拡散深さ
が非常に深くなり、コンタクト穴近傍に、他の素子例え
ばＭＯＳトランジスタなどを配置する際に制限があっ
た。しかし、本実施例によれば、多結晶シリコンからな
る配線を２層化したことにより、イオン注入法とＰＯＣ
ｌ3 雰囲気中での低温、短時間の熱処理で良好なコンタ
クトを得ることが可能であり、拡散層の接合深さを浅く
することができるメリットがある。また、通常では、コ
ンタクト穴が小さくなるに従ってコンタクトがとれにく
くなるのを高濃度のイオン注入法により解決しており、
コンタクトの微細化の点でも望ましい。このことはサブ
ミクロンコンタクト形成技術としてきわめて有望な技術
である。
【００１３】さらに本実施例では、第１の多結晶シリコ
ン膜の表面は、不純物濃度が非常に低く、自然酸化膜の
成長も少なく、熱拡散でコンタクトをとる上では本発明
はきわめて望ましい。また第１、第２（特に第１）の多
結晶シリコン膜で膜厚がかせげるから、該膜の平面積を
広くとることなく多結晶シリコン膜の表面積が大とな
り、この表面積を多くとりたいキャパシタをつくる場合
等に有利となる。また第１の多結晶シリコン膜15とＮ型
拡散層12間の自然酸化膜は、多結晶シリコン膜15を薄く
できることで、小さなイオン加速電圧で除去できる。ま
た膜15、16間の接触面積はＳｉＯ2 膜13の開口パターン
の面積より大きいことで、膜15、16を含めた配線のコン
タクト抵抗が小となる。
ン膜の表面は、不純物濃度が非常に低く、自然酸化膜の
成長も少なく、熱拡散でコンタクトをとる上では本発明
はきわめて望ましい。また第１、第２（特に第１）の多
結晶シリコン膜で膜厚がかせげるから、該膜の平面積を
広くとることなく多結晶シリコン膜の表面積が大とな
り、この表面積を多くとりたいキャパシタをつくる場合
等に有利となる。また第１の多結晶シリコン膜15とＮ型
拡散層12間の自然酸化膜は、多結晶シリコン膜15を薄く
できることで、小さなイオン加速電圧で除去できる。ま
た膜15、16間の接触面積はＳｉＯ2 膜13の開口パターン
の面積より大きいことで、膜15、16を含めた配線のコン
タクト抵抗が小となる。
【００１４】なお本発明は上記実施例に限られず種々の
応用が可能である。例えば実施例では単結晶半導体基体
へ多結晶シリコン膜を接続する場合の例を示したが、多
結晶シリコン膜どうし間の接続に本発明を使ってもきわ
めて有効である。また実施例では第１、第２の多結晶シ
リコン膜間に自然酸化膜が設けられる場合を説明した
が、その代りに通常の酸化膜が介在されるものであって
も、第１、第２の被膜（多結晶シリコン膜）間の接触面
積（例えばスルーホールを介した）が半導体基体（第１
導電物質）上の絶縁膜の開口パターンの面積よりも大で
あればよい。
応用が可能である。例えば実施例では単結晶半導体基体
へ多結晶シリコン膜を接続する場合の例を示したが、多
結晶シリコン膜どうし間の接続に本発明を使ってもきわ
めて有効である。また実施例では第１、第２の多結晶シ
リコン膜間に自然酸化膜が設けられる場合を説明した
が、その代りに通常の酸化膜が介在されるものであって
も、第１、第２の被膜（多結晶シリコン膜）間の接触面
積（例えばスルーホールを介した）が半導体基体（第１
導電物質）上の絶縁膜の開口パターンの面積よりも大で
あればよい。
【００１５】
【発明の効果】以上説明した如く本発明によれば、不純
物の拡散深さを深くすることなしに多結晶シリコン膜と
半導体基体との間に良好なコンタクトをとることができ
る半導体装置が提供できるものである。
物の拡散深さを深くすることなしに多結晶シリコン膜と
半導体基体との間に良好なコンタクトをとることができ
る半導体装置が提供できるものである。
【図面の簡単な説明】
【図１】本発明の半導体装置を製造する際の製造工程を
順次示す断面図。
順次示す断面図。
【図２】従来の半導体装置の製造工程を順次示す断面
図。
図。
【図３】リン拡散法に係わる特性図。
【図４】従来の半導体装置におけるトランジスタの不具
合を説明すめたの断面図。
合を説明すめたの断面図。
11…Ｐ型半導体基体、12…Ｎ型拡散層、12″…拡散層、
13…ＳｉＯ2 膜、14…コンタクト孔、15…第１の多結晶
シリコン膜、16…第２の多結晶シリコン膜。
13…ＳｉＯ2 膜、14…コンタクト孔、15…第１の多結晶
シリコン膜、16…第２の多結晶シリコン膜。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (1)
- 【請求項１】 半導体基体と、上記基体に形成され基体
とは反対導電型の第１の拡散層と、上記基体の表面上に
設けられた絶縁膜と、上記第１の拡散層の一部表面が露
出するように上記絶縁膜に設けられた開口部と、上記開
口部を埋めるように設けられ上面に凹部を有する形状の
第１の多結晶シリコン層と、上記第１の多結晶シリコン
層上に形成され第１の多結晶シリコン層の上面及び側面
を覆うように設けられた第２の多結晶シリコン層と、上
記開口部に対応した上記基体内に形成され上記基体とは
反対導電型の第２の拡散層とを具備したことを特徴する
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6140123A JP3070392B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6140123A JP3070392B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043467A Division JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799168A true JPH0799168A (ja) | 1995-04-11 |
| JP3070392B2 JP3070392B2 (ja) | 2000-07-31 |
Family
ID=15261440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140123A Expired - Lifetime JP3070392B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070392B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051420A (ja) * | 2005-06-03 | 2013-03-14 | Intellectual Venturesii Llc | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523390A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Manufacturing method of semiconductor device |
| JPS53115181A (en) * | 1977-03-18 | 1978-10-07 | Hitachi Ltd | Production of semiconductor device |
| JPS61141128A (ja) * | 1984-12-14 | 1986-06-28 | Sony Corp | 半導体装置の製造方法 |
| JPS61258447A (ja) * | 1985-05-13 | 1986-11-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1994
- 1994-06-22 JP JP6140123A patent/JP3070392B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523390A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Manufacturing method of semiconductor device |
| JPS53115181A (en) * | 1977-03-18 | 1978-10-07 | Hitachi Ltd | Production of semiconductor device |
| JPS61141128A (ja) * | 1984-12-14 | 1986-06-28 | Sony Corp | 半導体装置の製造方法 |
| JPS61258447A (ja) * | 1985-05-13 | 1986-11-15 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051420A (ja) * | 2005-06-03 | 2013-03-14 | Intellectual Venturesii Llc | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 |
| US9263484B2 (en) | 2005-06-03 | 2016-02-16 | Intellectual Ventures Ii, Llc | Pixel of image sensor and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070392B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| US5317197A (en) | Semiconductor device | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| JPH07105457B2 (ja) | 半導体デバイスの形成方法 | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| JPH0799168A (ja) | 半導体装置 | |
| US5188972A (en) | Method for making bipolar transistor by self-aligning the emitter to the base contact diffusion | |
| JP2509708B2 (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JPH07176639A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2751336B2 (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP2753849B2 (ja) | 半導体装置 | |
| JP3147374B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |