JP2013050996A - フラッシュメモリデバイスを指定する集積回路 - Google Patents
フラッシュメモリデバイスを指定する集積回路 Download PDFInfo
- Publication number
- JP2013050996A JP2013050996A JP2012265696A JP2012265696A JP2013050996A JP 2013050996 A JP2013050996 A JP 2013050996A JP 2012265696 A JP2012265696 A JP 2012265696A JP 2012265696 A JP2012265696 A JP 2012265696A JP 2013050996 A JP2013050996 A JP 2013050996A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- data
- command
- memory devices
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000000977 initiatory effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 25
- 238000013500 data storage Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】 ピンカウントを増やすことなく、マルチデバイスシステムにおいて複数のフラッシュメモリデバイスを制御するインターフェース、装置、および方法を開示する。一実施形態によると、メモリコントローラは、ホストと通信する第1のインターフェースと、複数のフラッシュメモリデバイスと通信する第2のインターフェースとを備えるとしてもよい。第2のインターフェースは、複数のフラッシュメモリデバイスに命令を送信し、デバイス識別情報を受信する設定端子と、複数のフラッシュメモリデバイスにコマンドタイミング信号を送信するコマンド制御端子と、複数のフラッシュメモリデバイスにクロック信号を送信するクロック端子と、複数のフラッシュメモリデバイスから読出コマンドを受信する読出コマンド端子と、複数のフラッシュメモリデバイスとの間でデータの送受信を行う第1の複数のデータ入出力(I/O)端子とを有するとしてもよい。
【選択図】 図4
Description
本発明の別の側面に係るシステムは、フラッシュメモリデバイスを制御するべく、本発明に係る装置または回路を備えるとしてもよい。本発明のさまざまな実施例を図10Aから図10Gに示す。
このように、本発明は、ピンカウントを増やすことなくマルチデバイスシステムにおけるフラッシュメモリデバイスを制御するインターフェース、装置および方法を提供する。特に、本発明の実施形態は、メモリコントローラを提供すると共に、複数のフラッシュメモリデバイスに対してプログラミングおよび読み出しを実行する方法を提供する。
Claims (24)
- ホストと通信する第1のインターフェースと、
複数のフラッシュメモリデバイスと通信する第2のインターフェースと
を備え、
前記第2のインターフェースは、
前記複数のフラッシュメモリデバイスに命令を送信し、デバイス識別情報を受信する設定端子と、
前記複数のフラッシュメモリデバイスにコマンドタイミング信号を送信するコマンド制御端子と、
前記複数のフラッシュメモリデバイスにクロック信号を送信するクロック端子と、
前記複数のフラッシュメモリデバイスから読出コマンドを受信する読出コマンド端子と、
前記複数のフラッシュメモリデバイスとの間でデータの送受信を行う第1の複数のデータ入出力(I/O)端子と
を有する
メモリコントローラ。 - 前記設定端子から前記命令を送信した後所定の時間内に、前記第1の複数のデータI/O端子から前記複数のフラッシュメモリデバイスに対して前記デバイス識別情報を送信する
請求項1に記載のメモリコントローラ。 - 前記第1の複数のデータI/O端子を高インピーダンス状態にする少なくとも1サイクル前に、前記コマンドタイミング信号を発するコマンドタイミングロジック
を備える、請求項1に記載のメモリコントローラ。 - アクティブな読出コマンドに応じて前記複数のフラッシュメモリデバイスのうち1つからデータを読み出す読出動作を行う読出ロジック
を備える、請求項1に記載のメモリコントローラ。 - 前記読出コマンドは読出クロックを含む
請求項4に記載のメモリコントローラ。 - 前記第1の複数のデータI/O端子から前記複数のフラッシュメモリデバイスへ動作コマンドを送信するコマンドロジック
を備える、請求項1に記載のメモリコントローラ。 - 前記複数のフラッシュメモリデバイスにライトプロテクト信号を送信するライトプロテクト端子
をさらに備える、請求項1に記載のメモリコントローラ。 - 前記複数のフラッシュメモリデバイスから割り込み信号を受信する割り込み端子
をさらに備える、請求項1に記載のメモリコントローラ。 - 前記第1のインターフェースは、
前記ホストとの間でデータの送受信を行う第2の複数のデータI/O端子と、
コマンドタイミング信号を前記ホストへ送信するコマンドイネーブル端子と、
クロック信号を前記ホストへ送信するアドレスイネーブル端子と、
前記ホストから読出コマンドを受信する読出イネーブル端子と、
前記ホストへ命令を送信する書込イネーブル端子と
を有する
請求項1に記載のメモリコントローラ。 - 前記複数のフラッシュメモリデバイスのうち1つを特定してイネーブルするデバイスイネーブル端子
をさらに備える、請求項9に記載のメモリコントローラ。 - 前記第1の複数のデータI/O端子は第1の数のI/O端子から成り、前記第2の複数のデータI/O端子は第2の数のI/O端子から成り、前記第1の数は前記第2の数の整数倍である
請求項9に記載のメモリコントローラ。 - ライトプロテクト信号を前記ホストに送信するライトプロテクト端子
をさらに備える、請求項9に記載のメモリコントローラ。 - 前記ホストから割り込み信号を受信するステータス端子
をさらに備える、請求項9に記載のメモリコントローラ。 - 複数のフラッシュメモリデバイスのうち1つのフラッシュメモリデバイスをプログラミングする方法であって、
前記複数のフラッシュメモリデバイスのうち前記1つのフラッシュメモリデバイス、または、対応するバッファにデータを書込むことを含むプログラミング動作を開始する段階と、
前記プログラミング動作のステータスを決定する段階と、
前記プログラミング動作のステータスが前記プログラミング動作が完了していることを示している場合に、または、割り込みインジケータがアサートされている場合に、コマンドステータスを決定する段階と、
前記プログラミング動作のステータスまたは前記コマンドステータスがエラーを指し示している場合に、エラー情報を決定する段階と
を備える方法。 - 前記プログラミング動作が完了するまで前記プログラミング動作のステータスを決定する段階を繰り返す段階
をさらに備える、請求項14に記載の方法。 - 前記プログラミング動作を開始する段階の前に、バッファフラグをクリアする段階と、前記バッファにデータを書込む段階と
をさらに備える、請求項14に記載の方法。 - 前記プログラミング動作を開始する段階はさらに、前記複数のフラッシュメモリデバイスのうち前記1つのフラッシュメモリデバイスを特定する段階を有する
請求項14に記載の方法。 - 複数のフラッシュメモリデバイスのうち1つのフラッシュメモリデバイスに対して読出を行う方法であって、
前記複数のフラッシュメモリデバイスのうち前記1つのフラッシュメモリデバイスを特定する段階と、
前記複数のフラッシュメモリデバイスのうち前記1つのフラッシュメモリデバイスからデータを読出す読出動作を開始する段階と、
前記読出動作が完了するまで割り込みインジケータをアサートする段階と、
前記複数のフラッシュメモリデバイスに接続されているメモリコントローラに前記データを供給する段階と
を備える方法。 - 前記読出動作が完了すると前記割り込みインジケータをデアサートする段階
をさらに備える、請求項18に記載の方法。 - 前記読出動作を開始する段階は、前記読出動作の開始アドレスを決定する段階と、および/または、前記データを、前記1つのフラッシュメモリデバイスから前記メモリコントローラまたは前記メモリコントローラに接続されているバッファに転送する段階とを有する
請求項18に記載の方法。 - 前記読出動作を開始する段階は、前記1つのフラッシュメモリデバイスから前記バッファへと前記データを転送する段階を有する
請求項20に記載の方法。 - 前記割り込みインジケータは、前記バッファの前記データが準備されると、指示をイネーブルする
請求項21に記載の方法。 - 前記バッファから前記データを読出す段階
をさらに備える、請求項21に記載の方法。 - 前記バッファから前記メモリコントローラに前記データを提供するための幅を選択する段階
をさらに備える、請求項21に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82814406P | 2006-10-04 | 2006-10-04 | |
US60/828,144 | 2006-10-04 | ||
US11/866,167 | 2007-10-02 | ||
US11/866,167 US8364881B2 (en) | 2006-10-04 | 2007-10-02 | Flash memory controller and methods of programming and reading flash memory devices using the controller |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009530970A Division JP2010506285A (ja) | 2006-10-04 | 2007-10-02 | フラッシュメモリ制御インターフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013050996A true JP2013050996A (ja) | 2013-03-14 |
JP5879651B2 JP5879651B2 (ja) | 2016-03-08 |
Family
ID=39275846
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009530970A Pending JP2010506285A (ja) | 2006-10-04 | 2007-10-02 | フラッシュメモリ制御インターフェース |
JP2012265696A Active JP5879651B2 (ja) | 2006-10-04 | 2012-12-04 | フラッシュメモリデバイスを指定する集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009530970A Pending JP2010506285A (ja) | 2006-10-04 | 2007-10-02 | フラッシュメモリ制御インターフェース |
Country Status (5)
Country | Link |
---|---|
US (1) | US8364881B2 (ja) |
JP (2) | JP2010506285A (ja) |
KR (1) | KR101373793B1 (ja) |
TW (2) | TWI525628B (ja) |
WO (1) | WO2008117111A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210004076A (ko) * | 2019-07-03 | 2021-01-13 | 한국전자통신연구원 | 플래쉬 메모리의 하드웨어 고유특성을 이용한 보안정보 생성장치 및 방법 |
WO2021049033A1 (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | メモリシステム |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI401694B (zh) * | 2009-01-14 | 2013-07-11 | Nanya Technology Corp | 動態隨機存取記憶體行命令位址的控制電路及方法 |
JP5299263B2 (ja) * | 2009-12-28 | 2013-09-25 | ブラザー工業株式会社 | 印刷システム、プリンター、及び専用usbメモリ |
JP5464066B2 (ja) * | 2010-06-10 | 2014-04-09 | ソニー株式会社 | 通信装置、及び、通信方法 |
JP2012084071A (ja) | 2010-10-14 | 2012-04-26 | Toshiba Corp | デジタルコンテンツの保護方法、復号方法、再生装置、記憶媒体、暗号装置 |
US8423722B1 (en) | 2011-08-26 | 2013-04-16 | Western Digital Technologies, Inc. | System and method for high performance command processing in solid state drives |
US8661527B2 (en) | 2011-08-31 | 2014-02-25 | Kabushiki Kaisha Toshiba | Authenticator, authenticatee and authentication method |
JP5275432B2 (ja) | 2011-11-11 | 2013-08-28 | 株式会社東芝 | ストレージメディア、ホスト装置、メモリ装置、及びシステム |
JP5100884B1 (ja) * | 2011-12-02 | 2012-12-19 | 株式会社東芝 | メモリ装置 |
JP5204290B1 (ja) | 2011-12-02 | 2013-06-05 | 株式会社東芝 | ホスト装置、システム、及び装置 |
JP5275482B2 (ja) | 2012-01-16 | 2013-08-28 | 株式会社東芝 | ストレージメディア、ホスト装置、メモリ装置、及びシステム |
US9069719B2 (en) * | 2012-02-11 | 2015-06-30 | Samsung Electronics Co., Ltd. | Method and system for providing a smart memory architecture |
US9201811B2 (en) | 2013-02-14 | 2015-12-01 | Kabushiki Kaisha Toshiba | Device and authentication method therefor |
US8984294B2 (en) | 2013-02-15 | 2015-03-17 | Kabushiki Kaisha Toshiba | System of authenticating an individual memory device via reading data including prohibited data and readable data |
US20150039813A1 (en) * | 2013-08-05 | 2015-02-05 | Greenliant Llc | NAND Interface Capacity Extender Device For Extending Solid State Drives Capacity, Performance, And Reliability |
KR20150061393A (ko) | 2013-11-27 | 2015-06-04 | 삼성전자주식회사 | 메모리 장치로부터 읽은 데이터를 고속으로 전송하는 메모리 컨트롤러 및 그것의 데이터 전송 방법. |
US9239679B2 (en) | 2013-12-19 | 2016-01-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System for efficient caching of swap I/O and/or similar I/O pattern(s) |
TWI507876B (zh) * | 2014-07-21 | 2015-11-11 | Phison Electronics Corp | 記憶體儲存裝置及控制方法、記憶體控制電路單元及模組 |
US9904490B2 (en) * | 2015-06-26 | 2018-02-27 | Toshiba Memory Corporation | Solid-state mass storage device and method for persisting volatile data to non-volatile media |
US10621116B2 (en) * | 2017-06-08 | 2020-04-14 | Western Digital Technologies, Inc. | Non-volatile storage device with adaptive data bus inversion |
US10558594B2 (en) * | 2018-05-24 | 2020-02-11 | Essencecore Limited | Memory device, the control method of the memory device and the method for controlling the memory device |
JP7141858B2 (ja) * | 2018-06-13 | 2022-09-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN109189203B (zh) * | 2018-08-15 | 2021-07-30 | 英业达科技有限公司 | 服务器节电系统及其节电方法 |
KR102657478B1 (ko) | 2018-11-09 | 2024-04-16 | 삼성전자주식회사 | 와이드 입출력을 갖는 스토리지 장치 및 그 동작 방법 |
KR20200126666A (ko) | 2019-04-30 | 2020-11-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20200126678A (ko) | 2019-04-30 | 2020-11-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20200137548A (ko) | 2019-05-30 | 2020-12-09 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 테스트 동작 방법 |
US11139010B2 (en) * | 2018-12-11 | 2021-10-05 | SK Hynix Inc. | Memory system and operating method of the memory system |
KR20200124045A (ko) | 2019-04-23 | 2020-11-02 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US11404097B2 (en) | 2018-12-11 | 2022-08-02 | SK Hynix Inc. | Memory system and operating method of the memory system |
TWI688965B (zh) * | 2019-08-14 | 2020-03-21 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置 |
CN110955387B (zh) * | 2019-10-25 | 2023-10-24 | 合肥沛睿微电子股份有限公司 | 自适应识别闪存类型方法及计算机可读取存储介质及装置 |
CN111506178B (zh) * | 2020-06-16 | 2020-10-23 | 深圳市芯天下技术有限公司 | 芯片上电复位方法及芯片 |
US11494317B1 (en) | 2020-12-29 | 2022-11-08 | Waymo Llc | Memory validation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084172A (ja) * | 1999-09-10 | 2001-03-30 | Nec Home Electronics Ltd | 半導体記憶装置 |
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US5822550A (en) * | 1994-12-22 | 1998-10-13 | Texas Instruments Incorporated | Split data path fast at-bus on chip circuits systems and methods |
JP3782840B2 (ja) * | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
US6728851B1 (en) * | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
JP3850067B2 (ja) * | 1996-04-24 | 2006-11-29 | 株式会社ルネサステクノロジ | メモリシステムおよびそれに用いられる半導体記憶装置 |
JP3455040B2 (ja) * | 1996-12-16 | 2003-10-06 | 株式会社日立製作所 | ソースクロック同期式メモリシステムおよびメモリユニット |
US6078985A (en) * | 1997-04-23 | 2000-06-20 | Micron Technology, Inc. | Memory system having flexible addressing and method using tag and data bus communication |
US6021459A (en) * | 1997-04-23 | 2000-02-01 | Micron Technology, Inc. | Memory system having flexible bus structure and method |
JP3832947B2 (ja) * | 1997-11-14 | 2006-10-11 | 富士通株式会社 | データ転送メモリ装置 |
US6658509B1 (en) * | 2000-10-03 | 2003-12-02 | Intel Corporation | Multi-tier point-to-point ring memory interface |
US6658523B2 (en) * | 2001-03-13 | 2003-12-02 | Micron Technology, Inc. | System latency levelization for read data |
JP3816788B2 (ja) * | 2001-11-22 | 2006-08-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
GB2396445B (en) * | 2002-12-19 | 2005-12-21 | Advanced Risc Mach Ltd | An interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources |
US20040153601A1 (en) * | 2003-02-04 | 2004-08-05 | Blankenagel John A. | General purpose lines for memory write protection |
US7126873B2 (en) * | 2004-06-29 | 2006-10-24 | Super Talent Electronics, Inc. | Method and system for expanding flash storage device capacity |
US7712131B1 (en) * | 2005-02-09 | 2010-05-04 | David Lethe | Method and apparatus for storage and use of diagnostic software using removeable secure solid-state memory |
JP2007272635A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | メモリシステム及びコントローラ |
-
2007
- 2007-10-02 KR KR1020097006661A patent/KR101373793B1/ko active IP Right Grant
- 2007-10-02 JP JP2009530970A patent/JP2010506285A/ja active Pending
- 2007-10-02 US US11/866,167 patent/US8364881B2/en active Active
- 2007-10-02 WO PCT/IB2007/004473 patent/WO2008117111A2/en active Application Filing
- 2007-10-04 TW TW103119673A patent/TWI525628B/zh not_active IP Right Cessation
- 2007-10-04 TW TW096137215A patent/TW200832412A/zh unknown
-
2012
- 2012-12-04 JP JP2012265696A patent/JP5879651B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084172A (ja) * | 1999-09-10 | 2001-03-30 | Nec Home Electronics Ltd | 半導体記憶装置 |
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210004076A (ko) * | 2019-07-03 | 2021-01-13 | 한국전자통신연구원 | 플래쉬 메모리의 하드웨어 고유특성을 이용한 보안정보 생성장치 및 방법 |
KR102648397B1 (ko) * | 2019-07-03 | 2024-03-18 | 한국전자통신연구원 | 플래쉬 메모리의 하드웨어 고유특성을 이용한 보안정보 생성장치 및 방법 |
WO2021049033A1 (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | メモリシステム |
JPWO2021049033A1 (ja) * | 2019-09-13 | 2021-03-18 | ||
TWI764251B (zh) * | 2019-09-13 | 2022-05-11 | 日商鎧俠股份有限公司 | 記憶體系統 |
US11868648B2 (en) | 2019-09-13 | 2024-01-09 | Kioxia Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
KR20090057412A (ko) | 2009-06-05 |
TW201435882A (zh) | 2014-09-16 |
TWI525628B (zh) | 2016-03-11 |
US20080086589A1 (en) | 2008-04-10 |
JP5879651B2 (ja) | 2016-03-08 |
WO2008117111A2 (en) | 2008-10-02 |
WO2008117111A3 (en) | 2008-11-27 |
KR101373793B1 (ko) | 2014-03-13 |
US8364881B2 (en) | 2013-01-29 |
JP2010506285A (ja) | 2010-02-25 |
TW200832412A (en) | 2008-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5879651B2 (ja) | フラッシュメモリデバイスを指定する集積回路 | |
JP2010506284A (ja) | フラッシュメモリ制御インターフェース | |
TWI425512B (zh) | 快閃記憶體控制電路及其儲存系統與資料傳輸方法 | |
US8332569B2 (en) | Nonvolatile memory system using data interleaving scheme | |
US7130958B2 (en) | Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes | |
KR101626084B1 (ko) | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 | |
US9304900B2 (en) | Data reading method, memory controller, and memory storage device | |
TWI525430B (zh) | 快取記憶體裝置以及該裝置的資料處理方法 | |
US9176865B2 (en) | Data writing method, memory controller, and memory storage device | |
US8738842B2 (en) | Solid state disk controller and data processing method thereof | |
US20130013852A1 (en) | Memory controlling method, memory controller and memory storage apparatus | |
TWI467574B (zh) | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 | |
CN106920575B (zh) | 数据存储装置及其操作方法 | |
US9213631B2 (en) | Data processing method, and memory controller and memory storage device using the same | |
US20140173173A1 (en) | Method, device, and system including configurable bit-per-cell capability | |
US9146861B2 (en) | Memory address management method, memory controller and memory storage device | |
US9152348B2 (en) | Data transmitting method, memory controller and data transmitting system | |
US8065468B2 (en) | Data storing methods and apparatus thereof | |
WO2010000206A1 (en) | Data storing methods and apparatus thereof | |
TW202338591A (zh) | 記憶體控制器與資料處理方法 | |
TW202103005A (zh) | 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置 | |
KR20090097551A (ko) | 병렬 처리가 가능한 반도체 스토리지 시스템 | |
JP2006215595A (ja) | 記憶装置 | |
JP2009163652A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150209 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150217 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5879651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |