TW200832412A

TW200832412A - Flash memory control interface

Info

Publication number: TW200832412A
Application number: TW096137215A
Authority: TW
Inventors: Masayuki Urabe
Original assignee: Marvell Technology Japan Y K
Priority date: 2006-10-04
Filing date: 2007-10-04
Publication date: 2008-08-01
Also published as: JP2010506285A; US8364881B2; WO2008117111A2; TWI525628B; WO2008117111A3; KR20090057412A; JP2013050996A; KR101373793B1; TW201435882A; US20080086589A1; JP5879651B2

Description

200832412 九、發明說明：【發明所屬之技術領域】本發明概言之係關於快閃記憶體裝置、介面及架構之領域。更特定而言，本發明的具體實施例係關於控制快閃記憶體裝置之介面、配置及方法。【先前技術】記憶體裝置已經更為廣泛地應用，例如快閃電性可抹除可程式化唯讀記憶體（EEPROM，“Electrically erasable programmable read only memory’’）。例如，「彦兆躍」驅動裝置（例如用於通用序列匯流排（USB，“Universal serial bus”)連接）、記憶卡、及其它非揮發性記憶體應用皆常見於相機、視訊遊戲、電腦及其它電子裝置。第一圖所示為一習用記憶體陣列組織100之方塊圖。例如，該記憶體陣列可組織成位元（例如8位元深108)，位元組 (例如2kB部份104及64B部份106)、頁（例如512K頁 102，其對應於8，192區塊）、及區塊(例如區塊11〇，等於64頁），其在此特殊範例中形成一 8Mb裝置。同時，單一頁面112可組織成部份114 (例如2kB + 64B = 2112B = 840h)，及部份116，其對應於一 8位元寬的資料輸入/輸出（I/O)路徑(例如I/O 0-1/0 7)。這種快閃記憶體可代表一“NAND”型，其基本上具有較快的抹除及寫入時間，較高的密度，每位元的成本較低，並比“NOR”型快閃記憶體更為耐久。但是NAND 快閃I/O介面基本上僅允許序列存取到資料。第二A圖顯示一習用讀取作業之時序圖200。如下表1所示，多種腳位功能可對應於NAND快閃介面中的指定腳位。 6 200832412 ϋ ·· 腳位 __ 腳位功能 1/〇[7:0] 資料輸入/輸出 CLE ^食閂鎖致能 ALE 址閂鎖致能 CE_ 晶片致能 RE_ 讀取致能 WE_ 寫入致能 WP_ 寫入保護 R/B_ 忙碌輸出在第二Α圖中，WE—可被脈衝化（如以25 ns周期）以允許列位址（如RA1、RA2及RA3)及行位址（如cai 及CA2)貧訊被閃鎖在裝置中。命令“〇〇h，，可代表一讀取位址輸入，而命令“30h”可代表一讀取開始，如所示'、利用RE一脈衝，可由該裝置|買取資料D〇ut n，D〇ut N+1，

DoutN+2,··· Dout Μ。同時，在一低邏輯狀態下的信號

R/B^可代表在該輸出的忙碌狀態，且R/B一例如可在WE 的最後上升邊緣之後的某段時間升為高位準。在資料輸 ^輸出腳位（例如㈤㈣])上多工化的列及行位址如表2中所示。 7 200832412 表2 :

1/〇[0] 1/0[1] 1/0[2] 1/0[3] 1/0[4] 1/0[5] 1/0[6] 1/0[7] 第一循環：行位址 A0 A1 A2 A3 A4 A5 A6 A7 第二循環：行位址 A8 A9 A10 All L L L L 第三循環：列位址 A12 A13 A14 A15 A16 A17 A18 A19 第四循環：列位址 A20 A21 A22 A23 A24 A25 A26 A27 第五循環：列位址 A28 A29 A30 L L L L L 例如，較高位址位元可用於定址較大的記憶體配置 (例如A30用於2Gb，A31用於4Gb，A32用於8Gb， A33 用於 16Gb，A34 用於 32Gb，及 A35 用於 64Gb)。現在請參照第二B圖，一時序圖220顯示了一習用的頁面程式作業。此處命令“80h”可代表序列資料(如Din N…Din Μ)輸入。命令“l〇h”可代表一自動程式，接著為一狀態讀取(命令“7〇h”）。I/O[〇] = “〇，，可代表無錯誤狀況’而1/〇[0] = “1”可代表在自動程式中已經發生一錯誤。同時，信號R/B一可為低，代表一忙碌狀態，基本上是數百微秒(ps)等級的時間長度。同時，re 一的上升邊緣可落後WE一的上升邊緣一段時間（在一範例中為6〇ns)。第二C圖所示為一習用區塊抹除作業之時序圖 240。此處命令“60h”可代表一區塊抹除作業，其供應連序列位址(例如RA1、RA2及RA3)。命令“DOh”可代表痛私2 £塊抹除作業。該區塊抹除作業可由一狀態讀取(命令“70h”)做檢查，其中1/〇[〇] = “〇，，代表無錯誤狀 8 200832412 況，而I/O[0] = “1”可代表在區塊抹除中已發生一錯誤。範例信號時間可包括信號R/B_在一段時間當中為低，基本上其等級為約一毫秒(具有一預定的最大值），RE_的上升邊緣落後WE_的上升邊緣，而對應於DOh命令的WE_ 的上升邊緣落後R/B_的下降邊緣約100ns。在習用的快閃記憶體配置中於一共用封裝中含有多個晶片或裝置（例如一複合式驅動器），多個晶片致能 (CE_)腳位會被需要來存取多個快閃記憶體晶片。特別是在較大的記憶體結構中，這種多個致能腳位會造成相當複雜的控制邏輯，並佔用相當大的晶片面積。因此，即需要提供一種解決方案，其能夠控制存取(例如程式化及讀取）多個快閃記憶體晶片或裝置，而不會增加腳位數。【發明内容】本發明的具體實施例係關於控制快閃記憶體裝置之介面、配置及方法。在一態樣中，——記憶體控制器可包括第一介面，用於與一主機通訊；及第二介面，用於與複數快閃記憶體裝置通訊，其中第二介面可包括一設置終端，用於傳送一指令到該複數快閃記憶體裝置，及接收裝置識別資訊；一命令控制終端，用於傳送一命令時序信號到該複數快閃記憶體裝置；一時脈終端，用於傳送一時脈信號到該等複數快閃記憶體裝置；一讀取命令終端，用於自該等複數記憶體裝置接收一讀取命令；及第一複數資料輸入/輸出（I/O)終端，用於傳送資料到該複數快閃記憶體裝置及自其接收資料。該記憶體控制器亦可用於在該設置終端上的指令 9 200832412 之後一預定時段之内傳送該裝置識別資訊到該第一複數資料I/O終端上該複數快閃記憶體裝置。此外或另外，該記憶體控制器亦可包括命令時序邏輯，用於在將該第一複數資料I/O終端置於一高阻抗狀態之前釋放該命令時序信號至少一個循環，及/或讀取邏輯，用於致能一讀取作業，以回應於一啟動讀取命令自該複數快閃記憶體裝置讀取資料。在該記憶體控制器中，該讀取命令可包括一讀取時脈。該記憶體控制器亦可包括命令邏輯，用於自該第一複數資料I/O終端傳送一操作命令到該複數快閃記憶體裝置。該記憶體控制器亦可包括一寫入保護終端，用於傳送一寫入保護信號到該複數快閃記憶體裝置。該記憶體控制器亦可包括一中斷終端，用於自該複數快閃記憶體裝置接收一中斷信號。該記憶體控制器之第一介面可包括：（i)第二複數資料I/O終端，用於傳送資料到該主機並自其接收資料； (ii)一命令致能終端，用於傳送一命令時序信號到該主機；（iii)一位址致能終端，用於傳送一時脈信號到該主機；（iv)—讀取致能終端，用於自該主機接收一讀取命令；及(v)—寫入致能終端，用於傳送一指令到該主機。該第一介面亦可包括複數裝置致能終端，用於辨識該複數快閃記憶體裝置之一。同時，該第一複數資料I/O 終端可包含第一數目的I/O終端，其中該第二複數資料 I/O終端包含第二數目的I/O終端，且該第一數目為第二數目的整數倍。該記憶體控制器之第一介面亦可包括一寫入保護終端，用於傳送一寫入保護信號到該主機，及一狀態終端，用於自該主機接收一中斷信號。 200832412 在另一態樣中，一種程式化複數快閃記憶體裝置之一的方法包括初始化一程式化作業，決定該程式化作業之一狀態，當該程式化作業狀態代表該程式化作業完成時或一中斷指標被確立時決定一命令狀態，並當該程式化作業狀態或該命令狀態代表一錯誤時決定錯誤資訊。概言之，該程式化作業包含寫入資料到該複數快閃記憶體裝置之一或其一缓衝器中，且初始化該程式化作業進一步包含辨識該程式化作業之快閃記憶體裝置。在某些具體實施例中，該方法進一步包含重覆決定該程式化作業狀態，直到該程式化作業完成為止，例如直到一進行中作業（OIP，“Operation in progress”)指標指示該程式化作業已經完成。另外或額外地，該方法另可包含在初始化該程式化作業之前清除一緩衝器旗標及/或寫入資料到該緩衝器。在另一態樣中，讀取複數快閃記憶體裝置之一的方法可包括辨識該複數快閃記憶體裝置之一，啟始一作業以自該複數快閃記憶體裝置之一讀取資料，確立一中斷指標，直到該讀取作業完成為止，並提供該資料到耦合於該複數快閃記憶體裝置之一記憶體控制器。概言之，當該讀取作業完成時，該方法進一步包含解確立該中斷指標。在多個具體實施例中，啟始該讀取作業包含決定該讀取作業之一初始位址及/或自該一個快閃記憶體裝置傳送該資料到該記憶體控制器或耦合於該記憶體控制器之一緩衝器。當該方法牽涉到自該緩衝器讀取時，該中斷指標可致能以代表該在該緩衝器中的資料預備好的時候，且該方法可進一步包含選擇一寬度以自該缓衝 11 200832412 器提，料到該記憶體控制器。記憶體裝置而π—種在多裝置純控制块閃發明的這鼓配置及方法。本說明進行瞭解。將可由下述具體實施例的詳細【實施方式】

例示本::之具體實施例，這些範例皆說明，但其1合這些具體一以例。相反地，本發_ =具體利範圍所定義者’其皆由附屬申請專供許多特定細節，ί為下詳細說明中，提專業人士將可立即瞭解到本發明可在不4 寸疋細節之下實施。在其它實例中，熟知的方;去 t明re電路將不― 在以下_細朗中某些部份係以處理、程序、邏輯區塊、功能方塊、過程及其它代表對於電腦、處理器、控制器及/或記憶體巾的資料位元、資料流或波形之作業的^匕符旒性表示。這些說明及表示通常係由資料處理技蟄中的專業人士所使用，以有效地傳達他們工作的實體給本技藝中的其他專業人士。此處的處理、程序、邏輯區塊、功能及作業等係概略視為可達到所想要及/或所預期結果之步驟或指令的一自我一致性序列。該等步驟通常包括物理量的實體操縱。通常雖然並非必要，這些 12 200832412 ^理里採用的形式為電氣、磁性、光學或量子信號，其能夠儲存、傳送、組合、比較，以及另可在一電腦、資料處理系統或邏輯電路中操縱。其已證明時常非常方便:主要的原因是共通性的用法，以將這些符號表示成位兀、波、波形、串流、數值、元件、符號、字元、用 "吾、數目或類似者。但疋睛記得這些及類似的用語皆關連於適當的物理1 ’以及僅為應用到這些物理量之方便標示。除非特，陳述及/或由以下的討論中可得知，其應瞭解到在整份 5兒明書中，利用以下用語所做的討論，例如「處理」、「操作」運异」、「計算」、「決定」、「操縱」、「轉換」或類 2者，其代表可操縱及轉換以物理（如電子）量所代表的 S料之電細、資料處理系統 '邏輯電路或類似處理裝 =(例t一電子、光學或量子運算或處理裝置）的動作及 =理些用語代表操縱或轉換在一系統或架構(如暫存 ϋ體、、其它這些資訊儲存1、傳輪或顯示裝置等）之類似地表示成在相同或不同的系統或架構作、作業及/或處理。匕貝枓之處理裝置的動 jr^ 、山為了方便及簡化起見，該用語「信號」及「波當」中；用語亦可為在它們的技藝「埠」可以以用二:點」、「輪入」、「輸出」及「輕合於」及「聯繫到」(這:匕n 些形式之-可概略通常使用到這匕符/、匕思義，除非該用語的用法 200832412 之内文明確地指明為其它用途。但是這些用語亦可提供它們所屬技藝中所認知的意義。本發明在其多種態樣中將在以下參照範例性具體實施例做更為詳細的解釋。第三圖所示為適用於根據本發明之具體實施例中的一範例性複合驅動器配置300。主機302可連接於複合驅動器304中的快閃裝置308。概言之，快閃裝置308 包含控制器/快閃記憶體模組404(請參見第四圖及其以下的討論）。請回頭參照第三圖，在多種範例中，主機 302與快閃308之間的介面可包括一序列先進技術附屬 (SATA，“Serial advanced technology attachment”)介面或一平行ATA(PATA)介面。複合驅動器304亦可包括一中央處理單元（CPU，“Central processing unit”）310、讀取通道312及緩衝記憶體（如動態隨機存取記憶體(DRAM, Dynamic random access memory”))306 〇例如，CPU 310 可包含一習用微處理器、（數位)信號處理器（例如DSP)、或微控制器。讀取通道312可包含習用讀取通道資料傳輸處理區塊(例如一或多個埠、信號偵測器、編碼器、解碼器、插入器、反插入器、錯誤檢查碼[ECC，“Error checking code”]計算機及/或比較器等DRAM 306可包括由約2 Mb到約8 Mb的記憶體。在特定具體實施例中所具有的快閃記憶體/控制器模組可用於複合驅動器 304，或任何適當的固態驅動器（SSD，“Solid-state drive，，) 中。相較於一硬碟機的方式而在一硬碟機中使用快閃記憶體之優點包括：（i)較快的開機及恢復時間；（ii)較長的電池壽命(例如用於無線應用）；及(iii)較高的資料可靠性。 200832412 第四圖所示為根據本發明之具體實施例中的一範例性信號連接配置400。主機402可連接記憶體控制器/ 快閃模組404。主機402與記憶體控制器406之間的介面可為習用的介面（如包括在第二A圖到第二c圖及/或上表1中所示之信號的腳位及/或終端，或其次組合）。因此’在某些具體實施例中，該記憶體控制器可包括一命令致能終端（如CLE)，用於傳送一命令時序信號到該主機、一位址致能終端（如ALE)，用於傳送一時脈信號到該主機、一讀取致能終端（如RE一)，用於自該主機接收一讀取命令，及一寫入致能終端（如WE—)，用於傳送一指令到該主機。記憶體控制器406可以透過每一個信號腳位或終端連接於複數快閃記憶體裝置（如快閃記憶體晶片4〇8_a 及快閃記憶體晶片408-B) ’如所示。在一些具體實施例中，記憶體控制器406可以實施成一特定應用積體電路 (ASIC，“Application specific integrated circuit”）或一晶片上糸統(SOC，System on a chip”）。此外，設置p _ CNFG可用串聯的方式連接到快閃裝置408_a及4(f8^ 上的電路。表3所示為根據本發明之具體實施例中，在控制器406與快閃記憶體裝置4〇8-A及408_b之間的介面中信號的一腳位或終端說明（例如標示為「記憶體控制器」之行）i其相關於一習用NAND型快閃介面。因此，由表3的範例性終端說明中可以看出，本記憶體控制器可包栝〆；|面其中包含一設置終端（如CNFG)，用於傳送〆或多個設置命令到該快閃記憶體裝置、一命令控制終端（如SYNC-N)，用於傳送一命令時序信號到該快閃記憶體裝置，一時脈終端（如REF一CLK)，用於傳送一 15 200832412 時脈信號到該複數快閃記憶體I置，及—讀取 (如⑽—CLK)，用於在該快閃記憶體裝置接收一讀取命令。輸人/輸出」代表§亥信號為控制器4〇6上的一輸入信號、一輸出信號或兩者。 NAND型快閃資料輸入/輸出 1/〇[7:0] 記憶艎控制器 DATA[7:0 輪A7 輪出輪入/ 輪出說明

命令閂鎖致能 CLE 位址閃鎖致能 ALE

SYNC N 輸出輸入/輸出8位元資料命令時序信號 REF CLK 輪出快閃IP區塊的時脈

讀取致能RE KU UJLi^ 輸入讀取資料CH0-CH3之取樣時脈；資料位元組的補捉時脈

寫入致能WE_ 寫入保護WP

已預備/忙碌輸出R/B

CNFG

N

INT N 輸出輸出輸入/ 輸出晶片組態寫入保護 PRG/ERASE命令之中斷；吕己fe體控制之升壓

RESET N

RESET N 輸出在一具體實施例中，SYNC一N可代表一時序信號以開始一命令序列。一旦適當地設置之後，三個信號可為 16 200832412 特殊使用於快閃裝置之控制··同步化、一般時序及讀取時序（如分別為SYNC—N、REF—CLK及RD—CLK)。在 DATA[7:0]腳位中，現在於第五a圖至第八d圖當中，“j，，代表决閃識別（ID)、“C”代表一命令位元組、“p，，可代表一簽數、“D”可代表來自該記憶體控制器之資料位一組、而“F”可代表快閃資料位元組或來自快閃裝置的来70 讀取資料。另外，ID位元組通常在命令位元^之前頒，代表該特定命令所關連到的快閃記憶體裝置。同時，= 播到耦合於記憶體控制器406之每個快閃裝置第貝圖中的裝置408-A及408-B)可透過一指定的iD位元Z 中來包含。範例命令位元組示於下表4，其中每個立地為指應給該特定命令之十六位元值。命令位元纽命令 ' xxh 程式 xxh 一—--—— —〜^ 寫入缓衝器 xxh 執行程式 xxh 讀取 xxh 讀取缓衝器 xxh 讀取狀態 xxh 讀取Π) xxh 裴置組態 xxh 設定組態 xxh 讀取錯誤資訊 ----- — xxh 抹除 ------ xxh _____一 ——--------- ^ 重置 17 200832412 參數位元組可在命令位元組之後，而參數位元組的總數可依據與其相關的特定命令。然後資料位元組可在參數位元組之後，及/或資料位元組的總數亦可由特定相關的命令所定義。再者，資料位元組可提供資料給程式或寫入緩衝器命令。快閃資料位元組(及由一快閃記憶體裝置驅動的那些資料位元組）可以接著一命令位元組或一參數位元組，而快閃資料位元組的總數可由與其相關的一特定命令所定義。例如，快閃資料位元組可包括讀取緩衝器、讀取資料、讀取狀態、讀取ID及/或傳送讀取資料命令之資料。一重置命令可指示該控制器/快閃記憶體模組404，以放棄一命令及/或重置一相關的（或可辨識的）快閃記憶體裝置。用於設置一快閃ID(例如一裝置設置命令）之命令或指令的範例性命令說明即如下表5所示。表5 ·· 符號 B7 B6 B5 B4 B3 B2 B1 B0 I 僅為xxh (廣播） C xxh (裝置設置） P(Pl-Pn) 認證位元組

一讀取ID命令可驗證例如一認證位元組、一產品碼、及一快閃記憶體裝置或晶片版本。用於一驗證命令或指令（如讀取ID)之範例性說明如下表6所示。 18 200832412 表6 · 符號 B7 B6 B5 B4 B3 B2 B1 B0 I 快閃ID C xxh (讀取 ID) F1 產品碼 F2 快閃晶片版本 F3 認證位元組一設定設置命令可例如致能及/或除能中斷，並設置每個細胞的一些位元。一中斷致能或細胞設置命令或指令（如設定設置）之範例性說明如下表7所示。表7 ：符號 B7 B6 B5 B4 B3 B2 B1 BO I 快閃ID或xxh (廣播） C xxh (設定設置） P1 D16 MLC EN_ P IEN_ E IEN_ P IEN_ R D16V1’= 16位元資料匯流排；‘0’二8位元資料匯流排， MLC:設定每個細胞的位元數； ENJP:‘1’=致能程式化資料的包裝； ΙΕΝ_Ε:‘Γ=當完成抹除作業時致能中斷； ΙΕΝ_Ρ:‘Γ=當完成程式時致能中斷； IEN_R:‘1’=當讀取資料預備好時致能中斷 19 200832412 弟五A圖為根據本發明之具體實施例中的一範例性裝置組恶作業的時序圖5〇〇。在該寫入保護及/或同步化信號轉換成一確立狀態時，該快閃裝置識別位元組(如一快閃ID或“I”位元組）及該命令位元組（如一“c，，位元組）由該控制器傳送到該快閃記憶體裝置。在第四圖所示的具體實施例中，裝置識別資訊在資料終端（例如 DATA[0.7])上傳送，但在另一具體實施例中，裝置識別貢訊如果在有足夠的終端可用時，即於專屬的裝置出終端上傳送。因此，本記憶體控制器另可包括用於辨識該等快閃記憶體裝置之一的裝置致能終端。請再袁昭第五A圖，認證資料“P”可在一旦在已經供應該快閃出位元組與該命令位元組之後的一個循環的cnfg轉換(例如進入一「高」二元化邏輯狀態）時提供，如圖所示。同時，同步化（或命令時序)信號SYNC—N可在最後的認證資料部份之前一個循環轉換(例如進入一「高」二元化邏輯狀態）。在一些具體實施例中，這種認證資料部份可提供隶多到16個REF—CLK循環。再者，一裝置設置命令可在當以下狀況時被一特定快閃記憶體裝置所忽略：⑴ 該特定裝置已經被設置；⑴)該寫入保護信號並未確立 (例如WP—N = ‘〇’）；（叫該設置信號(如CNFG)尚未確立；及/或（iv)該設置信號已經對兩個以上的時脈周期或個別的時間確立。第五B圖所示為根據本發明之具體實施例中一範例性作業要讀取該複數快閃記憶體裝置之一的識別資訊的時序圖550。為了執行該讀取仍作業，該寫入保護信號(如WP—N)可對整個作業確立，但是該同步化信號(如 20 200832412 SYNC—N)可對於該時序信號之有限次數的循環來確立 (如REF一CLK的單一循環）。該讀取識別命令（如9〇h)可在晚數個循環之後由快閃資料位元組FI、F2及F3供應。為了同步化這些資料位元組，該讀取時序信號（如 RD一CLK)可由在該命令位元組“c”之前供應的快閃識別位元組“Γ所指定之特定快閃裝置所供應。因此，在第四圖所示的具體實施例中，裝置識別資訊在該等資料終端 (如DATA[0:7])上接收，但是另外可在專屬的裝置ID終端上接收。 '

第六圖所示為根據本發明之具體實施例中一範例性作業要程式化複數快閃記憶體裝置之一的時序圖 600。為了執行該程式作業，該寫入保護信號(如wp_N) 可對整個作業（或更久）確立，但只要該同步化信號（如 SYNC—N)被解確立，該程式作業即終止。參數資料ρι_ρ7 可由該記憶體控制器供應到由該命令位元組（如l〇h)之後的識別位元組(如由“Γ，指定）所辨識的該快閃記憶體裝置。程式化的資料，像是DATA[7:0]或DATA[15:0]上的 Dl-Dn可由該記憶體控制器所供應。同時，如果一包裝 =信號被確立(如IEN—p叫’)來代表該程式化作業完成％，一中斷信號(如INT一N)亦可由該快閃記憶體裝置驅動到-預定狀態（如—二元化邏輯「低」狀態）。示為根據本發明之具體實施例中一範例哭306、ϋ程式化資料到—緩衝器(第三圖中的緩衝 ίW以7〇0 °為了執行此「寫入到緩衝器」作 ;對二固祚二私式化作業，該寫入保護信號(如卿―N) ^ 寫入到緩衝器」作業即終止。 21 200832412 讀貝枓P1-P7叮由3亥從體控制器供元組(如12h)之後的識別位元組（由^ = 快閃記憶體裝置。要寫人到㈣疋)/辨識的該 [7:0]或 DATA[15:〇]上的队Dn 可==體^ 器所供應。但是’如果該寫人保護及/或 f j =該同步化信號之轉換的該基準時預^ = 壤内（例如REF—CLK之三個循環μ換，則該二= 斋寫入該資料到該緩衝器，而非铲彳二:_铨制快閃記憶體裝置。㈣其&式化到所辨識的圖所不為根據本發明之具體實施例中的第-耗Ο性執行程式作業的時序圖75〇。該 wp 可對整個作業確立（或對序’卢' = s YNC t t ΐ 要該同步化信號（如 Ρίπϋΐ 擔辆料終止。參數資料 13h)之ϋ 體控制器供應到由該命令位元組（如體穿詈L識別位70組（由“1”指定）所辨識的該快閃記憶代:該執行2;:二=號被確立(如ΕΝ-Ρ = ‘Γ)來可由#式作業元成日守，該中斷信號(如ΙΝΤ_Ν)亦邏輯1岐憶體裝置驅動到—敎狀態（如一二元化 k铒低」狀態）。範例性所*為根據本發明之具體實施例中的第二似於第八仃程式作業的時序圖760。此具體實施例係類循環之3 gA圖，除了該同步化信號在該時序信號之單一應到所確立(例如REF—CLK)，其中參數資訊不會供 #辨識的快閃記憶體裝置。性作業^ ^圖所示為根據本發明之具體實施例中一範例 /、从讀取細胞資料及/或緩衝器資料(例如傳送這種 22 200832412 資料到該主機）之時序圖770。在此作業中（例如命令 30h)，可讀取細胞資料，且緩衝器資料可傳送到該主機。概言之，該寫入保護、同步化及/或中斷信號可類似於第六圖及第八A圖進行確立及解確立。自該快閃記憶體裝置（Fl-Fn)讀取的資料可在類比輪出 RDP0/RDN0-RDP3/RDN3(例如一 8位元數位匯流排或一 4位元差動匯流排）或RDP0/RDN0-RDP7/RDN7(例如一 16位元數位匯流排或一 8位元差動匯流排）。利用來自該快閃記憶體之此資料，一讀取時序信號(如RDCK JNT) 可由該快閃記憶體裝置提供給該控制器以提供同步化。但是，該中斷信號(如INT一N)可在當該中斷致能信號被確立(IEN一R = ‘1，）來代表該讀取資料已預備好時，即由該快閃記憶體裝置所排除。第八D圖為根據本發明之具體實施例中的一範例性作業以設定讀取參數資訊的時序圖79〇。在此作業中（如印々31h) ’該舄入保護、同步化及/或中斷信號可類似於第六圖及第八C圖進行確立及解確立。參數位元組 P1-P7係提供給在該識別（“；[”)及命令(“c”)位元組之後該辨識的快閃裝置。同時，類似於第八c圖，該中斷信號 (如INT一N)可在當該中斷致能信號被確立(IEN_R = ‘Γ) 代表該讀取貧料已預備好時，即由該快閃記憶體裝置所排除。一第九A圖為根據本發明之具體實施例中程式化的第 fe例性方法之流程圖8〇〇A。該流程可開始（8〇2A)，及一程式命令可由該控制器（804A)發出。例如，該程式命 J可清除一緩衝器旗標，言史定-細胞位址，取得程式化貧料’及/或執行_:#料程式化作業。然後—讀取狀態命 23 200832412 令可由該控制器（806A)發出，並可持續到一「進行中作業」（OIP)指標被解確立(如〇IP = ‘0’）為止（808A)。該讀取狀態命令通常決定一（先前)命令的狀態，例如一抹除命令、一程式命令或一讀取命令。這種命令的狀態可包括無錯誤、命令正在進行中、及/或一或多個錯誤或錯誤種類，其係根據可用於提供讀取狀態資訊的位元數目而定。當該OIP指標被解確立（808A)及/或一中斷發生 (812A)時，第二讀取狀態命令可被發出（810A)。當該作業完成及無錯誤發生時，一「無錯誤」狀態可被指出來。另外，該第二讀取狀態命令（81〇A)可清除或確立一中斷，其根據是否在該作業期間（如命令執行）當中發生一錯誤。如果發現到一錯誤（如藉由確立一錯誤指標或旗標，步驟814A)，一讀取錯誤資訊命令可被發出（816A) 來取得錯誤資訊，且該流程即完成（818A)。如果未發現到錯誤(在814A中ERR= ‘〇，），該流程即完成（818A)。第九B圖為根據本發明之具體實施例中程式化的第二範例性方法之流程圖800B。該流程可開始（802B)，及一清除缓衝器旗標命令可由該控制器（804B)發出。該清除缓衝器旗標命令概略清除代表該内部資料緩衝器（如第三圖中的緩衝器306)之狀態的旗標或指標。接著，請再參照第九B圖，其發出一寫入缓衝器命令(820B)。例如，該寫入緩衝器命令可設定或決定一細胞位址(如一初始快閃記憶體位址）用於該程式化作業，及/或取得程式化資料(例如自第四圖中的控制器406或主機402)。接著，請再參照第九B圖，其發出一執行程式命令(822B)。該執行程式命令概略啟始該程式化作業的執行。流程 800B之其餘部份類似於第九a圖之範例性流程800A。 24 200832412 例如，一讀取狀態命令即可發出（806B)，並可持續直到該OIP指標被解確立(808B)。當該OIP指標被解確立 (808B)及/或一中斷發生(812B)時，可發出第二讀取狀態命令(810B)，其可清除該中斷，結束該流程(οιρ被解確立’並表不热錯狹[814B]) ’或指不一錯誤。如果發現一錯誤(814B)，可發出一讀取錯誤資訊命令(816B)來取得錯誤資訊，且該流程即完成（818B)。第九C圖為根據本發明之具體實施例中讀取的第一範例性方法之流程圖800C。該流程可開始（802C)，及一讀取命令可由該控制器（804C)發出。例如，該讀取命令可設定或決定該讀取作業的一細胞位址（如一初始快閃記憶體位址）及/或執行該讀取作業（例如由複數快閃記憶體裝置408-A及408-B[第四圖]中辨識的一個快閃記憶體裝置傳送資料到一緩衝器306[第三圖])。只要一中斷致能信號(如IEN一R)被確立，該中斷指標或旗標亦被確立，且該讀取作業繼續（概言之，於一確立的中斷指標期間不會執行新的命令）。但是，當該中斷結束及該相對應指標具有互補於該確立的狀態之一預定狀態（如一二元化邏輯‘1’； 806C)時，可發出一清除中斷命令及/或一傳送緩衝器資料命令(808C)，且該流程即完成（81〇c)。例如’該傳送緩衝器資料命令可包括讀取該快閃記憶體裝置的一或多個細胞位址，自該快閃記憶體裝置讀取一細胞數目（例如讀取資料之連續位址或細胞的數目），及/ 或自該辨識的快閃記憶體裝置或該緩衝器傳送資料到該主機。另外，該清除中斷及/或傳送缓衝器資料命令 (808C)可直接在發出該讀取命令(8〇4C)之後發生。第九D圖為根據本發明之具體實施例中讀取的第二 25 200832412

範例性方法之流程圖800D。該流程可開始（802D)，及_ 没定讀取資訊命令可由該控制器（804D)發出。例如，該设定蟥取資訊命令可設定或決定該讀取作業的一細胞位址（例如一初始快閃記憶體位址），執行該讀取作業、及/或確立一中斷指標或旗標。如第九c圖所示，可發出一讀取狀態命令(806D)，並可持續到一 οιρ指標確立為止(808D)。現在請再參照第九d圖，當該OIP指標被綠立(808D)及/或一中斷指標被解確立(812d)時，可發出一讀取缓衝器命令(810D)。例如，該讀取缓衝器命令可包括讀取該快閃記憶體裝置的一或多個細胞位址，自該快閃記憶體裝置讀取一細胞數目（例如讀取資料之連續位址或細胞的數目），及/或自該緩衝器讀取或傳送資料到該主機。接著，類似於第九C圖之流程800C，可由控制器發出一清除中斷命令及/或傳送缓衝器資料命令 (812D)，且該流程即完成（814d)。 Ύ 使用本電路之蓺例神在本發明另一態樣中，一系統可包含用於控制快閃記憶體裝置之本裝置或電路。本發明之多種範例性實施可見於第十A圖到第十G圖。現在請參照第十A圖，本發明可實施在一硬碟機 (HDD)900中。本發明可實施為信號處理及/或控制電路’其概略示於第十A圖之902。在某些實施中，Hdd 900中的信號處理及/或控制電路9〇1及/或其它電路(未頻示出）可以處理資料、執行編碼及/或加密，執行計管，及/或格式化要輸出到一磁性儲存媒體906上及/ = 接收的資料。〜 HDD 900可與一主控裝置(在第三圖中的3〇2或第 26 200832412 四圖中的402)通訊，例如一電腦、行動運算裝置（如個人數位助理）、行動電話、媒體或MP3播放器及類似者，及/或其它經由一或多個有線或無線的通訊鏈結908之裝置。HDD 900可連接到記憶體909，例如隨機存取記憶體(RAM)、低遲滞性非揮發性記憶體，例如快閃記憶體，唯讀記憶體(ROM)、及/或其它適當的電子資料儲存器。、請參照第十B圖，本發明可實施在一數位多樣化碟片（DVD，“Digital versatile disc，，)驅動器 91〇中。本發明可貝加成"ia號處理及/或控制電路當中，其概略標示於第十B圖中的912，及/或DVD驅動器910之大量資料儲存态918。DVD 910中信號處理及/或控制電路及/ 或其它電路(未顯示出）可以處理資料、執行編碼及/或加牷，執行计异，及/或格式化自一光學儲存媒體讀取的資料及/或寫入的資料。在某些實施中，在DVD 中的信號處理及/或控制電路912及/或其它電路(未顯示出）亦可執行其它功能，例如編碼及/或解碼，及/或任何其它關連於一 DVD驅動器之信號處理功能。 DVD驅動器910可與一輸出裝置（未顯示出）進行通訊，例如一電腦、電視或其它經由一或多個有線或無線通訊鏈結917之裝置。DVD 910可與以一非揮發性^式儲存資料的大量資料儲存器918通訊。大量資&儲存^ 918可包括一硬碟機(HDD)。HDD可具有如第十a圖; 示的組態。HDD可為一迷你HDD，其包括小於約18” 之直徑的一或多個圓盤。DVD 910可連接到記憶體 919，例如RAM、ROM、低遲滯非揮發性記憶體，^如快閃記憶體及/或其它適當的電子資料儲存器。 27 200832412 請參照第十c圖’本發明可實施在一高解析度電視 (HDTV，“High definition television’’)920 當中。本發明可

實施成信號處理及/或控制電路，其概略標示在第十C 圖之922，HDTV 920之WLAN介面及/或^量資料儲存器。HDTV 920以有線或無線的格式接收HDTV輸入信號，並產生一顯示器926的HDTV輪出信號。在某些實施中，HDTV 920之信號處理電路及/或控制電路^及 j其它電路（未顯示出）可處理資料、執行編碼及/或加益，執行计异’格式化資料及/或執行所需要的任何其它種類的HDTV處理。 ’、次HDTV 920可與以一非揮發性方式儲存資料的大量貧料儲存器927進行通訊，例如光學及/或磁性儲存裝置。至少一 HDD可具有如第十a圖所示的組態，及/或至父DVD可具有如第十b圖所示的組態。可為迷你HDD’S包括小於約18，，之直徑的一或多個圓 HDTV 920可連接到記憶體928，例如ram、ROM、低遲冰非揮發性記憶體，例如快閃記憶體及/或其它適當的電子資料儲存器。HDTV 92G亦可透過—WLAN網路介面929支援與WLAN之連接。 /請參照第十D圖，本發明可實施成一車輛93〇的控制系=，該車輛控制系統之WLAN介面及/或大量資料 =存器。在某些實施中，本發明實施一動力控制系統 2,其自一或多個感測器接收輸入，例如溫度感測器、 =力感測H、旋轉制II、氣流感測器及/或任何其它適二的，測态、及/或可產生一或多個輸出控制信號，例如引擎操作參數、傳輸操作參數及/或其它控制信號。本發明亦可實施在車輛930的其它控制系統94〇 28 200832412 中。控制系統940類似地可自輸入感測器942接收传號，及/或輸出控制信號到一或多個輸出裝置944。在^ 些實施中，控制系統940可為一防鎖煞車系統(ab^， “Anti-lock braking system”)的一部份、一導航系統、一’ 無線數據通仏糸統、一車輛無線數據通信系统了一車、首離開系統、一可適化巡航控制系統，一車輛娛樂系統^ 例如音響、DVD、CD等。其仍可想到其它的施例。’ 動力控制系統932可與以一非揮發性方式儲存資的大量資料儲存器946通訊。大量資料儲存器946可包括光學及/或磁性儲存裝置（例如硬碟機[HDD]及 DVD)。至少-HDD可具有如第十A圖所示的组態 /或至少- DVD可具有如第十B圖所示的組態。hdd可為一迷你HDD ’其包括小於約L8，，之直徑的一或多個圓盤。動力控制系統93 2可連接到記憶體947，例如RAM、 ROM、低遲滞非揮發性記憶體，例如快閃記憶體及/或其它適當的電子資料儲存器。動力控制系統扣亦可透過一 WLAN網路介面948支援與WLAN的連接。杵制系統940亦可包括大量資料儲存器、記憶體及一 WLAN介面（並未全部顯示）。請參照第十E圖，本發明可實施在可包括一蜂巢式 m的一行動電$ 950中。本發明可實施成信號處理及/或控制電路’其概略標示於第十E圖之952，行動電^ 95。之—WLAN介面及/或大量資料儲存器。在某 ’㈣電話95〇包括—麥克風956、一音訊輸、例如一喇叭及/或音訊輪出插座，一顯示器960 ^或2入裝置962，例如一鏠盤、指向裝置、語音啟動及或八它輸人裝置。行動電話中的信號處理及/ 29 200832412 或控制電路952及/或其它電路（未顯示出）可以严理” 料、執行編碼及/或加密、執行計算、格式化資及執行其它行動電話功能。一行動電話950可與以一非揮發性方式儲存資料的大量資料儲存器964進行通訊’例如光學及/或磁性儲存裝置(例如硬碟機[HDD]及/或DVD)。至少_ HDD可具^

如第十A圖所示的組態，及/或至少一 DVD可具有:第十B圖所示的組態。HDD可為一迷你hdd，其包括小於約1.8”之直徑的一或多個圓盤。行動電話95〇可連接到記憶體966，例如RAM、ROM、低遲滯非揮發性記憶體，例如快閃記憶體及/或其它適當的電子資料^存器二行動電話950亦可透過一 WLAN網路介面％8支援°與 WLAN之連接。〃請參照第十F圖，本發明可實施在一機上盒98〇中。本發明可實施成信號處理及/或控制電路，其二略標示在第十F圖中的984，該機上盒980之WLAN介面及 /或大^資料儲存器。機上盒980自一來源接收信號，例如一寬頻來源，並輸出適用於一顯示器988的標準及/ 或鬲解析度音訊/視訊信號，例如一電視及/或監視器及/ 或其匕視訊及/或音訊輸出裝置。機上盒980的信號處理及/或控制電路984及/或其它電路（未顯示出）可以處理 ί料、執行編碼及/或加密、執行計算、格式化資料及/ 或執行其它機上盒的功能。 ^ 機上盒980可與以一非揮發性方式儲存資料的大量貧料儲存器990通訊。大量資料儲存器990可包括光學及/或磁性儲存裝置(例如硬碟機[HDD]及/或DVD)。至少一 HDD可具有如第十a圖所示的組態，及/或至少一 30 200832412 DVD可具有如第十B圖所示的組態。HDD可為一迷你 HDD，其包括小於約18，，之直徑的一或多個圓盤。機上盒980可連接到記憶體994，例如RAM、ROM、低遲滯非揮發性記憶體，例如快閃記憶體及/或其它適當的電子貢料儲存器。機上盒980亦可透過一\\^八!^網路介面 996支援與WLAN之連接。

清參照第十G圖，本發明可實施在一媒體播放器 1000中。本發明可實施成信號處理及/或控制電路，其概略標示在第十G圖之10〇4，媒體播放器1000之界1^^ ^面及/或大量資料儲存器中。在某些實施中，媒體播放器1000包括一顯示器1〇〇7及/或一使用者輸入1〇〇8，例如鍵盤、觸控板及類似者。在某些實施中，媒體播放器1000可利用一圖形使用者介面(GUI，“Graphical user interface”），其基本上利用經由顯示器1〇〇7及/或使入刪的功能表、下拉式魏表、圖標及/或一面。媒體播放器1000另包括一音訊輸出1〇〇9，例如味Μ及/或音訊輸出插座。媒體播放器1〇〇〇中的 :號Ϊ理f或控制電路1004及/或其它電路(未顯示出) :以地理貝料、執行編碼及/或加密、執行計算、格式化貪料及/或執行其它媒體播放器功能。某r體播放器1〇00可與以一非揮發性方式儲存資料 1010二的音訊及/或視訊内容)的大量資料儲存器相-於in。在某些實施中，該壓縮的音訊檔案包括的ί安*旦！式或其它適#的壓縮音訊及/或視訊格式的輻木。大I貧料儲存器可包括光學及圖所不的組態，及/或至少一 DVD可具有如第十 31 200832412 B圖所示的組態。HDD可為一迷你HDD，其包括小於約1.8”之直徑的一或多個圓盤。媒體播放器1〇〇〇可連接到記憶體1014 ’例如RAM、ROM、低遲滞非揮發性記憶體，例如快閃記憶體及/或其它適當的電子資料儲存器。媒體播放器1000亦可透過一 WLAN網路介面ι〇16 支援與WLAN的連接。除了上述之外仍可考慮到其它的實施例。結論因此’本發明提供一種在多裝置系統控制快閃記憶體裝置而不用增加腳位數之介面、配置及方法。特別是本發明的具體實施例提供一種記憶體控制器，以及程式化及頃取快閃記憶體裝置的方法。上述本發明之特定具體實施例的說明已經為了例示及說明的目的呈現。它們並非要窮盡式地限制本發明到所揭示的精確形式中，顯然地，在以上的本教示提示之下有可能有許多修正及變化。所選擇及說明的具體實施例係要最佳地解釋本發明之原理及其實際應用，並藉此使得本技藝專業人士可以最佳地利用本發明及多種具體實施例，以及適合於所能想到的特殊用途之多種修正。其係將本發明的範圍由附屬之申請專利範圍及其同等者所定義。 32 200832412 【圖式簡單說明】用記憶體陣列組織的方塊圖。習用讀取作業之時序圖。 ^ -- 信號明之具體實施例中的-範例性敦置據本發明之具趙實施例中的—範例性讀取;==發明之具體實施例中的-範例性程式^: 明之具體實施例中的-範例性第七圖為根據本發明寫入^糊咖之作、^= 性執行程明之具體實施例中的第-範例性之具體實施例中的第二範例讀取細胞資具體實施例中的-範例性、第八D圖為根據:發明之;以序圖。取資訊作業的時相/、體4财的—範例性一〜第九A圖為根據本發明之且者一乾例性方法之流程圖。—貝&例令程式化的第 33 200832412 第九B圖為根據本發明之具體實施例中程式化的第二範例性方法之流程圖。第九C圖為根據本發明之具體實施例中讀取的第一範例性方法之流程圖。第九D圖為根據本發明之具體實施例中讀取的第二範例性方法之流程圖。第十A圖到第十G圖為可使用本發明之範例性系統0

【主要元件符號說明】 100 記憶體陣列組織 102 512K 頁 104 2kB部分 106 64B部分 108 8位元深 110 區塊 112 單一頁面 114 部分 116 部分 200 時序圖 220 時序圖 240 時序圖 300 複合驅動器配置 302 主機 304 複合驅動器 306 缓衝器記憶體 308 快閃裝置 34 200832412

310 中央處理單元 312 讀取通道 400 信號連接配置 402 主機 404 記憶體控制器/快閃模組 406 記憶體控制器 408-A 快閃記憶體晶片 408-B 快閃記憶體晶片 500 時序圖 550 時序圖 600 時序圖 700 時序圖 750 時序圖 760 時序圖 770 時序圖 790 時序圖 800A 流程圖 800B 流程圖 800C 流程圖 800D 流程圖 900 硬碟機 902 硬碟機信號處理及/或控制電路 906 磁性儲存媒體 908 通訊鍵結 909 記憶體 910 數位多樣化碟片驅動器 912 DVD信號處理及/或控制電路 35 200832412 916 光學儲存媒體 917 有線或無線通訊鏈結 918 大量資料儲存器 919 記憶體 920 高解析度電視 922 HDTV信號處理及/或控制電路 926 顯示器 927 大量資料儲存器 928 記憶體 929 WLAN網路介面 930 車輛 932 動力控制系統 936 感測器 938 輸出 940 其它控制系統 942 輸入感測器 944 輸出裝置 946 大量資料儲存器 947 記憶體 948 WLAN網路介面 950 行動電話 951 蜂巢式天線 952 信號處理及/或控制電路 956 麥克風 958 音訊輸出 960 顯示器 962 輸入裝置 36 200832412 964 大量資料儲存器 966 記憶體 968 WLAN網路介面 980 機上盒 984 信號處理及/或控制電路 988 顯示器 990 大量資料儲存器 994 記憶體 996 WLAN網路介面 1000 媒體播放器 1004 信號處理及/或控制電路 1007 顯示器 1008 使用者輸入 1009 音訊輸出 1010 大量資料儲存器 1014 記憶體 1016 WLAN網路介面

37

Claims

200832412 十、申請專利範圍： 1. 一種記憶體控制器，其包含：第一介面，用於與一主機通訊；及第二介面，用於與複數快閃記憶體裝置通訊，其中該第二介面包含：一設置終端，用於傳送一指令到該複數快閃記憶體裝置，並接收裝置識別資訊；一命令控制終端，用於傳送一命令時序信號到該複數快閃記憶體裝置；一時脈終端，用於傳送一時脈信號到該複數快閃記憶體裝置；一讀取命令終端，用於自該複數快閃記憶體裝置接收一讀取命令；及第一複數資料輸入/輸出（I/O)終端，用於傳送資料到該複數快閃記憶體裝置，並自其接收資料。 2. 如申請專利範圍第1項之記憶體控制器，用於在該設置終端上的指令之後一預定時段之内傳送該裝置識別資訊到該第一複數資料I/O終端上該複數快閃記憶體裝置。 3. 如申請專利範圍第1項之記憶體控制器，其包含命令時序邏輯，用於在將該第一複數資料I/O終端置於一高阻抗狀態之前至少一個循環内釋放該命令時序信號。 4. 如申請專利範圍第1項之記憶體控制器，其包含讀取邏輯，用於致能一讀取作業，以回應於一啟動讀取命令自該複數快閃記憶體裝置之一讀取資料。 5. 如申請專利範圍第4項之記憶體控制器，其中該讀取 38 200832412 命令包含一讀取時脈。 6. 如申請專利範圍第1項之記憶體控制器，其包含命令邏輯，用於自該第一複數資料I/O終端傳送一操作命令到該複數快閃記憶體裝置。 7. 如申請專利範圍第1項之記憶體控制器，進一步包含一寫入保護終端，用於傳送一寫入保護信號到該複數快閃記憶體裝置。 8. 如申請專利範圍第1項之記憶體控制器，進一步包含一中斷終端，用於自該複數快閃記憶體裝置接收一中斷信號。 9. 如申請專利範圍第1項之記憶體控制器，其中該第一介面包含：第二複數資料I/O終端，用於傳送資料到該主機’並自其接收資料，一命令致能終端，用於傳送一命令時序信號到該主機；一位址致能終端，用於傳送一時脈信號到該主機；一讀取致能終端，用於自該主機接收一讀取命令；及一寫入致能終端，用於傳送一指令到該主機。 10. 如申請專利範圍第9項之記憶體控制器，進一步包含一裝置致能終端，用於致能辨識該複數快閃記憶體裝置之一。 11. 如申請專利範圍第9項之記憶體控制器，其中該第一複數資料I/O終端包含第一數目的I/O終端，該第二複數資料I/O終端包含第二數目的1/0終端，且該第 39 200832412 一數目為第二數目的整數倍。 12. 如申請專利範圍第9項所述之記憶體控制器，進一步包含一寫入保護終端，用於傳送一寫入保護信號到該主機。 13. 如申請專利範圍第9項之記憶體控制器，進一步包含一狀態終端，用於自該主機接收一中斷信號。 14. 一種程式化複數快閃記憶體裝置之一的方法，其包含·· 啟始一程式化作業，其中該程式化作業包含寫入資料到該複數快閃記憶體裝置之一或其緩衝器當中；決定該程式化作業的一狀態；當該程式化作業狀態代表該程式化作業已完成時或當一中斷指標被確立時，決定一命令狀態；及當該程式化作業狀態或該命令狀態指出一錯誤時即決定錯誤資訊。 15·如申請專利範圍第14項之方法，進一步包含重複決定該程式化作業狀態，直到該程式化作業完成為止。 16. 如申請專利範圍第14項之方法，進一步包含在啟始該程式化作業之前清除一缓衝器旗標，並寫入資料到該缓衝器。 17. 如申請專利範圍第14項之方法，其中啟始該程式化作業進一步包含辨識該複數快閃記憶體裝置中的一個裝置。 18. —種讀取複數快閃記憶體裝置之一的方法，其包含：辨識該複數快閃記憶體裝置中的一個裝置；啟始一作業以自該複數快閃記憶體裝置中的一個讀取資料； 200832412 確立一中斷指標，直到該讀取作業完成為止；及提供該資料到耦合於該複數快閃記憶體裝置的一記憶體控制器。 19. 如申請專利範圍第18項之方法，進一步包含當該讀取作業完成時解確立該中斷指標。 20. 如申請專利範圍第18項之方法，其中啟始該讀取作業包含決定該讀取作業之一初始位址及/或自該一個快閃記憶體裝置傳送該資料到該記憶體控制器或耦合於該記憶體控制器之一缓衝器。 21. 如申請專利範圍第20項之方法，其中啟始該讀取作業包含自該個快閃記憶體裝置傳送該資料到該緩衝器。 22. 如申請專利範圍第21項之方法，其中該中斷指標致能即代表何時在該緩衝器中的該資.料預備好。 23. 如申請專利範圍第21項之方法，進一步包含自該缓衝器讀取該資料。 24. 如申請專利範圍第21項之方法，進一步包含選擇一寬度以自該缓衝器提供該資料到該記憶體控制器。