JP2013044668A - 負荷駆動装置 - Google Patents

Abstract

【課題】負荷電流検出手段により検出された負荷電流を用いてリーク故障を確実に検出する。
【解決手段】駆動回路３３ａ、３３ｂの出力端子Ｔａ２、Ｔｂ２から電源線６に至る還流経路内にシャント抵抗９ａ、９ｂを接続し、電源線５と給電分岐点Ｎｓとの間に共通のシャント抵抗２４を接続する。駆動制御回路３２は、ＭＯＳＦＥＴ７ａ、７ｂをＰＷＭ駆動し、負荷電流検出回路１２ａ、１２ｂから負荷電流Ｉａ、Ｉｂを入力し、総電流検出回路２３から総電流Ｉｓを入力する。検出負荷電流Ｉａ、Ｉｂに対しそれぞれ対応するＰＷＭ駆動信号のオフ駆動期間をマスク処理し、マスク処理した検出負荷電流Ｉａｍ、Ｉｂｍを加算した加算電流Ｉｃｍと検出総電流Ｉｓとを比較する。両者が等しい場合には正常状態と判定し、異なる場合にはショート故障またはリーク故障が生じたと判定する。
【選択図】図３

Description

本発明は、駆動回路により誘導性の負荷を駆動するとともに負荷に流れる電流を検出する負荷駆動装置に関する。

ソレノイドやモータなどの誘導性負荷を駆動する負荷駆動装置の中には、特許文献１、２に記載されているように、負荷駆動装置内または負荷において短絡（ショートまたはリーク）が生じたことを検出する機能を備えたものがある。一方、誘導性負荷を高精度に制御するため、負荷電流を検出するシャント抵抗などの負荷電流検出手段を備え、電流フィードバック制御を行う負荷駆動装置がある。

図７は、還流経路内に負荷電流検出手段を備えた負荷駆動装置の構成を示している。負荷駆動装置１は、マイクロコンピュータからなる駆動制御回路２と駆動回路３ａ、３ｂとを備えており、ソレノイド４ａ、４ｂを個々に独立して駆動することができる。駆動回路３ａは、電源線５から出力端子Ｔａ１に至る通電経路に設けられたＭＯＳＦＥＴ７ａ、還流用のダイオード８ａ、還流経路内であって出力端子Ｔａ２から電源線６に至る通電経路に設けられたシャント抵抗９ａ、バッファ回路１０ａおよび差動増幅回路１１ａを備えている。駆動回路３ｂも同様に構成されている。

この負荷駆動装置１によれば、ＰＷＭ駆動されるＭＯＳＦＥＴ７ａ、７ｂのオン駆動期間のみならずオフ駆動期間の負荷電流も検出することができる。また、この検出負荷電流を用いてショート故障を検出できる。すなわち、出力端子Ｔａ１またはＴａ２で電源線５へのショート（完全短絡）が生じた場合、駆動制御回路２は、ＰＷＭデューティを０％にしても負荷電流を検出し続けるので当該天絡故障を検出できる。また、出力端子Ｔａ１またはＴａ２で電源線６（ＧＮＤ）へのショートが生じた場合、駆動制御回路２は、ＰＷＭデューティを１００％にしても負荷電流を検出できないので当該地絡故障を検出できる。

特開平４−２３８２７２号公報 特開２００６−１７６９６号公報

しかし、ソレノイド４ａ、４ｂまたはシャント抵抗９ａ、９ｂの抵抗値に対し十分に小さいとは言えない抵抗値を持って不完全短絡が生じた場合には、負荷駆動装置１は、検出負荷電流を用いても当該リーク故障を検出できない虞がある。すなわち、出力端子Ｔａ１またはＴａ２で電源線６（ＧＮＤ）への不完全短絡が生じた場合、完全短絡とは異なり電流はシャント抵抗９ａにも分流するので、駆動制御回路２は負荷電流を検出し続けリーク故障を検出できない。

例えば、目標電流が１Ａの時にＰＷＭデューティが５０％程度の負荷駆動装置１において、短絡抵抗が１Ω程度存在すると、ＰＷＭデューティが１００％より低い状態で短絡抵抗に流れるリーク電流とシャント抵抗９ａに流れる負荷電流とがバランスする。このとき、ソレノイド４ａには目標電流１Ａを超える電流が流れているが、リーク故障を検出することができない。

本発明は上記事情に鑑みてなされたもので、その目的は、負荷電流検出手段により検出された負荷電流を用いてリーク故障を確実に検出できる負荷駆動装置を提供することにある。

請求項１に記載した負荷駆動装置は、第１、第２電源線から電源供給を受ける駆動回路により、誘導性の負荷を駆動するとともに当該負荷に流れる電流を検出する。駆動回路は、第１電源線から負荷の一端子に至る通電経路に設けられたスイッチング素子と、負荷の還流経路を形成する還流ダイオードと、還流経路内であって負荷の他端子から第２電源線に至る通電経路に設けられた負荷電流検出手段とを備えている。

負荷駆動装置は、上記駆動回路に加え、総電流検出手段、駆動信号出力回路およびリーク検出手段を備えている。総電流検出手段は、還流経路外であって第１電源線から負荷の一端子に至る通電経路にスイッチング素子と直列に設けられている。駆動信号出力回路は、スイッチング素子に対し駆動信号を出力する。リーク検出手段は、負荷電流検出手段により検出された負荷電流と総電流検出手段により検出された総電流とを入力し、検出された負荷電流に対し駆動信号のオフ駆動期間をマスク処理する。そして、マスク処理した検出負荷電流と検出総電流とを比較し、両者が異なる場合に、総電流検出手段から負荷を介して負荷電流検出手段に至る経路においてリークが生じたと判定する。

この構成によれば、還流経路内に設けた負荷電流検出手段の検出負荷電流と還流経路外に設けた総電流検出手段の検出総電流とが等しいか否かに基づいて、任意の電位点への完全短絡（ショート故障）のみならず、任意の電位点への抵抗を持った不完全短絡（リーク故障）も検出することができる。負荷電流検出手段は、オン駆動期間とオフ駆動期間の負荷電流を検出するために設けられるものであり、負荷電流検出手段を短絡故障検出にも有効に利用することができる。また、検出負荷電流と検出総電流の検出精度を高めることにより、リーク電流が微小となるリーク故障も確実に検出することができる。

請求項２に記載した負荷駆動装置は、複数の誘導性の負荷を負荷ごとに個別に設けた駆動回路により駆動するとともに当該負荷に流れる電流を検出する。各駆動回路が備えるスイッチング素子は、各駆動回路が共通に接続される給電分岐点からその負荷の一端子に至る通電経路に設けられている。総電流検出手段は、第１電源線と給電分岐点との間に共通に設けられている。

リーク検出手段は、各駆動回路が備える負荷電流検出手段により検出された負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算し、その加算した検出負荷電流と検出総電流とが異なる場合にリークが生じたと判定する。本手段では総電流検出手段を共通化しているので、駆動する負荷の数が増えるほど回路素子数、レイアウト面積、コストなどにおいて効率的な構成が得られる。

検出負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算して比較に供するので、何れかの駆動信号がオフ駆動期間である時も含めて任意のタイミングで比較処理を実行できる。これにより、全ての駆動信号のオン駆動期間が重なる期間を探し出す処理が不要になる。負荷の数が多いほど或いはオン駆動期間が短いほど、全てのオン駆動期間が重なる期間を確保しにくいので、本手段が有効となる。

請求項３に記載した手段によれば、加算した検出負荷電流が検出総電流よりも大きい場合には、総電流検出手段を経由しない他の経路が形成されて負荷電流検出手段に流れる電流が増加しているので、リーク検出手段は、第１電源線との間でリークが生じたと判定する。逆に、加算した検出負荷電流が検出総電流よりも小さい場合には、負荷電流検出手段を経由しない他の経路が形成されて総電流検出手段に流れる電流が増加しているので、リーク検出手段は、第２電源線との間でリークが生じたと判定する。その他、中間電位点との間でリークが生じた場合には、加算した検出負荷電流と検出総電流との大小関係は、リーク電流の向きに応じて定まる。

請求項４に記載した手段によれば、リーク検出手段は、マスク処理をした上でその検出負荷電流と検出総電流とを比較することに替えて、駆動信号が全てオン駆動期間である時にマスク処理を省いて検出負荷電流と検出総電流とを比較する。負荷駆動装置が１つの負荷を駆動する場合或いは全ての負荷を同期して駆動する場合には、オン駆動期間が重なる期間を容易に確保できるので、本手段を適用してマスク処理を省くことができる。

請求項５に記載した手段によれば、駆動信号出力回路はＰＷＭ駆動信号を出力する。
請求項６に記載した手段によれば、負荷電流検出手段および総電流検出手段は、シャント抵抗と、そのシャント抵抗の端子間電圧を増幅する増幅回路とから構成されている。増幅回路の増幅率を高めることにより、より小さいリーク電流も検出することができる。

請求項７に記載した手段によれば、負荷電流検出手段により検出された負荷電流と目標電流とに基づいて、負荷に流れる電流をフィードバック制御する電流制御手段を備えている。これにより、負荷電流検出手段に、電流制御のための負荷電流の検出作用と、リーク故障の検出作用とを持たせることができる。

本発明の第１の実施形態を示す負荷駆動装置の構成図 短絡故障の検出処理を示すフローチャート 本発明の第２の実施形態を示す図１相当図 図２相当図 ＰＷＭ駆動信号と検出電流の波形図 本発明の第３の実施形態を示す図１相当図 従来技術を示す図１相当図

（第１の実施形態）
以下、第１の実施形態について図１および図２を参照しながら説明する。
図１は負荷駆動装置の構成を示すもので、従来技術を示す図７と同一部分には同一符号を付している。負荷駆動装置２１は、車両の自動変速機の油圧制御を行うＥＣＵ（Electronic Control Unit）、可変バルブタイミングを制御するＥＣＵなどに用いられる。負荷駆動装置２１には図示しない車載バッテリから電源線５、６（第１、第２電源線）を介してバッテリ電圧＋Ｂが供給されており、出力端子Ｔａ１、Ｔａ２間にはソレノイド４ａ（誘導性の負荷）が接続されている。負荷駆動装置２１は、ソレノイド４ａを駆動するとともに、ソレノイド４ａに流れる電流を検出して目標電流に一致するようにフィードバック制御を行う。

負荷駆動装置２１は、駆動制御回路２２、駆動回路３ａおよび総電流検出回路２３を備えている。駆動回路３ａは、電源線５から出力端子Ｔａ１に至るハイサイドの通電経路に設けられたＭＯＳＦＥＴ７ａ（スイッチング素子）、還流経路を形成するダイオード８ａ（還流ダイオード）、還流経路内であって出力端子Ｔａ２から電源線６に至るローサイドの通電経路に設けられたシャント抵抗９ａ、バッファ回路１０ａおよび差動増幅回路１１ａを備えている。

ここで、差動増幅回路１１ａは、シャント抵抗９ａの電圧を入力して増幅するオペアンプから構成されている。これらシャント抵抗９ａと差動増幅回路１１ａにより負荷電流検出回路１２ａ（負荷電流検出手段）が構成されている。また、還流経路とは、ソレノイド４ａから出力端子Ｔａ２、シャント抵抗９ａ、ダイオード８ａおよび出力端子Ｔａ１を介してソレノイド４ａに戻る電流経路である。

総電流検出回路２３（総電流検出手段）は、電流検出用のシャント抵抗２４と、シャント抵抗２４の電圧を入力して増幅するオペアンプを用いた差動増幅回路２５とから構成されている。シャント抵抗２４は、電源線５から出力端子Ｔａ１に至る通電経路においてＭＯＳＦＥＴ７ａと直列に設けられている。

駆動制御回路２２は、ＣＰＵ、ＲＡＭ、ＲＯＭ、複数チャネルのＡ／Ｄ変換回路、駆動信号出力回路２６、入出力ポート、通信手段などを備えたマイクロコンピュータを主体に構成されている。ＲＯＭには、ソレノイド４ａに流れる電流が目標電流に一致するようにＭＯＳＦＥＴ７ａをＰＷＭ駆動する電流制御プログラムと、ソレノイド４ａまたは駆動回路３ａにおけるショート故障およびリーク故障を検出する故障検出プログラムが記憶されている。

駆動信号出力回路２６は、ＰＷＭ駆動信号を生成し、バッファ回路１０ａを介してＭＯＳＦＥＴ７ａに出力する。電流制御手段２７は、駆動制御回路２２が電流制御プログラムを実行して負荷電流を制御する処理を機能的に表している。リーク検出手段２８は、駆動制御回路２２が故障検出プログラムを実行してリーク故障を検出する処理を機能的に表している。なお、ある電位点への完全短絡をショート故障と称し、ある電位点への抵抗を持った不完全短絡をリーク故障と称す。また、両者を総称して短絡故障と称す。

図２は、リーク検出手段２８による短絡故障の検出処理を示すフローチャートである。駆動制御回路２２は、差動増幅回路１１ａから出力される電圧をＡ／Ｄ変換して入力する（ステップＳ１）。このデジタル変換値は、シャント抵抗９ａに流れる電流の検出値すなわち検出負荷電流に相当する。続いて、差動増幅回路２５から出力される電圧をＡ／Ｄ変換して入力する（ステップＳ２）。このデジタル変換値は、シャント抵抗２４に流れる電流の検出値すなわち検出総電流に相当する。

駆動制御回路２２は、電流制御演算を実行する（ステップＳ３）。すなわち、検出負荷電流に対しフィルタ処理を行い、目標電流から検出負荷電流を減算して電流偏差を求めた後、この電流偏差に対し比例・積分演算等を行ってＰＷＭデューティ指令を生成する。駆動信号出力回路２６は、指令に応じたＰＷＭデューティを持つＰＷＭ駆動信号を生成し出力する（ステップＳ４）。

駆動制御回路２２は、検出負荷電流に対しＰＷＭ駆動信号のオフ駆動期間をマスク処理する（ステップＳ５）。マスク処理は、ＰＷＭ駆動信号のオン駆動期間では検出負荷電流の値をそのままとし、オフ駆動期間ではゼロとすることにより行われる。その後、マスク処理された検出負荷電流と検出総電流とを比較し、両者が等しいか否かを判断する（ステップＳ６）。マスク処理を行えば、オン駆動期間のみならず全期間で比較処理を行うことができる。

オン駆動期間では、負荷電流は、電源線５からシャント抵抗２４、ＭＯＳＦＥＴ７ａ、出力端子Ｔａ１、ソレノイド４ａ、出力端子Ｔａ２、シャント抵抗９ａを介して電源線６に流れる。従って、短絡故障のない正常時においては、シャント抵抗９ａに流れる負荷電流とシャント抵抗２４に流れる総電流とは等しくなる。一方、オフ駆動期間では、負荷電流は還流経路を流れるので、正常時においてシャント抵抗２４に負荷電流は流れない。このため、オフ駆動期間を含む全期間でステップＳ６の比較処理を実行するには、オフ駆動期間における検出負荷電流がゼロになるようにマスク処理をする必要がある。オン駆動期間にだけ比較処理を実行する場合にはマスク処理は不要である。

シャント抵抗２４からシャント抵抗９ａまでの経路において電源線５への短絡故障が生じると、シャント抵抗２４を介することなく短絡部分からシャント抵抗９ａに電流が流れる。その結果、オン駆動期間では、検出負荷電流が検出総電流よりも大きくなるので短絡故障を検出できる。オフ駆動期間では、ＭＯＳＦＥＴ７ａがオフし、マスク処理された検出負荷電流と検出総電流が何れもゼロになるので短絡故障を検出できない。

一方、シャント抵抗２４からシャント抵抗９ａまでの経路において電源線６への短絡故障が生じると、シャント抵抗９ａを介することなく電源線５からシャント抵抗２４を介して短絡部分に電流が流れる。その結果、オン駆動期間では、検出負荷電流が検出総電流よりも小さくなるので短絡故障を検出できる。オフ駆動期間では、ＭＯＳＦＥＴ７ａがオフし、マスク処理された検出負荷電流と検出総電流が何れもゼロになるので短絡故障を検出できない。

電源線５または電源線６への短絡故障に限らず、その他の電位点との間で短絡故障が発生してリーク電流が生じた場合にも、オン駆動期間において検出負荷電流と検出総電流とが相違する。ただし、電源線５（＋Ｂ）と電源線６（０Ｖ）の中間電位との短絡故障の場合には、検出負荷電流と検出総電流との大小関係はリーク電流の向きにより定まる。リーク電流が流れ込む場合には検出負荷電流が検出総電流よりも大きくなり、リーク電流が流れ出す場合には検出負荷電流が検出総電流よりも小さくなる。

以上の動作説明から明らかとなるように、駆動制御回路２２は、ステップＳ６でオン駆動期間における検出負荷電流と検出総電流とが等しい（ＹＥＳ）と判断すると、短絡故障が生じていない正常状態と判定する（ステップＳ７）。これに対し、ステップＳ６で等しくない（ＮＯ）と判断すると、短絡故障が生じている異常状態と判定する（ステップＳ８）。この短絡故障の検出処理を少なくともＰＷＭ駆動信号のオン駆動期間ごとに実行することにより、短絡故障をその発生から１ＰＷＭ周期以内に検出することができる。

以上説明したように、本実施形態の負荷駆動装置２１は、駆動回路３ａの還流経路内に設けた負荷電流検出回路１２ａと還流経路外の給電線に設けた総電流検出回路２３とを備え、検出負荷電流と検出総電流とが等しいか否かに基づいて短絡故障（ショート故障、リーク故障）を検出することができる。還流経路内に設けられた負荷電流検出回路１２ａは、ＰＷＭ駆動のオン駆動期間とオフ駆動期間の何れにおいてもソレノイド４ａの電流を検出するために設けられるものであり、負荷電流検出回路１２ａを短絡故障検出にも有効に利用することができる。

本実施形態によれば、検出負荷電流と検出総電流の検出精度に応じて差分電流を正しく算出できる限り、微小なリーク電流が生じるリーク故障まで確実に検出することができる。また、短絡故障を検出するにはオン駆動期間の検出電流を用いる必要があるが、オフ駆動期間における検出負荷電流をマスク処理すれば、オフ駆動期間を除くことなく全期間に亘り短絡故障の検出処理を実行することができる。

（第２の実施形態）
以下、第２の実施形態について図３ないし図５を参照しながら説明する。本実施形態は、第１の実施形態で説明した負荷駆動装置２１を複数の誘導性負荷を駆動可能に拡張したものである。図３は負荷駆動装置の構成を示しており、図１と同一部分には同一符号を付して説明を省略する。ソレノイド４ａは出力端子Ｔａ１、Ｔａ２間に接続され、ソレノイド４ｂは出力端子Ｔｂ１、Ｔｂ２間に接続されている。

負荷駆動装置３１は、駆動制御回路３２、駆動回路３３ａ、３３ｂおよび総電流検出回路２３を備えている。駆動回路３３ａは、図１に示す駆動回路３ａに対し、ソレノイド４ａのローサイドの還流経路外にＭＯＳＦＥＴ３４ａを備え、バッファ回路３５ａを介して駆動信号を与えるように構成されている。ＭＯＳＦＥＴ３４ａは正常動作時に常時オンしており、短絡故障など異常が生じた時にオフする。駆動回路３３ｂも同様に構成されている。

総電流検出回路２３は、駆動回路３３ａ、３３ｂに対し共通に１つだけ設けられている。そのシャント抵抗２４は、電源線５と給電分岐点Ｎｓとの間に接続されている。駆動回路３３ａ、３３ｂのＭＯＳＦＥＴ７ａ、７ｂは、それぞれ給電分岐点Ｎｓから出力端子Ｔａ１、Ｔｂ１に至るハイサイドの通電経路に設けられている。

駆動制御回路３２を構成するマイクロコンピュータのＲＯＭには、ソレノイド４ａ、４ｂに流れる電流が目標電流に一致するようにＭＯＳＦＥＴ７ａ、７ｂを独立してＰＷＭ駆動する電流制御プログラムと、ソレノイド４ａ、４ｂまたは駆動回路３３ａ、３３ｂにおける短絡故障を検出する故障検出プログラムが記憶されている。駆動信号出力回路３６は、ＰＷＭ駆動信号を生成し、バッファ回路１０ａ、１０ｂを介してＭＯＳＦＥＴ７ａ、７ｂに出力する。リーク検出手段３８は、駆動制御回路３２が故障検出プログラムを実行してリーク故障を検出する処理を機能的に表している。

図４は、リーク検出手段３８による短絡故障の検出処理を示すフローチャートである。駆動制御回路３２は、ステップＳ１１〜Ｓ１５において、図２に示したステップＳ１〜Ｓ５と同様の処理を実行する。すなわち、ステップＳ１１では負荷電流検出回路１２ａ、１２ｂからそれぞれ負荷電流Ｉａ、Ｉｂを入力し、ステップＳ１２では総電流検出回路２３から総電流Ｉｓを入力する。ステップＳ１３、Ｓ１４では、駆動回路３３ａ、３３ｂに対し独立して電流制御演算を実行してＰＷＭ駆動信号を出力する。駆動制御回路３２は、正常動作時においてＭＯＳＦＥＴ３４ａ、３４ｂをオン駆動している。

ステップＳ１５では、検出負荷電流Ｉａ、Ｉｂに対しそれぞれ対応するＰＷＭ駆動信号のオフ駆動期間をマスク処理する。その後、駆動制御回路３２は、マスク処理された検出負荷電流Ｉａｍ、Ｉｂｍを加算した加算電流Ｉｃｍを算出する（ステップＳ１６）。続いて、その加算電流Ｉｃｍと検出総電流Ｉｓとを比較し、両者が等しいか否かを判断する（ステップＳ１７）。

図５は、ＰＷＭ駆動信号と検出電流の波形を示している。波形は、上から順に駆動回路３３ａのＰＷＭ駆動信号、負荷電流検出回路１２ａで検出された負荷電流Ｉａ、マスク処理された検出負荷電流Ｉａｍ、駆動回路３３ｂのＰＷＭ駆動信号、負荷電流検出回路１２ｂで検出された負荷電流Ｉｂ、マスク処理された検出負荷電流Ｉｂｍ、総電流検出回路２３で検出された検出総電流Ｉｓを示している。

駆動制御回路３２は、駆動回路３３ａ、３３ｂを独立して電流制御するので両ＰＷＭ駆動信号は必ずしも同期していない。駆動回路３３ａ、３３ｂのオン駆動期間にそれぞれソレノイド４ａ、４ｂを介してシャント抵抗９ａ、９ｂに流れる負荷電流は、何れも電源線５から総電流検出回路２３のシャント抵抗２４を介して流れる。従って、短絡故障のない正常時において、駆動回路３３ａ、３３ｂがともにオン駆動期間である時に次の（１）式が成立する。
Ｉａ＋Ｉｂ＝Ｉａｍ＋Ｉｂｍ＝Ｉｓ …（１）

一方、駆動回路３３ａ、３３ｂのオフ駆動期間にそれぞれソレノイド４ａ、４ｂを介してシャント抵抗９ａ、９ｂに流れる負荷電流は、還流経路に流れるのでシャント抵抗２４には流れない。このため、オフ駆動期間を含む全期間でステップＳ１７の比較処理を実行する場合には、オフ駆動期間における検出負荷電流がゼロになるようにマスク処理をする必要がある。マスク処理を行えば、短絡故障のない正常時において全期間に亘り次の（２）式が成立する。
Ｉｃｍ＝Ｉａｍ＋Ｉｂｍ＝Ｉｓ …（２）

本実施形態でも、駆動回路３３ａ、３３ｂのＰＷＭ駆動信号がともにオン駆動期間の時にだけステップＳ１７の比較処理を実行すれば、ステップＳ１５のマスク処理は不要となる。しかし、複数の負荷を独立してＰＷＭ駆動する場合には、ともにオン駆動期間となる期間が存在しないこともあるので、マスク処理された検出負荷電流Ｉａｍ、Ｉｂｍの加算電流Ｉｃｍと検出総電流Ｉｓとを比較して短絡故障を検出する必要が生じる。

短絡故障の発生態様による比較結果は、第１の実施形態と同様となる。すなわち、シャント抵抗２４からシャント抵抗９ａ、９ｂまでの経路において電源線５への短絡故障が生じると、短絡故障が生じた側の駆動回路３３ａまたは３３ｂのオン駆動期間では（３）式が成立する。短絡故障が生じた側の駆動回路３３ａまたは３３ｂのオフ駆動期間では、検出負荷電流がマスク処理されるので短絡故障を検出できない。
Ｉｃｍ＝Ｉａｍ＋Ｉｂｍ＞Ｉｓ …（３）

一方、シャント抵抗２４からシャント抵抗９ａ、９ｂまでの経路において電源線６への短絡故障が生じると、短絡故障が生じた側の駆動回路３３ａまたは３３ｂのオン駆動期間では（４）式が成立する。短絡故障が生じた側の駆動回路３３ａまたは３３ｂのオフ駆動期間では、ＭＯＳＦＥＴ７ａまたは７ｂがオフするので短絡故障を検出できない。
Ｉｃｍ＝Ｉａｍ＋Ｉｂｍ＜Ｉｓ …（４）

電源線５または電源線６への短絡故障に限らず、その他の電位点との間で短絡故障が発生してリーク電流が生じた場合でも（１）式、（２）式が不成立となる。この場合、リーク電流が流れ込む場合には（３）式が成立し、リーク電流が流れ出す場合には（４）式が成立する。

以上の動作説明から明らかとなるように、駆動制御回路３２は、ステップＳ１７で加算電流Ｉｃｍと検出総電流Ｉｓとが等しい（ＹＥＳ）と判断すると、短絡故障が生じていない正常状態と判定する（ステップＳ１８）。これに対し、ステップＳ１７で等しくない（ＮＯ）と判断すると、短絡故障が生じている異常状態と判定する（ステップＳ１９）。異常判定に伴い、異常が生じた側のローサイドのＭＯＳＦＥＴ３４ａまたは３４ｂをオフする。なお、上述したように、短絡故障が生じた場合、その短絡故障が生じた側の駆動回路３３ａまたは３３ｂのオフ駆動期間では短絡故障を検出できない。従って、短絡故障の検出処理を一定周期で繰り返し実行する場合には、ＰＷＭ駆動信号の最小オンパルス幅よりも短い周期で実行する必要がある。

以上説明したように、本実施形態の負荷駆動装置３１は、駆動回路３ａ、３ｂの還流経路内に設けた負荷電流検出回路１２ａ、１２ｂと、還流経路外の給電線に設けた総電流検出回路２３とを備え、検出負荷電流の加算電流Ｉｃｍと検出総電流Ｉｓとが等しいか否かに基づいて短絡故障（ショート故障、リーク故障）を検出することができる。総電流検出回路２３は、複数の駆動回路３ａ、３ｂに対して共通に１つだけ設ければよいので、駆動する負荷の数が増えるほど回路素子数、レイアウト面積、コストなどにおいて効率的な構成が得られる。

また、還流経路内に設けられた負荷電流検出回路１２ａ、１２ｂは、ＰＷＭ駆動のオン駆動期間とオフ駆動期間の何れにおいても誘導性負荷であるソレノイド４ａ、４ｂの電流を検出するために設けられるものであり、負荷電流検出回路１２ａ、１２ｂを短絡故障検出にも有効に利用することができる。

検出負荷電流に対しオフ駆動期間をマスク処理した上で加算して比較に供するので、何れかの駆動回路３３ａ、３３ｂのＰＷＭ駆動信号がオフ駆動期間である時も含めて任意のタイミングで比較処理を実行できる。その結果、各駆動回路３３ａ、３３ｂのオン駆動期間が重なる期間を探し出す処理が不要になる。また、負荷の数が増えるほど或いはＰＷＭデューティが低下するほど、全てのオン駆動期間が重なる期間が短くなる或いは存在しなくなるので、本実施形態が特に有効となる。ただし、ソレノイド４ａ、４ｂそれぞれに生じる短絡故障を検出するには、各ＰＷＭ駆動信号のオン駆動期間において短絡故障の検出処理を実行する必要がある。

本実施形態も、第１の実施形態と同様に、検出負荷電流Ｉａ、Ｉｂと検出総電流Ｉｓの検出精度に応じて差分電流を正しく算出できる限り、微小なリーク電流が生じるリーク故障まで確実に検出することができる。

（第３の実施形態）
図６に示す負荷駆動装置４１は、図３に示したハイサイド駆動の負荷駆動装置３１をローサイド駆動の形態に変更したものである。両者で対応する構成部分には同一符号を付している。本実施形態では電源線５、６がそれぞれ第２、第１電源線に相当する。このため、駆動回路４２ａでは、電源線５、６に対するＭＯＳＦＥＴ７ａ、３４ａ、ダイオード８ａ、シャント抵抗９ａの接続が駆動回路３３ａと逆になっている。駆動回路４２ｂも同様に構成されている。本実施形態によっても、第２の実施形態と同じ作用および効果が得られる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
第１の実施形態において、ソレノイド４ａのローサイドの還流経路外にＭＯＳＦＥＴ（図３に示すＭＯＳＦＥＴ３４ａに相当）を備えてもよい。
第２、第３の実施形態において、ＭＯＳＦＥＴ３４ａ、３４ｂは省略可能である。

電流制御手段２７、３７は、目標電流に対し下限しきい値と上限しきい値を設定し、検出電流が下限しきい値以下となったときにオン駆動し、検出電流が上限しきい値以上となったときにオフ駆動するオンオフ制御を実行してもよい。この場合、駆動信号出力回路２６、３６はオンオフ駆動信号を出力する。
誘導性の負荷はソレノイドに限られず、例えばモータであってもよい。

図面中、３ａ、３３ａ、３３ｂ、４２ａ、４２ｂは駆動回路、４ａ、４ｂはソレノイド（誘導性の負荷）、５は第１電源線（または第２電源線）、６は第２電源線（または第１電源線）、７ａ、７ｂはＭＯＳＦＥＴ（スイッチング素子）、８ａ、８ｂはダイオード（還流ダイオード）、９ａ、９ｂ、２４はシャント抵抗、１１ａ、１１ｂ、２５は差動増幅回路、１２ａ、１２ｂは負荷電流検出回路（負荷電流検出手段）、２１、３１、４１は負荷駆動装置、２３は総電流検出回路（総電流検出手段）、２６、３６は駆動信号出力回路、２７、３７は電流制御手段、２８、３８はリーク検出手段、Ｎｓは給電分岐点である。

Claims (7)

1. 第１、第２電源線から電源供給を受ける駆動回路により誘導性の負荷を駆動するとともに当該負荷に流れる電流を検出する負荷駆動装置において、
   前記駆動回路は、前記第１電源線から前記負荷の一端子に至る通電経路に設けられたスイッチング素子と、前記負荷の還流経路を形成する還流ダイオードと、前記還流経路内であって前記負荷の他端子から前記第２電源線に至る通電経路に設けられた負荷電流検出手段とを備えて構成されており、
   前記還流経路外であって前記第１電源線から前記負荷の一端子に至る通電経路に前記スイッチング素子と直列に設けられた総電流検出手段と、
   前記スイッチング素子に対し駆動信号を出力する駆動信号出力回路と、
   前記負荷電流検出手段により検出された負荷電流と前記総電流検出手段により検出された総電流とを入力し、前記検出された負荷電流に対し前記駆動信号のオフ駆動期間をマスク処理した上で、その検出負荷電流と前記検出総電流とが異なる場合に、前記総電流検出手段から前記負荷を介して前記負荷電流検出手段に至る経路においてリークが生じたと判定するリーク検出手段とを備えていることを特徴とする負荷駆動装置。
2. 複数の誘導性の負荷を負荷ごとに個別に設けた前記駆動回路により駆動するとともに当該負荷に流れる電流を検出する負荷駆動装置であって、
   前記各駆動回路が備えるスイッチング素子は、各駆動回路が共通に接続される給電分岐点からその負荷の一端子に至る通電経路に設けられ、
   前記総電流検出手段は、前記第１電源線と前記給電分岐点との間に共通に設けられ、
   前記リーク検出手段は、前記各駆動回路が備える負荷電流検出手段により検出された負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算し、その加算した検出負荷電流と前記検出総電流とが異なる場合にリークが生じたと判定することを特徴とする請求項１記載の負荷駆動装置。
3. 前記リーク検出手段は、前記加算した検出負荷電流が前記検出総電流よりも大きい場合には前記第１電源線との間でリークが生じたと判定し、前記加算した検出負荷電流が前記検出総電流よりも小さい場合には前記第２電源線との間でリークが生じたと判定することを特徴とする請求項１または２記載の負荷駆動装置。
4. 前記リーク検出手段は、前記マスク処理をした上でその検出負荷電流と前記検出総電流とを比較することに替えて、前記駆動信号が全てオン駆動期間である時に前記マスク処理を省いて前記検出負荷電流と前記検出総電流とを比較することを特徴とする請求項１ないし３の何れかに記載の負荷駆動装置。
5. 前記駆動信号出力回路はＰＷＭ駆動信号を出力することを特徴とする請求項１ないし４の何れかに記載の負荷駆動装置。
6. 前記負荷電流検出手段および前記総電流検出手段は、シャント抵抗と、そのシャント抵抗の端子間電圧を増幅する差動増幅回路とから構成されていることを特徴とする請求項１ないし５の何れかに記載の負荷駆動装置。
7. 前記負荷電流検出手段により検出された負荷電流と目標電流とに基づいて、前記負荷に流れる電流をフィードバック制御する電流制御手段を備えたことを特徴とする請求項１ないし６の何れかに記載の負荷駆動装置。

Images