JP2012523686A - 回路キャリア層の製造方法および回路キャリアを製造するためのその使用 - Google Patents

回路キャリア層の製造方法および回路キャリアを製造するためのその使用 Download PDF

Info

Publication number
JP2012523686A
JP2012523686A JP2012503971A JP2012503971A JP2012523686A JP 2012523686 A JP2012523686 A JP 2012523686A JP 2012503971 A JP2012503971 A JP 2012503971A JP 2012503971 A JP2012503971 A JP 2012503971A JP 2012523686 A JP2012523686 A JP 2012523686A
Authority
JP
Japan
Prior art keywords
circuit carrier
copper
layer
auxiliary substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012503971A
Other languages
English (en)
Other versions
JP5531092B2 (ja
Inventor
ノルベルト リュッツオウ
クリスチアン シュパーリンク
ディルク テューズ
マルティン トムズ
Original Assignee
アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2012523686A publication Critical patent/JP2012523686A/ja
Application granted granted Critical
Publication of JP5531092B2 publication Critical patent/JP5531092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

誘電性基板の表面に対する優れた接着性を有する導体ラインを有する高密度回路を誘電性基板上に生産することができるように、a)少なくとも一方が導電性表面を有する2面を有する補助基板をもたらすステップと;b)少なくとも1つの導電性表面の少なくとも一方を、少なくとも1つの剥離層形成用化合物で処理するステップであって、少なくとも1つの剥離層形成用化合物が、各々少なくとも1つのチオール基を有する複素環式化合物であるステップと;c)前記少なくとも1つの剥離層形成用化合物で処理された前記少なくとも1つの導電性表面の少なくとも1つの上にパターン化レジストコーティングを形成するステップであって、パターン化レジストコーティングが少なくとも1つのレジスト開口部を有し、導電性表面を露出させているステップと;d)露出された導電性表面上に金属を電着させることにより少なくとも1つのレジスト開口部内に導電性パターンを形成するステップと;e)補助基板のそれぞれの面上にそれぞれの誘電性材料層を形成することによって、各々の導電性パターンを誘電性材料内に包埋するステップと;f)それぞれの包埋された導電性パターンを含む誘電性材料層と補助基板とを互いに分離させるステップとを含む方法を提供する。

Description

本発明は、回路キャリア層の製造方法および回路キャリアを製造するためのその使用に関する。このような方法は、複雑な電子製品において必要とされる導体ラインおよびパッドパターンの非常に微細なライン幾何形状を生産する上で使用される。
プリント回路板上またはその他の回路キャリア上の回路の小型化が進むにつれて、新しい生産技術が出現している。標準的な減法技術は、ベース銅のエッチング不足によってライン解像度が制限されることから、超微細なライン幾何形状を生産することができない。減法プロセスの代わりに、現在使用されている半加法プロセスは、a)直接誘導体上にまたは超薄銅フイルム上に薄い無電解銅層を被着させるステップ;b)ドライフイルムの適用ステップ;c)パターンメッキステップ;d)ドライフイルムのストリッピングステップおよびd)無電解銅層(そして該当する場合には任意の下層銅フイルム)の示差的エッチングステップを含む。
HDI導体構造(HDI=High Density Interconnect;最大でも100μmのライン幅および最大でも100μmのトレース間間隔を有する回路トレースを含む導体構造)を達成するためには、回路板の表面に、初期超薄銅層が適用される。これまで業界において使用されてきたHDI導体構造は、95%超のレベルまで、回路板の表面上に置かれた離散的回路によって作られている。異なる回路平面内の構造は、機械的に穿孔されたスルーホールによってまたはレーザーで穿孔されたマイクロビアにより電気的に接続されている。
超微細導体ラインのサイズが縮小されるにつれて、誘電体に対するラインの接触面積は非常に小さくなるため、誘電体に対するラインの接着はもはや充分に満足のいくものではなくなっている。
この接着の問題を克服するための1つの代替的アプローチは、回路ラインを誘電体内に包埋することにある。
特許文献1は、好ましくは例えばキャリアフレームに付着されている誘電体内に、エキシマレーザーを使用するレーザーアブレーションを用いて最初にトレンチおよびスルーホールを形成することによってプリント回路板を製造する方法を開示している。その後、誘電体に接地層が具備され、この層は次に、トレンチおよびスルーホールの部位を除いて再び除去される。残留する接地層はここで、トレンチおよびホール内において直ちにまたは光活性化後のいずれかの時点で回路トレースおよびスルーメッキホールなどの導体構造を形成するために金属メッキされ、こうしてトレンチ内に形成された導体ラインは誘電体内に包埋される。ここで記述されている別の可能性は、接地層の選択的処置を省き、その表面全体の上に直接金属を被着させることにある。こうしてスルーホールには同様に金属が完全に充填されてよい。この場合、充填されたトレンチおよびスルーホールが誘電体と同一平面に形成されているようにしながら、次に金属を誘電体に至るまでエッチングバックする。
特許文献2は、別のプリント回路板の製造方法を開示している。この文献は、費用がかかり多くの場合一定品質では入手できないものと評価されている基板の多重層そして多層積層材料を必要とする類似の先行技術のプロセスからの転換を図るものである。まず第1に、特許文献1でも示されているように好ましくはエキシマレーザーを使用するレーザーアブレーションを用いて、キャリア基板内にさまざまなリセスが作られる。次に、さらなるレーザーアブレーションを用いて、スルーホールが形成される。その後、導電性材料が実質的に基板の表面全体の上に被着され、前記導電性材料は次に、この材料がスルーホールの壁上にも被着されている状態で、好ましくはメッキにより補強される。最後のステップでは、被着された導電性材料は、リセスおよびスルーホール内を除いて、機械的研磨により除去される。
導体ラインの包埋は、回路構成が底面フットプリント上の誘電性材料ならびに2つの側壁に対して接触させられるという利点をもたらす。したがって、導体ラインは、その3つの側面において誘電体に対し直接接触した状態にあり、こうしてその無欠性が安定化されている。
このような方法は、例えば特許文献3中で開示されている。この文献は、高密度プリント回路板を製造する方法を開示している。この方法には、ベース基板として使用される剛性基板またはキャリアフイルム上に可剥性の接着剤層をもたらすステップと、メッキ、積層またはスパッタリングを用いて接着剤層上に金属箔を形成するステップと、パターンメッキを用いてシード層として役立つ金属箔上に高密度回路を形成し、回路パターン上に絶縁層を積層し、剛性基板またはキャリアフイルムをストリッピングでそしてシード層をフラッシュエッチングで除去するステップが含まれている。
特許文献4は、まず第1に、間に間在させた不動態フイルムを介して積層される第1の金属層と第2の金属層を有する金属転移シートを生産するステップ;第2に金属転移シートを剥ぎ取り第2の金属層を不動態フイルムを介して第1の金属層から剥離することを含む、金属転移シートの第2の金属層をセラミックグリーンシートへ転移するステップと、第3に第2の金属層が転移されたセラミックグリーンシートを積層するステップと、第4に、積層されたセラミックグリーンシートを焼成するステップとによって、信頼性の高いコンパクトな薄層セラミックコンデンサを生産する方法を開示している。
別の方法が、特許文献5で開示されている。この文献は、微細ライン高密度多層プリント回路板パッケージを提供するための方法を開示している。その生産のためには、剛性金属または金属化平板基板がまず提供される。次に、銅のフラッシュがこの基板上に電気メッキされる。この銅フラッシュは、プリント回路板の形成が完了した後、基板からプリント回路構成を分離するための剥離材料として役立つ。回路構成を生成するためには、感光性レジスト材料の層が銅フラッシュ表面に適用され、露光され、現像される。その後、基板は銅でメッキされる。メッキが完了した後、レジストは銅フラッシュ表面からストリッピングされる。その後、絶縁材料の層が、銅フラッシュを完全に被覆する銅フラッシュ層および隆起した導電性回路パターンに対し積層される。最終的に、絶縁体材料は基板の表面から手作業で分離され、銅フラッシュ層は従来のエッチング技術を用いて除去される。
別の方法が特許文献6中で開示されている。この文献は、表面が導電性である補助基板上に分離層を形成するステップと、分離層上にパターン化レジスト層を形成するステップと、レジスト層のパターン内に形成された開口部内で分離層上に導電性パターンを電着させるステップと、導電性パターンを電気的絶縁材料に包埋し付着させるステップと、層構造の残りの部分から機械的に補助基板を除去するステップによる、導電性パターンの生産方法に関するものである。補助基板は、金属例えばステンレス鋼またはフイルム様条片または銅コーティングされたプラスチックフイルムで作られていてよい。分離層は、剥離層そして任意には中間層で形成されていてよい。剥離層は、金属または有機物質例えばカルボキシベンゾトリアゾールで形成されていてよい。中間層は銅で作られていてよい。導電性パターンの電着後、これを公知の技術で粗化して、絶縁用回路板材料に対するより優れた接着を提供してもよい。電着が完了した後、レジスト層を除去してもしなくてもよい。電気的絶縁材料は、硬化性エポキシ、熱可塑性または使い捨てプラスチックであってよい。補助基板の機械的除去は、剥離層が適正に生産されている場合容易に実施され得る。絶縁回路板材料に付着した剥離層の残りは全てエッチングにより除去可能である。
剥離層を形成するためのその他の物質は、特許文献7の中で開示されている。この文献は、複合銅箔およびその調製方法に関する。複合箔は、金属キャリア層と超薄銅箔の間に有機剥離層を含む。それは、取扱いおよび積層中のキャリアと超薄銅箔の分離を防止するのに適切であるものの、提供される均一な結合強度は銅/基板結合の引き剥がし強さよりも著しく低く、そのため複合箔の積層後キャリアを容易に除去することができるようになっている。超薄銅箔は、電着を用いて有機剥離層上に生成される。有機剥離層は例えば、窒素含有化合物または硫黄含有化合物である。窒素含有化合物の部類には、例えばカルボキシベンゾトリアゾール、N,N’−ビス(ベンゾチアゾリルメチル)ウレアまたは3−アミノ−1H−1,2,4−トリアゾールが含まれる。硫黄含有化合物の部類には、例えばメルカプトベンゾチアゾール、チオシアヌル酸および2−ベンズイミダゾールチオールが含まれる。
表面上に銅パターンを生産するために鋼板が使用される場合、これらのパネルの入念な調製が必要とされる。さらに、第1の(シード)銅層の均等なメッキを密に監視しなければならない。剥離層として使用されるフラッシュ銅はエッチングにより除去しなければならないことから、その結果として、追加のプロセスステップ、形成された回路構成を損傷する危険性、銅含有廃水の増大および均一なエッチングが必要であるために求められる均一な銅結晶形成を含めた複数の追加の欠点がもたらされる。後者については、形成中のデバイスのアニーリングが必要である。
さらに、これらのプロセスシーケンスの難しさは、フラッシュ銅フイルムを除去することなくフラッシュ銅フイルムに対するドライフイルムの付着力を改善することが必要であるという点にある。したがって、包埋された回路構成に損傷を与えることがないようにしながら、フラッシュ銅をフラッシュエッチングすることは非常に困難であるかもしれない。従来、ドライフイルムの接着は、銅表面を機械的または化学的に粗化することによって改善されている。フラッシュ銅を粗化するためにエッチング溶液を利用すると、単一スポットにおいたフラッシュ銅を貫通したエッチングの危険性が増す。さらに、粗化された表面のトポグラフィは、メッキされた回路構成にも転移し、高周波利用分野については信号の無欠性の喪失が引き起こされる。このような理由から、上述の問題を防ぐために補助基板上に比較的厚い銅箔を形成させなければならない。しかしながらここでもまた、これにはさらに大量の化学物質が必要となり、さらに大量の銅廃水がもたらされる。
独国特許出願公開第19620095A1号明細書 欧州特許出願公開第0677985A1号明細書 米国特許出願公開第2006/0016553A1号明細書 米国特許出願公開第2003/0219608A1号明細書 米国特許第4,606,787A号明細書 国際公開第2006/067280A号パンフレット 欧州特許出願公開第0930811A1号明細書
したがって、本発明の目的は、誘電体基板上に高密度回路を生産する方法において、前記回路の導体ラインが誘電体基板表面に対する優れた接着を有する方法を提供することにある。
本発明の別の目的は、誘電体基板上に高密度回路を生産する方法において、回路が高周波利用分野でこれに関連して信号の無欠性を喪失しない方法を提供することにある。
本発明のさらに別の目的は、誘電体基板上に高密度回路を生産する方法において、導体パターンがパターン化レジストコーティングを用いて生産され、前記レジストコーティングの接着が充分に高く誘電体基板上に高密度回路の形成を完了させるために使用されるあらゆる処理ステップにおいて損なわれることのない方法を提供することにある。
これらの目的およびさらなる目的は、少なくとも2つの回路キャリア層を接合させること、好ましくは1つの回路キャリア層を別の回路キャリア層の上に積重ね、それらを例えば積層などによって相互にしっかりと互いに付着させることによる回路キャリア層の製造方法、および回路キャリア、例えばプリント回路板を製造するための前記方法の使用によって達成される。
本発明は、以下の方法ステップを含む;
a) 2面を有する補助基板をもたらすステップであって、前記面の少なくとも一方が導電性表面、好ましくは銅表面を有するステップと;
少なくとも1つの導電性表面の少なくとも一方を、少なくとも1つの剥離層形成用化合物で処理するステップであって、前記剥離層形成用化合物が、少なくとも1つのチオール基を有する複素環式化合物を含む群から選択されるステップと;
b) 少なくとも1つの剥離層形成用化合物で処理された少なくとも1つの導電性表面の少なくとも1つの上にパターン化レジストコーティングを形成するステップであって、パターン化レジストコーティングが少なくとも1つのレジスト開口部を有し、こうして導電性表面を露出させているステップと;
c) 露出された導電性表面上に金属を電着させることにより少なくとも1つのレジスト開口部内に導電性パターンを形成するステップと;
d) 補助基板のそれぞれの面にそれぞれの誘電性材料層を形成することによって、各々の導電性パターンを誘電性材料内に包埋するステップと;
e) それぞれの包埋された導電性パターンを含む誘電性材料層と前記補助基板とを互いに分離させるステップ。
剥離層形成用化合物は、好ましくは非エッチング性非レジスト接着促進剤である。
本発明の方法を使用すると、超微細ライン導体構造が具備されている回路キャリアを生産する上で適切な回路キャリア層が提供される。回路キャリアのベース基板の誘電性材料内に導体構造を包埋することで、最も微細な導体構造を高い信頼性で確実に生産することができる。さらに、誘電性ベース材料および包埋された導電性パターンから補助基板を機械的に除去することで、このような回路キャリア層を容易かつ高い費用効果性で生産することが可能となる。まず最初に補助基板上に導電性パターンを生成し次にこれを誘電性材料内に包埋するステップを含む本発明の方法はさらに、包埋された回路パターンが誘電性材料内に形成されたリセス中に直接形成される場合に、CMP(化学的機械的研磨)などの従来のプロセスに起因する欠点を回避する、という結果をもたらす。
本発明の方法を使用することで、利用された銅に対するドライフイルムの接着は改善されるが、補助基板の導電性表面のトポグラフィは変わらない。すなわち導電性表面が粗化される代わりに実質的に平滑に保たれる。その結果、平坦な導電性表面が達成され、したがって高周波信号の無欠性喪失は、最新技術の方法に比べても低い。これまでは、ベース表面が粗化された場合または調製時点で粗である場合にのみ優れた接着力が観察され得るとの仮定がなされてきたにもかかわらず、本発明の条件の下でさえ、導電性表面に対するポリマー被着物のすぐれた接着力が達成されるかもしれない。表面とポリマー被着物の間の強力な結合は前記表面の比表面積の拡大のみに起因していると考えられてきたことから、この結果は意外である。
優れた接着力は、銅の表面上に積層され露光され現像されたフォトイメージャブルフォトレジスト内の最も微細なラインパターンの一貫性を目視すること、そして追加的にこのような加工済のフォトイメージャブルフォトレジスト層においてテープ試験を用いて接着力を試験することによって証明された。一貫性および接着力は優秀であることが証明された。しかもこれは、導電性表面が本発明の前処理方法により実質的な影響を受けていない、すなわち前記表面が剥離層形成用化合物で処理された場合に際立った粗化が一切発生していないという事実にもかかわらずである。したがって、平滑な表面を提供しながら以前の方法の場合のように処理に起因する導電性表面の材料の過度の除去に関する危険性は全く存在しない。このような除去は、半加法的加工の場合など、導電性表面が非常に薄い銅層である場合に、特に重要であると考えられる。高性能の利用分野向けのプリント回路板の製造において使用されるベース基板は、厚みがわずか1μmでその上にフォトイメージャブルレジストが積層され加工されて回路構成を形成する無電解銅ベース層を含んでいる。本発明に係る銅の前処理は事実上このような薄い銅ベース層から銅を一切除去しないことから、表面部域の一部分においてさえ銅が完全に除去される危険性は全く無い。本発明に係る化合物を用いた銅の除去は、最大でも銅0.1〜0.2μmであることが明らかになっている。
したがって、剥離層形成用化合物は、非エッチング性接着促進剤として作用する。低い粗度にも関わらず優れた接着力は、導電性表面とポリマー被着物の間の接着力を媒介する非エッチング性接着剤分子中に存在する或る種の特異的な構造的特徴に起因するものと仮定されている。少なくとも1つのチオール部分を含む複素環式化合物においては、チオール部分は前記表面に強く結合する上で有効であると考えられており、一方複素環系はポリマー被着物に対する強い結合において有効であると考えられている。
剥離層形成用化合物は、導電性表面とメッキされた導電性回路構成の間に配置される剥離層を形成するものと考えられている。補助基板の導電性表面および回路構成の表面の両方を互いに機械的に分離させた後、これら両方の上に配置されているものとして、複素環式化合物を検出することが可能である。このような理由から、補助基板は誘電性材料および包埋された導電性パターンから機械的に容易に除去されるかもしれない。したがって、回路キャリア層から補助基板を剥ぎ取るための強い力に打ち勝つ必要はなく、その結果、回路キャリア層のゆがみや寸法上の無欠性を損なうことが回避される。こうしてさらに、欧州特許第0545328B1号明細書、米国特許第4,606,787号明細書、および米国特許出願公開第2006/0016553A1号明細書に開示されている方法などにおける化学エッチング液の使用が回避される。したがって、本発明の方法は、コスト節減となり、廃水を抑え、最終的に銅の節約となる。メッキされた導電性回路構成から補助基板を機械的に剥ぎ取ることで、同様に回路キャリア層を生産するために補助基板を数回再利用する機会も同様に提供される。
上述の剥離層形成用化合物は、ポリマー被着物、より具体的にはその上に塗布されているレジストコーティングの優れた接着力を達成するために補助基板の導電性表面特に銅表面を準備する上で有効であることが判明した。
本発明の目的のために、「アルキル」という用語は、本明細書中では、その骨格内に炭素原子のみを有する飽和化合物の一群として定義され、これらの化合物はその考えられる全ての異性体を含む。例えばC−Cアルキルは、メチル、エチル、プロピル、イソプロピル、ブチル、イソブチル、tert−ブチル、ペンチル、イソペンチル、tert−ペンチル、ネオ−ペンチル、ヘキシル、2−メチルペンチル、3−メチルペンチル、2,3−ジエチルブチルを意味し、C−Cアルキルは、メチル、エチル、プロピル、イソプロピル、ブチル、イソブチル、tert−ブチルを意味する。これらの化合物は同様に置換されていてもよく、ここで置換基は、炭素ならびにその他の原子を含んでいてよい骨格を有する基を含んでもよい。
本発明の目的のために、「オキシラン」という用語は、環内に1つの酸素原子および2つの炭素原子を有する3員の環状ラジカルとして定義され、最も単純な例は、未置換オキシランであるエポキシド環である。
本発明の目的のために、「チオール」または「メルカプタン」という用語は、−SH部分またはその塩を意味する。
本発明の目的のために、「回路キャリア」という用語は本明細書中では、さまざまな電子コンポーネントとキャリア上に取り付けられた他のコンポーネント例えば抵抗器、コンデンサ、トランジスタ、集積回路、変圧器、LED、スイッチ、エッジコネクタなどの間の電気的相互接続をもたらすために使用されるデバイスとして定義される。回路キャリアは、プリント回路板またはハイブリッド回路板またはマルチチップモジュールなどであってよい。
本発明の目的のために、「回路キャリア層」という用語は、本明細書中では、他の回路キャリア層と共に回路キャリアを形成するデバイスとして定義される。回路キャリア層は互いに積み重ねられ結合されて回路キャリアを形成する。各回路キャリア層は誘電体基板およびその表面内に包埋された導体構造を含む。回路キャリア内で隣接して配置されている2つの回路キャリア層の導体構造間の電気的接続は、2つの回路キャリア層の導体構造間のスルービアにより実現され、ここで前記スルービアには、導電性材料、好ましくは銅が充填される。
本発明の目的のために、「非エッチング性非レジスト組成物」という用語中の「非レジスト」という用語は、本明細書中で、その組成物がフイルム形成組成物でないことすなわち処理済銅の表面または銅合金表面上にフイルムを形成するためのポリマー結合剤などの結合剤を含んでいないことを表わすものとして定義されている。したがって、例えば表面の一部にはんだが付着するのを防ぐかまたは露出した銅のエッチングを防ぐかまたは例えば露出した銅の上の金属の被着を防ぐために使用されるレジスト層などの処理すべき表面上にポリマー層を形成するポリマー中に接着促進剤は混合されない。
剥離層形成用化合物は好ましくは、少なくとも2つの窒素原子を含有する複素環部分を含む。
さらに一層好ましくは、少なくとも1つのチオール基を有する前記複素環式化合物の少なくとも1つは、少なくとも2つの窒素原子を含む単環部分を有する複素環部分を含む。
さらに一層好ましくは、少なくとも1つのチオール基を有する前記複素環式化合物の少なくとも1つは、少なくとも1つのチオール部分で置換されているトリアゾール化合物である。
さらに一層好ましくは、少なくとも1つのチオール基を有する前記複素環式化合物の少なくとも1つは、
Figure 2012523686
という構造式IAおよびIBを有する化合物を含む群から選択され、式中、RおよびRは、H、SR、OR、NRおよびC−Cアルキルを含む群から独立して選択されており;RはHまたはC−Cアルキルであり;RはH、Li、Na、KおよびNHを含む群から選択され;RおよびRはH、CHおよびCを含む群から独立して選択されており;ただしここでRおよびRは少なくとも一方がSRであり、RがH、Li、Na、KおよびNHであることを条件とする。
最も好ましくは、少なくとも1つのチオール基を有する前記複素環式化合物の少なくとも1つは、1H−1,2,4−トリアゾール−3−チオール(1,2,4−トリアゾール−3−チオール、3−メルカプトトリアゾール、CAS No.3179−31−5)、3−アミノ−1,2,4−トリアゾール−5−チオール(3−アミノ−5−メルカプト−1,2,4−トリアゾール、CAS No.16691−43−3)、2−メルカプトベンゾチアゾールおよび2−メルカプトベンズイミダゾールを含む群から選択される。1H−1,2,4−トリアゾール−3−チオールおよび3−アミノ−1,2,4−トリアゾール−5−チオールが最も好ましい剥離層形成用化合物である。
剥離層形成用化合物は好ましくは、剥離層形成用組成物中に含まれており、組成物中のその濃度は好ましくは少なくとも1mg/l、より好ましくは少なくとも約2mg/l、さらに一層好ましくは少なくとも約5mg/lそして最も好ましくは少なくとも約10mg/lであり、それは例えば約10または約15または約20または約30mg/lであってよい。剥離層形成用組成物中の剥離層形成用化合物の濃度は、多くとも約1000mg/l、より好ましくは多くとも約500mg/l、さらにより好ましくは多くとも約200mg/l、さらに一層好ましくは多くとも約100mg/lそして最も好ましくは多くとも約50mg/lである。剥離層形成用組成物中で2つ以上の剥離層形成用化合物が使用される場合、上述の濃度値は、組成物中に含まれる接着剤の全ての濃度の合計を定義づけするように意図されている。
補助基板の導電性表面、例えば金属表面、より好ましくは銅表面が剥離層形成用化合物を含む剥離層形成用組成物の影響を事実上受けないようにするために、この組成物は、例えば導電性表面を形成する材料、例えば銅または銅合金の酸化剤を含まない。したがって、この組成物はこの材料をエッチングしない。したがって、導電性表面を形成するのが銅である場合は、組成物は、過酸化水素、あらゆるペルオキソジサルフェートの塩、あらゆるモノオキソペルサルフェートの塩、および他のあらゆる過酸化物例えば過ホウ酸または過ギ酸を含まない。
剥離層形成用化合物は、好ましくは溶媒、好ましくは水性溶媒中に溶解されている状態で使用されてよく、こうして剥離層形成用組成物を形成する。剥離層形成用組成物は任意にはさらに少なくとも1つの鉱酸または少なくとも1つの有機酸を含む。一般に、これらの酸は組成物を酸性にし、こうしてそのpHは本明細書中で上述した範囲内に到達する。より好ましくは、鉱酸は、硫酸およびリン酸を含む群から選択される。最も好ましくは、それは硫酸である。硫酸の濃度は、組成物1l中の濃硫酸が好ましくは少なくとも約5ml、より好ましくは少なくとも約50ml、さらに一層好ましくは少なくとも約75mlそして最も好ましくは少なくとも約100mlであり、好ましくは組成物1l中の濃硫酸が多くとも約300ml、より好ましくは多くとも約250ml、さらに一層好ましくは多くとも約200mlそして最も好ましくは多くとも約150mlである。好ましい剥離層形成用組成物は、約30mg/lの剥離層形成用化合物と約50ml/lの濃硫酸を含む。
上述の剥離層形成用化合物は銅メッキプロセスを阻害せず、同様に、方法ステップd)で使用される金属メッキ浴を汚染する危険性もない。選択された化合物は、例えば銅表面である補助基板の処理済み導電性表面とこの表面上にメッキされて導電性パターンを形成する銅との間に剥離フイルムを形成する剥離層形成用化合物として作用すると同時に、例えば銅表面である補助基板の導電性表面とレジストコーティングとの間の非エッチング性接着促進剤として作用する。
少なくとも1つのチオール部分を含む複素環式化合物で処理すべき導電性表面は、好ましくは最初に鉱酸水溶液と接触させて、前記表面からあらゆる汚れを除去してから、導電性表面に影響を及ぼす剥離層形成用化合物で処理する。この鉱酸は、硫酸であってよい。硫酸水溶液の濃度は、例えばこの溶液1l中に濃硫酸約10ml〜約150ml、より好ましくは約20ml〜約100mlであってよく、最も好ましくは濃硫酸約50mlである。
補助基板は剛性または可撓性であってよい。より好ましくは、補助基板は可撓性基板である。基板が剛性である場合には、それはステンレス鋼板であってよい。ステンレス鋼板の上には銅フイルムが適用されてよい。補助基板が可撓性である場合、それは誘電体、例えば少なくともその片面に導電性表面を有するプラスチックの箔であってよい。誘電体は例えばポリエチレンテレフタレート(PET)であってよい。それは同様に銅箔であってもよい。
より好ましくは、補助基板の各々の導電性表面は金属表面、さらに一層好ましくは銅表面であってよい。さらに一層好ましくは、補助基板は、その片面または両面に銅箔を含んでいてよい。
レジストコーティングはフォトレジストフイルム、より好ましくはドライフイルム、代替的には液体フイルムであってよい。ドライフイルムは、DuPontまたはHitachiにより提供されるような、カバーまたはサポートシート、フォトイメージャブル層、および保護層から成る一般的なイメージャブルフォトレジストである。液体フォトレジストは、保護層無しで例えばローラーコーティング、カーテンコーティングなどにより銅層上に直接塗布される(例えばHutsman、Rohm & Haas、Atotech)。レジストコーティングは好ましくは、まず最初に補助基板の導電性表面に対してレジストコーティングを被着させ(ここでこの導電性表面は剥離層形成用化合物で既に処理されている)、その後、導電性表面に被着されているフォトレジストコーティングを化学光で露光し、最後に露光されたフォトレジストコーティングを現像することによってパターン化される。
本発明の好ましい実施形態において、パターン化レジストコーティングは方法ステップd)の後および方法ステップe)の前に、導電性表面から除去される。次に、パターン化レジストコーティングの少なくとも1つの開口部内に形成される導電性パターンのみが導電性表面上に残されそこから突出する。
誘電性材料内に導電性パターンを包埋させるステップには、好ましくは高温プレス積層、すなわち誘電性材料に熱を加えながら導電性パターンを含む導電性表面に対して積層することによって誘電性材料を被着させるステップを含むプロセスが含まれる。このような方法は、誘電性材料内にいかなる空隙もなく導電性パターンを精密に包埋することを可能にする。
最後に、それぞれの包埋された導電性パターンを伴う各々の誘電性材料と補助基板を互いに分離するステップには、上に形成された回路キャリア層から導電性表面と共に補助基板を機械的に引き離すステップが含まれる。引き離しステップには、約90°の剥ぎ取りが含まれていてよい。
回路キャリア層は、このような2つの回路キャリア層の間の接着を増強するためにさらに加工されてよく、および/または、回路キャリアを形成するために2つの回路キャリア層の間に追加の誘電体層を間在させてもよい。このようなさらなる加工としては、銅粗化またはここでもまた以上で例として記述した非エッチング性接着促進剤での処理が含まれていてよい。
回路キャリア層は、これらの層のスタックに熱を加えながら合わせて積層することによって一緒に結合される。回路キャリア層は、従来の方法を用いて共に結合されてよい。1つの好ましい方法は、BondFilm(登録商標)(本出願人たるAtotech Deutshland GmbH(ドイツ))方法である。この方法は、過酸化水素、少なくとも1つの酸例えば硫酸、複素環内に硫黄、セレンまたはテルル原子を一切含まない少なくとも1つの窒素含有5員複素環式化合物、例えばトリアゾール、テトラゾール、イミダゾール、ピラゾールまたはプリン、そして少なくとも1つの結合用化合物例えばスルフィン酸、セレン酸、テルル酸、複素環内に少なくとも1つの硫黄、セレンおよび/またはテルル原子を含む複素環式化合物、ならびにスルホニウム、セレノニウムおよびテルロニウム塩を含む溶液で回路キャリア層の銅表面を処理するステップと、熱および圧力を加えることにより、このように処理された銅表面を含む回路キャリア層とこれらの層間に置かれたプレプレグとを一緒に結合するステップとを含む。この方法は、その開示が参照により本明細書に援用されている欧州特許第1051888B1号明細書中に詳述されている。
別の方法(本出願人たるAtotech Deutshland GmbH(ドイツ)製の「Secure HFz」)においては、回路キャリア層の銅表面上にスズ層が形成され、このスズ層は酸化スズまたは水酸化スズに転換され、その後シラン結合用混合物が酸化または水酸化スズの表面に適用され、その間にその上に接着性オルガノシランコーテインが形成し、ここでシラン結合用混合物はウレイドシランおよびジシリル架橋剤を含む。このように処理された銅表面を含む回路キャリア層およびこれらの層の間に置かれたプレプレグは最終的に、熱と圧力を加えることによって一緒に結合される。この方法については、開示が参照により本明細書に援用されている欧州特許出願公開第0431501A2号明細書中に詳述されている。
2つの回路キャリア層がひとたび一緒に結合されて一体形2層デバイスが形成されたならば、2層のうちの一方の導電性パターンをもう一方の層の導電性パターンと電気的に接続するためにスルービアを形成させてよい。このようなビア形成は、好ましくはレーザードリル加工を用いて実施されてよい。
このような2層デバイス(あるいは個別のキャリア層)の一対をさらに一緒に結合させて複数の層を有する回路キャリアを形成してよい。スタックを部分的にまたは全面的に貫通するスルーホールと同様に、追加の導電性パターンをこの回路キャリアの外側面上に形成してよい。
本明細書中で記述されている通り、方法ステップb)で剥離層形成用化合物を用いて導電性表面を処理するため、方法ステップc)でレジストコーティングを形成するため、そして方法ステップd)で金属を電着するために実施される方法ステップは、従来の浸漬タンク技術(垂直加工)またはコンベヤ式機械(水平加工)において実施されてよい。
本発明を説明するために、以下で一実施例が示される。この実施例は本発明の範囲を限定するものではなく、むしろ本発明の具体的な一実施形態である。
回路キャリア層を生産するための本発明に係るプロセスシーケンスを概略的に示す。 剥離層形成用化合物の代りに5−カルボキシベンゾトリアゾールが使用されることを条件とした、本発明の方法ステップを使用する方法が実施された後の、誘電性材料の光学顕微鏡写真(透過光)(左)および図形的再現(右)を示す(比較例)。 本発明の方法が実施された後の誘電性材料の光学顕微鏡写真(透過光)を示す。剥離層形成用化合物としては1H−1,2,4−トリアゾール−3−チオールが使用された。
方法ステップa)では、両面を有する補助基板1が提供される。この基板はベースシート2、例えば誘導体箔および銅箔3をその片面に含む。誘電体箔はPET箔であってよい。
その後、方法ステップb)では、補助基板1が剥離層形成用化合物で処理される。この処理は、剥離層4を形成すると考えられている。このような層の存在は、ここでは、銅箔3の表面特性の変化を示す目的でのみ前提とされる。このような特性の変化は、次のような効果をもたらす。すなわち、剥離層形成用化合物は、銅箔上に形成された後続する銅導体パターンの前記銅箔からの剥離を促進するための剥離手段として作用し、それは同様に、銅箔にしっかりと接着する後続して被着されたレジストコーティングをも有する。
剥離層形成用化合物は、少なくとも1つのチオール基を有する複素環式化合物である。最も好ましい化合物は、水中または任意には酸性水溶液中に溶解された1H−1,2,4−トリアゾール−3−チオールまたは3−アミノ−1,2,4−トリアゾール−5−チオールである。これを実施するためには、最初に硫酸希釈水溶液を用いて補助基板1を清浄し、その後剥離層形成用化合物を含む溶液で処理する。
剥離層形成用化合物で処理中の補助基板1を洗い流し乾燥させた後、剥離層形成用化合物で処理された補助基板の銅箔3の表面上に方法ステップc)でパターン化レジストコーティング5を形成することによって、さらに補助基板を処理する。パターン化レジストコーティングは少なくとも1つのレジスト開口部6を有し、これにより銅表面を露出させている。パターン化レジストコーティングは、最初に銅箔上にフォトレジスト層を被着させ、次に前記レジスト層を、使用されているフォトレジストのタイプに応じてポジまたはネガのいずれかの画像として導電性パターンの画像を形成する化学線に曝露し、最後に、曝露されたフォトレジスト層を現像することによって形成される。このようなプロセスは当該技術分野において公知である。レジストは、ドライフィルムレジストまたは液体レジストであってよい。液体レジストの場合には、レジストは電気泳動レジストであってよい。すなわち、この液体レジストは、中に電気泳動粒子を分散させた溶液を用いて銅箔と対極の間に電圧を印加しながら、銅表面に被着させられる。レジストコーティングは好ましくは、超微細ライン幾何形状を生成するのに適したあらゆる従来のフォトレジストであってよいドライフィルムレジストである。
その後、方法ステップd)において、複数の銅導体構造8を含む銅パターン7が形成される。銅パターンは、銅箔3の露出表面上に金属を電着することにより、レジスト開口部6の中に形成される。これを達成するためには、レジストでコーティングされた補助基板1を最初に、希硫酸水溶液中での処理によって清浄する。その後、レジスト開口部内に、超微細ライン銅被着物を被着させるのに適した酸性銅メッキ電解質を用いて、基板に対してパターンメッキを施す。
パターン化レジストコーティング5および銅導体パターン7が具備された補助基板1をすすぎ、乾燥させた後、方法ステップd−1)において、銅箔3の表面からこれをストリッピングすることによってレジストコーティング5を除去する。このような除去は、アルカリ性水溶液などの従来のストリッピング組成物を用いて実施される。
その後、方法ステップe)において、銅パターン7が具備されている補助基板1をすすぎ、乾燥させた後、高温プレス積層により、銅導体パターン7が配置されている補助基板1の面に誘電性材料9を被着させ、こうして、内部に空隙が一切作り出されることなく誘電性材料内に銅パターンが完全に包埋されるようにする。誘電性材料は、可能な場合にはガラス繊維などの強化材料が充填されたエポキシ樹脂であってよい。
方法ステップe)を完了した後に引き続き方法ステップf)にしたがって、このように形成されたデバイスをさらに加工する。銅箔上に形成されたあらゆる剥離層4と同様にその片面にベースシート2と銅箔3を含む補助基板1を、この補助基板上に形成された回路キャリア層上から機械的に剥ぎ取ることによって除去し、結果として回路キャリア層10がもたらされる。
補助基板1を再利用して、上述の方法シーケンスにしたがって別の回路キャリア層10を生産してもよい。
ここで、以下の非限定的実施例を参照して、本発明を説明する。全ての実験について、補助基板1として、片面に厚み17μmの銅層3を有するポリイミドシートが使用された。
標準的技術を用いて、ドライフイルムフォトレジスト(Hitachi RY 3325SG)を加工した。酸性銅電解質(Cupracid(登録商標)TLC、本出願人たるAtotech Deutschland GmbHの製品)から1.5A/dmで平均層厚18μmで銅導体パターン7を電気メッキした。実験全体を通して使用した回路レイアウトには、幅30μmのトレンチを含むさまざまな寸法のトレンチが含まれる。Isola104MLシートを誘電性材料9として使用した。真空支持体を伴う油圧プレス内でT=180℃、t=70分、p=15バールで、Isolaが提供した技術的説明にしたがって積層を行なった。最後に、銅導体パターン7を担持する誘電性材料9から補助基板1を剥ぎ取った。その後誘電性材料9を透過光を用いて光学顕微鏡により検査して、銅導体パターン7を検査した。
実施例1(比較例):
50ml/lの96wt%硫酸、30mg/lの5−カルボキシベンゾトリアゾールおよび水で構成された組成物中に35℃で60秒間補助基板1を浸漬させ、ドライフイルムフォトレジストの適用に先立ち乾燥させた。5−カルボキシベンゾトリアゾールのコーティングを剥離層4として使用した。
構造化された面(包埋された回路構造を有するはずの面)の光学顕微鏡写真が図2に示されている。トレンチには銅導体パターン7が充填されていなかった。すなわち5−カルボキシベンジトリアゾールは剥離層4形成用化合物として役立たなかった。銅導体パターンは、補助基板が誘電体から剥ぎ取られた時、補助基板1の銅層3にしっかりと粘着しており、したがって補助基板に転移された。その結果、図2の写真中に示された光構造は、誘電体中に銅が全く含まれていなかったことを表わしている。
実施例2(本発明の実施例)
ドライフイルムフォトレジストの適用に先立ち、30mg/lの1H−1,2,4−トリアゾール−3−チオールおよび水から成る組成物中に35℃で60秒間、補助基板1を浸漬させた。
構造化された面の光学顕微鏡写真が図3に示されている。トレンチには銅導体パターン7が充填されていた。すなわち1H−1,2,4−トリアゾール−3−チオール水溶液は剥離層4形成用化合物として役立った。この写真に示された暗構造(dark structure)は、銅が構造を形成したこと、そして銅が補助基板の銅箔に粘着せず、回路構成を含む補助基板が誘電体から剥ぎ取られた時誘電体中にとどまっていたことを表わしている。
実施例3(本発明の実施例)
ドライフイルムフォトレジストの適用に先立ち、30mg/lの1H−1,2,4−トリアゾール−3−チオール、50ml/lの硫酸(96wt−%)および水から成る組成物中に35℃で60秒間、補助基板1を浸漬させた。
回路構成8を補助基板1から剥ぎ取った後、トレンチは銅導体パターン7で完全に充填されていた。
実施例4(比較例):
実施例1を反復しながら、5−カルボキシベンゾトリアゾールの代りに3アミノ−1H−1,2,4−トリアゾールを用いた。しかしながら、ドライフイルムフォトレジストが補助基板1の銅箔に対し充分な接着を示さないことが分った。さらに、カルボキシベンゾトリアゾールの場合と同様、銅導体パターンは、補助基板が誘電体から剥ぎ取られた時に補助基板1の銅層3にしっかり粘着していた。したがって、トレンチには銅導体パターン7が充填されていなかった。すなわち3アミノ−1H−1,2,4−トリアゾールは、剥離層4形成用化合物として役立たなかった。
実施例5(比較例):
実施例1を反復しながら、5−カルボキシベンゾトリアゾールの代りに1,2,3−ベンゾトリアゾールを用いた。しかしながら、カルボキシベンゾトリアゾールの場合と同様、銅導体パターンは、補助基板が誘電体から剥ぎ取られた時に補助基板1の銅層3にしっかり粘着していたことが分った。したがって、トレンチには銅導体パターン7が充填されていなかった。すなわち1,2,3−ベンゾトリアゾールは、剥離層4形成用化合物として役立たなかった。
実施例6(比較例):
実施例1を反復しながら、5−カルボキシベンゾトリアゾールの代りに2−メルカプトベンゾチアゾールを用いた。しかしながら、ドライフイルムフォトレジストが補助基板1の銅箔に対し充分な接着を示さないことが分った。さらに、カルボキシベンゾトリアゾールの場合と同様、銅導体パターンは、補助基板が誘電体から剥ぎ取られた時に補助基板1の銅層3にしっかり粘着していた。したがって、トレンチには銅導体パターン7が充填されていなかった。すなわち2−メルカプトベンゾチアゾールは、剥離層4形成用化合物として役立たなかった。

Claims (9)

  1. 回路キャリア層の製造方法であって、
    a) 2面のうち少なくとも一方が導電性表面を有する2面を有する補助基板をもたらすステップと;
    b) 前記少なくとも1つの導電性表面の少なくとも一方を、少なくとも1つの剥離層形成用化合物で処理するステップであって、前記少なくとも1つの剥離層形成用化合物が、各々少なくとも1つのチオール基を有するトリアゾール化合物を含む群から選択されるステップと;
    c) 前記少なくとも1つの剥離層形成用化合物で処理された前記少なくとも1つの導電性表面の少なくとも1つの上にパターン化レジストコーティングを形成するステップであって、前記パターン化レジストコーティングが少なくとも1つのレジスト開口部を有し、これによって前記導電性表面を露出させているステップと;
    d) 露出された導電性表面上に金属を電着させることにより前記少なくとも1つのレジスト開口部内に導電性パターンを形成するステップと;
    e) 前記補助基板のそれぞれの面上にそれぞれの誘電性材料層を形成することによって、各々の導電性パターンを誘電性材料内に包埋するステップと;
    f) 前記それぞれの包埋された導電性パターンを含む誘電性材料層と前記補助基板とを互いに分離させるステップと、
    を含む方法。
  2. 前記補助基板が可撓性基板である、請求項1に記載の回路キャリア層の製造方法。
  3. 前記補助基板が、その片面に銅箔を有する可撓性基板である、請求項1または2に記載の回路キャリア層の製造方法。
  4. 前記パターン化レジストコーティングが、フォトレジストコーティングを被着させ、前記フォトレジストコーティングを露光し、前記フォトレジストコーティングを現像することによって形成される、請求項1〜3のいずれか一項に記載の回路キャリア層の製造方法。
  5. 前記パターン化レジストコーティングが、ステップd)とステップe)の間で除去される、請求項1〜4のいずれか一項に記載の回路キャリア層の製造方法。
  6. それぞれの包埋された導電性パターンを伴う各誘電性材料層とキャリア基板を互いに分離させる前記ステップが、前記それぞれの包埋された導電性パターンを伴う誘電性材料層から前記補助基板を機械的に剥ぎ取るステップを含む、請求項1〜5のいずれか一項に記載の回路キャリア層の製造方法。
  7. 少なくとも1つのチオール基を有する複素環式化合物の少なくとも1つが
    Figure 2012523686
    という構造式IAおよびIBを有する化合物を含む群から選択されており、式中、RおよびRは、H、SR、OR、NRおよびC−Cアルキルを含む群から独立して選択されており;RはHまたはC−Cアルキルであり;RはH、Li、Na、KおよびNHを含む群から選択されており;RおよびRはH、CHおよびCを含む群から独立して選択されており;ただしRとRは少なくとも一方がSRであり、RがH、Li、Na、KおよびNHであることを条件とする、請求項1〜6のいずれか一項に記載の回路キャリア層の製造方法。
  8. 少なくとも1つのチオール基を有する複素環式化合物の少なくとも1つが1H−1,2,4−トリアゾール−3−チオール、3−アミノ−1,2,4−トリアゾール−5−チオールおよび2−メルカプトベンズイミダゾールを含む群から選択される、請求項1〜7のいずれか一項に記載の回路キャリア層の製造方法。
  9. 少なくとも2つの回路キャリア層をさらに接合させることにより回路キャリアを製造するための、請求項1〜8のいずれか一項に記載の回路キャリア層の製造方法の使用法。
JP2012503971A 2009-04-09 2010-03-30 回路キャリア層の製造方法および回路キャリアを製造するためのその使用 Active JP5531092B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09090006A EP2240005A1 (en) 2009-04-09 2009-04-09 A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
EP09090006.9 2009-04-09
PCT/EP2010/054196 WO2010115774A1 (en) 2009-04-09 2010-03-30 A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier

Publications (2)

Publication Number Publication Date
JP2012523686A true JP2012523686A (ja) 2012-10-04
JP5531092B2 JP5531092B2 (ja) 2014-06-25

Family

ID=40872430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012503971A Active JP5531092B2 (ja) 2009-04-09 2010-03-30 回路キャリア層の製造方法および回路キャリアを製造するためのその使用

Country Status (7)

Country Link
US (1) US20120118753A1 (ja)
EP (2) EP2240005A1 (ja)
JP (1) JP5531092B2 (ja)
KR (1) KR101546999B1 (ja)
CN (1) CN102388683B (ja)
TW (1) TWI461132B (ja)
WO (1) WO2010115774A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101175792B (zh) * 2005-05-19 2011-01-26 三菱瓦斯化学株式会社 固化性组合物
CN102480846A (zh) * 2011-05-11 2012-05-30 深圳光启高等理工研究院 一种柔性基板的制备方法和柔性基板
KR20130055343A (ko) * 2011-11-18 2013-05-28 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
JP6006012B2 (ja) * 2012-06-19 2016-10-12 日本特殊陶業株式会社 セラミック多層基板の製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
TWI583275B (zh) * 2014-12-31 2017-05-11 Circuit board copper etching method
JP5842077B1 (ja) * 2015-07-01 2016-01-13 三井金属鉱業株式会社 キャリア付銅箔、銅張積層板及びプリント配線板
TW201826899A (zh) * 2017-01-03 2018-07-16 台虹科技股份有限公司 可撓性電路板之製造方法
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317574A (ja) * 1998-01-19 1999-11-16 Mitsui Mining & Smelting Co Ltd 複合銅箔およびその製造方法並びに該複合銅箔を用いた銅張り積層板およびプリント配線板
JP2002026475A (ja) * 2000-07-07 2002-01-25 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔回路及びそれを用いたプリント配線板の製造方法並びにプリント配線板
JP2003347149A (ja) * 2002-05-23 2003-12-05 Nitto Denko Corp 金属転写シート、金属転写シートの製造方法およびセラミックコンデンサの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606787A (en) 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
US5073456A (en) 1989-12-05 1991-12-17 E. I. Du Pont De Nemours And Company Multilayer printed circuit board formation
KR100274764B1 (ko) 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
EP0677985B1 (en) 1994-04-14 1999-05-26 Hewlett-Packard GmbH Method of manufacturing printed circuit boards
TW302387B (en) * 1995-05-20 1997-04-11 Du Pont Aqueous processable, multilayer, photoimageable permanent coatings for printed circuits
JPH0964514A (ja) * 1995-08-29 1997-03-07 Matsushita Electric Works Ltd プリント配線板の製造方法
DE19620095B4 (de) 1996-05-18 2006-07-06 Tamm, Wilhelm, Dipl.-Ing. (FH) Verfahren zur Herstellung von Leiterplatten
US20020064728A1 (en) 1996-09-05 2002-05-30 Weed Gregory C. Near IR sensitive photoimageable/photopolymerizable compositions, media, and associated processes
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
TW460622B (en) 1998-02-03 2001-10-21 Atotech Deutschland Gmbh Solution and process to pretreat copper surfaces
WO2003072851A1 (fr) * 2002-02-28 2003-09-04 Zeon Corporation Procede de plaquage partiel, support en resine partiellement plaque, et procede de production d'une plaquette de circuit multicouche
JP3541360B2 (ja) * 2002-05-17 2004-07-07 独立行政法人 科学技術振興機構 多層回路構造の形成方法及び多層回路構造を有する基体
US7537668B2 (en) 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
TW200626358A (en) * 2004-11-30 2006-08-01 Nippon Steel Chemical Co Copper-clad laminate
FI20045501A (fi) 2004-12-23 2006-06-24 Aspocomp Technology Oy Johdinkuvio, kytkentäalusta ja johdinkuvion ja kytkentäalustan valmistusmenetelmä
US7579134B2 (en) * 2005-03-15 2009-08-25 E. I. Dupont De Nemours And Company Polyimide composite coverlays and methods and compositions relating thereto
KR100839760B1 (ko) * 2006-02-06 2008-06-19 주식회사 엘지화학 칩 온 필름용 동장 적층판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317574A (ja) * 1998-01-19 1999-11-16 Mitsui Mining & Smelting Co Ltd 複合銅箔およびその製造方法並びに該複合銅箔を用いた銅張り積層板およびプリント配線板
JP2002026475A (ja) * 2000-07-07 2002-01-25 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔回路及びそれを用いたプリント配線板の製造方法並びにプリント配線板
JP2003347149A (ja) * 2002-05-23 2003-12-05 Nitto Denko Corp 金属転写シート、金属転写シートの製造方法およびセラミックコンデンサの製造方法

Also Published As

Publication number Publication date
EP2417841A1 (en) 2012-02-15
KR101546999B1 (ko) 2015-08-25
TWI461132B (zh) 2014-11-11
KR20120005458A (ko) 2012-01-16
EP2240005A1 (en) 2010-10-13
CN102388683B (zh) 2014-03-05
TW201101950A (en) 2011-01-01
JP5531092B2 (ja) 2014-06-25
CN102388683A (zh) 2012-03-21
WO2010115774A1 (en) 2010-10-14
EP2417841B1 (en) 2013-01-30
US20120118753A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5531092B2 (ja) 回路キャリア層の製造方法および回路キャリアを製造するためのその使用
CN1842254B (zh) 双面布线印制电路板及其制造方法
TW442395B (en) Composite copper foil, process for preparing the same, and copper-clad laminate and printed wiring board using the same
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
EP1102524A1 (en) Double-sided printed wiring board and method for manufacturing multilayer printed wiring board having three or more layers
KR101614169B1 (ko) 비에칭 무레지스트 접착 조성물 및 공작물의 제조방법
US6319620B1 (en) Making and using an ultra-thin copper foil
CN112312662A (zh) 一种精细线路印制电路板的制作方法
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
KR20140024906A (ko) 마이그레이션 억제층 형성용 처리액 및 마이그레이션 억제층을 갖는 적층체의 제조 방법
JP2007049116A (ja) 多層配線基板の製造方法及び多層配線基板
JP2006080473A (ja) 回路基板及びこれに用いる密着層用処理液
KR100916646B1 (ko) 인쇄회로기판의 제조방법
JPH04100294A (ja) プリント配線板の製造方法
KR100990575B1 (ko) 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP2005217216A (ja) 半導体装置用両面配線テープキャリアおよびその製造方法
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
US20240237230A1 (en) Component Carrier With Photosensitive Adhesion Promoter and Method of Manufacturing the Same
Watanabe et al. New Circuit Formation Technology for High Density PWB
JP2024017085A (ja) 無電解めっきの前処理方法
KR20030080546A (ko) 다층 인쇄회로기판의 제조방법
KR20120039925A (ko) 인쇄회로기판의 제조 방법
JPH06216536A (ja) 配線板の製造法
JPH04239796A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5531092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250