KR20120039925A - 인쇄회로기판의 제조 방법 - Google Patents

인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR20120039925A
KR20120039925A KR1020100101382A KR20100101382A KR20120039925A KR 20120039925 A KR20120039925 A KR 20120039925A KR 1020100101382 A KR1020100101382 A KR 1020100101382A KR 20100101382 A KR20100101382 A KR 20100101382A KR 20120039925 A KR20120039925 A KR 20120039925A
Authority
KR
South Korea
Prior art keywords
layer
organometallic compound
circuit wiring
wiring layer
forming
Prior art date
Application number
KR1020100101382A
Other languages
English (en)
Inventor
박문수
김성현
이춘근
정송희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100101382A priority Critical patent/KR20120039925A/ko
Priority to US12/929,461 priority patent/US20120090172A1/en
Publication of KR20120039925A publication Critical patent/KR20120039925A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조 방법에 관한 것으로, 기판 상에 제 1 회로배선층을 형성하는 단계; 상기 제 1 회로배선층의 표면에 유기 금속 화합물층을 형성하는 단계; 상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계; 상기 유기 금속 화합물층을 포함한 제 1 회로배선층상에 절연층을 형성하는 단계; 및 상기 절연층 상에 제 2 회로배선층을 형성하는 단계;를 개시한다.

Description

인쇄회로기판의 제조 방법{Circuit substrate and method of manufacturing the same}
본 발명은 인쇄회로기판에 관한 것으로, 회로배선층과 절연층간의 들뜸 불량을 방지할 수 있는 인쇄회로기판의 제조 방법에 관한 것이다.
최근 전자 통신 장치의 성능 개선과 소형화의 요구에 대응하여, 인쇄회로기판, 특히 복수 층의 배선 회로배선층가 형성되어 회로배선층 밀도가 높아진 다층 배선 기판 분야는 날로 발전을 거듭하고 있다.
다층 배선 기판은 하부 배선을 포함한 기판을 형성하는 단계, 하부 회로배선층을 포함한 기판상에 절연층을 형성하는 단계, 절연층에 비아홀을 형성하는 단계 및 비아홀을 포함한 절연층상이 상부 배선을 형성하는 단계를 포함하는 빌드업 공정을 통해 형성될 수 있다. 여기서, 상부 배선을 형성하는 단계는 절연층상에 무전해 도금층을 형성하는 단계와 무전해 도금층상에 선택적으로 도금을 석출하는 전해 도금을 수행하는 단계를 포함할 수 있다.
그러나, 배선을 이루는 도체 패턴과 절연층간의 밀착력이 좋지 않아, 다층 배선 기판을 형성하는 공정에 배선과 절연층간의 들뜸 불량이 발생하는 문제점이 있었다.
따라서, 본 발명은 인쇄회로기판에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 회로배선층상에 유기 금속 화합물층을 형성한 후, 유기 금속 화합물층의 표면처리를 통해 회로배선층과 절연층간의 들뜸 불량을 방지할 수 있는 인쇄회로기판의 제조 방법을 제공함에 그 목적이 있다.
본 발명에 따른 해결 수단의 인쇄회로기판의 제조방법을 제공한다. 상기 인쇄회로기판의 제조 방법은 기판 상에 제 1 회로배선층을 형성하는 단계; 상기 제 1 회로배선층의 표면에 유기 금속 화합물층을 형성하는 단계; 상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계; 상기 유기 금속 화합물층을 포함한 제 1 회로배선층상에 절연층을 형성하는 단계; 및 상기 절연층 상에 제 2 회로배선층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 유기 금속 화합물층은 상기 제 1 회로배선층을 구성하는 금속과 착화합물을 포함하는 아조계 화합물로 형성될 수 있다.
또한, 상기 유기 금속 화합물층은 브라운 옥사이드(brown oxide) 공정으로 형성할 수 있다.
또한, 상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계에서, 상기 유기 금속 화합물층의 두께가 감소될 수 있다.
또한, 상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계 이후에, 상기 유기 금속 화합물층의 두께는 0.3㎛ 내지 0.7㎛를 가질 수 있다.
또한, 상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계는 알카리 수용액을 포함한 조성액을 이용할 수 있다.
또한, 상기 유기층을 포함한 제 1 회로배선층상에 절연체를 형성하는 단계와 상기 절연체 상에 제 2 회로배선층을 형성하는 단계 사이에, 상기 절연체의 표면을 조화 처리하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조 방법은 회로배선층상에 유기 금속 화합물층을 형성한 후, 절연층을 적층함에 따라, 회로배선층과 절연층간의 밀착력을 확보할 수 있다.
또한, 상기 유기 금속 화합물층의 표면처리를 통해 절연층의 조화처리공정에서 회로배선층과 절연층 사이의 유기 금속 화합물층의 손상을 줄일 수 있어, 회로배선층과 절연층간의 들뜸 불량을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정을 보여주는 흐름도이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정을 보여주기 위한 단면도들이다.
도 8은 비교예에 따른 인쇄회로기판의 단면 사진이다.
도 9는 본 발명의 실시예에 따른 인쇄회로기판의 단면 사진이다.
본 발명의 실시예들은 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다.
따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정을 보여주는 흐름도이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정을 보여주기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 인쇄회로기판을 제조하기 위해, 먼저 기판(110) 상에 제 1 회로배선층(120)을 형성한다.
여기서, 기판(110)은 보강재와 보강재에 함침된 수지를 포함할 수 있다. 보강재의 예로서는 유리섬유일 수 있다. 수지의 예로서는 에폭시계 수지, 폴리이미드계 수지 및 트리아진계 수지등일 수 있다. 그러나, 본 발명의 실시예에서 기판(110)의 재질에 대해 한정하는 것은 아니며, 기판(110)은 세라믹 또는 웨이퍼로 형성될 수 있다.
제 1 회로배선층(120)은 금속, 예컨대 구리, 금, 은 및 니켈등으로 형성될 수 있다.
기판(110) 상에 제 1 회로배선층(120)을 형성하는 방법은 SAP(semi additive process) 공법, 즉 동박 적층판의 동박상에 도금 레지스트 패턴을 형성하는 단계, 도금 레지스트 패턴을 이용하여 동박상에 선택적으로 도금공정을 수행하는 단계; 및 도금 레지스트 패턴과 대응된 동박을 제거하는 단계;를 포함할 수 있다.
그러나, 본 발명의 실시예에서 이를 한정하는 것은 아니며, 기판 상에 제 1 회로배선층(120)을 형성하는 다른 방법, 예컨대 어디티브 공법(additive process), 서브트렉티브 공법(subtractive process), MSAP(modified semi additive process)등을 통해 형성할 수도 있다.
한편, 기판은 하나의 층으로 구비된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예컨대, 기판은 복수의 회로배선층과 절연층을 구비한 다층인쇄회로기판일 수 있다. 또한, 기판(110)의 양면에 제 1 회로배선층(120)을 구비하는 양면 인쇄회로기판으로 도시하였으나, 이에 한정되는 것은 아니며, 제 1 회로배선층(120)은 기판의 일면에 구비된 단면 인쇄회로기판일 수 있다.(S10)
도 1 및 도 3을 참조하면, 제 1 회로배선층(120)을 형성한 후, 제 1 회로배선층(120)표면에 유기금속 화합물층(130)을 형성한다.
여기서, 유기금속 화합물층(130)은 제 1 회로배선층(120)을 구성하는 금속을 포함하는 아조계 착화합물로 이루어질 수 있다.
유기금속 화합물층(130)은 브라운 옥사이드 ( brown oxide ) 공정을 통해 형성할 수 있다. 브라운 옥사이드 공정은 제 1 회로배선층(120)을 포함한 기판(110)을 브라운 옥사이드 조성액에 침지하여 수행될 수 있다. 여기서, 브라운 옥사이드 조성액은 황산 및 과산화수소의 혼합액, 아조계 화합물을 포함할 수 있다. 아조계 화합물의 예로서는 벤조트리아졸 및 5- 아미노테트라졸등일 수 있다. 이때, 제 1 회로배선층(120)은 강산에 의해 에칭되며 전하의 이동을 발생할 수 있다. 이에 따라, 제 1 회로배선층(120)의 표면에 조도가 형성될 수 있다. 또한, 이 과정에서 아조계 화합물은 과산화수소로 인해 제 1 회로배선층을 구성하는 금속과 착화합물을 형성하며 제 1 회로배선층의 표면에 아조계 화합물은 결합될 수 있다. 즉, 유기금속 화합물층(130)은 제 1 회로배선층(120)을 구성하는 금속과 착화합물을 포함하는 아조계 화합물로 형성될 수 있다.
이에 따라, 유기금속 화합물층(130)은 제 1 회로배선층(120)의 표면과 착화합물을 이룸에 따라, 즉 화학적으로 결합될 수 있다. 또한, 유기금속 화합물층(130)의 표면은 유기층으로 이루어짐에 따라, 후술될 절연층(140)과 접착력을 확보할 수 있다. 즉, 유기금속 화합물층(130)은 제 1 회로배선층(120)와 절연층(140)간의 밀착력을 향상시킬 수 있다.(S20)
도 1 및 도 4를 참조하면, 제 1 회로배선층(120) 표면에 유기금속 화합물층(130)을 형성한 후, 유기금속 화합물층(130)에 표면 처리를 수행한다.
표면 처리를 통해, 유기금속 화합물층(130)의 두께를 줄일 수 있다. 이때, 유기 금속 화합물층(130)의 두께는 1㎛이하로 형성할 수 있다. 이는, 유기 금속 화합물층(130)의 두께가 1㎛을 초과할 경우, 후속 공정인 디스미어 공정에서 틈(crevice)이 형성될 수 있기 때문이다. 바람직하게, 유기 금속 화합물층(130)의 두께는 0.3㎛ 내지 0.7㎛로 형성할 수 있다. 여기서, 유기 금속 화합물층(130)의 두께가 0.3㎛ 미만일 경우, 유기 금속 화합물층(130)의 조도로 인한 유기금속 화합물층(130)과 절연층(140)간의 밀착력 개선에 효과가 없을 수 있다.
유기금속 화합물층(130)의 표면에 표면처리는 알카리 수용액을 포함한 조성액을 이용할 수 있다. 이때, 유기금속 화합물층(130)의 표면에 표면처리는 유기금속 화합물층(130)을 포함한 기판(110)을 조성액에 침지하여 수행될 수 있다. 여기서, 알카리 수용액의 예로서는 수산화 나트륨일 수 있다. 이에 더하여, 조성액은 계면 활성제를 더 포함할 수 있다. 이 과정에서, 유기금속 화합물층(130) 표면의 유기층은 제거될 수 있으며, 이와 동시에 유기금속 화합물층(130)의 조도는 감소될 수 있다.
즉, 표면 처리를 통해, 디스미어 공정에서 반응될 수 있는 유기금속 화합물층(130)의 유기층을 미리 제거함에 따라, 디스미어 공정에서 유기금속 화합물층( 130)에서 틈이 형성되는 것을 방지할 수 있다. 이는 유기금속 화합물층(130)의 표면처리를 수행하지 않은 경우, 디스미어 공정에서 유기금속 화합물층(130)의 유기층은 디스미어 공정에서 사용된 처리액에 의해 에칭되어 유기금속 화합물층(130)에 틈(crevice)이 발생될 수 있어, 결국, 제 1 회로배선층(120)으로부터 절연층(140)의 들뜸이 발생할 수 있기 때문이다.(S30)
도 1 및 도 5를 참조하면, 유기금속 화합물층(130)에 표면 처리를 수행한 후, 절연층(140)을 형성한다.
이후, 절연층(140)은 유기금속 화합물층(130)을 포함한 기판(110)상에 라미네이션을 통해 형성할 수 있다. 그러나, 본 발명의 실시예에서 이를 한정하는 것은 아니며, 절연층(140)은 절연수지를 도포하여 형성할 수도 있다.
이후, 절연층(140)에 제 1 회로배선층(120)을 노출하는 비아홀(141)을 형성한다. 비아홀(141)은 절연층(140)에 레이저 드릴이나 펀칭을 수행하여 형성할 수 있다.
도 1 및 도 6을 참조하면, 절연층(140)을 형성한 후, 비아홀(141)을 포함한 절연층(140)의 표면에 조화 처리를 수행한다. 이로 인해, 절연층(140)의 표면은 조도(142)를 가지게 되어, 절연층(140)과 후술될 제 2 회로배선층(150)간의 밀착력을 확보할 수 있다.
절연층(140)의 조화 처리는 디스미어 공정, 즉 절연층(140)을 팽윤제를 통해 팽윤시킨 후, 절연층(140)의 팽윤제(sweller)와 에칭액간의 산화반응에 의해 수행될 수 있다. 이때, 절연층(140)의 조화처리 과정에서, 절연층(140)에 비아홀(141)을 형성하는 공정에서 발생된 스미어도 제거될 수 있다. 여기서, 에칭액은 수산화 나트륨 또는 수산화 칼륨을 포함할 수 있다.
또한, 유기금속 화합물층(130)의 표면처리를 통해 디스미어 공정에서 유기금속 화합층(130)의 틈 발생을 방지할 수 있어, 디스미어 공정으로 인해, 절연층(140)과 제 1 회로배선층(120)간의 들뜸 불량이 방지될 수 있다.(S40)
도 1 및 도 7을 참조하면, 절연층(140)의 조화처리를 수행한 후, 절연층(140)상에 제 2 회로배선층(150)을 형성한다.
제 2 회로배선층(150)을 형성하기 위해, 먼저 절연층(140)상에 무전해도금을 수행하여 시드층을 형성한다. 이후, 시드층 상에 도금 레지스트 패턴을 형성한 후, 시드층을 이용한 전해도금을 수행하여 도금 레지스트 패턴에 의해 정의된 영역에 제 2 회로배선층이 형성될 수 있다. 이후, 도금 레지스트 패턴을 제거한 후, 도금 레지스트 패턴의 하부에 배치된 시드층을 제거한다.
즉, 제 2 회로배선층(150)은 SAP(semi additive process) 공법을 통해 형성될 수 있다. 그러나, 본 발명의 실시예에서 이를 한정하는 것은 아니며, 제 2 회로배선층을 형성하는 다른 방법, 예컨대 어디티브 공법(additive process), 서브트렉티브 공법(subtractive process), MSAP(modified semi additive process)등을 통해 형성할 수도 있다.(S50)
제 2 회로배선층(150)을 형성하는 과정에서 비아홀(141)의 내부에 구비된 비아가 형성된다. 이에 따라, 비아를 통해 제 1 및 제 2 회로배선층(120, 150)은 서로 전기적으로 연결될 수 있다.
이에 더하여, 제 2 회로배선층(150)상에 추가 절연층 형성 및 추가 회로배선층을 형성하는 빌드업 공정을 더 수행할 수 있다. 또한, 제 2 회로배선층(150)상에 도면에는 도시되지 않았으나, 빌드업 공정을 더 수행하지 않을 경우, 솔더레지스트를 형성하는 공정을 더 수행할 수 있다.
이하, 도 8 및 도 9를 참조하여 유기금속 화합물층의 표면처리 여부에 따른 절연층의 들뜸 정도를 비교하여 보기로 한다.
도 8은 비교예에 따른 인쇄회로기판의 단면 사진이다.
도 9는 본 발명의 실시예에 따른 인쇄회로기판의 단면 사진이다.
도 8에서와 같이, 하부 회로배선층(12)상의 유기금속 화합물층(13)에 표면처리를 수행하지 않을 경우, 하부 회로배선층(12)과 절연층(14) 사이의 유기금속 화합물층에 틈(C)이 형성되어, 하부 회로배선층(12)으로부터 절연층이 들뜨는 것을 확인할 수 있었다.
반면, 도 9에서와 같이, 하부 회로배선층(120)상의 유기금속 화합물층(130)에 표면처리를 수행할 경우, 하부 회로배선층(120)과 절연층(140) 사이의 유기금속 화합물층(130)에 틈이 거의 형성되지 않아, 하부 회로배선층(120)으로부터 절연층(140)의 들뜸 불량이 발생하지 않는 것을 확인할 수 있었다.
따라서, 본 발명의 실시예에서와 같이, 하부 회로배선층상에 유기 금속 화합물층을 형성한 후, 절연층을 적층함에 따라, 회로배선층과 절연층간의 밀착력을 확보할 수 있었다.
또한, 상기 유기 금속 화합물층의 표면처리를 통해 절연층의 조화처리공정에서 회로배선층과 절연층 사이의 유기 금속 화합물층의 손상을 줄일 수 있어, 회로배선층과 절연층간의 들뜸 불량을 방지할 수 있었다.
110 : 기판
120 : 제 1 회로배선층
130 : 유기금속 화합물층
140 : 절연층
150 : 제 2 회로배선층

Claims (7)

  1. 기판 상에 제 1 회로배선층을 형성하는 단계;
    상기 제 1 회로배선층의 표면에 유기 금속 화합물층을 형성하는 단계;
    상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계;
    상기 유기 금속 화합물층을 포함한 제 1 회로배선층상에 절연층을 형성하는 단계; 및
    상기 절연층 상에 제 2 회로배선층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유기 금속 화합물층은 상기 제 1 회로배선층을 구성하는 금속과 착화합물을 포함하는 아조계 화합물로 형성된 인쇄회로기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 유기 금속 화합물층은 브라운 옥사이드(brown oxide) 공정으로 형성하는 인쇄회로기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계에서,
    상기 유기 금속 화합물층의 두께가 감소되는 인쇄회로기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계 이후에, 상기 유기 금속 화합물층의 두께는 0.3㎛ 내지 0.7㎛를 갖는 인쇄회로기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 유기 금속 화합물층의 표면에 표면처리를 수행하는 단계는 알카리 수용액을 포함한 조성액을 이용하는 인쇄회로기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 유기층을 포함한 제 1 회로배선층상에 절연체를 형성하는 단계와 상기 절연체 상에 제 2 회로배선층을 형성하는 단계 사이에,
    상기 절연체의 표면을 조화 처리하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
KR1020100101382A 2010-10-18 2010-10-18 인쇄회로기판의 제조 방법 KR20120039925A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100101382A KR20120039925A (ko) 2010-10-18 2010-10-18 인쇄회로기판의 제조 방법
US12/929,461 US20120090172A1 (en) 2010-10-18 2011-01-26 Method of manufacturing printed circuit boad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101382A KR20120039925A (ko) 2010-10-18 2010-10-18 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120039925A true KR20120039925A (ko) 2012-04-26

Family

ID=45932829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101382A KR20120039925A (ko) 2010-10-18 2010-10-18 인쇄회로기판의 제조 방법

Country Status (2)

Country Link
US (1) US20120090172A1 (ko)
KR (1) KR20120039925A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781954B2 (ja) * 1994-03-04 1998-07-30 メック株式会社 銅および銅合金の表面処理剤
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US20040099637A1 (en) * 2000-06-16 2004-05-27 Shipley Company, L.L.C. Composition for producing metal surface topography

Also Published As

Publication number Publication date
US20120090172A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
KR100950916B1 (ko) 인쇄회로기판의 제조방법 및 이에 의해 제조된인쇄회로기판
KR20060114010A (ko) 알루미늄상의 전기 도금 방법
US20130168132A1 (en) Printed circuit board and method of manufacturing the same
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2006196656A (ja) 配線板及び配線板の製造方法
US9402318B2 (en) Printed wiring board
CN108353510B (zh) 多层印刷配线基板及其制造方法
JP2015173302A (ja) 印刷回路基板
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
US8074352B2 (en) Method of manufacturing printed circuit board
JP6274491B2 (ja) 多層配線基板の製造方法
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
KR20100005816A (ko) 인쇄회로기판 제조방법
JP4862682B2 (ja) プリント配線基板及びその製造方法
CN116234175A (zh) 制造部件承载件的方法以及部件承载件
KR20120039925A (ko) 인쇄회로기판의 제조 방법
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
KR101171100B1 (ko) 회로기판 제조방법
JP2012156324A (ja) 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
KR100894180B1 (ko) 인쇄회로기판 제조방법
JP2016225390A (ja) キャビティ構造の多層配線基板、及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid