JP2012256412A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2012256412A
JP2012256412A JP2012110167A JP2012110167A JP2012256412A JP 2012256412 A JP2012256412 A JP 2012256412A JP 2012110167 A JP2012110167 A JP 2012110167A JP 2012110167 A JP2012110167 A JP 2012110167A JP 2012256412 A JP2012256412 A JP 2012256412A
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
data
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012110167A
Other languages
English (en)
Other versions
JP5955636B2 (ja
JP2012256412A5 (ja
Inventor
Seiichi Yoneda
誠一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012110167A priority Critical patent/JP5955636B2/ja
Publication of JP2012256412A publication Critical patent/JP2012256412A/ja
Publication of JP2012256412A5 publication Critical patent/JP2012256412A5/ja
Application granted granted Critical
Publication of JP5955636B2 publication Critical patent/JP5955636B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】電源電圧の供給の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供する。
【解決手段】不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータを保持する構成とする。そしてデータ保持部に保持される電位は、電荷をリークすることなくデータの出力が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路で制御される。
【選択図】図１

Description

本発明は半導体記憶装置に関する。特に本発明は、電源を切っても記憶している論理状態が消えない信号処理装置の半導体記憶装置に関する。
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの信号処理装置は、その用途によって多種多様な構成を有している。信号処理装置は、一般的に、データやプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュメモリなど、各種の記憶装置が設けられている。レジスタは、演算処理やプログラムの実行状態の保持などのために一時的にデータ信号を保持する役割を担っている。また、キャッシュメモリは、演算装置とメインメモリの間に介在し、低速なメインメモリへのアクセスを減らして演算処理を高速化させることを目的として設けられている。
信号処理装置においてレジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータ信号の書き込みを行う必要がある。よって、通常は、レジスタまたはキャッシュメモリとしてフリップフロップまたはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。つまり、これらのレジスタ、キャッシュメモリ等には、電源電圧の供給が途絶えるとデータ信号を消失してしまう揮発性の記憶装置が用いられている。
消費電力を抑えるため、データ信号の入出力が行われない期間において信号処理装置への電源電圧の供給を一時的に停止するという方法が提案されている（例えば、特許文献１参照）。特許文献１の方法では、揮発性の記憶装置の周辺に不揮発性の記憶装置を配置し、電源電圧の供給を停止する際、上記データ信号をその不揮発性の記憶装置に一時的に記憶させる。
特開２０１０−１２４２９０号公報
特許文献１に記載の構成では、信号処理装置において電源電圧の供給を停止する間、揮発性の記憶装置の周辺に配置した不揮発性の記憶装置へ揮発性の記憶装置に記憶されていたデータを記憶させることができる。
しかしながら特許文献１に記載の構成では、揮発性の記憶装置と不揮発性の記憶装置とを分割して設けている。そのため電源電圧の供給を停止する際、データを揮発性の記憶装置から不揮発性の記憶装置に退避させる必要がある。また電源電圧の供給を再開する際、データを不揮発性の記憶装置から揮発性の記憶装置へ復帰させる必要がある。
上述の課題に鑑み、本発明の一態様は、電源電圧の供給の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供することを課題の一とする。
本発明の一態様は、電源電圧の供給が停止してもデータ信号の保持を可能とする構成において、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。複数段の記憶回路を有する半導体記憶装置は、各段の記憶回路において、酸化物半導体を半導体層に有するトランジスタ及び容量素子を有する。そして奇数段の記憶回路のトランジスタと偶数段の記憶回路のトランジスタに接続された配線にデータを保持する構成とする。そして配線に保持される電位は、電荷をリークすることなく配線に保持した電位の制御が可能なデータ電位保持回路、及び容量素子を介した容量結合によってデータ電位制御回路で制御する。また複数段の記憶回路のトランジスタの導通状態は、ゲートに接続されたゲート選択信号生成回路により制御する。
本発明の一態様は、記憶回路がカスケード接続された半導体記憶装置において、（２ｍ−１）段（ｍは１以上の自然数）の記憶回路は、第１端子よりデータが供給される第（２ｍ−１）のトランジスタと、前記第（２ｍ−１）のトランジスタの第２端子と、２ｍ段の記憶回路が有する第２ｍのトランジスタの第１端子と、第（２ｍ−１）の容量素子の第１の電極と、に電気的に接続され、前記データを保持する第（２ｍ−１）のデータ保持部と、前記第（２ｍ−１）のデータ保持部における電位を保持した状態で前記データの出力を行う第（２ｍ−１）のデータ電位保持出力回路と、前記第（２ｍ−１）のデータ電位保持出力回路の出力信号と第１の容量素子制御信号とが入力され、前記第（２ｍ−１）の容量素子の第２の電極の電位を制御する第（２ｍ−１）のデータ電位制御回路と、を有し、２ｍ段の記憶回路は、前記第２ｍのトランジスタと、前記第２ｍのトランジスタの第２端子と、（２ｍ＋１）段の記憶回路が有する第（２ｍ＋１）のトランジスタの第１端子と、第２ｍの容量素子の第１の電極と、に電気的に接続され、前記第２ｍのトランジスタを介して供給される前記データを保持する第２ｍのデータ保持部と、前記第２ｍのデータ保持部における電位を保持した状態で前記データの出力を行う第２ｍのデータ電位保持出力回路と、前記第２ｍのデータ電位保持出力回路の出力信号と第２の容量素子制御信号とが入力され、前記第２ｍの容量素子の第２の電極の電位を制御する第２ｍのデータ電位制御回路と、を有し、前記第（２ｍ―１）のトランジスタは、第１のゲート制御信号及び第（２ｍ―１）のイネーブル信号が入力される第（２ｍ―１）のゲート選択信号生成回路がゲートに接続され、当該第（２ｍ―１）のゲート選択信号生成回路により導通状態または非導通状態が制御され、前記第２ｍのトランジスタは、第２のゲート制御信号及び第２ｍのイネーブル信号が入力される第２ｍのゲート選択信号生成回路がゲートに接続され、当該第２ｍのゲート選択信号生成回路により導通状態または非導通状態が制御され、前記第（２ｍ―１）のデータ保持部は、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタを非導通状態とすることで前記データを保持し、前記第２ｍのデータ保持部は、前記第２ｍのトランジスタ及び前記第（２ｍ＋１）のトランジスタを非導通状態とすることで前記データを保持し、前記第（２ｍ―１）のデータ電位制御回路は、前記第（２ｍ―１）のデータ電位制御回路の出力端子の電位を変化させ、前記第（２ｍ―１）の容量素子を介した容量結合により前記第（２ｍ―１）のデータ保持部の電位を制御し、前記第２ｍのデータ電位制御回路は、前記第２ｍのデータ電位制御回路の出力端子の電位を変化させ、前記第２ｍの容量素子を介した容量結合により前記第２ｍのデータ保持部の電位を制御する、半導体記憶装置である。
本発明の一態様は、記憶回路がカスケード接続された半導体記憶装置において、（２ｍ−１）段の記憶回路は、第１端子よりデータが供給される第（２ｍ−１）のトランジスタと、前記第（２ｍ−１）のトランジスタの第２端子と、２ｍ段の記憶回路が有する第２ｍのトランジスタの第１端子と、第（２ｍ−１）の容量素子の第１の電極と、第（２ｍ−１）のインバータ回路の入力端子と、に電気的に接続され、前記データを保持する第（２ｍ−１）のデータ保持部と、前記第（２ｍ−１）のインバータ回路の出力端子の信号と第１の容量素子制御信号とが入力され、出力端子が前記第（２ｍ−１）の容量素子の第２の電極に電気的に接続された第（２ｍ−１）の否定論理和回路と、を有し、２ｍ段の記憶回路は、前記第２ｍのトランジスタと、前記第２ｍのトランジスタの第２端子と、（２ｍ＋１）段の前憶回路が有する第（２ｍ＋１）のトランジスタの第１端子と、第２ｍの容量素子の第１の電極と、第２ｍのインバータ回路の入力端子と、に電気的に接続され、前記第２ｍのトランジスタを介して供給される前記データを保持する第２ｍのデータ保持部と、前記第２ｍのインバータ回路の出力端子の信号と第２の容量素子制御信号とが入力され、出力端子が前記第２ｍの容量素子の第２の電極に電気的に接続された第２ｍの否定論理和回路と、を有し、前記（２ｍ−１）段目の記憶回路における前記第（２ｍ−１）のトランジスタは、第１のゲート制御信号及び第（２ｍ−１）のイネーブル信号が入力される第（２ｍ−１）のゲート選択信号生成回路がゲートに接続され、当該第（２ｍ−１）のゲート選択信号生成回路により導通状態または非導通状態が制御され、前記２ｍ段目の記憶回路における前記第２ｍのトランジスタは、第２のゲート制御信号及び第２ｍのイネーブル信号が入力される第２ｍのゲート選択信号生成回路がゲートに接続され、当該第２ｍのゲート選択信号生成回路により導通状態または非導通状態が制御され、前記第（２ｍ―１）のデータ保持部は、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタを非導通状態とすることで前記データを保持し、前記第２ｍのデータ保持部は、前記第２ｍのトランジスタ及び前記第（２ｍ＋１）のトランジスタを非導通状態とすることで前記データを保持し、前記第（２ｍ―１）の否定論理和回路は、前記第（２ｍ―１）のインバータ回路の出力端子の信号及び前記第１の容量素子制御信号により前記第（２ｍ―１）の否定論理和回路の出力端子の電位を変化させ、前記第（２ｍ―１）の容量素子を介した容量結合により前記第（２ｍ―１）のデータ保持部の電位を制御し、前記第２ｍの否定論理和回路は、前記第２ｍのインバータ回路の出力端子の信号及び前記第２の容量素子制御信号により前記第２ｍの否定論理和回路の出力端子の電位を変化させ、前記第２ｍの容量素子を介した容量結合により前記第２ｍのデータ保持部の電位を制御する、半導体記憶装置である。
本発明の一態様において、前記第（２ｍ―１）のインバータ回路、前記第２ｍのインバータ回路、前記第（２ｍ―１）の否定論理和回路、前記第２ｍの否定論理和回路、前記第（２ｍ−１）のゲート選択信号生成回路、前記第２ｍのゲート選択信号生成回路を構成するトランジスタはシリコンを半導体層に有するトランジスタである半導体記憶装置が好ましい。
本発明の一態様において、前記シリコンを半導体層に有するトランジスタと前記第（２ｍ―１）のトランジスタ及び第２ｍのトランジスタとが積層して設けられている半導体記憶装置が好ましい。
本発明の一態様において、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタは、酸化物半導体を半導体層に有するトランジスタである半導体記憶装置が好ましい。
本発明の一態様において、前記酸化物半導体は、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体である半導体記憶装置が好ましい。
本発明の一態様により、電源電圧の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータ信号の退避及び復帰の必要のない半導体記憶装置を提供することができる。
半導体記憶装置の回路図。 半導体記憶装置の回路図。 半導体記憶装置の回路図。 半導体記憶装置の回路図。 半導体記憶装置の動作のタイミングチャート図。 半導体記憶装置の動作を説明する図。 半導体記憶装置の動作を説明する図。 半導体記憶装置の動作を説明する図。 半導体記憶装置の動作のタイミングチャート図。 半導体記憶装置の回路図。 半導体記憶装置の回路図。 半導体記憶装置の動作のタイミングチャート図。 半導体記憶装置の動作のタイミングチャート図。 半導体記憶装置の回路図。 半導体記憶装置の回路図。 半導体記憶装置の回路図。 信号処理装置のブロック図。 半導体記憶装置を用いたＣＰＵのブロック図。 半導体記憶装置の作製工程を示す図。 半導体記憶装置の作製工程を示す図。 半導体記憶装置の作製工程を示す図。 半導体記憶装置の構成を示す断面図。 トランジスタの構造を示す図。 トランジスタの構造を示す図。 計算によって得られた移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算に用いたトランジスタの断面構造を説明する図である。 本発明の一態様に係る酸化物材料の構造を説明する図。 本発明の一態様に係る酸化物材料の構造を説明する図。 本発明の一態様に係る酸化物材料の構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶｇｓ−Ｉｄｓ特性を示す図。 試料２であるトランジスタのＢＴ試験後のＶｇｓ−Ｉｄｓ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄｓおよび電界効果移動度のＶｇｓ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 酸化物材料の結晶構造を説明する図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
（実施の形態１）
半導体記憶装置は、複数段の記憶回路をカスケード接続することによって多ビットのレジスタとして機能する回路とすることができる。本実施の形態では、複数段の記憶回路を有する半導体記憶装置の構成について説明する。なお本実施の形態で説明する半導体記憶装置は、信号処理装置の記憶装置に用いることができる。
なお、ＣＰＵ、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等が、信号処理装置の範疇に含まれる。
図１（Ａ）にＮビットのレジスタとして機能する半導体記憶装置１０のブロック図の一例を示す。図１（Ａ）に示す本実施の形態の半導体記憶装置１０は、Ｎ段（Ｎは自然数）の記憶回路１００＿１乃至１００＿Ｎがカスケード接続され、順次入力したＮビットのデータ信号を出力データＱ１乃至ＱＮより出力する。なお１段目の記憶回路１００＿１には、入力端子ＤにデータＤが入力され、２段目以降の記憶回路１００＿２乃至１００＿Ｎには入力端子Ｄに前の段の出力信号ＯＵＴが入力される構成となる。
奇数段（（２ｍ―１）段：ｍは１以上の自然数）の記憶回路には、第１のゲート制御信号Ｇａ、第１の容量素子制御信号Ｃａが入力される。偶数段の記憶回路（２ｍ段：ｍは１以上の自然数）には、第２のゲート制御信号Ｇｂ、第２の容量素子制御信号Ｃｂが入力される。また記憶回路には、各段の記憶回路毎にイネーブル信号が入力される。例えば１段目の記憶回路であれば第１のイネーブル信号、２段目の記憶回路であれば第２のイネーブル信号、（２ｍ−１）段目の記憶回路であれば第（２ｍ−１）のイネーブル信号、２ｍ段目の記憶回路であれば第２ｍのイネーブル信号、Ｎ段目の記憶回路であれば第Ｎのイネーブル信号が入力される。
また各段の記憶回路には電源電圧を供給するための高電源電位ＶＤＤと低電源電位ＶＳＳ（ＧＮＤ）を供給する配線が接続されている。なお本実施の形態の構成では、データを保持しているタイミングで電源電圧の供給を停止しても、記憶回路の内部では取り込んだデータＤの保持が可能であり、再度電源電圧の供給が再開した場合に保持していたデータＤの出力をすることができる。この場合、高電源電位ＶＤＤが供給される配線の電位を低電源電位ＶＳＳに切り替える構成として電源電圧の供給の停止と再開を切り替える構成とすればよい。
なお本明細書における信号または電源電圧の供給の停止とは、信号または電源電圧を供給する配線に、信号または電源電圧の供給を行わないことをいう。また本明細書における信号または電源電圧の供給の再開とは、信号または電源電圧を供給する配線に、信号または電源電圧の供給を停止していた状態から再度供給を再開することをいう。また本明細書における信号の固定とは、例えば所定の周波数によって発振される交流信号を、高電源電位ＶＤＤまたは低電源電位ＶＳＳの固定電位の直流信号にすることをいう。
次いで具体的な回路構成について説明するため、図１（Ａ）の奇数段の記憶回路の一つである１段目の記憶回路１００＿１の回路構成を図１（Ｂ）に示す。図１（Ｂ）に示す１段目の記憶回路１００＿１は、第１のトランジスタ１１１＿１、第１の容量素子１１２＿１、第１のデータ電位保持出力回路１１３＿１、第１のデータ電位制御回路１１４＿１、第１のゲート選択信号生成回路１１５＿１を有する。
第１のトランジスタ１１１＿１のソース及びドレインの一方（第１端子）は、データＤを供給するデータ信号線に接続されている。第１のトランジスタ１１１＿１のソース及びドレインの他方（第２端子）は第１の容量素子１１２＿１の第１の電極及び出力信号ＯＵＴを出力する出力端子に接続されている。第１のトランジスタ１１１＿１のゲートは、第１のゲート選択信号生成回路１１５＿１の出力信号が出力される配線に接続される。第１のゲート選択信号生成回路１１５＿１には、第１のゲート制御信号Ｇａ及び第１のイネーブル信号ＥＮ＿１が入力される。なお、第１のトランジスタ１１１＿１、第１の容量素子１１２＿１の第１の電極、出力信号ＯＵＴを出力する出力端子が接続される配線は、第１のトランジスタ１１１＿１を介して供給されるデータを保持する配線であり、以下の説明では第１のデータ保持部Ｄ＿ＨＯＬＤ１ともいう。
第１のデータ保持部Ｄ＿ＨＯＬＤ１には、第１のデータ電位保持出力回路１１３＿１が接続される。第１のデータ電位保持出力回路１１３＿１はトランジスタで構成され、トランジスタのゲートに印加される信号に応じた信号の出力を行う回路である。第１のデータ電位保持出力回路１１３＿１としては、相補型のトランジスタで構成されるインバータ回路またはバッファ回路が相当する。信号の入出力は、トランジスタのゲート絶縁膜でなる絶縁物を間に介したチャネル形成領域により、電源電圧の電位の出力が制御されて行われるものとなる。
第１の容量素子１１２＿１の第２の電極には、第１のデータ電位制御回路１１４＿１が接続される。第１のデータ電位制御回路１１４＿１は、第１の容量素子制御信号Ｃａ及び第１のデータ電位保持出力回路１１３＿１の出力信号に応じて、第１の容量素子１１２＿１の第２の電極の電位を制御する回路である。第１のデータ電位制御回路１１４＿１で第１の容量素子１１２＿１の第２の電極の電位を制御することにより、第１のデータ保持部Ｄ＿ＨＯＬＤ１が電気的に浮遊状態（フローティング状態）であるとき、第１の容量素子１１２＿１による容量結合によって、電荷をリークさせることなく第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位の制御を行うことができる。
次いで、図１（Ａ）の偶数段の記憶回路の一つである２段目の記憶回路１００＿２の回路構成を図１（Ｃ）に示す。図１（Ｃ）に示す２段目の記憶回路１００＿２は、第２のトランジスタ１１１＿２、第２の容量素子１１２＿２、第２のデータ電位保持出力回路１１３＿２、第２のデータ電位制御回路１１４＿２、第２のゲート選択信号生成回路１１５＿２を有する。
第２のトランジスタ１１１＿２のソース及びドレインの一方（第１端子）は、１段目の記憶回路１００＿１の出力信号ＯＵＴが出力される出力端子、すなわち第１のデータ保持部Ｄ＿ＨＯＬＤ１に接続されている。第２のトランジスタ１１１＿２のソース及びドレインの他方（第２端子）は第２の容量素子１１２＿２の第１の電極及び出力信号ＯＵＴが出力される出力端子に接続されている。第２のトランジスタ１１１＿２のゲートは、第２のゲート選択信号生成回路１１５＿２の出力信号が出力される配線に接続される。第２のゲート選択信号生成回路１１５＿２には、第２のゲート制御信号Ｇｂ及び第２のイネーブル信号ＥＮ＿２が入力される。なお、第２のトランジスタ１１１＿２、第２の容量素子１１２＿２の第１の電極、出力信号ＯＵＴが出力される出力端子が接続される配線は、第２のトランジスタ１１１＿２を介して供給されるデータを保持する配線であり、以下の説明では第２のデータ保持部Ｄ＿ＨＯＬＤ２ともいう。
第２のデータ保持部Ｄ＿ＨＯＬＤ２には、第２のデータ電位保持出力回路１１３＿２が接続される。第２のデータ電位保持出力回路１１３＿２はトランジスタで構成され、トランジスタのゲートに印加される信号に応じた信号の出力を行う回路である。第２のデータ電位保持出力回路１１３＿２としては、相補型のトランジスタで構成されるインバータ回路またはバッファ回路が相当する。信号の入出力は、トランジスタのゲート絶縁膜でなる絶縁物を間に介したチャネル形成領域により、電源電圧の電位の出力が制御されて行われるものとなる。
第２の容量素子１１２＿２の第２の電極には、第２のデータ電位制御回路１１４＿２が接続される。第２のデータ電位制御回路１１４＿２は、第２の容量素子制御信号Ｃｂ及び第２のデータ電位保持出力回路１１３＿２の出力信号に応じて、第２の容量素子１１２＿２の第２の電極の電位を制御する回路である。第２のデータ電位制御回路１１４＿２で第２の容量素子１１２＿２の第２の電極の電位を制御することにより、第２のデータ保持部Ｄ＿ＨＯＬＤ２が電気的に浮遊状態（フローティング状態）であるとき、第２の容量素子１１２＿２による容量結合によって、電荷をリークさせることなく第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位の制御を行うことができる。
なお図２に示すように、３段目の記憶回路１００＿３、４段目の記憶回路１００＿４（図示せず）についても、図１（Ｂ）、図１（Ｃ）と同様に図示することができる。例えば図２に示す３段目の記憶回路１００＿３は、同じ奇数段の記憶回路である１段目の記憶回路１００＿１と同様にして、第３のトランジスタ１１１＿３、第３の容量素子１１２＿３、第３のデータ電位保持出力回路１１３＿３、第３のデータ電位制御回路１１４＿３、第３のゲート選択信号生成回路１１５＿３を有する構成となる。
本明細書において、３段目乃至Ｎ段目の記憶回路１００＿３乃至１００＿Ｎが有する各素子について、「第３の」乃至「第Ｎの」と付して説明を行っている。なお本発明の一態様においては奇数段の記憶回路と偶数段の記憶回路とで切り分けて説明することができる。この場合、奇数段の記憶回路として１段目の記憶回路における各素子を一例に挙げて説明する場合「第１の」と付して説明し、偶数段目の記憶回路として２段目の記憶回路における各素子を一例に挙げて説明する場合「第２の」と付して説明する。また奇数段の記憶回路の各素子であれば、（２ｍ―１）段の記憶回路の場合とし、各素子に「第１の」（または「第３の」）と付して説明することができる。また偶数段の記憶回路の各素子であれば、２ｍ段の記憶回路の場合とし、各素子に「第２の」（または「第４の」）と付して説明することができる。
なお第１のデータ保持部Ｄ＿ＨＯＬＤ１は、図２にも示すように、第１のトランジスタ１１１＿１、第２のトランジスタ１１１＿２、第１の容量素子１１２＿１及び第１のデータ電位保持出力回路１１３＿１の絶縁物に接続されており、該絶縁物を介した電荷のリークはほとんどない。第１のデータ保持部Ｄ＿ＨＯＬＤ１では、第１のトランジスタ１１１＿１または第２のトランジスタ１１１＿２を介してのみ電荷の入出力が行われる。そのため、第１のトランジスタ１１１＿１及び第２のトランジスタ１１１＿２の非導通状態におけるオフ電流を極力低減することで第１のデータ保持部Ｄ＿ＨＯＬＤ１での電位の保持が可能となる。
また第２のデータ保持部Ｄ＿ＨＯＬＤ２は、図２にも示すように、第２のトランジスタ１１１＿２、第３のトランジスタ１１１＿３、第２の容量素子１１２＿２及び第２のデータ電位保持出力回路１１３＿２に、接続されている。第２のデータ保持部Ｄ＿ＨＯＬＤ２は、第２の容量素子１１２＿２及び第２のデータ電位保持出力回路１１３＿２の絶縁物に接続されており、該絶縁物を介した電荷のリークはほとんどない。第２のデータ保持部Ｄ＿ＨＯＬＤ２では、第２のトランジスタ１１１＿２または第３のトランジスタ１１１＿３を介してのみ電荷の入出力が行われる。そのため、第２のトランジスタ１１１＿２及び第３のトランジスタ１１１＿３の非導通状態におけるオフ電流を極力低減することで第２のデータ保持部Ｄ＿ＨＯＬＤ２での電位の保持が可能となる。
なお第１のデータ保持部Ｄ＿ＨＯＬＤ１及び第２のデータ保持部Ｄ＿ＨＯＬＤ２と同様に、第３のデータ保持部Ｄ＿ＨＯＬＤ３でも接続される第３のトランジスタ１１１＿３のオフ電流を低減することにより電位の保持が可能となる。
本実施の形態では、複数段の記憶回路が有する第１のトランジスタ１１１＿１乃至第Ｎのトランジスタ１１１＿Ｎの非導通状態におけるオフ電流を極力低減するための構成として、酸化物半導体層にチャネルが形成されるトランジスタを用いる。なお図面において、図２に示すように、第１のトランジスタ１１１＿１乃至第４のトランジスタ１１１＿４は酸化物半導体層にチャネルが形成されるトランジスタであることを示すために、ＯＳの符号を付している。
酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｍｇ系酸化物半導体や、Ｉｎ−Ｇａ系酸化物半導体、一元系金属の酸化物であるＩｎ系酸化物半導体、Ｓｎ系酸化物半導体、Ｚｎ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
また、他の元素として、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。他にも酸化物半導体膜として特にＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、トランジスタの移動度が高くすることができる。またＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、トランジスタのしきい値電圧を安定して制御することが可能である。
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ系の材料を用いる場合、用いるターゲット中の金属元素の原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、更に好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
なお前述のＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、用いるターゲット中の金属元素の原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５などとすればよい。
これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
酸化物半導体は単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスより高い電界効果移動度が見込める多結晶であることが好ましい。また非単結晶の場合、アモルファスでも良い。また、アモルファス中に結晶性を有する部分を含む構造でもよい。なお、酸化物半導体は、アモルファスでも良いが、トランジスタにおける電界効果移動度の向上や信頼性を高めるためには酸化物半導体中に結晶成分を含む非アモルファスであることがより好ましい。
なお酸化物半導体は、表面が平坦であることが好ましい。表面が平坦である酸化物半導体膜を用いてトランジスタを作製した際、キャリアの界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式（１）にて定義される。
なお、式（１）において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる四角形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
酸化物半導体層内の水素を徹底的に排除することで高純度化された酸化物半導体層にチャネルが形成されるトランジスタは、そのオフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好ましくは１ｚＡ／μｍ以下にすることができる。よって、このオフ電流が、結晶性を有するシリコンを用いたトランジスタのオフ電流に比べて著しく低い。その結果、第１のトランジスタ１１１＿１乃至第３のトランジスタ１１１＿３が非導通状態である時、第１のデータ保持部Ｄ＿ＨＯＬＤ１及び第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位を長期間にわたり保持することができる。
なお本明細書で説明するオフ電流とは、トランジスタが非導通状態のときに、ソースとドレインの間に流れる電流をいう。ｎチャネル型のトランジスタ（例えば、閾値電圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加される電圧が負の電圧の場合に、ソースとドレインとの間を流れる電流のことをいう。
なお、上記において、酸化物半導体材料の代わりに酸化物半導体材料と同等のオフ電流特性が実現できる材料を用いても良い。例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用することができる。また、トランジスタの代わりにＭＥＭＳスイッチ等を用いて配線間の接続を切り離すことにより、第１のデータ保持部Ｄ＿ＨＯＬＤ１及び第２のデータ保持部Ｄ＿ＨＯＬＤ２の電荷の長期間の保持を実現する構成としてもよい。
次いで図３（Ａ）には、図１（Ｂ）における第１のデータ電位保持出力回路１１３＿１、第１のデータ電位制御回路１１４＿１及び第１のゲート選択信号生成回路１１５＿１を、具体的な回路の一例をとした回路図を示す。また図３（Ｂ）には、図１（Ｃ）における第２のデータ電位保持出力回路１１３＿２、第２のデータ電位制御回路１１４＿２及び第２のゲート選択信号生成回路１１５＿２を、具体的な回路の一例をとした回路図を示す。また図４は、図３（Ａ）及び図３（Ｂ）において示す１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２を併せて示したものである。
図３（Ａ）で、第１のデータ電位保持出力回路１１３＿１に含まれる回路は、第１のインバータ回路１２１＿１である。第１のインバータ回路１２１＿１により、第１のデータ保持部Ｄ＿ＨＯＬＤ１のデータ電位を変動させることなく、当該データの論理が反転した信号を出力することができる。なお第１のインバータ回路１２１＿１の出力信号を、以下の説明において「第１のデータ反転信号ＩＮＶ＿ＯＵＴ１」と呼ぶ。なお図４では、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１について図示している。なお第１のインバータ回路１２１＿１によって第１のデータ保持部Ｄ＿ＨＯＬＤ１のデータ電位の論理が反転した信号になるため、出力データＱ１として出力する信号は出力データ用インバータ回路１２３＿１を介して出力する構成とすればよい。
また図３（Ａ）で、第１のデータ電位制御回路１１４＿１に含まれる回路は、第１の否定論理和回路（以下、第１のＮＯＲ回路１２２＿１という）である。第１のＮＯＲ回路１２２＿１は、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１と第１の容量素子制御信号Ｃａの否定論理和による論理の信号を第１の容量素子１１２＿１の第２の電極に出力する。なお第１のデータ保持部Ｄ＿ＨＯＬＤ１が電気的に浮遊状態のとき、第１の容量素子１１２＿１の第２の電極の電位を変化させることで、第１のトランジスタ１１１＿１及び第２のトランジスタ１１１＿２を導通状態とすることなく、第１のデータ保持部Ｄ＿ＨＯＬＤ１のデータ電位を変動させることができる。なお第１のＮＯＲ回路１２２＿１の出力信号を、以下の説明において「第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１」と呼ぶ。なお図４では、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１について図示している。
また図３（Ａ）で、第１のゲート選択信号生成回路１１５＿１に含まれる回路は、否定論理和回路（以下、第１のゲート選択ＮＯＲ回路１２４＿１という）である。第１のゲート選択ＮＯＲ回路１２４＿１は、第１のゲート制御信号Ｇａと第１のイネーブル信号ＥＮ＿１の否定論理和による論理の信号を第１のトランジスタ１１１＿１のゲートに出力する。第１のゲート選択ＮＯＲ回路１２４＿１の出力信号の電位に応じて、第１のトランジスタ１１１＿１の導通状態または非導通状態が制御される。なお第１のゲート選択ＮＯＲ回路１２４＿１の出力信号を、以下の説明において「第１のゲート選択信号Ｇａｔｅ＿１」と呼ぶ。なお図４では、第１のゲート選択信号Ｇａｔｅ＿１について図示している。
次いで図３（Ｂ）で、第２のデータ電位保持出力回路１１３＿２に含まれる回路は、第２のインバータ回路１２１＿２である。第２のインバータ回路１２１＿２により、第２のデータ保持部Ｄ＿ＨＯＬＤ２のデータ電位を変動させることなく、当該データの論理が反転した信号を出力することができる。なお第２のインバータ回路１２１＿２の出力信号を、以下の説明において「第２のデータ反転信号ＩＮＶ＿ＯＵＴ２」と呼ぶ。なお図４では、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２について図示している。なお第２のインバータ回路１２１＿２によって第２のデータ保持部Ｄ＿ＨＯＬＤ２のデータ電位の論理が反転した信号になるため、出力データＱ２として出力する信号は出力データ用インバータ回路１２３＿２を介して出力する構成とすればよい。
また図３（Ｂ）で、第２のデータ電位制御回路１１４＿２に含まれる回路は、第２の否定論理和回路（以下、第２のＮＯＲ回路１２２＿２という）である。第２のＮＯＲ回路１２２＿２は、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２と第２の容量素子制御信号Ｃｂの否定論理和による論理の信号を第２の容量素子１１２＿２の第２の電極に出力する。なお第２のデータ保持部Ｄ＿ＨＯＬＤ２が電気的に浮遊状態のとき、第２の容量素子１１２＿２の第２の電極の電位を変化させることで、第２のトランジスタ１１１＿２及び第３のトランジスタ１１１＿３を導通状態とすることなく、第２のデータ保持部Ｄ＿ＨＯＬＤ２のデータ電位を変動させることができる。なお第２のＮＯＲ回路１２２＿２の出力信号を、以下の説明において「第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２」と呼ぶ。なお図４では、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２について図示している。
また図３（Ｂ）で、第２のゲート選択信号生成回路１１５＿２に含まれる回路は、否定論理和回路（以下、第２のゲート選択ＮＯＲ回路１２４＿２という）である。第２のゲート選択ＮＯＲ回路１２４＿２は、第２のゲート制御信号Ｇｂと第２のイネーブル信号ＥＮ＿２の否定論理和による論理の信号を第２のトランジスタ１１１＿２のゲートに出力する。第２のゲート選択ＮＯＲ回路１２４＿２の出力信号の電位に応じて、第２のトランジスタ１１１＿２の導通状態または非導通状態が制御される。なお第２のゲート選択ＮＯＲ回路１２４＿２の出力信号を、以下の説明において「第２のゲート選択信号Ｇａｔｅ＿２」と呼ぶ。なお図４では、第２のゲート選択信号Ｇａｔｅ＿２について図示している。
図３（Ａ）、（Ｂ）に示す第１のインバータ回路１２１＿１、第２のインバータ回路１２１＿２、出力データ用インバータ回路１２３＿１及び出力データ用インバータ回路１２３＿２は、例えば、ｐチャネル型トランジスタとｎチャネル型トランジスタとを組み合わせた回路構成を用いればよい。
図３（Ａ）、（Ｂ）に示す第１のＮＯＲ回路１２２＿１及び第２のＮＯＲ回路１２２＿２、第１のゲート選択ＮＯＲ回路１２４＿１及び第２のゲート選択ＮＯＲ回路１２４＿２は、例えば、ｐチャネル型トランジスタとｎチャネル型トランジスタとを組み合わせた回路構成を用いればよい。
なお図３（Ａ）、（Ｂ）に示す第１のインバータ回路１２１＿１、第２のインバータ回路１２１＿２、出力データ用インバータ回路１２３＿１、出力データ用インバータ回路１２３＿２、第１のＮＯＲ回路１２２＿１及び第２のＮＯＲ回路１２２＿２、第１のゲート選択ＮＯＲ回路１２４＿１及び第２のゲート選択ＮＯＲ回路１２４＿２を構成するトランジスタは、酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。
次いで半導体記憶装置がＮビットのデータ信号を保持し、出力する際の動作について説明する。図５には図４に示す１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２にＨ信号（データ’１’）のデータ信号が入力されて、当該データ信号を保持する際のタイミングチャート図を示し、当該タイミングチャート図を参照して半導体記憶装置の動作を説明する。図５のタイミングチャート図において、Ｄ、Ｇａ、Ｇｂ、Ｃａ、Ｃｂ、ＥＮ＿１、ＥＮ＿２、ＥＮ＿３、Ｄ＿ＨＯＬＤ１、ＩＮＶ＿ＯＵＴ１、ＮＯＲ＿ＯＵＴ１、Ｄ＿ＨＯＬＤ２、ＩＮＶ＿ＯＵＴ２、ＮＯＲ＿ＯＵＴ２、Ｑ１及びＱ２は、図４で説明した入出力信号、各端子及び各配線の電位に対応する。また図５に示すタイミングチャート図では、１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２が取り得る複数の状態について説明するため、図６乃至図８を用いて期間ｔ１乃至期間ｔ６の複数の期間を示している。
なお、以下に示す図５の動作の説明では、各トランジスタの導電型及び論理回路を、図４に示した構成として説明する。なお以下に示す動作の説明はこれに限定されず、各トランジスタの導通状態が同じ動作となれば、適宜各トランジスタの導電性、論理回路の組み合わせ及び各制御信号の電位を設定することができる。また各信号は、Ｈ信号（高電源電位ＶＤＤ）及びＬ信号（低電源電位ＶＳＳ）で表すことができる。また以下の説明において、容量結合により上昇する第１のデータ保持部Ｄ＿ＨＯＬＤ１及び第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位を、「Ｈ’電位」（２ＶＤＤともいう）と表して説明することとする。なお図５乃至図８の説明において、第１のデータ保持部Ｄ＿ＨＯＬＤ１及び第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位は、初期状態としてＬ信号であるとする。
なお、タイミングチャート図の説明では、各信号をＨ信号及びＬ信号で説明しているが、Ｈ信号及びＬ信号の電位は各信号で異なる構成としてもよい。例えば第１のゲート制御信号Ｇａ及び第２のゲート制御信号Ｇｂ、及び第１のイネーブル信号ＥＮ＿１乃至第Ｎのイネーブル信号ＥＮ＿ＮのＨ信号、並びに第１のゲート選択ＮＯＲ回路１２４＿１乃至第Ｎのゲート選択ＮＯＲ回路１２４＿Ｎの出力信号の電位は、データ信号ＤのＨ信号の電位より大きくしておくことで、第１のトランジスタ１１１＿１乃至第Ｎのトランジスタ１１１＿Ｎでのしきい値電圧分の電位の低下を抑制することができる。
図５の期間ｔ１の動作について説明する。期間ｔ１は、データ信号線からＨ信号のデータを第１のデータ保持部Ｄ＿ＨＯＬＤ１に取り込む期間である。
期間ｔ１での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図６（Ａ）に示す。なお図６乃至図８の説明において、導通状態を表すトランジスタには「ＯＮ」、非導通状態を表すトランジスタには「ＯＦＦ」を付している。また図６乃至図８の説明において、入出力信号及び各配線の電位についてＨ信号に対応する「Ｈ」、Ｌ信号に対応する「Ｌ」を併せて付している。
期間ｔ１では、第１のゲート制御信号ＧａをＬ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＨ信号にし、第１のトランジスタ１１１＿１を導通状態にする。そしてデータ信号線からＨ信号を第１のデータ保持部Ｄ＿ＨＯＬＤ１に取り込む。また第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号にし、第２のトランジスタ１１１＿２を非導通状態にする。そして第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位はＬ信号のままとする。また第１のゲート制御信号ＧａをＬ信号、第３のイネーブル信号ＥＮ＿３をＬ信号にすることで第３のゲート選択信号Ｇａｔｅ＿３をＨ信号にし、第３のトランジスタ１１１＿３を導通状態にする。
期間ｔ１で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＨ信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＬ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｈ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＬ信号のとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＨ信号となる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｌ信号となる。
期間ｔ１では、第１の容量素子制御信号ＣａをＨ信号とし、第１のＮＯＲ回路１２２＿１には、Ｈ信号とＬ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１はＬ信号となる。また期間ｔ１では、第２の容量素子制御信号ＣｂをＬ信号とし、第２のＮＯＲ回路１２２＿２には、Ｌ信号とＨ信号が入力される。その結果、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２はＬ信号となる。
次いで図５の期間ｔ２の動作について説明する。期間ｔ２は、Ｈ信号のデータを第１のデータ保持部Ｄ＿ＨＯＬＤ１で保持する期間である。
期間ｔ２での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態を図６（Ｂ）に示す。
期間ｔ２では、第１のゲート制御信号ＧａをＨ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＬ信号にし、第１のトランジスタ１１１＿１を非導通状態にする。そして第１のデータ保持部Ｄ＿ＨＯＬＤ１及びデータ信号線の電位はＨ信号のままとする。また第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号にし、第２のトランジスタ１１１＿２を非導通状態にする。そして第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位はＬ信号のままとする。また第１のゲート制御信号ＧａをＨ信号、第３のイネーブル信号ＥＮ＿３をＬ信号にすることで第３のゲート選択信号Ｇａｔｅ＿３をＬ信号にし、第３のトランジスタ１１１＿３を非導通状態にする。
期間ｔ２で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＨ信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＬ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｈ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＬ信号のとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＨ信号となる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｌ信号となる。
期間ｔ２では、第１の容量素子制御信号ＣａをＨ信号とし、第１のＮＯＲ回路１２２＿１には、Ｈ信号とＬ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１はＬ信号となる。また期間ｔ２では、第２の容量素子制御信号ＣｂをＬ信号からＨ信号に切り替え、第２のＮＯＲ回路１２２＿２には、Ｌ信号とＨ信号、またはＨ信号とＨ信号が入力される。その結果、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２はＬ信号となる。
次いで図５の期間ｔ３の動作について説明する。期間ｔ３は、第１のデータ保持部Ｄ＿ＨＯＬＤ１のＨ信号を第２のデータ保持部Ｄ＿ＨＯＬＤ２に取り込む期間である。
期間ｔ３での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図７（Ａ）に示す。
期間ｔ３では、まず第１のゲート制御信号ＧａをＨ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＬ信号にし、且つ第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号、にすることで第１のトランジスタ１１１＿１及び第２のトランジスタ１１１＿２を非導通状態にし、第１のデータ保持部Ｄ＿ＨＯＬＤ１を電気的に浮遊状態にする。このとき、第１の容量素子１１２＿１を介した容量結合により第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位はＨ’信号に上昇する。次いで期間ｔ３では、第２のゲート制御信号ＧｂをＨ信号からＬ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号からＨ信号にすることで第２のトランジスタ１１１＿２を非導通状態から導通状態にする。このとき、第１のデータ保持部Ｄ＿ＨＯＬＤ１の電荷が第２のデータ保持部Ｄ＿ＨＯＬＤ２へ移動して、第１のデータ保持部Ｄ＿ＨＯＬＤ１ではＨ’信号からＨ信号になり、第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位ではＬ信号からＨ信号になる。
また期間ｔ３では、第１のゲート制御信号ＧａをＨ信号、第３のイネーブル信号ＥＮ＿３をＬ信号とすることで第３のゲート選択信号Ｇａｔｅ＿３をＬ信号にし、第３のトランジスタ１１１＿３を非導通状態にする。
期間ｔ３で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＨ信号またはＨ’信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＬ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｈ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＬ信号からＨ信号に切り替わるとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＨ信号からＬ信号に切り替わる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｌ信号からＨ信号に切り替わる。
期間ｔ３では、第１の容量素子制御信号ＣａをＬ信号とし、第１のＮＯＲ回路１２２＿１には、共にＬ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１はＬ信号からＨ信号に切り替わる。そのため上述したように、電気的に浮遊状態の第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位が、第１の容量素子１１２＿１を介した容量結合により、Ｈ’信号に上昇する。また期間ｔ３では、第２の容量素子制御信号ＣｂをＨ信号とし、第２のＮＯＲ回路１２２＿２には、Ｌ信号とＨ信号、またはＨ信号とＨ信号が入力される。その結果、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２はＬ信号となる。
次いで図５の期間ｔ４の動作について説明する。期間ｔ４は、Ｈ信号のデータを第２のデータ保持部Ｄ＿ＨＯＬＤ２で保持する期間である。
期間ｔ４での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態を図７（Ｂ）に示す。
期間ｔ４では、第１のゲート制御信号ＧａをＨ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＬ信号にし、第１のトランジスタ１１１＿１を非導通状態にする。そして第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位はＨ信号のままとする。また第２のゲート制御信号ＧｂをＬ信号からＨ信号に切り替え、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＨ信号からＬ信号に切り替え、第２のトランジスタ１１１＿２を導通状態から非導通状態にする。そして第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位はＨ信号のままとする。また第１のゲート制御信号ＧａをＨ信号、第３のイネーブル信号ＥＮ＿３をＬ信号にすることで第３のゲート選択信号Ｇａｔｅ＿３をＬ信号にし、第３のトランジスタ１１１＿３を非導通状態にする。
期間ｔ４で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＨ信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＬ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｈ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＨ信号のとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＬ信号となる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｈ信号となる。
期間ｔ４では、第１の容量素子制御信号ＣａをＬ信号とし、第１のＮＯＲ回路１２２＿１には、共にＬ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１はＨ信号となる。また期間ｔ４では、第２の容量素子制御信号ＣｂをＨ信号とし、第２のＮＯＲ回路１２２＿２には、Ｈ信号とＬ信号が入力される。その結果、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２はＬ信号となる。
次いで図５の期間ｔ５の動作について説明する。期間ｔ５は、第１のデータ保持部Ｄ＿ＨＯＬＤ１のＨ信号のデータを第１の容量素子１１２＿１を介した容量結合を利用してＬ信号に下降させる期間である。
期間ｔ５での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態を図８（Ａ）に示す。
期間ｔ５では、第１のゲート制御信号ＧａをＨ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＬ信号にし、且つ第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号にし、第１のトランジスタ１１１＿１及び第２のトランジスタ１１１＿２を非導通状態にし、第１のデータ保持部Ｄ＿ＨＯＬＤ１を電気的に浮遊状態にする。このとき、第１の容量素子１１２＿１を介した容量結合により第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位はＬ信号に下降する。
また期間ｔ５では、第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号にし、且つ第１のゲート制御信号ＧａをＨ信号、第３のイネーブル信号ＥＮ＿３をＬ信号にすることで第３のゲート選択信号Ｇａｔｅ＿３をＬ信号にし、第２のトランジスタ１１１＿２及び第３のトランジスタ１１１＿３を非導通状態にし、第２のデータ保持部Ｄ＿ＨＯＬＤ２を電気的に浮遊状態にする。このとき、第２の容量素子１１２＿２を介した容量結合により第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位はＨ’信号に上昇する。
期間ｔ５で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＬ信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＨ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｌ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＨ信号からＨ’信号に切り替わるとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＬ信号になる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｈ信号となる。
期間ｔ５では、第１の容量素子制御信号ＣａをＨ信号とし、第１のＮＯＲ回路１２２＿１には、共にＨ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１は期間ｔ４でのＨ信号からＬ信号に切り替わる。そのため上述したように、電気的に浮遊状態の第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位が、第１の容量素子１１２＿１を介した容量結合により、Ｌ信号に下降する。また期間ｔ５では第２の容量素子制御信号ＣｂをＨ信号からＬ信号に切り替える。その結果、第２のＮＯＲ回路１２２＿２ではＬ信号とＨ信号が入力される状態から、共にＬ信号が入力される状態に切り替わる。そのため上述したように、電気的に浮遊状態の第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位が、第２の容量素子１１２＿２を介した容量結合により、Ｈ’信号に上昇する。
次いで図５の期間ｔ６の動作について説明する。期間ｔ６は、第２のデータ保持部Ｄ＿ＨＯＬＤ２のＨ信号を出力信号ＯＵＴより出力させる期間である。
期間ｔ６での１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２のトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図８（Ｂ）に示す。
期間ｔ６では、第１のゲート制御信号ＧａをＬ信号、第１のイネーブル信号ＥＮ＿１をＬ信号にすることで第１のゲート選択信号Ｇａｔｅ＿１をＨ信号、とすることで第１のトランジスタ１１１＿１を導通状態にする。そしてデータ信号線からＬ信号を第１のデータ保持部Ｄ＿ＨＯＬＤ１に取り込む。また第２のゲート制御信号ＧｂをＨ信号、第２のイネーブル信号ＥＮ＿２をＬ信号にすることで第２のゲート選択信号Ｇａｔｅ＿２をＬ信号、とすることで第２のトランジスタ１１１＿２を非導通状態にする。また第１のゲート制御信号ＧａをＬ信号、第３のイネーブル信号ＥＮ＿３をＬ信号にすることで第３のゲート選択信号Ｇａｔｅ＿３をＨ信号、とすることで第３のトランジスタ１１１＿３を導通状態にする。なお期間ｔ５からｔ６に切り替わる際、第２のデータ保持部Ｄ＿ＨＯＬＤ２の電荷が第３のトランジスタ１１１＿３側に移動して、第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位はＨ’信号からＨ信号になる。
期間ｔ６で、第１のデータ保持部Ｄ＿ＨＯＬＤ１がＬ信号のとき、第１のデータ反転信号ＩＮＶ＿ＯＵＴ１はＨ信号となる。そして出力データ用インバータ回路１２３＿１から出力される出力データＱ１は、Ｌ信号となる。また第２のデータ保持部Ｄ＿ＨＯＬＤ２がＨ’信号からＨ信号に切り替わるとき、第２のデータ反転信号ＩＮＶ＿ＯＵＴ２はＬ信号になる。そして出力データ用インバータ回路１２３＿２から出力される出力データＱ２は、Ｈ信号となる。
期間ｔ６では、第１の容量素子制御信号ＣａをＨ信号とし、第１のＮＯＲ回路１２２＿１には、共にＨ信号が入力される。その結果、第１のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ１はＬ信号になる。また期間ｔ６では第２の容量素子制御信号ＣｂをＬ信号にする。その結果、第２のＮＯＲ回路１２２＿２では共にＬ信号が入力される状態となる。その結果、第２のＮＯＲ出力信号ＮＯＲ＿ＯＵＴ２はＨ信号になる。
以上が、１段目の記憶回路１００＿１及び２段目の記憶回路１００＿２がデータ信号を保持し、出力する際の動作の説明である。
本発明の一態様は、不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成することができる。そして半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータ信号を保持する構成とすることができる。その結果、データ保持部に保持される電位は、電荷をリークすることなく配線に保持した電位の制御が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路、で制御することができ、データ信号の保持及び出力を可能とすることができる。
なお図４に示した記憶回路１００＿１及び記憶回路１００＿２は、図５とは異なる動作とすることも可能である。例えば図９に示すタイミングチャート図のようにして動作させることも可能である。図９に示すように、第１のゲート制御信号Ｇａ、第２のゲート制御信号Ｇｂ、第１の容量素子制御信号Ｃａ及び第２の容量素子制御信号Ｃｂのトグル動作を図５と異なるようにしても、データ信号の保持及び出力をすることができる。
次いで本実施の形態における半導体記憶装置を動作させる際に、電源電圧の供給の停止及び再開を行う際の動作について図１０乃至図１３を用いて説明する。具体的には図１（Ａ）でのＮ段の記憶回路を有する半導体記憶装置を、図１０に示すような４段のカスケード接続とした記憶回路１００＿１乃至１００＿４による構成として説明する。なお図１０では、４段目の記憶回路１００＿４の出力端子にデータ信号を保持するための酸化物半導体層にチャネルが形成されるトランジスタ４００を設ける構成について示しているが、もう一段、すなわち５段目となる記憶回路を設ける構成としてもよい。なお図１０に示す構成では、高電源電位ＶＤＤを供給するための配線に、高電源電位ＶＤＤ及び低電源電位ＶＳＳに接続されたインバータ回路４０１を設け、各記憶回路１００＿１乃至１００＿４には、インバータ回路４０１を介して、高電源電位ＶＤＤと低電源電位ＶＳＳとを選択信号ＳｉｇＡにより切り替えて印加する構成とすればよい。
次いで図１０で示した４段のカスケード接続とした記憶回路１００＿１乃至１００＿４を有する半導体記憶装置に、４ビットのデータを保持させる場合の動作について図１２のタイミングチャート図を用いて説明する。そして図１０で示した４段のカスケード接続とした記憶回路１００＿１乃至１００＿４を有する半導体記憶装置の電源電圧の供給の停止及び再開を行う際の動作について図１３のタイミングチャート図を用いて説明する。
また電源電圧の供給の停止及び再開を行う際の動作について説明する図１２及び図１３のタイミングチャート図では、記憶回路１００＿１における第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位を図１１に示すようにＤ＿ＨＯＬＤ１として示す。また記憶回路１００＿２における第２のデータ保持部Ｄ＿ＨＯＬＤ２の電位を図１１に示すようにＤ＿ＨＯＬＤ２として示す。また記憶回路１００＿３における第３のデータ保持部Ｄ＿ＨＯＬＤ３の電位を図１１に示すようにＤ＿ＨＯＬＤ３として示す。また記憶回路１００＿４における第４のデータ保持部Ｄ＿ＨＯＬＤ４の電位を図１１に示すようにＤ＿ＨＯＬＤ４として示す。なお図１１では図１０で示したトランジスタ４００のゲートにＮＯＲ回路を設け、トランジスタ４００を制御する構成について示している。
なお図１２及び図１３で示すタイミングチャート図において、４ビットのレジスタに記憶させるデータとして「１，１，０，１」のデータ信号を用いる。本実施の形態における説明では、１ビット目となるデータ’１’に相当するＨ信号は、記憶回路１００＿１における第１のデータ保持部Ｄ＿ＨＯＬＤ１に保持する。また、２ビット目となるデータ’１’に相当するＨ信号は、記憶回路１００＿２における第２のデータ保持部Ｄ＿ＨＯＬＤ２に保持する。また、３ビット目となるデータ’０’に相当するＬ信号は、記憶回路１００＿３における第３のデータ保持部Ｄ＿ＨＯＬＤ３に保持する。また、４ビット目となるデータ’１’に相当するＨ信号は、記憶回路１００＿４における第４のデータ保持部Ｄ＿ＨＯＬＤ４に保持する。
図１２に示すタイミングチャート図では、４段の記憶回路で構成される４ビットのレジスタに、図５乃至図８で説明した動作を繰り返して入力されるデータ「１，１，０，１」の保持を行う。データが保持されたデータ保持部については、新たにデータ信号が入力されないようにデータ信号入力後の記憶回路を連結するトランジスタに入力するイネーブル信号をＨ信号に切り替えることで、トランジスタの導通状態を制御する。
例えば、第５のイネーブル信号ＥＮ＿５は、トランジスタ４００を非導通状態とし、第４のデータ保持部Ｄ＿ＨＯＬＤ４でデータ信号の電位を保持するためにＨ信号としておく。第５のイネーブル信号ＥＮ＿５をＨ信号とする期間は、トランジスタ４００を非導通状態とすることができる。
また、第４のイネーブル信号ＥＮ＿４は、４ビット目となるデータ’１’に相当するＨ信号が第４のデータ保持部Ｄ＿ＨＯＬＤ４に保持された後に、Ｈ信号とする。そして第４のトランジスタ１１１＿４を非導通状態としておく。その結果電源電圧の供給に有無によらず、第４のデータ保持部Ｄ＿ＨＯＬＤ４においてデータ信号の保持をすることができる。
また、第３のイネーブル信号ＥＮ＿３は、３ビット目となるデータ’０’に相当するＬ信号が第３のデータ保持部Ｄ＿ＨＯＬＤ３に保持された後に、Ｈ信号とする。そして第３のトランジスタ１１１＿３を非導通状態としておく。その結果電源電圧の供給に有無によらず、第３のデータ保持部Ｄ＿ＨＯＬＤ３においてデータ信号の保持をすることができる。
また、第２のイネーブル信号ＥＮ＿２は、２ビット目となるデータ’１’に相当するＨ信号が第２のデータ保持部Ｄ＿ＨＯＬＤ２に保持された後に、Ｈ信号とする。そして第２のトランジスタ１１１＿２を非導通状態としておく。その結果電源電圧の供給に有無によらず、第２のデータ保持部Ｄ＿ＨＯＬＤ２においてデータ信号の保持をすることができる。
また、第１のイネーブル信号ＥＮ＿１は、１ビット目となるデータ’１’に相当するＨ信号が第１のデータ保持部Ｄ＿ＨＯＬＤ１に保持された後に、Ｈ信号とする。そして第１のトランジスタ１１１＿１を非導通状態としておく。その結果電源電圧の供給に有無によらず、第１のデータ保持部Ｄ＿ＨＯＬＤ１においてデータ信号の保持をすることができる。
なおデータ信号は、データ信号線より４ビット目のＨ信号、３ビット目のＬ信号、２ビット目のＨ信号、１ビット目のＨ信号の順に、第１のゲート制御信号ＧａがＬ信号になるタイミングに同期して入力する構成としている例を示している。
以上が、４段の記憶回路で構成される４ビットのレジスタにデータを保持させる動作の説明である。なお図１２に示すように電源電圧の供給の停止及び再開がない、データ信号の保持に係る期間を通常動作期間Ｔ＿ＯＮという。
次いで電源電圧の供給を停止する際の動作及び電源電圧の供給停止時の動作について図１３のタイミングチャート図を用いて説明する。図１３では電源電圧が供給される通常動作期間をＴ＿ＯＮとし、電源電圧の供給を停止する期間をＴ＿ＯＦＦとし、電源電圧の供給を再開して再度通常動作期間Ｔ＿ＯＮとなるまでの期間をＴ＿ｓｅｔとに分けて説明する。
図１３に示す期間Ｔ＿ＯＮについては、図１２で説明した動作と同様であり、ここでは説明を省略する。
次いで図１３に示す期間Ｔ＿ＯＦＦでの動作について説明する。
期間Ｔ＿ＯＦＦでは、まず第１のゲート制御信号Ｇａ、第２のゲート制御信号ＧｂをＨ信号に固定する。すると、各段の記憶回路におけるゲート選択信号生成回路の出力信号がＬ信号となり、各段の記憶回路における第１のトランジスタ１１１＿１乃至第４のトランジスタ１１１＿４が一斉に非導通状態となり、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第４のデータ保持部Ｄ＿ＨＯＬＤ４の電位は保持される。また第１のゲート制御信号Ｇａ、第２のゲート制御信号ＧｂのＨ信号への固定とともに、第１の容量素子制御信号Ｃａ、第２の容量素子制御信号ＣｂをＨ信号に固定する。すると、各段の記憶回路における第１のデータ電位制御回路１１４＿１乃至第４のデータ電位制御回路１１４＿４の出力信号が一斉にＬ信号に固定され、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第４のデータ保持部Ｄ＿ＨＯＬＤ４の電位が固定される。次いで、電源電圧の供給を停止するため、高電源電位ＶＤＤを供給するための配線の電位を低電源電位ＶＳＳにする。そして第１の容量素子制御信号Ｃａ及び第２の容量素子制御信号Ｃｂを不定状態にする。また出力データＱ１乃至Ｑ４が不定状態となる。
以上の動作により期間Ｔ＿ＯＦＦでの電源電圧の供給の停止を誤動作なく行うことができる。なお電源電圧の供給を停止している期間中、第１のゲート制御信号Ｇａ、第２のゲート制御信号ＧｂをＨ信号に固定し続けておくことが好ましい。
なお図１３での説明において、ハッチングを付した’Ｘ’の期間は、Ｈ信号またはＬ信号の電源電圧に基づく信号の供給は行わない不定状態の期間である。
次いで図１３に示す期間Ｔ＿ＳＥＴでの動作について説明する。
期間Ｔ＿ＳＥＴでは、まず第１の容量素子制御信号Ｃａ及び第２の容量素子制御信号ＣｂをＨ信号に固定する。すると、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第４のデータ保持部Ｄ＿ＨＯＬＤ４の電位はＨ信号またはＬ信号に保持される。次いで、高電源電位ＶＤＤの供給を再開するため、高電源電位を供給する配線の電位を高電源電位ＶＤＤにする。そして第１のゲート制御信号Ｇａ、第２のゲート制御信号Ｇｂ、第１の容量素子制御信号Ｃａ及び第２の容量素子制御信号Ｃｂのトグル動作を開始し、図１２で説明した動作と同様の動作の期間Ｔ＿ＯＮに戻る。
以上が、複数段の記憶回路を有する半導体記憶装置が電源電圧の供給の停止及び再開を行う際の動作の説明である。本発明の一態様は、電源電圧の供給を停止してもデータ信号の保持をすることができるため、電源電圧の供給が再開した際、電源電圧の供給の停止前のデータ信号の保持の動作を継続して行うことができる。
以上説明したように、本発明の一態様は、不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成することができる。そして半導体記憶装置を構成する複数段の記憶回路には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータ信号を保持する構成としている。その結果、データ保持部に保持される電位は、電荷をリークすることなく配線に保持した電位の制御が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路、で制御することができ、パルス信号の出力を可能とすることができる。加えて本発明の一態様は、電源電圧の供給を停止してもデータ信号の保持をすることができるため、電源電圧の供給が再開した際、電源電圧の供給の停止前のデータ信号の保持の動作を継続して行うことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、上記実施の形態１で説明した半導体記憶装置における記憶回路の変形例について説明する。
記憶回路の変形例として、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第Ｎのデータ保持部Ｄ＿ＨＯＬＤＮの電位を初期化するためのリセット回路を設ける構成が挙げられる。具体的な回路構成について図１４（Ａ）に示す。図１４（Ａ）は、図１（Ａ）で説明した回路図における記憶回路１００＿１乃至１００＿Ｎにリセット信号ＲＥＳを供給する配線からリセット信号が供給される記憶回路１３０＿１乃至１３０＿Ｎを図示したものである。
具体的な記憶回路１３０＿１の回路構成の一例について図１４（Ｂ）に示す。図１４（Ｂ）に示す回路図は、図３（Ａ）で示した回路構成に加えて、リセットトランジスタ１２５＿１を有する構成である。
リセットトランジスタ１２５＿１の第１端子は、第１のデータ保持部Ｄ＿ＨＯＬＤ１に接続されている。リセットトランジスタ１２５＿１の第２端子は、低電源電位ＶＳＳが供給される配線に接続されている。リセットトランジスタ１２５＿１のゲートは、リセット信号ＲＥＳを供給する配線に接続される。なおリセットトランジスタ１２５＿１は各段の記憶回路に設けられ、第１のリセットトランジスタ１２５＿１乃至第Ｎのリセットトランジスタ１２５＿Ｎということもできる。
なお第１のリセットトランジスタ１２５＿１乃至第Ｎのリセットトランジスタ１２５＿Ｎの非導通状態におけるオフ電流を極力低減するための構成として、記憶回路１３０＿１が有する第１のトランジスタ１１１＿１と同様に、酸化物半導体層にチャネルが形成されるトランジスタを用いる。なお図面において、リセットトランジスタ１２５＿１は酸化物半導体層にチャネルが形成されるトランジスタであることを示すために、ＯＳの符号を付している。
なおリセット信号ＲＥＳは、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第Ｎのデータ保持部Ｄ＿ＨＯＬＤＮの電位をＬ信号とする初期化の動作時以外、非導通状態として動作させる。第１のリセットトランジスタ１２５＿１乃至第Ｎのリセットトランジスタ１２５＿Ｎは、酸化物半導体層にチャネルが形成されるトランジスタとすることで、第１のデータ保持部Ｄ＿ＨＯＬＤ１乃至第Ｎのデータ保持部Ｄ＿ＨＯＬＤＮからの電荷のリークをなくすことができる。
また記憶回路の別の変形例として、１段目の記憶回路に設ける第１のゲート選択信号生成回路としてインバータ回路を設ける構成について図１５に示す。第１のゲート制御信号Ｇａが入力されるインバータ回路１３５を用いても、上記実施の形態１と同じ動作を行うことが可能である。インバータ回路１３５とする構成とすることでＮＯＲ回路を設ける構成に比べ回路に用いるトランジスタ数を低減することができる。
また記憶回路の別の変形例として、第１のトランジスタのゲート、第２のトランジスタのゲート及び第３のトランジスタのゲートに論理回路を設け、図４で示した回路構成と同様の動作を行う回路構成について示す。
具体的な記憶回路１４０＿１乃至記憶回路１４０＿Ｎの回路構成について図１６（Ａ）に示す。図１６（Ａ）では第２のトランジスタ１１１＿２乃至第Ｎのトランジスタ１１１＿Ｎのゲートに接続されたゲート選択信号生成回路であるＮＯＲ回路に、第１のゲート制御信号Ｇａまたは第２のゲート制御信号Ｇｂ、各段に応じたイネーブル信号に加えて、各段の記憶回路が有するデータ電位保持出力回路の出力信号が入力される構成としている。また図１６（Ａ）では、奇数段の記憶回路において第１の容量素子制御信号Ｃａを第１の容量素子１１２＿１の第２の電極に接続し、偶数段の記憶回路において第２の容量素子制御信号Ｃｂを第２の容量素子１１２＿２の第２の電極に接続する構成としている。
図１６（Ａ）の構成において、データＤ、第１のゲート制御信号Ｇａ、第２のゲート制御信号Ｇｂ、第１の容量素子制御信号Ｃａ及び第２の容量素子制御信号Ｃｂを図５と同じトグル動作で動作させることで、図５で説明した動作と同様の出力データＱを得ることができる。なお図１６（Ｂ）に示すように、各段の記憶回路が有するデータ電位保持出力回路とゲート選択信号生成回路との間に、レベルシフタ回路１４３＿１乃至１４３＿Ｎを各段の記憶回路毎に設ける構成としてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１で示した半導体記憶装置を用いた信号処理装置の構成について説明する。
図１７に、本発明の一態様に係る信号処理装置の一例を示す。信号処理装置は、一または複数の演算装置と、一または複数の半導体記憶装置とを少なくとも有する。具体的に、図１７に示す信号処理装置１５０は、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６、電源制御回路１５７を有する。
演算装置１５１、演算装置１５２は、単純な論理演算を行う論理回路をはじめ、加算器、乗算器、更には各種演算装置などを含む。そして、半導体記憶装置１５３は、演算装置１５１における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。半導体記憶装置１５４は、演算装置１５２における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。
また、半導体記憶装置１５５はメインメモリとして用いることができ、制御装置１５６が実行するプログラムをデータ信号として記憶する、或いは演算装置１５１、演算装置１５２からのデータ信号を記憶することができる。
制御装置１５６は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５の動作を統括的に制御する回路である。なお、図１７では、制御装置１５６が信号処理装置１５０の一部である構成を示しているが、制御装置１５６は信号処理装置１５０の外部に設けられていても良い。
実施の形態１で示した半導体記憶装置を半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５に用いることで、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５への電源電圧の供給を停止しても、制御する信号数を増加させることなく、データ信号を保持することができる。よって、信号処理装置１５０全体への電源電圧の供給を停止し、消費電力を抑えることができる。或いは、半導体記憶装置１５３、半導体記憶装置１５４、または半導体記憶装置１５５のいずれか一つまたは複数への電源電圧の供給を停止し、信号処理装置１５０の消費電力を抑えることができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に再開することができる。
また、半導体記憶装置への電源電圧の供給が停止されるのに合わせて、当該半導体記憶装置とデータ信号のやり取りを行う演算装置または制御回路への、電源電圧の供給を停止するようにしても良い。例えば、演算装置１５１と半導体記憶装置１５３において、動作が行われない場合、演算装置１５１及び半導体記憶装置１５３への電源電圧の供給を停止するようにしても良い。
また、電源制御回路１５７は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６へ供給する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給の停止は、電源制御回路１５７で行われる構成でも良いし、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６のそれぞれで行われる構成でも良い。
なお、メインメモリである半導体記憶装置１５５と、演算装置１５１、演算装置１５２、制御装置１５６の間に、キャッシュメモリとして機能する半導体記憶装置を設けても良い。キャッシュメモリを設けることで、低速なメインメモリへのアクセスを減らして演算処理などの信号処理を高速化させることができる。キャッシュメモリとして機能する半導体記憶装置にも、上述した半導体記憶装置を用いることで、制御する信号数を増加させることなく、信号処理装置１５０の消費電力を抑えることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様に係る信号処理装置の一つである、ＣＰＵの構成について説明する。
図１８に、本実施の形態のＣＰＵの構成を示す。図１８に示すＣＰＵは、基板９９００上に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ９９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ９９２０は、別チップに設けても良い。勿論、図１８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力される。
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を生成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、Ｒｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９９０６の読み出しや書き込みを行なう。
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に入力する。
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９９０６に、上記実施の形態で示した構成を有する半導体記憶装置が設けられている。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、ＡＬＵ９９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９９０６が有する半導体記憶装置において、データの退避及び復帰の必要がなく、電源電圧の供給を停止することができる。
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータ信号を保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵを停止することができ、それにより消費電力を低減することができる。
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の信号処理装置はＣＰＵに限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等のＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
図３（Ａ）に示した半導体記憶装置において、チャネルがシリコンに形成される場合における第１のインバータ回路１２１＿１を構成するトランジスタ（以下、トランジスタ１９１）と、チャネルが酸化物半導体層に形成される第１のトランジスタ１１１＿１と、第１の容量素子１１２＿１とを例に挙げて、半導体記憶装置１０の作製方法について説明する。
図１９（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板から分離された半導体膜７０２とを形成する。
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、以下、トランジスタ１９１の作製方法について説明する。なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成することができる。
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング前の半導体膜に対して、またはパターニングにより形成された半導体膜７０２に対しても行っても良い。
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
次に、図１９（Ｂ）に示すように、半導体膜７０２を用いて半導体膜７０４を形成する。そして、半導体膜７０４上にゲート絶縁膜７０３を形成する。
ゲート絶縁膜７０３は、一例としては、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、または積層させることで、形成することができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
次いで、図１９（Ｃ）に示すように、ゲート電極７０７を形成する。
ゲート電極７０７は、導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
なお、本実施の形態ではゲート電極７０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。ゲート電極７０７は積層された複数の導電膜で形成されていても良い。
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目にタングステンを用いることができる。上記例の他に、２つの導電膜の組み合わせとして、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
また、ゲート電極７０７に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ゲート電極７０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素若しくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄若しくは弗化窒素などのフッ素系ガスまたは酸素を適宜用いることができる。
次に、図１９（Ｄ）に示すように、ゲート電極７０７をマスクとして一導電性を付与する不純物元素を半導体膜７０４に添加することで、ゲート電極７０７と重なるチャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９とが、半導体膜７０４に形成される。
本実施の形態では、半導体膜７０４にｐ型を付与する不純物元素（例えばボロン）を添加する場合を例に挙げる。
次いで、図２０（Ａ）に示すように、ゲート絶縁膜７０３、ゲート電極７０７を覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を更に低減することが可能である。
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７上に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成していても良い。
次いで、図２０（Ｂ）に示すように、絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエッチング処理を行うことにより、絶縁膜７１３の露出した上面を平坦化させる。なお、後に形成される第１のトランジスタ１１１＿１の特性を向上させるために、絶縁膜７１３の表面は可能な限り平坦にしておくことが好ましい。
以上の工程により、トランジスタ１９１を形成することができる。
次いで、第１のトランジスタ１１１＿１の作製方法について説明する。まず、図２０（Ｃ）に示すように、絶縁膜７１３上に酸化物半導体層７１６を形成する。
酸化物半導体層７１６は、絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁膜７１３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜には、上述したような、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｇａ系酸化物半導体や、一元系金属酸化物であるＩｎ系酸化物半導体、Ｓｎ系酸化物半導体、Ｚｎ系酸化物半導体などを用いることができる。
なお酸化物半導体膜として特にＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、トランジスタの移動度が高くすることができる。またＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、トランジスタのしきい値電圧を安定して制御することが可能である。なおＩｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われるゲート絶縁膜７２１の成膜前に、導電膜７１９、導電膜７２０まで形成した基板７００にも同様に行ってもよい。
なお、酸化物半導体層７１６を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７Ｎ（関東化学社製）を用いる。
酸化物半導体層７１６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層７１６及び絶縁膜７１２及び絶縁膜７１３の表面に付着しているレジスト残渣などを除去することが好ましい。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体層７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で加熱処理を施す。
酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体層７１６中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体層中の水素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。
以上の工程により、酸化物半導体層７１６中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
なお、酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。結晶性を有する酸化物半導体層としては、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳとも呼ぶ）であっても、トランジスタの信頼性を高めるという効果を得ることができるので、好ましい。
具体的に、ＣＡＡＣ−ＯＳは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形、または正六角形の原子配列を有する。なおかつ、ＣＡＡＣ−ＯＳは、ｃ軸方向に金属原子が層状に配列した相、または、金属原子と酸素原子が層状に配列した相を、含む。
ＣＡＡＣ−ＯＳは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化している。すなわち、酸化物半導体が非晶質の場合は、個々の金属原子によって配位数が異なることも有り得るが、ＣＡＡＣ−ＯＳでは金属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカリ金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。
したがって、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜を用いてトランジスタを作製することで、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生じる、トランジスタの閾値電圧の変化量を、低減することができる。よって、安定した電気的特性を有するトランジスタを作製することができる。
ＣＡＡＣ−ＯＳで構成された酸化物半導体膜は、スパッタ法によっても作製することができる。スパッタ法によってＣＡＡＣ−ＯＳを得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、更に好適には２５０℃〜３００℃にすると好ましい。
また、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜をスパッタ法を用いて成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタ法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
また、スパッタ法を用いてＣＡＡＣ−ＯＳで構成された酸化物半導体膜を成膜する場合には、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
また、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
また、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ−ＯＳで構成された酸化物半導体膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜における結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜が成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
次いで、図２１（Ａ）に示すように、ゲート電極７０７と接し、なおかつ酸化物半導体層７１６とも接する導電膜７１９と、酸化物半導体層７１６とも接する導電膜７２０とを形成する。導電膜７１９及び導電膜７２０は、ソース電極またはドレイン電極として機能する。
具体的に、導電膜７１９及び導電膜７２０は、ゲート電極７０７及び絶縁膜７１３上を覆うようにスパッタ法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。
導電膜７１９及び導電膜７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側若しくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
また、導電膜７１９及び導電膜７２０となる導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜７１９及び導電膜７２０に用いることで、酸化膜である絶縁膜と、導電膜７１９及び導電膜７２０との密着性を高めることができる。
また、導電膜７１９及び導電膜７２０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
なお、導電膜のエッチングの際に、酸化物半導体層７１６がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体層７１６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、酸化物半導体層７１６と、ソース電極またはドレイン電極として機能する導電膜７１９及び導電膜７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。
例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのパターニングと、導電膜７１９及び導電膜７２０を形成するためのパターニングとを一括で行うようにしても良い。
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体層７１６と導電膜７１９及び導電膜７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行うようにしても良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図２１（Ｂ）に示すように、導電膜７１９及び導電膜７２０と、酸化物半導体層７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、ゲート絶縁膜７２１上において、酸化物半導体層７１６と重なる位置にゲート電極７２２を形成し、導電膜７１９と重なる位置に導電膜７２３を形成する。
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体層７１６へ侵入し、または水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体層７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及び酸化物半導体層７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、酸化物半導体層７１６と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層７１６に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体層７１６に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１９及び導電膜７２０を形成する前に、水分または水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施されることによって、酸化物半導体層７１６に対して行った先の加熱処理により、酸化物半導体層７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導体層７１６に酸素が供与される。そして、酸化物半導体層７１６に酸素が供与されることで、酸化物半導体層７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体層７１６には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１６をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１６をｉ型に近づけることができる。
また、酸素雰囲気下で酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１６中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体層７１６に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１６に添加すれば良い。
また、ゲート電極７２２及び導電膜７２３は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜をパターニングすることで形成することができる。ゲート電極７２２及び導電膜７２３は、ゲート電極７０７、或いは導電膜７１９及び導電膜７２０と同様の材料を用いて形成することが可能である。
ゲート電極７２２及び導電膜７２３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７２２及び導電膜７２３を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
以上の工程により、第１のトランジスタ１１１＿１が形成される。
なお、ゲート絶縁膜７２１を間に挟んで導電膜７１９と導電膜７２３とが重なる部分が、第１の容量素子１１２＿１に相当する。
また、第１のトランジスタ１１１＿１はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、デュアルゲート構造またはマルチゲート構造のトランジスタも形成することができる。
なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化またはｉ型に限りなく近くすることができる。
絶縁膜中の過剰な酸素が酸化物半導体層に供給されることで酸素欠陥が低減された酸化物半導体層は、水素濃度が十分に低減されて高純度化され、且つ十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層とすることができる。そのため、キャリア濃度が極めて小さい酸化物半導体層とすることができ、オフ電流が著しく低いトランジスタとすることができる。このようなオフ電流が著しく低いトランジスタを、上記実施の形態の第１のトランジスタに適用することで、非導通状態とした際に、ほぼ絶縁体とみなすことができる。従って第１のトランジスタ１１１＿１及び第２のトランジスタ１１１＿２に用いることで、第１のデータ保持部Ｄ＿ＨＯＬＤ１に保持された電位の低下を極めて小さいレベルに抑制できる。その結果、電源電圧の供給が停止した場合でも、第１のデータ保持部Ｄ＿ＨＯＬＤ１の電位の変動を小さくでき、記憶されたデータの消失を防ぐことができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果をより高めることができる。
また、酸化物半導体層７１６の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
次に、図２１（Ｃ）に示すように、ゲート絶縁膜７２１、ゲート電極７２２を覆うように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。
次に、ゲート絶縁膜７２１、絶縁膜７２４に開口部７２５を形成し、導電膜７２０の一部を露出させる。その後、絶縁膜７２４上に、上記開口部７２５において導電膜７２０と接する配線７２６を形成する。
配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をパターニングすることによって形成される。また、導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部７２５に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは導電膜７２０）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
ここで、導電膜７２０と配線７２６との接続とを重畳させる場合について説明する。この場合、導電膜７２０を形成した後、ゲート絶縁膜７２１及び絶縁膜７２４において、下部の開口部と重畳する領域に開口部を形成し、配線７２６を形成することになる。
次に、配線７２６を覆うように絶縁膜７２７を形成する。上述した一連の工程により、半導体記憶装置を作製することができる。
なお、上記作製方法では、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の後に形成されている。よって、図２１（Ｂ）に示すように、上記作製方法によって得られる第１のトランジスタ１１１＿１は、導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の上に形成されている。しかし、第１のトランジスタ１１１＿１は、ソース電極及びドレイン電極として機能する導電膜が、酸化物半導体層７１６の下、すなわち、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられていても良い。
図２２に、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられている場合の、第１のトランジスタ１１１＿１の断面図を示す。図２２に示す第１のトランジスタ１１１＿１は、絶縁膜７１３を形成した後に導電膜７１９及び導電膜７２０の形成を行い、次いで酸化物半導体層７１６の形成を行うことで、得ることができる。
なお、第１のトランジスタ１１１＿１は図２２に示す形態のものに限定されず、微細化に適したプレーナ型の構造をとることができる。図２３にその一例を示す。図２３ではＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタについて説明する。
図２３は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図および断面図である。図２３（Ａ）にトランジスタの上面図を示す。また、図２３（Ｂ）に図２３（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
図２３（Ｂ）に示すトランジスタは、絶縁膜１１１３上に設けられた高抵抗領域１１０２ａおよび低抵抗領域１１０２ｂを有する酸化物半導体膜１１０２と、酸化物半導体膜１１０２上に設けられたゲート絶縁膜１１０３と、ゲート絶縁膜１１０３を介して酸化物半導体膜１１０２と重畳して設けられたゲート電極１１０７と、ゲート電極１１０７の側面と接して設けられた側壁絶縁膜１１１４と、少なくとも低抵抗領域１１０２ｂと接して設けられた導電膜１１１９、導電膜１１２０と、少なくとも酸化物半導体膜１１０２、ゲート電極１１０７および導電膜１１１９、導電膜１１２０を覆って設けられた絶縁膜１１２４と、絶縁膜１１２４に設けられた開口部を介して導電膜１１１９、導電膜１１２０と接続して設けられた配線１１２８と、を有する。
なお、図示しないが、絶縁膜１１２４および配線１１２８を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、絶縁膜１１２４の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
図２４は、他のトランジスタの構造を示す上面図および断面図である。図２４（Ａ）はトランジスタの上面図である。また、図２４（Ｂ）は図２４（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
図２４（Ｂ）に示すトランジスタは、絶縁膜１１１３上に設けられた酸化物半導体膜１１０２と、酸化物半導体膜１１０２と接する導電膜１１１９、導電膜１１２０と、酸化物半導体膜１１０２および導電膜１１１９、導電膜１１２０上に設けられたゲート絶縁膜１１０３と、ゲート絶縁膜１１０３を介して酸化物半導体膜１１０２と重畳して設けられたゲート電極１１０７と、ゲート絶縁膜１１０３およびゲート電極１１０７を覆って設けられた絶縁膜１１２４と、絶縁膜１１２４に設けられた開口部を介して導電膜１１１９、導電膜１１２０と接続する配線１１２８と、絶縁膜１１２４および配線１１２８を覆って設けられた保護膜１１２９と、を有する。
絶縁膜１１１３としては酸化シリコン膜を、酸化物半導体膜１１０２としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、導電膜１１１９、導電膜１１２０としてはタングステン膜を、ゲート絶縁膜１１０３としては酸化シリコン膜を、ゲート電極１１０７としては窒化タンタル膜とタングステン膜との積層構造を、絶縁膜１１２４としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線１１２８としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜１１２９としてはポリイミド膜を、それぞれ用いている。
なお、図２４（Ａ）に示す構造のトランジスタにおいて、ゲート電極１１０７と導電膜１１１９、導電膜１１２０とが重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜１１０２に対する導電膜１１１９、導電膜１１２０のはみ出しをｄＷと呼ぶ。
ここで、酸化物半導体でチャネルが形成されるトランジスタの電界効果移動度について考察する。酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、以下の式（２）で表現できる。
式（２）で、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、以下の式（３）で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式（４）となる。
式（４）で、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖｄはドレイン電圧である。式（４）の両辺をＶｇで割り、更に両辺の対数を取ると、式（５）のようになる。
上記式（５）の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに式（２）および式（３）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた場所における移動度μ１は、式（６）で表される。
式（６）で、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と式（６）の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２を計算した結果を図２５に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
図２５で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図２６乃至図２８に示す。なお、計算に用いたトランジスタの断面構造を図２９に示す。図２９に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する低抵抗領域１１０２ｂを有する。低抵抗領域１１０２ｂの抵抗率は２×１０−３Ωｃｍとする。
図２９（Ａ）に示すトランジスタは、絶縁膜１１１３と、絶縁膜１１１３に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１１１５の上に形成される。トランジスタは酸化物半導体でなる低抵抗領域１１０２ｂと、それらに挟まれ、チャネル形成領域となる高抵抗領域１１０２ａと、ゲート電極１１０７を有する。ゲート電極１１０７の幅を３３ｎｍとする。
ゲート電極１１０７と高抵抗領域１１０２ａの間には、ゲート絶縁膜１１０８を有し、また、ゲート電極１１０７の両側面には側壁絶縁膜１１１４を有し、ゲート電極１１０７の上部には、ゲート電極１１０７と他の配線との短絡を防止するための絶縁層１１１７を有する。側壁絶縁膜１１１４の幅は５ｎｍとする。また、低抵抗領域１１０２ｂに接して、ソース電極及びドレイン電極となる導電膜１１１９、導電膜１１２０を有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２９（Ｂ）に示すトランジスタは、絶縁膜１１１３と、酸化アルミニウムよりなる埋め込み絶縁物１１１５の上に形成され、酸化物半導体でなる低抵抗領域１１０２ｂと、それらに挟まれた酸化物半導体でなる高抵抗領域１１０２ａと、幅３３ｎｍのゲート電極１１０７とゲート絶縁膜１１０８と側壁絶縁膜１１１４と絶縁層１１１７と、ソース電極及びドレイン電極となる導電膜１１１９、導電膜１１２０を有する点で図２９（Ａ）に示すトランジスタと同じである。
図２９（Ａ）に示すトランジスタと図２９（Ｂ）に示すトランジスタの相違点は、側壁絶縁膜１１１４の下の半導体領域の導電型である。図２９（Ａ）に示すトランジスタでは、側壁絶縁膜１１１４の下の半導体領域はｎ＋の導電型を呈する低抵抗領域１１０２ｂであるが、図２９（Ｂ）に示すトランジスタでは、高抵抗領域１１０２ａである。すなわち、低抵抗領域１１０２ｂとゲート電極１１０７がＬｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁膜１１１４の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２６は、図２９（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
図２６（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図２６（Ｂ）は１０ｎｍとしたものであり、図２６（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
図２７は、図２９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２７（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図２７（Ｂ）は１０ｎｍとしたものであり、図２７（Ｃ）は５ｎｍとしたものである。
また、図２８は、図２９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図２８（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図２８（Ｂ）は１０ｎｍとしたものであり、図２８（Ｃ）は５ｎｍとしたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図２６では８０ｃｍ２／Ｖｓ程度であるが、図２７では６０ｃｍ２／Ｖｓ程度、図２８では４０ｃｍ２／Ｖｓと、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。
以上、トランジスタの電界効果移動度について詳述したが、本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜について説明する。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図３０乃至図３２を用いて詳細に説明する。なお、特に断りがない限り、図３０乃至図３２は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図３０において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図３０（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図３０（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図３０（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図３０（Ａ）に示す小グループは電荷が０である。
図３０（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図３０（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図３０（Ｂ）に示す構造をとりうる。図３０（Ｂ）に示す小グループは電荷が０である。
図３０（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図３０（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図３０（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図３０（Ｃ）に示す小グループは電荷が０である。
図３０（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図３０（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図３０（Ｄ）に示す小グループは電荷が＋１となる。
図３０（Ｅ）に、２個のＺｎを含む小グループを示す。図３０（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図３０（Ｅ）に示す小グループは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図３０（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図３０（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図３０（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
図３１（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ系の酸化物の層構造を構成する中グループのモデル図を示す。図３１（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図３１（Ｃ）は、図３１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図３１（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図３１（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図３１（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
図３１（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系の酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図３０（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図３１（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ系の酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系の材料などを用いた場合も同様である。
例えば、図３２（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ系の層構造を構成する中グループのモデル図を示す。
図３２（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系の酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
図３２（Ｂ）に３つの中グループで構成される大グループを示す。なお、図３２（Ｃ）は、図３２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ系の酸化物の層構造を構成する中グループは、図３２（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
具体的には、図３２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ系の酸化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図４０（Ａ）に示す結晶構造を取りうる。なお、図４０（Ａ）に示す結晶構造において、図３０（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図４０（Ｂ）に示す結晶構造を取りうる。なお、図４０（Ｂ）に示す結晶構造において、図３０（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図３３（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図３３（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度は１８．８ｃｍ２／Ｖｓが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図３３（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図３３（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖｓが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図３３（Ａ）と図３３（Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇｓに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇｓを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇｓに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇｓを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図３４（Ａ）に、マイナスＢＴ試験の結果を図３４（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図３５（Ａ）に、マイナスＢＴ試験の結果を図３５（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図３６に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
図３７に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
具体的には、図３７に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下であると予想される。従って、オフ電流を１２５℃において１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下に、８５℃において１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、室温において１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄｓは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
図３８に、Ｉｄｓ（実線）および電界効果移動度（点線）のＶｇｓ依存性を示す。また、図３９（Ａ）に基板温度としきい値電圧の関係を、図３９（Ｂ）に基板温度と電界効果移動度の関係を示す。
図３９（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図３９（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、集積回路の中で、Ｓｉ半導体で形成されるトランジスタと酸化物半導体で形成されるトランジスタを一緒に動作させることが可能となる。そして、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供することができる。
ところで、不揮発性の半導体記憶装置に用いる記憶素子として磁気トンネル接合素子（ＭＴＪ素子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している強磁性体膜の磁化の向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する素子である。したがって、本実施の形態で示す酸化物半導体を用いた半導体記憶装置とは原理が全く異なっている。表１はＭＴＪ素子と、本実施の形態に係る半導体記憶装置（表中、「ＯＳ／Ｓｉ」で示す。）との対比を示す。
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると強磁性が失われてしまうという欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは高集積化に不向きである。そして、ＭＴＪ素子は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといった問題がある。
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされると磁化の向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する必要がある。
さらに、ＭＴＪ素子は希土類元素を使用するため、ＭＴＪ素子のプロセスを金属汚染を嫌うシリコン半導体のプロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから見ても高価であると考えられる。
一方、本実施の形態で示す半導体記憶装置における酸化物半導体を用いたトランジスタは、チャネル形成領域を形成する半導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用いたトランジスタは磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。
１０ 半導体記憶装置
１００＿１ 記憶回路
１００＿２ 記憶回路
１００＿３〜１００＿Ｎ 記憶回路
１１１＿１ トランジスタ
１１１＿２ トランジスタ
１１１＿３〜１１１＿Ｎ トランジスタ
１１２＿１ 容量素子
１１２＿２ 容量素子
１１２＿３〜１１２＿Ｎ 容量素子
１１３＿１ データ電位保持出力回路
１１３＿２ データ電位保持出力回路
１１３＿３〜１１３＿Ｎ データ電位保持出力回路
１１４＿１ データ電位制御回路
１１４＿２ データ電位制御回路
１１４＿３〜１１４＿Ｎ データ電位制御回路
１１５＿１ ゲート選択信号生成回路
１１５＿２ ゲート選択信号生成回路
１１５＿３〜１１５＿Ｎ ゲート選択信号生成回路
１２１＿１ インバータ回路
１２１＿２ インバータ回路
１２１＿３〜１２１＿Ｎ インバータ回路
１２２＿１ ＮＯＲ回路
１２２＿２ ＮＯＲ回路
１２２＿３〜１２２＿Ｎ ＮＯＲ回路
１２３＿１ 出力データ用インバータ回路
１２３＿２ 出力データ用インバータ回路
１２３＿３〜１２３＿Ｎ 出力データ用インバータ回路
１２４＿１ ゲート選択ＮＯＲ回路
１２４＿２ ゲート選択ＮＯＲ回路
１２４＿３〜１２４＿Ｎ ゲート選択ＮＯＲ回路
１２５＿１ リセットトランジスタ
１２５＿２ リセットトランジスタ
１２５＿３〜１２５＿Ｎ リセットトランジスタ
１３０＿１ 記憶回路
１３０＿２ 記憶回路
１３０＿３〜１３０＿Ｎ 記憶回路
１３５ インバータ回路
１４０＿１ 記憶回路
１４０＿２ 記憶回路
１４０＿３〜１４０＿Ｎ 記憶回路
１４１＿１ 記憶回路
１４１＿２ 記憶回路
１４１＿３〜１４１＿Ｎ 記憶回路
１４３＿１ レベルシフタ回路
１４３＿２ レベルシフタ回路
１４３＿３〜１４３＿Ｎ レベルシフタ回路
１５０ 信号処理装置
１５１ 演算装置
１５２ 演算装置
１５３ 半導体記憶装置
１５４ 半導体記憶装置
１５５ 半導体記憶装置
１５６ 制御装置
１５７ 電源制御回路
１９１ トランジスタ
４００ トランジスタ
４０１ インバータ回路
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 半導体膜
７０７ ゲート電極
７０９ 不純物領域
７１０ チャネル形成領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ ゲート電極
７２３ 導電膜
７２４ 絶縁膜
７２５ 開口部
７２６ 配線
７２７ 絶縁膜
１１０２ 酸化物半導体膜
１１０２ａ 高抵抗領域
１１０２ｂ 低抵抗領域
１１０３ ゲート絶縁膜
１１０７ ゲート電極
１１０８ ゲート絶縁膜
１１１３ 絶縁膜
１１１４ 側壁絶縁膜
１１１５ 絶縁物
１１１７ 絶縁層
１１１９ 導電膜
１１２０ 導電膜
１１２４ 絶縁膜
１１２８ 配線
１１２９ 保護膜
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ

Claims (6)

  1. 記憶回路がカスケード接続された半導体記憶装置において、
    （２ｍ−１）段（ｍは１以上の自然数）の記憶回路は、
    第１端子よりデータが供給される第（２ｍ−１）のトランジスタと、
    前記第（２ｍ−１）のトランジスタの第２端子と、２ｍ段の記憶回路が有する第２ｍのトランジスタの第１端子と、第（２ｍ−１）の容量素子の第１の電極と、に電気的に接続され、前記データを保持する第（２ｍ−１）のデータ保持部と、
    前記第（２ｍ−１）のデータ保持部における電位を保持した状態で前記データの出力を行う第（２ｍ−１）のデータ電位保持出力回路と、
    前記第（２ｍ−１）のデータ電位保持出力回路の出力信号と第１の容量素子制御信号とが入力され、前記第（２ｍ−１）の容量素子の第２の電極の電位を制御する第（２ｍ−１）のデータ電位制御回路と、を有し、
    ２ｍ段の記憶回路は、
    前記第２ｍのトランジスタと、
    前記第２ｍのトランジスタの第２端子と、（２ｍ＋１）段の記憶回路が有する第（２ｍ＋１）のトランジスタの第１端子と、第２ｍの容量素子の第１の電極と、に電気的に接続され、前記第２ｍのトランジスタを介して供給される前記データを保持する第２ｍのデータ保持部と、
    前記第２ｍのデータ保持部における電位を保持した状態で前記データの出力を行う第２ｍのデータ電位保持出力回路と、
    前記第２ｍのデータ電位保持出力回路の出力信号と第２の容量素子制御信号とが入力され、前記第２ｍの容量素子の第２の電極の電位を制御する第２ｍのデータ電位制御回路と、を有し、
    前記第（２ｍ―１）のトランジスタは、第１のゲート制御信号及び第（２ｍ―１）のイネーブル信号が入力される第（２ｍ―１）のゲート選択信号生成回路がゲートに接続され、当該第（２ｍ―１）のゲート選択信号生成回路により導通状態または非導通状態が制御され、
    前記第２ｍのトランジスタは、第２のゲート制御信号及び第２ｍのイネーブル信号が入力される第２ｍのゲート選択信号生成回路がゲートに接続され、当該第２ｍのゲート選択信号生成回路により導通状態または非導通状態が制御され、
    前記第（２ｍ―１）のデータ保持部は、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタを非導通状態とすることで前記データを保持し、
    前記第２ｍのデータ保持部は、前記第２ｍのトランジスタ及び前記第（２ｍ＋１）のトランジスタを非導通状態とすることで前記データを保持し、
    前記第（２ｍ―１）のデータ電位制御回路は、前記第（２ｍ―１）のデータ電位制御回路の出力端子の電位を変化させ、前記第（２ｍ―１）の容量素子を介した容量結合により前記第（２ｍ―１）のデータ保持部の電位を制御し、
    前記第２ｍのデータ電位制御回路は、前記第２ｍのデータ電位制御回路の出力端子の電位を変化させ、前記第２ｍの容量素子を介した容量結合により前記第２ｍのデータ保持部の電位を制御する、半導体記憶装置。
  2. 記憶回路がカスケード接続された半導体記憶装置において、
    （２ｍ−１）段の記憶回路は、
    第１端子よりデータが供給される第（２ｍ−１）のトランジスタと、
    前記第（２ｍ−１）のトランジスタの第２端子と、２ｍ段の記憶回路が有する第２ｍのトランジスタの第１端子と、第（２ｍ−１）の容量素子の第１の電極と、第（２ｍ−１）のインバータ回路の入力端子と、に電気的に接続され、前記データを保持する第（２ｍ−１）のデータ保持部と、
    前記第（２ｍ−１）のインバータ回路の出力端子の信号と第１の容量素子制御信号とが入力され、出力端子が前記第（２ｍ−１）の容量素子の第２の電極に電気的に接続された第（２ｍ−１）の否定論理和回路と、を有し、
    ２ｍ段の記憶回路は、
    前記第２ｍのトランジスタと、
    前記第２ｍのトランジスタの第２端子と、（２ｍ＋１）段の記憶回路が有する第（２ｍ＋１）のトランジスタの第１端子と、第２ｍの容量素子の第１の電極と、第２ｍのインバータ回路の入力端子と、に電気的に接続され、前記第２ｍのトランジスタを介して供給される前記データを保持する第２ｍのデータ保持部と、
    前記第２ｍのインバータ回路の出力端子の信号と第２の容量素子制御信号とが入力され、出力端子が前記第２ｍの容量素子の第２の電極に電気的に接続された第２ｍの否定論理和回路と、を有し、
    前記（２ｍ−１）段目の記憶回路における前記第（２ｍ−１）のトランジスタは、第１のゲート制御信号及び第（２ｍ−１）のイネーブル信号が入力される第（２ｍ−１）のゲート選択信号生成回路がゲートに接続され、当該第（２ｍ−１）のゲート選択信号生成回路により導通状態または非導通状態が制御され、
    前記２ｍ段目の記憶回路における前記第２ｍのトランジスタは、第２のゲート制御信号及び第２ｍのイネーブル信号が入力される第２ｍのゲート選択信号生成回路がゲートに接続され、当該第２ｍのゲート選択信号生成回路により導通状態または非導通状態が制御され、
    前記第（２ｍ―１）のデータ保持部は、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタを非導通状態とすることで前記データを保持し、
    前記第２ｍのデータ保持部は、前記第２ｍのトランジスタ及び前記第（２ｍ＋１）のトランジスタを非導通状態とすることで前記データを保持し、
    前記第（２ｍ―１）の否定論理和回路は、前記第（２ｍ―１）のインバータ回路の出力端子の信号及び前記第１の容量素子制御信号により前記第（２ｍ―１）の否定論理和回路の出力端子の電位を変化させ、前記第（２ｍ―１）の容量素子を介した容量結合により前記第（２ｍ―１）のデータ保持部の電位を制御し、
    前記第２ｍの否定論理和回路は、前記第２ｍのインバータ回路の出力端子の信号及び前記第２の容量素子制御信号により前記第２ｍの否定論理和回路の出力端子の電位を変化させ、前記第２ｍの容量素子を介した容量結合により前記第２ｍのデータ保持部の電位を制御する、半導体記憶装置。
  3. 請求項２において、前記第（２ｍ―１）のインバータ回路、前記第２ｍのインバータ回路、前記第（２ｍ―１）の否定論理和回路、前記第２ｍの否定論理和回路、前記第（２ｍ−１）のゲート選択信号生成回路、前記第２ｍのゲート選択信号生成回路を構成するトランジスタはシリコンを半導体層に有するトランジスタである半導体記憶装置。
  4. 請求項１乃至請求項３のいずれか一において、前記シリコンをチャネル形成領域に有するトランジスタと前記第（２ｍ―１）のトランジスタ及び第２ｍのトランジスタとが積層して設けられている半導体記憶装置。
  5. 請求項１乃至請求項４のいずれか一において、前記第（２ｍ―１）のトランジスタ及び前記第２ｍのトランジスタは、酸化物半導体をチャネル形成領域に有するトランジスタである半導体記憶装置。
  6. 請求項５において、前記酸化物半導体は、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体である半導体記憶装置。
JP2012110167A 2011-05-18 2012-05-14 半導体記憶装置 Expired - Fee Related JP5955636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012110167A JP5955636B2 (ja) 2011-05-18 2012-05-14 半導体記憶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011111738 2011-05-18
JP2011111738 2011-05-18
JP2012110167A JP5955636B2 (ja) 2011-05-18 2012-05-14 半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2012256412A true JP2012256412A (ja) 2012-12-27
JP2012256412A5 JP2012256412A5 (ja) 2015-06-18
JP5955636B2 JP5955636B2 (ja) 2016-07-20

Family

ID=47174812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110167A Expired - Fee Related JP5955636B2 (ja) 2011-05-18 2012-05-14 半導体記憶装置

Country Status (4)

Country Link
US (1) US8824193B2 (ja)
JP (1) JP5955636B2 (ja)
KR (1) KR101963653B1 (ja)
TW (1) TWI552150B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257210A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207997A (ja) * 2014-04-11 2015-11-19 株式会社半導体エネルギー研究所 保持回路、保持回路の駆動方法、および保持回路を有する半導体装置
JP2016139800A (ja) * 2015-01-26 2016-08-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US9372694B2 (en) 2012-03-29 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Reducing data backup and recovery periods in processors
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
US9438234B2 (en) * 2014-11-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device including logic circuit
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US10389519B2 (en) * 2016-09-30 2019-08-20 International Business Machines Corporation Hardware based cryptographic side-channel attack prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120274379A1 (en) * 2011-04-29 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device
US20120286851A1 (en) * 2011-05-13 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130083588A1 (en) * 2011-09-30 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856134B2 (ja) * 1977-11-24 1983-12-13 ホーチキ株式会社 記憶装置
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4091301B2 (ja) * 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7177182B2 (en) * 2004-03-30 2007-02-13 Impinj, Inc. Rewriteable electronic fuses
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7525853B2 (en) * 2005-08-12 2009-04-28 Spansion Llc Semiconductor device and method for boosting word line
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1938458B1 (en) 2005-09-21 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and devices having the cyclic redundancy check circuit
TWI284323B (en) * 2005-09-28 2007-07-21 Macronix Int Co Ltd Method and circuit for reading fuse calls in a nonvolatile memory during power-up
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7606988B2 (en) * 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4970552B2 (ja) * 2007-12-28 2012-07-11 シャープ株式会社 補助容量配線駆動回路および表示装置
US8068365B2 (en) * 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5209445B2 (ja) 2008-11-20 2013-06-12 ローム株式会社 データ保持装置
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120274379A1 (en) * 2011-04-29 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device
JP2012257206A (ja) * 2011-04-29 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US20120286851A1 (en) * 2011-05-13 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012257210A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US20130083588A1 (en) * 2011-09-30 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP2013085238A (ja) * 2011-09-30 2013-05-09 Semiconductor Energy Lab Co Ltd 記憶素子および信号処理回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257210A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207997A (ja) * 2014-04-11 2015-11-19 株式会社半導体エネルギー研究所 保持回路、保持回路の駆動方法、および保持回路を有する半導体装置
JP2016139800A (ja) * 2015-01-26 2016-08-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP5955636B2 (ja) 2016-07-20
TW201301280A (zh) 2013-01-01
US20120294066A1 (en) 2012-11-22
TWI552150B (zh) 2016-10-01
KR20120129776A (ko) 2012-11-28
KR101963653B1 (ko) 2019-03-29
US8824193B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
JP6143388B2 (ja) 半導体装置
JP5809078B2 (ja) 記憶装置
JP6203300B2 (ja) 半導体装置
JP5809195B2 (ja) 信号処理回路
JP6049976B2 (ja) 半導体装置
US9202567B2 (en) Memory circuit
JP5955636B2 (ja) 半導体記憶装置
KR101922397B1 (ko) 반도체 장치
JP6028117B2 (ja) 記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R150 Certificate of patent or registration of utility model

Ref document number: 5955636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees