JP2012204774A - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP2012204774A
JP2012204774A JP2011070379A JP2011070379A JP2012204774A JP 2012204774 A JP2012204774 A JP 2012204774A JP 2011070379 A JP2011070379 A JP 2011070379A JP 2011070379 A JP2011070379 A JP 2011070379A JP 2012204774 A JP2012204774 A JP 2012204774A
Authority
JP
Japan
Prior art keywords
lead frame
section bar
rib
along
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011070379A
Other languages
English (en)
Other versions
JP2012204774A5 (ja
JP5762078B2 (ja
Inventor
Naoki Yamabe
直樹 山辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011070379A priority Critical patent/JP5762078B2/ja
Priority to US13/418,770 priority patent/US8558358B2/en
Priority to TW101110139A priority patent/TWI590402B/zh
Publication of JP2012204774A publication Critical patent/JP2012204774A/ja
Publication of JP2012204774A5 publication Critical patent/JP2012204774A5/ja
Application granted granted Critical
Publication of JP5762078B2 publication Critical patent/JP5762078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49565Side rails of the lead frame, e.g. with perforations, sprocket holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】幅方向の撓みが少ないリードフレームを提供する。
【解決手段】リードフレーム10は、第1の方向に沿って延びる側縁部に形成されたレール部11,12と、レール部と直交する第2の方向に沿ってレール部から延出された複数のセクションバー17、18と、複数のセクションバーに沿って連接された複数の単位リードフレーム20と、を備え、複数のセクションバーのうちの少なくとも1つは、半抜き加工によって形成された第2の方向に沿って延びるリブ32を備えた。
【選択図】図1

Description

リードフレームに関するものである。
従来、半導体装置は、リードフレームのダイパッドに搭載された半導体素子の電極とリードフレームのリードとをボンディングワイヤにより電気的に接続し、半導体素子やボンディングワイヤ等を封止樹脂により封止して形成される。リードフレームは薄板の金属であるため、組立工程において変形や撓みが生じる。このようなリードフレームの変形や撓みを低減するため、例えば、絞り加工によってリブを形成する方法や、曲げやコイニング等の加工硬化を行う方法が提案されている(例えば、特許文献1〜3参照)。
特開平6−252319号公報 特開平5−326800号公報 特開平4−337659号公報
ところで、リードフレームには、例えばその生産性向上を目的として、レール部に沿って連接された単位リードフレームの列を、リードフレームの幅方向に複数配列される。このようなリードフレームは、列数の増加や単位リードフレームを高密度に配列することにより、相対的にメタルエリアの比率が減少することや、リードフレームに搭載される部品数の増加、等により、幅方向に撓みやすくなる。すると、マガジン内に収容されたリードフレームにおいて、幅方向における中央部が、側縁部のレール部よりも下がるため、上下方向に隣接するリードフレーム間の接触等の問題を発生させる。
本発明は上記問題点を解決するためになされたものであって、その目的は、幅方向の撓みが少ないリードフレームを提供することにある。
本発明の一観点によれば、リードフレームは、第1の方向に沿って延びる側縁部に形成されたレール部と、前記レール部と直交する第2の方向に沿って前記レール部から延出された複数のセクションバーと、複数の前記セクションバーに沿って連接された複数の単位リードフレームと、を備え、前記複数のセクションバーのうちの少なくとも1つは、半抜き加工によって形成された前記第2の方向に沿って延びるリブを備えた。
本発明によれば、幅方向の撓みが少ないリードフレームを提供することができる。
(a)リードフレームの平面図、(b)リードフレームの側面図、(c)A−A線断面図、(d)B−B線断面図。 (a)リードフレームの一部平面図、(b)C−C線断面図、(c)D−D線断面図。 リードフレームの一部平面図。
以下、一実施形態を図1,図2に従って説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさ、比率を表していない。
図1(a)に示すように、長方形板状のリードフレーム10は、板状の導電材料をプレス装置による打ち抜きされて形成されている。導電材料には、例えば銅(Cu)、Cuをベースにした合金、鉄−ニッケル(Fe−Ni)又はFe−Niをベースにした合金等を用いることができる。
リードフレーム10は、長手方向(図1(a)の左右方向)の側縁部に形成された一対のレール部11,12と、幅方向(図1(a)の上下方向)の側縁部に形成された一対の端部バー13,14とを備えている。レール部11には、リードフレーム10の位置決めや搬送を行うためのガイド孔15が貫通形成されている。同様に、レール部12には、リードフレーム10の位置決めや搬送を行うためのガイド孔16が貫通形成されている。
両レール部11,12は、リードフレーム10の幅方向、つまりレール部11,12が延びる方向と直交する方向に沿って延びる複数のセクションバー17,18によって互いに連結されている。第1のセクションバー17と第2のセクションバー18は、リードフレームの長手方向において交互に配置されている。
端部バー13,14と各セクションバー17,18の間には、リードフレーム10の幅方向に沿って連接された複数(図1(a)において8個)の単位リードフレーム20がそれぞれ形成されている。
単位リードフレーム20のダイパッド21は、図2(a)に示すように、サポートバー22を介して第1のセクションバー17と接続されるとともに、サポートバー23を介して第2のセクションバー18と接続され、単位リードフレーム20の略中央に配置されている。ダイパッド21の周囲には、ダムバー24に接続されたインナーリード25が配置されている。ダムバー24には複数のアウターリード26の基端が接続され、アウターリード26の先端は、第1のセクションバー17と第2のセクションバー18との間に接続された内フレーム27と接続されている。各内フレーム27には、内フレーム27の長手方向に沿って延びる複数のスリット28が形成されている。図2(c)に示すように、サポートバー22,23は、ダイパッド21が、図2(b)に示すインナーリード25よりも低くなるように屈曲形成され、ダイパッド21に接続される半導体素子29の電極とインナーリード25との接続性を容易にしている。
図1(a)に示すように、第1のセクションバー17には、そのセクションバー17の長手方向、つまりリードフレーム10の幅方向に沿って延びる複数(図1(a)において4個)のスリット31が、リードフレーム10の幅方向に沿って形成されている。図1(d)に示すように、スリット31は、第1のセクションバー17の表面と裏面との間に貫通形成されている。スリット31は、単位リードフレーム20内の部材(ダイパッド21、各リード25,26等)の打ち抜きにより生じる応力を緩和する。
また、スリット31は、各単位リードフレーム20に封止樹脂を供給する際のゲートとして機能する。例えば、図3に示すように、リードフレーム10は、第1のセクションバー17を中心として、図示しない成型装置の樹脂モールド金型41がセットされ、封止樹脂が、例えば1つのスリット31から4つの単位リードフレーム20に供給される。
図1(a)に示すように、第2のセクションバー18には、そのセクションバー18の幅方向略中央に、リードフレーム10の幅方向に沿って延びるリブ32が形成されている。図1(c)に示すように、リブ32は、第2のセクションバー18の表面18aから上方に向って突出するように形成されている。このリブ32は、リードフレーム10を形成するプレス工程において、半抜き加工(ハーフブランキング、ハーフピアッシング、ハーフカット、等とも呼ばれる)により形成されている。半抜き加工は、プレス工程に用いられるパンチとダイによってリードフレーム10を形成するためのワークを完全に打ち抜かず、ワークの厚み方向の上下にワークを剪断するようにして段差を形成するものである。従って、半抜き加工によって押し下げられた部分の厚さは、元のワークの厚さとほぼ等しい。従って、第2のセクションバー18の裏面18bには、リブ32に対応する形状の凹部33が形成されている。つまり、第2のセクションバー18の表面18aから上方に突出するリブ32の高さは、裏面18bに形成された凹部33の深さとほぼ等しい。また、半抜き加工による剪断面、つまりリブ32の側面と凹部33の内側面は、リードフレーム10の厚み方向にほぼ沿って配置される。従って、リブ32の幅は凹部33の幅とほぼ等しい。
リブ32は、第2のセクションバー18において、そのセクションバー18の全長に亘って形成されている。なお、他のリードフレーム10等に影響しない程度であればリードフレーム10において幅方向の撓みが許容され、リブ32は、セクションバー18の長さよりも短く形成されてもよい。例えば、リブ32を、リードフレーム10の幅方向中央からレール部11,12に向ってそれぞれ延び、リードフレーム10の幅の1/2の長さに形成してもよい。リブ32の幅は、例えば、板厚が0.127mmのリードフレーム10に対し、0.2〜0.3mmに設定される。なお、リードフレーム10の幅は、例えば70〜90mmである。
第2のセクションバー18は、リブ32によって、そのセクションバー18の長手方向における撓みがすくなくなる。つまり、第2のセクションバー18に形成されたリブ32は、リードフレーム10の幅方向における撓みを低減する。従って、図1(b)に示すように、マガジン42に収容されたリードフレーム10は、リブ32によって撓みが少ないため、中央部がレール部11,12よりも下がり難くなるため、マガジン42の上下方向に配置されたリードフレーム10同士の接触等を防止することができる。
半抜き加工は、プレス装置のパンチの力が、加工対象である第2のセクションバー18の表裏方向(図1(c)において上下方向)に加わる。このため、リブ32の形成において、第2のセクションバー18の面に沿った方向(図1(c)において左右方向)に対する応力は、絞り加工やコイニングに比べて小さい。従って、第2のセクションバー18に隣接して形成された単位リードフレームに対する影響力は、絞り加工等に比べて小さくなる。また、リブ32を半抜き加工により形成することで、リードフレーム10の長手方向の長さの変化が少ないため、リードフレーム10の外形管理に有効といえる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)リードフレーム10には、そのリードフレーム10の幅方向に沿って延びるリブ32を形成した。その結果、リードフレーム10の幅方向の剛性が向上し、幅方向の反りや撓みを低減することができる。
(2)リードフレーム10の側縁部に形成したレール部11,12を接続する第2のセクションバー18にリブ32を形成した。リードフレーム10に形成された単位リードフレーム20は、スリット31が形成された第1のセクションバー17を中心として、樹脂モールド金型41にセットされる。従って、第2のセクションバー18に形成されたリブ32は、他の工程に与える影響は少ない。このように、他の工程に対する影響を抑えて、リードフレーム10の幅方向の反りや撓みを低減することができる。
(3)リブ32は、第2のセクションバー18に対して、半抜き加工により形成されている。半抜き加工は、単位リードフレーム20のダイパッド21等を形成するプレス装置に実施される。従って、単位リードフレーム20やスリット31と同時に形成することが可能であり、他の製造装置を用いる方法と比べてリードフレーム10の製造に要する時間が長くなるのを防ぐことができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・リブ32の長さ、幅、数を適宜変更してもよい。例えば、リードフレーム10の幅方向に沿って複数のリブ32を形成するようにしてもよい。
・リブ32を第2のセクションバー18の表面18aから突出するように形成したが、第2のセクションバー18の裏面18bから突出するように形成してもよい。
・スリット31を形成した第1のセクションバー17と、リブ32を形成した第2のセクションバー18とをそれぞれ複数形成したが、少なくとも1つのリブ32を有するように第2のセクションバー18を配置し、他のセクションバーにはリブが形成されていないセクションバーとしてもよい。
・図2(a)に示す単位リードフレーム20の形状は一例であり、適宜変更してもよい。例えば、BGA(Ball Grid Array)やLGA(Land Grid Array)等のエリアアレイタイプ、QFN(Quad Flat Non-leaded package)タイプやCSP(Chip Size Package)タイプの半導体装置を形成するリードフレームとしてもよい。
10 リードフレーム
11,12 レール部
17 第1のセクションバー
18 第2のセクションバー
20 単位リードフレーム
31 スリット
32 リブ

Claims (2)

  1. 第1の方向に沿って延びる側縁部に形成されたレール部と、
    前記レール部と直交する第2の方向に沿って前記レール部から延出された複数のセクションバーと、
    複数の前記セクションバーに沿って連接された複数の単位リードフレームと、
    を備え、
    前記複数のセクションバーのうちの少なくとも1つは、半抜き加工によって形成された前記第2の方向に沿って延びるリブを備えた、
    ことを特徴とするリードフレーム。
  2. 前記セクションバーは、
    半抜き加工によって前記第2の方向に沿って延びるリブが形成された第1のセクションバーと、
    打ち抜き加工によって前記第2の方向に沿って延びるスリットが形成された第2のセクションバーと、
    を含み、
    前記第1のセクションバーと前記第2のセクションバーは前記第1の方向に沿って交互に形成された、
    ことを特徴とする請求項1に記載のリードフレーム。
JP2011070379A 2011-03-28 2011-03-28 リードフレーム Active JP5762078B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011070379A JP5762078B2 (ja) 2011-03-28 2011-03-28 リードフレーム
US13/418,770 US8558358B2 (en) 2011-03-28 2012-03-13 Lead frame
TW101110139A TWI590402B (zh) 2011-03-28 2012-03-23 導線架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011070379A JP5762078B2 (ja) 2011-03-28 2011-03-28 リードフレーム

Publications (3)

Publication Number Publication Date
JP2012204774A true JP2012204774A (ja) 2012-10-22
JP2012204774A5 JP2012204774A5 (ja) 2014-01-30
JP5762078B2 JP5762078B2 (ja) 2015-08-12

Family

ID=46926105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011070379A Active JP5762078B2 (ja) 2011-03-28 2011-03-28 リードフレーム

Country Status (3)

Country Link
US (1) US8558358B2 (ja)
JP (1) JP5762078B2 (ja)
TW (1) TWI590402B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138170A (ja) * 2013-01-18 2014-07-28 Sh Materials Co Ltd 半導体素子搭載用基板及びその製造方法
JP2017005005A (ja) * 2015-06-05 2017-01-05 Shマテリアル株式会社 リードフレームの製造方法、およびリードフレーム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
CN103066047B (zh) * 2012-12-28 2016-09-07 日月光封装测试(上海)有限公司 半导体封装用导线架条及封装方法
US9935040B2 (en) 2014-05-09 2018-04-03 Mitsubishi Electric Corporation Semiconductor module
DE102015100025A1 (de) * 2015-01-05 2016-07-07 Osram Opto Semiconductors Gmbh Leiterrahmen
JP1537979S (ja) * 2015-04-20 2015-11-16
JP1537980S (ja) * 2015-04-20 2015-11-16
US9741643B2 (en) * 2016-01-22 2017-08-22 Texas Instruments Incorporated Leadframe strip with vertically offset die attach pads between adjacent vertical leadframe columns
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
US11908705B2 (en) * 2021-10-18 2024-02-20 Texas Instruments Incorporated Interconnect singulation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498858A (ja) * 1990-08-16 1992-03-31 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH04180665A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH04337659A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp リードフレーム
JP2007134584A (ja) * 2005-11-11 2007-05-31 Mitsui High Tec Inc 積層リードフレームの製造方法及びこの方法によって製造された積層リードフレーム
JP2007305619A (ja) * 2006-05-08 2007-11-22 Mitsui High Tec Inc リードフレーム連設体およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839782A (en) * 1972-03-15 1974-10-08 M Lincoln Method for using a lead frame for the manufacture of electric devices having semiconductor chips placed in a face-to-face relation
JPH05326800A (ja) 1992-05-25 1993-12-10 Hitachi Ltd リードフレーム
JPH06252319A (ja) 1993-02-25 1994-09-09 Shinko Electric Ind Co Ltd リードフレーム
JP4337659B2 (ja) 2004-07-06 2009-09-30 カシオ計算機株式会社 図形描画制御装置及びプログラム
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
US20120223423A1 (en) * 2011-03-02 2012-09-06 Texas Instruments Incorporated Lead Frame Strip with Rails Having Bow Reducing Ribs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498858A (ja) * 1990-08-16 1992-03-31 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH04180665A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH04337659A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp リードフレーム
JP2007134584A (ja) * 2005-11-11 2007-05-31 Mitsui High Tec Inc 積層リードフレームの製造方法及びこの方法によって製造された積層リードフレーム
JP2007305619A (ja) * 2006-05-08 2007-11-22 Mitsui High Tec Inc リードフレーム連設体およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138170A (ja) * 2013-01-18 2014-07-28 Sh Materials Co Ltd 半導体素子搭載用基板及びその製造方法
JP2017005005A (ja) * 2015-06-05 2017-01-05 Shマテリアル株式会社 リードフレームの製造方法、およびリードフレーム

Also Published As

Publication number Publication date
TW201246491A (en) 2012-11-16
US20120248588A1 (en) 2012-10-04
TWI590402B (zh) 2017-07-01
JP5762078B2 (ja) 2015-08-12
US8558358B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
JP5762078B2 (ja) リードフレーム
CN102714201B (zh) 半导体封装和方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2010021374A (ja) 半導体パッケージ
JP5248232B2 (ja) リードフレーム及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP5453642B2 (ja) リードフレームの製造方法
JP3160584U (ja) 半導体装置
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
JPH11307707A (ja) リードフレームの製造方法及び樹脂封止型半導体装置
JP2008270661A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP4455166B2 (ja) リードフレーム
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2015060889A (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP5534559B2 (ja) モールドパッケージの製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2013175795A5 (ja)
JP3146231U (ja) リードフレームおよび半導体装置
JP2013175795A (ja) リードフレームの製造方法
JP4999492B2 (ja) 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置
JP3833663B2 (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150609

R150 Certificate of patent or registration of utility model

Ref document number: 5762078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150