JP2012182288A - 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法 - Google Patents

端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法 Download PDF

Info

Publication number
JP2012182288A
JP2012182288A JP2011043880A JP2011043880A JP2012182288A JP 2012182288 A JP2012182288 A JP 2012182288A JP 2011043880 A JP2011043880 A JP 2011043880A JP 2011043880 A JP2011043880 A JP 2011043880A JP 2012182288 A JP2012182288 A JP 2012182288A
Authority
JP
Japan
Prior art keywords
electrode
piezoelectric
plating layer
terminal electrode
electrostrictive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011043880A
Other languages
English (en)
Other versions
JP5714361B2 (ja
Inventor
Takashi Ebigase
隆 海老ヶ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2011043880A priority Critical patent/JP5714361B2/ja
Priority to EP12156639.2A priority patent/EP2495778A3/en
Priority to US13/403,021 priority patent/US20120225197A1/en
Priority to CN2012100501010A priority patent/CN102655207A/zh
Publication of JP2012182288A publication Critical patent/JP2012182288A/ja
Application granted granted Critical
Publication of JP5714361B2 publication Critical patent/JP5714361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals

Abstract

【課題】セラミックスの表面に形成された、ガラス成分を含む電極材料からなる電極の表面に、端子電極を形成した後の、電極とセラミックスとの密着強度の低下を抑制し、電極とセラミックスとが容易に剥離しないような、端子電極形成方法を提供する。
【解決手段】端子電極形成方法は、セラミックス2の表面に形成された、ガラス成分を含む電極材料からなる電極8の表面に、導線を接続するための端子電極10をめっきにより形成する。この方法は、電極8の表面に、pH6〜8のめっき液を用いて第一金めっき層をめっきにより形成する第一金めっき層形成工程と、第一金めっき層の表面に、ニッケルめっき層をめっきにより形成するニッケルめっき層形成工程と、ニッケルめっき層の表面に、第二金めっき層をめっきにより形成する第二金めっき層形成工程とを含む。
【選択図】図1

Description

本発明は、圧電/電歪アクチュエータ等の圧電/電歪デバイスに用いられる圧電/電歪素子の電極のような、セラミックスの表面に形成された電極の表面に、導線を接続するための端子電極を形成する方法に関する。
近年、光学、精密機械、半導体製造等の分野において、圧電体に電界を加えたときに起こる歪み(変位、変形)を利用した圧電/電歪アクチュエータや、圧電体に圧力を加えたときに起こる電荷発生(分極)を利用した圧電/電歪センサ等の、圧電/電歪デバイスの開発が積極的に進められている。こうした圧電/電歪デバイスの中核をなす構成要素として、圧電/電歪材料からなる圧電/電歪膜と、その圧電/電歪膜の両面にそれぞれ形成された電極とを備える圧電/電歪素子が用いられている(例えば、特許文献1参照)。
通常、このような圧電/電歪素子においては、圧電/電歪膜の両面に形成された電極の表面に、端子電極と称される導線を接続するための部位がめっきにより形成される。そして、圧電/電歪素子の実装時に、圧電/電歪素子と当該圧電/電歪素子に電圧を印加等するための回路とを接続する導線を、その端子電極に半田、若しくは、導電性接着剤、ACF等で接続するようにしている。
一般に、端子電極としては、その信頼性の高さから、ニッケルめっき層と金めっき層とからなる二層構造の端子電極が用いられている。従来、このような端子電極の形成方法としては、まず、電極の表面に、ニッケルめっき層をめっき形成し、そのニッケルめっき層の表面に、金めっき層をめっき形成するという方法が用いられている。
ところで、圧電/電歪素子の圧電/電歪膜のようなセラミックスの表面に形成される電極の材料には、通常、金や白金といった主要材料の他、添加剤として微量のガラス成分が含まれており、そのガラス成分が、焼成により電極と圧電/電歪膜(セラミックス)との界面に析出して接着力を発揮することで、電極と圧電/電歪膜(セラミックス)とを密着させている。
このように、界面に析出したガラス成分によって圧電/電歪膜(セラミックス)と密着している電極の表面に、前記のような形成方法で端子電極をめっき形成すると、電極と圧電/電歪膜(セラミックス)との密着強度が、端子電極の形成前に比べて低下し、端子電極に導線を接続する際、若しくは接続した後に、電極と圧電/電歪膜(セラミックス)とが剥離しやすくなるという問題があった。
この密着強度低下の原因としては、端子電極の形成時に、めっき液が電極と圧電/電歪膜との界面に侵入し、めっきを施す際の通電により、めっき液から発生した水素ガスのガス圧が界面に加わることが考えられる。
また、端子電極の形成時に最初に用いられるニッケルめっき用のめっき液は、一般的には酸性(pH4〜5程度)であるため、このめっき液が電極と圧電/電歪膜(セラミックス)との界面に侵入して、電極と圧電/電歪膜(セラミックス)との界面に析出しているガラス成分を溶出させることも、前記密着強度低下の原因の1つと考えられる。
そして、このように電極と圧電/電歪膜(セラミックス)との密着強度が低下した状態で、端子電極に導線を接続する際の応力、若しくは、接続した後の種々の応力が加わると、電極と圧電/電歪膜(セラミックス)とが容易に剥離する。
特開平5−267742号公報
本発明は、このような従来の事情に鑑みてなされたものであり、その目的とするところは、圧電/電歪膜等のセラミックスの表面に形成された、ガラス成分を含む電極材料からなる電極の表面に、端子電極を形成した後の、電極とセラミックスとの密着強度の低下を抑制し、端子電極に導線を接続する際、若しくは、接続した後に種々の応力が加わっても、電極とセラミックスとが容易に剥離しないような、端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法を提供することにある。
上記目的を達成するため、本発明によれば、以下の端子電極形成方法及び圧電/電歪素子の製造方法が提供される。
[1] セラミックスの表面に形成された、ガラス成分を含む電極材料からなる電極の表面に、導線を接続するための端子電極をめっきにより形成する端子電極形成方法であって、前記電極の表面に、pH6〜8のめっき液を用いて第一金めっき層をめっきにより形成する第一金めっき層形成工程と、前記第一金めっき層の表面に、ニッケルめっき層をめっきにより形成するニッケルめっき層形成工程と、前記ニッケルめっき層の表面に、第二金めっき層をめっきにより形成する第二金めっき層形成工程とを含む端子電極形成方法。
[2] セラミックスの圧電/電歪材料からなる圧電/電歪膜と、当該圧電/電歪膜の両面に形成された電極とを備え、前記圧電/電歪膜の少なくとも一方の面に形成された前記電極はガラス成分を含む電極材料からなり、前記ガラス成分を含む電極材料からなる前記電極の表面に、導線を半田接続するための端子電極がめっきにより形成された圧電/電歪素子を製造する、圧電/電歪素子の製造方法であって、前記端子電極の形成を、[1]に記載された端子電極形成方法を用いて行う、圧電/電歪素子の製造方法。
本発明の端子電極形成方法を用いて、端子電極の形成を行えば、端子電極を形成した後においても電極とセラミックスとの密着強度が高く保たれ、端子電極に導線を接続する際、若しくは、接続した後に種々の応力が加わっても、電極とセラミックスとが容易に剥離しない。また、本発明の圧電/電歪素子の製造方法は、端子電極の形成を、本発明の端子電極形成方法を用いて行うため、端子電極を形成した後においても電極と圧電/電歪膜との密着強度が高く保たれ、端子電極に導線を接続する際、若しくは、接続した後に種々の応力が加わっても、電極と圧電/電歪膜とが容易に剥離しない圧電/電歪素子を製造することができる。
本発明の端子電極形成方法にて端子電極が形成された圧電/電歪素子の一例を示す概略斜視図である。 端子電極周辺の概略断面図である。
本発明の端子電極形成方法は、セラミックスの表面に形成された、ガラス成分を含む電極材料からなる電極の表面に、導線を接続するための端子電極をめっきにより形成するためのものである。以下、この端子電極形成方法について、圧電/電歪素子の端子電極を形成する場合を例に、具体的に説明するが、本発明は、これに限定されて解釈されるものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。
図1は、本発明の端子電極形成方法にて端子電極が形成された圧電/電歪素子の一例を示す概略斜視図であり、図2は、その圧電/電歪素子の端子電極周辺の概略断面図である。
本発明の端子電極形成方法により端子電極が形成される圧電/電歪素子は、例えば、セラミックスの圧電/電歪材料からなる圧電/電歪膜と、その圧電/電歪膜の両面に形成された、ガラス成分を含む電極材料からなる電極とを備えるものであり、そのような圧電/電歪素子は、従来公知の製造方法を用いて製造することができる。
例えば、図1に示す圧電/電歪素子1は、セラミックス基板2上に、ガラス成分を含む電極材料からなる電極(下部電極)8と、セラミックスの圧電/電歪材料からなる圧電/電歪膜4と、ガラス成分を含む電極材料からなる電極(上部電極)6とを、順次、積層形成して製造されたものである。なお、図1に例示した圧電/電歪素子1は、セラミックス基板2上に配設されて、そのセラミックス基板2とともに、圧電/電歪アクチュエータを構成するものであるが、本発明の端子電極形成方法により端子電極が形成される圧電/電歪素子は、このようにセラミックス基板上に配設されたものであることや、圧電/電歪アクチュエータの構成要素として使用されるものであることを要するものではない。また、このように1つの圧電/電歪膜の両面に電極が配置された単純な構造のものに限定されるものではなく、例えば、複数の圧電/電歪膜の間にそれぞれ電極が内挿された多層構造の圧電/電歪素子であってもよい。
図1に示すような圧電/電歪素子1の具体的な製造方法の一例としては、まず、下部電極8、圧電/電歪膜4及び上部電極6を積層形成するための基体となるセラミックス基板2を作製する。
セラミックス基板2の材料としては、例えば、酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、窒化珪素等が好適なものとして挙げられる。特に、完全安定化酸化ジルコニウムを主成分とする材料と部分安定化酸化ジルコニウムを主成分とする材料は、薄肉としても機械的強度が大きいこと、靭性が高いこと、圧電/電歪膜や電極の材料との反応性が低いことから最も好適に用いられる。
セラミックス基板2の具体的な作製方法としては、例えば、前記材料の粉末に、バインダー、溶剤、分散剤、可塑剤等を添加混合してスラリーを得、これを脱泡処理した後、リバースロールコーター法、ドクターブレード法等の方法を用いて、グリーンシートに成形し、所定の温度(例えば、酸化ジルコニウムを材料に用いた場合は、1200〜1600℃程度)で焼成するといった方法が用いられる。なお、焼成は、後述する下部電極8の形成後、圧電/電歪膜4の形成後、又は上部電極6の形成後に行うようにしても良い。
こうして作製したセラミックス基板2上に、下部電極8を形成する。下部電極8の主要材料としては、白金、金、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、鉛等の金属単体、若しくは、これらの合金が好適なものとして挙げられる。特に、白金は後述する圧電/電歪膜4の形成工程における膜の焼成温度(1000〜1300℃)において、優れた耐熱性を示すことから最も好適に用いられる。また、下部電極8の材料には、このような主要材料の他、添加剤として、微量のガラス成分が含まれることが好ましい。このガラス成分は、下部電極8焼成時にセラミックス基板2と下部電極8のとの界面に析出して接着力を発揮し、セラミックス基板2と下部電極8との密着性を高くすることができる。更に、後述する圧電/電歪膜4の形成工程における膜の焼成時に、下部電極8焼成時に界面に析出せずに電極中に残存したガラス成分が、下部電極8と圧電/電歪膜4との界面に析出して接着力を発揮し、下部電極8と圧電/電歪膜4との密着性を高くすることもできる。
下部電極8は、従来公知の膜形成法にてセラミックス基板2上に形成することができる。具体的な形成方法としては、例えば、微量のガラス成分を含有させた白金レジネートペーストや金レジネートペースト等の金属レジネートペースト、白金や金の金属粉末とガラス成分、樹脂を混合した金属ペーストを、印刷法、ディッピング法、転写法などの膜形成方法によりセラミックス基板2上の所定位置に塗布し、所定の温度(例えば、白金レジネートペーストを用いた場合は、1300℃程度)で焼成する。下部電極8の厚さは、圧電/電歪膜4の変位を阻害しないよう薄く形成することが好ましく、通常は20μm以下、好ましくは2μm以下、より好ましくは0.5μm以下とする。
次いで、下部電極8上に、圧電/電歪膜4を形成する。圧電/電歪膜4の材料としては、圧電若しくは電歪効果等の電界誘起歪みを起こすセラミックス材料であれば、特に制限されず、強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、チタン酸ビスマスネオジウム(BNT系)、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独、混合物あるいは固溶体として含有するセラミックスが挙げられる。特に、高い電気機械結合係数と圧電定数を有し、圧電/電歪膜4の焼結時におけるセラミックス基体2との反応性が低く、安定した組成のものが得られる点おいて、ジルコン酸チタン酸鉛(PZT系)に、マグネシウムニオブ酸鉛(PMN系)を主成分とする材料を固溶させた材料、若しくは、微量の酸化ストロンチウムや酸化ニオブを添加した材料が好適に用いられる。
圧電/電歪膜4は、従来公知の膜形成法にて下部電極8上に形成することができる。具体的な形成方法としては、例えば、前記のような材料の粒子を主成分とするペーストやスラリーを、印刷法、ディッピング法、転写法などの膜形成方法により下部電極8上に塗布し、所定の温度(例えば、1000〜1300℃程度)で焼成する。圧電/電歪膜4の厚さは、低作動電圧で大きな変位を得るために、100μm以下とすることが好ましく、3〜20μmとすることがより好ましい。また、後述の上部電極6が形成される圧電/電歪膜4の表面は、焼成面のままにしておくことが好ましい。圧電/電歪膜4の表面にエッチングやブラスト等の処理で凹凸を形成したり、研磨等によって平滑にしたりすると、その部分を構成する圧電/電歪粒子にダメージが加わった状態になり、電界を加えても作動しない圧電/電歪粒子が存在してしまうからである。特に前記のような薄い圧電/電歪膜4においては、作動しない部分の作動する部分に対する割合が増加し、全体的に変位量を低下させる結果となる。
本例においては、下部電極8上に圧電/電歪膜4を形成するに際して、下部電極8の表面全体を圧電/電歪膜4で被覆するのではなく、下部電極8の表面の一部(端子電極10を形成したい部位)が圧電/電歪膜4で覆われずに露出するようにし、その露出部分に後述の方法で端子電極10の形成を行うようにしている。なお、このように下部電極8の表面の一部(端子電極10を形成したい部位)を露出させる代わりに、圧電/電歪膜4に対し、厚さ方向に貫通するスルーホールを設け、下部電極8の一部をそのスルーホールを通じて、圧電/電歪膜4の上面まで延出させ、その延出部分に後述の方法で端子電極10の形成を行うようにしても良い。
続いて、圧電/電歪膜4上に、上部電極6を形成する。上部電極6の主要材料としては、金、白金、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、鉛等の金属単体、若しくは、これらの合金が好適なものとして挙げられ、特に、圧電/電歪膜材料との反応生が低く、圧電/電歪膜4に対する接合性の良い金が最も好適に用いられる。また、上部電極6の材料には、このような主要材料の他、添加剤として、微量のガラス成分が含まれる。このガラス成分は、上部電極6の焼成時に、上部電極と圧電/電歪膜4との界面に析出して接着力を発揮し、上部電極6と圧電/電歪膜4とを密着させる。
上部電極6は、従来公知の膜形成法にて圧電/電歪膜4上に形成することができる。具体的な形成方法としては、例えば、微量のガラス成分を含有させた金レジネートペースト等の金属レジネートペーストを、印刷法、ディッピング法、転写法などの膜形成方法により圧電/電歪膜上の所定位置に塗布し、所定の温度(例えば、金レジネートペーストを用いた場合は、600〜900℃程度)で焼成する。上部電極6の厚さは、圧電/電歪膜4の変位を阻害しないよう薄く形成することが好ましく、通常は5μm以下、好ましくは2μm以下、より好ましくは1μm以下とする。なお、図1の例では、上部電極6全体を圧電/電歪膜4上に形成しているが、上部電極6は、圧電/電歪膜4上とセラミックス基板2上とに跨って形成しても良い。また、電極(上部電極6及び下部電極8)は、圧電/電歪膜4との密着力を高めるため、金レジネートペースト等の電極材料に含有されていたガラス成分が、焼成後において、電極中よりも電極と圧電/電歪膜4との界面に高濃度で存在するように形成することが好ましい。特に、金レジネートペーストにおいては、電極を構成する金属粒子の粒径が焼成後に0.1μm以上になるような温度で焼成すると、100nm以下の微細な孔がなくなり、後述するめっき層形成工程において、めっき液の進入を防ぐことができるため好ましい。
金レジネートペースト等の電極材料に含有させるガラス成分としては、Bi、Pb、Si、B、Na、Li、Ti等の酸化物、炭酸塩、水酸化物、有機金属化合物等を用いることができる。その組成比は、ガラス成分を含有させる電極材料、焼成温度、電極形成の下地となるセラミックスの種類等によって適宜調整することができ、耐熱性、セラミックスとの濡れ性、密着性の全てが用途に応じて満足されるよう調整する。
次に、上述の製造方法により製造された圧電/電歪素子1の電極(上部電極6及び下部電極8)の表面に、本発明の端子電極形成方法を用いて、端子電極10を形成する。本発明の端子電極形成方法は、以下に説明する第一金めっき層形成工程と、ニッケルめっき層形成工程と、第二金めっき層形成工程とを含むものであり、当該方法により、図2に示すような3層構造の端子電極10が形成される。
(第一金めっき層形成工程)
この工程は、図2に示す3層構造の端子電極10の下層である第一金めっき層12を、下部電極8と上部電極6との表面に、それぞれめっきにより形成する工程である。めっきの方法としては、従来公知のめっき法、例えば、亜硫酸金錯体を用いた金めっき浴を用いることができる。この工程で、めっきに使用するめっき液のpHは6〜8、好ましくは6.5〜7.5とする。pHがこのような範囲にあるほぼ中性のめっき液を使用すると、めっき液が上部電極6及び下部電極8と圧電/電歪膜4との界面に侵入しても、当該界面において上部電極6及び下部電極8と圧電/電歪膜4とを密着させているガラス成分が溶出しにくい。具体的なめっき液としては、亜硫酸金錯体を用いた電解めっき液が好適なものとして挙げられる。この工程で形成する第一金めっき層12の厚さは、特に制限されるものではないが、後述のニッケルめっき層形成工程においてニッケルめっき用のめっき液が界面に侵入するのを防ぐ観点から、0.1μm以上とすることが好ましい。また、めっき液への浸漬時間が長いと密着力が低下することがあるため、0.5μm以下(成膜時間30分以下)とすることが好ましい。なお、図1に示すように、端子電極10を下部電極8と上部電極6の表面の一部に形成する場合、すなわち、電極上に部分的にめっきする場合は、公知のレジスト材料を用い、めっきしない部分をフォトリソグラフィ法でマスクしておけばよい。
(ニッケルめっき層形成工程)
この工程は、図2に示す3層構造の端子電極10の中間層であるニッケルめっき層14を、前記第一金めっき層形成工程にて形成された第一金めっき層12の表面に、めっきにより形成する工程である。めっきの方法としては、従来公知のめっき法、例えば、ワット浴を用いることができる。具体的なめっき液としては、通常、ワット浴で使用される、硫酸ニッケル及び塩化ニッケルにホウ酸を緩衝溶液として添加しためっき液が好適なものとして挙げられる。なお、このようなニッケルめっき用のめっき液のpHは4〜5程度である。この工程で形成するニッケルめっき層14の厚さは、特に制限されるものではないが、端子電極10に半田接合により導線を接続する場合の、半田による電極喰われ(電極が半田中に溶け込んで浸食され、導通不良が生じる状態)を防止する観点から、0.1〜4.0μm程度とすることが好ましく、0.2〜1.0μm程度とすることがより好ましい。
(第二金めっき層形成工程)
この工程は、図2に示す3層構造の端子電極10の上層である第二金めっき層16を、前記ニッケルめっき層にて形成されたニッケルめっき層14の表面に、めっきにより形成する工程である。めっきの方法としては、従来公知のめっき法、例えば、シアン化金錯体や亜硫酸金錯体を用いた金めっき浴を用いることができる。この工程において使用するめっき液としては、ニッケルめっき層14や露出しているセラミックス部を溶解しないpHであればよく、例えば、前記第一金めっき層形成工程と同様に、亜硫酸金錯体を用いた電解めっき液が好適なものとして挙げられる。この工程で形成する第二金めっき層16の厚さは、特に制限されるものではないが、端子電極10に半田接合により導線を接続する場合の、半田濡れ性及び半田接合性を確保する観点から、0.05〜1.0μm程度とすることが好ましく、0.1〜0.4μm程度とすることがより好ましい。
先述の従来技術における端子電極形成方法と、本願発明の端子電極形成方法との違いは、従来技術における端子電極形成方法が、電極の表面に、最初にニッケルめっき層を形成し、そのニッケルめっき層の表面に金めっき層を形成するのに対し、本願発明の端子電極形成方法は、電極の表面に、最初に金めっき層(第一金めっき層)を形成し、その金めっき層の上にニッケルめっき層を形成し、そのニッケルめっき層の表面に更に金めっき層(第二金めっき層)を形成する点にある。すなわち、本願発明の端子電極形成方法は、従来技術における端子電極形成方法に、第一金めっき層形成工程を追加したものと言うことができる。
本判明者らが種々の実験により検討を行ったところ、このように最初の工程として第一金めっき層形成工程を追加すると、第一金めっき層形成工程が行われない場合(従来技術)に比べて、端子電極形成後における電極と圧電/電歪膜等のセラミックスとの密着強度が2倍以上に向上することがわかった。
第一金めっき層形成工程の追加によって、このように端子電極形成後における電極と圧電/電歪膜等のセラミックスとの密着強度が大幅に向上する理由は定かではないが、電極の表面に最初に形成するめっき層が、従来技術におけるニッケルめっき層から、金めっき層(第一金めっき層)に変わることにより、以下のような効果がもたらされるためであると考えられる。
(効果1)
金めっきは、ニッケルめっきに比べてめっき効率が高いため、めっきの際の通電により、電極と圧電/電歪膜等のセラミックスとの界面に侵入しためっき液から発生する水素ガスの発生量が少なく、その結果、界面に加わる水素ガスのガス圧が低くなる。
(効果2)
ニッケルめっきには、pH4〜5程度の酸性のめっき液を使用するのに対し、金めっきには、pH6〜8程度のほぼ中性のめっき液を使用するため、めっき液が電極と圧電/電歪膜等のセラミックスとの界面に侵入しても、当該界面において電極と圧電/電歪膜等のセラミックスとを密着させているガラス成分が溶出しにくい。
これらの効果により、本発明の端子電極形成方法を用いて、端子電極の形成を行った場合には、端子電極を形成した後においても電極と圧電/電歪膜等のセラミックスとの密着強度が高く保たれ、端子電極に導線を接続する際、若しくは、接続した後に種々の応力が加わっても、電極とセラミックスとが容易に剥離せず、高い信頼性を発揮する。
以上、本発明の端子電極形成方法について、圧電/電歪素子の端子電極を形成する場合を例に説明したが、本発明の端子電極形成方法により端子電極を形成する対象は、圧電/電歪素子に限定されるものではなく、セラミックスの表面に、ガラス成分を含む電極材料からなる電極が形成された素子や部材であれば、全てその対象となる。
次に、本発明の圧電/電歪素子の製造方法について説明する。本発明の圧電/電歪素子の製造方法は、セラミックスの圧電/電歪材料からなる圧電/電歪膜と、その圧電/電歪膜の両面に形成された電極とを備え、前記圧電/電歪材料の少なくとも一方の面に形成された前記電極はガラス成分を含む電極材料からなり、前記ガラス成分を含む電極材料からなる前記電極の表面に、導線を接続するための端子電極がめっきにより形成された圧電/電歪素子を製造するためのものであり、前記端子電極の形成を、これまで説明した本発明の端子電極形成方法を用いて行うことを、その主要な特徴とするものである。
このように、本発明の圧電/電歪素子の製造方法は、端子電極の形成を、本発明の端子電極形成方法を用いて行うため、端子電極を形成した後においても電極と圧電/電歪膜との密着強度が高く保たれ、端子電極に導線を接続する際、若しくは、接続した後に種々の応力が加わっても、電極と圧電/電歪膜とが容易に剥離しない圧電/電歪素子を製造することができる。なお、本発明の圧電/電歪素子の製造方法において、端子電極の形成以外の工程については、例えば先述したような、従来公知の圧電/電歪素子の製造方法に準じて行うことができる。
以下、本発明を実施例に基づいて更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例1)
基板材料として、Yを3mol%含んだ酸化ジルコニウム(3Y−ZrO)からなる材料を使用し、これに有機溶剤、バインダー等を添加して混合した後、テープキャスティングにより、板状の成形体を成形した。この成形体を、大気雰囲気中、1450℃で2時間焼成することにより、3Y−ZrOからなるセラミックス基板を作製した。次いで、このセラミックス基板上に、ガラス成分(Bi、Si、Bの有機金属化合物を、金属元素で換算したモル比率で、Bi:Si:B=2:1:2となるよう混合したもの)を金に対して1質量%含む金レジネートペーストを塗布し、大気雰囲気中、600℃で10分間焼成して、厚さ0.1μmの電極を形成した。
次に、この電極の表面に、端子電極を形成した。端子電極の形成手順としては、電極の表面に、まず、金めっき液として、亜硫酸金錯体を用いたpHが6.5〜7.5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの第一金めっき層を形成した。続いて、この第一金めっき層の表面に、ニッケルめっき液として、硫酸ニッケル及び塩化ニッケルにホウ酸を緩衝溶液として添加した、pHが4〜5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.5μmのニッケルめっき層を形成した。更に、このニッケルめっき層の表面に、前記第一金めっき層の形成に用いた金めっき液と同じ金めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの第二金めっき層を形成して、電極の表面に、第一金めっき層、ニッケルめっき層及び第二金めっき層からなる3層構造の端子電極が形成されたサンプルを得た。
(比較例1)
前記実施例1と同様にして、3Y−ZrOからなるセラミックス基板を作製し、当該基板上に電極を形成した後、その電極の表面に、端子電極を形成した。端子電極の形成手順としては、まず、電極の表面に、ニッケルめっき液として、硫酸ニッケル及び塩化ニッケルにホウ酸を緩衝溶液として添加した、pHが4〜5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.5μmのニッケルめっき層を形成した。続いて、このニッケルめっき層の表面に、金めっき液として、亜硫酸金錯体を用いたpHが6.5〜7.5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの金めっき層を形成して、電極の表面に、ニッケルめっき層及び金めっき層からなる2層構造の端子電極が形成されたサンプルを得た。
(実施例2)
前記実施例1と同様にして、3Y−ZrOからなるセラミックス基板を作製した。次いで、このセラミックス基板上に、ガラス成分(TiO)を白金に対して1質量%含む白金ペーストを塗布し、大気雰囲気中、1300℃で2時間焼成して、厚さ2μmの下部電極を形成した。次いで、この下部電極上に、ジルコン酸チタン酸鉛(PZT系)に20mol%のマグネシウムニオブ酸鉛(PMN系)を固溶させた組成からなる圧電/電歪材料粉末、分散剤、バインダー、溶剤等からなる圧電/電歪セラミックスペーストを塗布し、マグネシア製の鞘の中で、大気雰囲気中、1250℃で2時間焼成して、厚さ10μmの圧電/電歪膜を形成した。更に、この圧電/電歪膜上に、ガラス成分(Bi、Si、Bの有機金属化合物を、金属元素で換算したモル比率で、Bi:Si:B=2:1:2となるよう混合したもの)を金に対して1質量%含む金レジネートペーストを塗布し、大気雰囲気中、600℃で1分間焼成して、厚さ0.1μmの上部電極を形成した。
次に、上部電極の表面に、端子電極を形成した。端子電極の形成手順としては、まず、上部電極の表面に、金めっき液として、亜硫酸金錯体を用いたpHが6.5〜7.5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの第一金めっき層を形成した。続いて、この第一金めっき層の表面に、ニッケルめっき液として、硫酸ニッケル及び塩化ニッケルにホウ酸を緩衝溶液として添加した、pHが4〜5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.5μmのニッケルめっき層を形成した。更に、このニッケルめっき層の表面に、前記第一金めっき層の形成に用いた金めっき液と同じ金めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの第二金めっき層を形成して、上部電極の表面に、第一金めっき層、ニッケルめっき層及び第二金めっき層からなる3層構造の端子電極が形成されたサンプルを得た。
(比較例2)
前記実施例1と同様にして、3Y−ZrOからなるセラミックス基板を作製した。次いで、このセラミックス基板上に、前記実施例2と同様にして、下部電極と、圧電/電歪膜と、上部電極とを、順次、積層形成した後、上部電極の表面に、端子電極を形成した。端子電極の形成手順としては、まず、上部電極の表面に、ニッケルめっき液として、硫酸ニッケル及び塩化ニッケルにホウ酸を緩衝溶液として添加した、pHが4〜5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.5μmのニッケルめっき層を形成した。続いて、このニッケルめっき層の表面に、金めっき液として、亜硫酸金錯体を用いたpHが6.5〜7.5の範囲にある電解めっき液を使用して、50℃の温度条件でめっきを行い、厚さ0.1μmの金めっき層を形成して、上部電極の表面に、ニッケルめっき層及び金めっき層からなる2層構造の端子電極が形成されたサンプルを得た。
(評価)
前記実施例1及び2並びに比較例1及び2の各サンプルについて、テープピール試験と密着強度の測定を行い、電極とセラミックス基板又は圧電/電歪膜との密着強度を評価した。テープピール試験は、各サンプルの端子電極形成部位を1mm角にカット後、端子電極の表面に粘着セロファンテープ(住友3M株式会社製の18mm幅のメンディングテープ(製品名:Scotch))を貼り付けてから引き剥がすという方法で行い、テープを引き剥がした際に、電極とセラミックス基板又は圧電/電歪膜とが剥離しなかったものを「○」、剥離したものを「×」として評価した。なお、剥離の有無は目視により判定した。また、密着強度の測定は、各サンプルの端子電極形成部位を2mm角にカット後、端子電極にピンを半田接合し、カットしたサンプルを固定した状態でピンを垂直方向上に引っ張った際の剥離強度を引張試験機で測定するという方法で行った。それらの結果を表1に示す。
Figure 2012182288
表1に示すとおり、電極の表面に端子電極を形成するに当たって、ニッケルめっき層をめっきする前に、第一金めっき層を形成した実施例1のサンプルは、テープピール試験の結果が良好であり、また、第一金めっき層を形成せず、電極の表面に直接ニッケルめっき層を形成した比較例1に比して、密着強度が2倍以上であり、電極とセラミックス基板との密着強度が高いことが確認された。同様に、電極の表面に端子電極を形成するに当たって、ニッケルめっき層をめっきする前に、第一金めっき層を形成した実施例2のサンプルは、テープピール試験の結果が良好であり、また、第一金めっき層を形成せず、電極の表面に直接ニッケルめっき層を形成した比較例2に比して、密着強度が2倍以上であり、電極と圧電/電歪膜との密着強度が高いことが確認された。
本発明は、圧電/電歪アクチュエータ等の圧電/電歪デバイスに用いられる圧電/電歪素子の電極のような、セラミックスの表面に形成された電極の表面に、導線を接続するための端子電極を形成する方法として好適に利用することができる。
1:圧電/電歪素子、2:セラミックス基板、4:圧電/電歪膜、6:上部電極、8:下部電極、10:端子電極、12:第一金めっき層、14:ニッケルめっき層、16:第二金めっき層。

Claims (2)

  1. セラミックスの表面に形成された、ガラス成分を含む電極材料からなる電極の表面に、導線を接続するための端子電極をめっきにより形成する端子電極形成方法であって、
    前記電極の表面に、pH6〜8のめっき液を用いて第一金めっき層をめっきにより形成する第一金めっき層形成工程と、前記第一金めっき層の表面に、ニッケルめっき層をめっきにより形成するニッケルめっき層形成工程と、前記ニッケルめっき層の表面に、第二金めっき層をめっきにより形成する第二金めっき層形成工程とを含む端子電極形成方法。
  2. セラミックスの圧電/電歪材料からなる圧電/電歪膜と、当該圧電/電歪膜の両面に形成された電極とを備え、前記当該圧電/電歪膜の少なくとも一方の面に形成された前記電極はガラス成分を含む電極材料からなり、前記ガラス成分を含む電極材料からなる前記電極の表面に、導線を接続するための端子電極がめっきにより形成された圧電/電歪素子を製造する、圧電/電歪素子の製造方法であって、
    前記端子電極の形成を、請求項1に記載された端子電極形成方法を用いて行う、圧電/電歪素子の製造方法。
JP2011043880A 2011-03-01 2011-03-01 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法 Expired - Fee Related JP5714361B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011043880A JP5714361B2 (ja) 2011-03-01 2011-03-01 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法
EP12156639.2A EP2495778A3 (en) 2011-03-01 2012-02-23 Terminal electrode forming method and manufacturing method of piezoelectric/electrostrictive element by use thereof
US13/403,021 US20120225197A1 (en) 2011-03-01 2012-02-23 Terminal electrode forming method and manufacturing method of piezoelectric/electrostrictive element by use thereof
CN2012100501010A CN102655207A (zh) 2011-03-01 2012-02-29 端电极形成方法及使用其的压电/电致伸缩元件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011043880A JP5714361B2 (ja) 2011-03-01 2011-03-01 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012182288A true JP2012182288A (ja) 2012-09-20
JP5714361B2 JP5714361B2 (ja) 2015-05-07

Family

ID=45656495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011043880A Expired - Fee Related JP5714361B2 (ja) 2011-03-01 2011-03-01 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法

Country Status (4)

Country Link
US (1) US20120225197A1 (ja)
EP (1) EP2495778A3 (ja)
JP (1) JP5714361B2 (ja)
CN (1) CN102655207A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140116015A (ko) * 2013-03-22 2014-10-01 엔지케이 인슐레이터 엘티디 세라믹스 부재 및 반도체 제조 장치용 부재
JP2014192186A (ja) * 2013-03-26 2014-10-06 Ngk Insulators Ltd 圧電/電歪素子及び配線基板
JPWO2015194461A1 (ja) * 2014-06-17 2017-04-27 日本碍子株式会社 セラミックスデバイス、及び接合体

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5669452B2 (ja) * 2009-07-28 2015-02-12 キヤノン株式会社 振動体の製造方法
JP5905292B2 (ja) 2012-02-21 2016-04-20 日本碍子株式会社 圧電素子及び圧電素子の製造方法
JP6155551B2 (ja) * 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
US9974163B2 (en) 2012-12-28 2018-05-15 Futurewei Technologies, Inc. Miniature high density opto-electronic package
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
CN103242063B (zh) * 2013-05-10 2015-02-25 济南大学 一种压电陶瓷表面电极的制备方法
US9776911B2 (en) * 2013-10-28 2017-10-03 Ferro Corporation Dielectric pastes for aluminum substrates
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108459441B (zh) * 2018-04-12 2021-04-09 京东方科技集团股份有限公司 一种显示装置及其制作方法
CN108447661A (zh) * 2018-05-14 2018-08-24 中山市科旗金属表面处理设备有限公司 一种电感磁芯及其制造工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板
JP2006135175A (ja) * 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2008131059A (ja) * 2006-11-16 2008-06-05 Epson Toyocom Corp 圧電デバイスの製造方法
JP2008135999A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2009155671A (ja) * 2007-12-25 2009-07-16 Ne Chemcat Corp 銅素地用置換金めっき液及びそれを用いる金めっき方法
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2010007172A (ja) * 2008-06-30 2010-01-14 Tdk Corp 電気ニッケルめっき液およびめっき方法
JP2010030875A (ja) * 2008-06-30 2010-02-12 Hitachi Metals Ltd セラミックス焼結体および圧電素子
JP2010258056A (ja) * 2009-04-22 2010-11-11 Kyocera Corp 積層型圧電素子、これを用いた噴射装置および燃料噴射システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665106B2 (ja) 1992-03-17 1997-10-22 日本碍子株式会社 圧電/電歪膜型素子
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
WO2007105395A1 (ja) * 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP5315796B2 (ja) * 2007-06-18 2013-10-16 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板
JP2006135175A (ja) * 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2008131059A (ja) * 2006-11-16 2008-06-05 Epson Toyocom Corp 圧電デバイスの製造方法
JP2008135999A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2009155671A (ja) * 2007-12-25 2009-07-16 Ne Chemcat Corp 銅素地用置換金めっき液及びそれを用いる金めっき方法
JP2010007172A (ja) * 2008-06-30 2010-01-14 Tdk Corp 電気ニッケルめっき液およびめっき方法
JP2010030875A (ja) * 2008-06-30 2010-02-12 Hitachi Metals Ltd セラミックス焼結体および圧電素子
JP2010258056A (ja) * 2009-04-22 2010-11-11 Kyocera Corp 積層型圧電素子、これを用いた噴射装置および燃料噴射システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140116015A (ko) * 2013-03-22 2014-10-01 엔지케이 인슐레이터 엘티디 세라믹스 부재 및 반도체 제조 장치용 부재
KR102167571B1 (ko) 2013-03-22 2020-10-19 엔지케이 인슐레이터 엘티디 세라믹스 부재 및 반도체 제조 장치용 부재
JP2014192186A (ja) * 2013-03-26 2014-10-06 Ngk Insulators Ltd 圧電/電歪素子及び配線基板
US9455396B2 (en) 2013-03-26 2016-09-27 Ngk Insulators, Ltd. Piezoelectric/electrostrictive element and wiring substrate
JPWO2015194461A1 (ja) * 2014-06-17 2017-04-27 日本碍子株式会社 セラミックスデバイス、及び接合体

Also Published As

Publication number Publication date
JP5714361B2 (ja) 2015-05-07
EP2495778A2 (en) 2012-09-05
US20120225197A1 (en) 2012-09-06
CN102655207A (zh) 2012-09-05
EP2495778A3 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5714361B2 (ja) 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法
KR101670974B1 (ko) 적층 세라믹 전자부품
CN112242254B (zh) 层叠电子部件及其安装构造
JP2001035739A (ja) 積層セラミック電子部品及びその製造方法
KR20160042098A (ko) 적층 세라믹 전자부품
JP2022136821A (ja) セラミック電子部品
JP6075460B2 (ja) 積層セラミック電子部品
JP2004266260A (ja) 積層型圧電体素子
JP2007273799A (ja) 積層構造体及びその製造方法
JP2002314157A (ja) 配線基板及びその製造方法
JP5816185B2 (ja) 積層体並びにそれらの製造方法
JP2005072370A (ja) 積層セラミックス電子部品及び製造方法
JP3894112B2 (ja) 圧電/電歪膜型素子
JP2001250994A (ja) 積層型圧電素子
JP5830050B2 (ja) 圧電/電歪素子及び配線基板
JP3207315B2 (ja) 圧電/電歪膜型素子
JP5827866B2 (ja) 膜型圧電/電歪素子およびその製造方法
JP2023509856A (ja) 金属層をセラミック層に接合するためのはんだ材料、そのようなはんだ材料の製造方法、およびそのようなはんだ材料の使用
JP5032791B2 (ja) 電子部品の製造方法
JP3102580B2 (ja) 積層型圧電アクチュエータ
JP2006049806A (ja) 積層圧電セラミックス構造体及びその製造方法
CN115036136B (zh) 陶瓷电子部件
JP2005150167A (ja) 積層型圧電素子
JP2023095737A (ja) 積層型電子部品
JP4914745B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R150 Certificate of patent or registration of utility model

Ref document number: 5714361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees