JP5905292B2 - 圧電素子及び圧電素子の製造方法 - Google Patents

Description

本明細書が開示する技術は、圧電素子に関する。

圧電素子は、セラミックス基板と、そのセラミックス基板の表面に形成されている電極を有する。圧電素子のセラミックス基板に外力を加えると、セラミックス基板が歪み、電極に電圧が発生する（圧電効果）。また、圧電素子の電極に電圧を印加すると、セラミックス基板に電界が印加され、セラミックス基板が歪む（逆圧電効果）。なお、特許文献１には、複数の内部電極を有する圧電素子が開示されている。

特開２００５−７２３２５号公報

上述した圧電効果または逆圧電効果を得ようとする際には、セラミックス基板の表面に形成されている電極の剛性によって、セラミックス基板の歪みが阻害される。これによって、セラミックス基板の歪み量が少なくなり、圧電素子が歪み難くなるという問題が生じる。例えば、圧電効果を得ようとする場合には、圧電素子が歪み難いと、圧電素子に印加される力に対して発生する電圧が小さくなる。また、逆圧電効果を得ようとする場合には、圧電素子が歪み難いと、圧電素子に印加される電圧に対して発生する歪み量が小さくなる。したがって、本明細書では、セラミックス基板の歪みを阻害し難い電極を有する圧電素子を提供する。

本明細書が開示する圧電素子は、表面に溝が形成されているセラミックス基板と、前記セラミックス基板の前記表面に形成されており、前記溝を跨いで伸びる電極を有する。前記溝の底面とその溝を跨いでいる部分の前記電極との間には、空孔が形成されている。

この圧電素子では、溝の底面と電極との間に空孔が形成されている。すなわち、電極が、溝の底面においてセラミックス基板に接触していない。このセラミックス基板に接触していない部分の電極は、セラミックス基板に接触している部分の電極よりもフレキシブルに変形することができる。このため、電極によってセラミックス基板の歪みが阻害され難い。したがって、この圧電素子は、歪み易い。

また、本明細書は、新たな圧電素子の製造方法を提供する。この製造方法は、溝が形成されているセラミックス基板の表面に溝を跨いで伸びる電極を形成する工程と、セラミックス基板を加熱することによって溝の底面から電極を剥離させる工程を有する。

この製造方法によれば、溝を跨いで伸びる部分がセラミックス基板に接触していない電極を有する圧電素子を製造することができる。

実施例の圧電素子１０の縦断面図。 電極１４とセラミックス基板１２の境界部分の拡大断面図。 図２に対応する断面の電子顕微鏡写真。 セラミックス基板１２の上面１２ａの電子顕微鏡写真。 圧電素子１０の製造方法を示すフローチャート。 比較例の圧電素子の電極１４とセラミックス基板１２の境界部分の拡大断面図。 図６に対応する断面の電子顕微鏡写真。 各圧電素子の評価結果を示す表。 変形例の圧電素子の電極１４とセラミックス基盤１２の境界部分の断面の電子顕微鏡写真。

最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。

（特徴１） 電極の内部に、溝の底部の空孔よりも小さい微細空孔が形成されている。

特徴１によれば、電極全体がよりフレキシブルに変形することができる。この構成によれば、より歪み易い圧電素子が得られる。

（特徴２） 溝を跨いでいる部分の電極内における微細空孔の体積比率が、溝を跨いでいない部分の電極内における微細空孔の体積比率よりも高い。

特徴２によれば、溝を跨いでいる部分の電極がよりフレキシブルに変形することができる。この構成によれば、より歪み易い圧電素子が得られる。

（特徴３） 電極の厚みが、５０ｎｍ以上であり、５００ｎｍ以下である。

特徴３によれば、電極の厚みが十分に薄いため、電極がよりフレキシブルに変形することができる。この構成によれば、より歪み易い圧電素子が得られる。

（特徴４） 空孔が形成される溝が、セラミックス基板を焼成する際に、焼成面に形成される溝である。

特徴４の溝は、セラミックス基板を焼成する際に、セラミックス基板の焼成面に自然に形成される。この溝を用いれば、容易に空孔を形成することができる。

（特徴５） 溝が、セラミックス基板の表面に現れている結晶粒の境界に沿って形成されている。
（特徴６） また、本明細書は、上記の圧電素子を備え、そのｄ３１方向の歪みを利用するアクチュエータを開示する。
（特徴７） セラミックス基板の前記表面に対して反対側の表面である裏面に、溝が形成されている。裏面に形成されており、裏面の溝を跨いで伸びる電極をさらに有する。裏面の溝の底面とその溝を跨いでいる部分の電極との間に、空孔が形成されている。

特徴５によれば、セラミックス基板が一対の電極に挟まれる。一対の電極の両方がフレキシブルに変形することができるので、この構成によれば、より歪み易い圧電素子が得られる。

（特徴８） 一対の電極が向かい合う方向が、セラミックス基板の厚み方向である。すなわち、一対の電極は、セラミックス基板に印加される電界のうちの最も高い電界を発生させる電極である。例えば、ｄ３３方向の歪みを利用する圧電素子は、複数の内部電極を備えている場合がある。このような圧電素子の端面には、内部電極を互いに接続するための電極（配線）が形成されている。上述した一対の電極は、ｄ３３方向の歪みを利用する圧電素子の端面に形成されている電極とは異なる。

（特徴９） 溝の底面と電極との間の空孔は、溝に沿って伸びている。

図１に示すように、実施例の圧電素子１０は、セラミックス基板１２と、電極１４と、電極１６を備えている。電極１４は、セラミックス基板１２の上面１２ａに形成されている。電極１６は、セラミックス基板１２の下面１２ｂに形成されている。セラミックス基板１２は、圧電体により構成されている。なお、以下では、セラミックス基板１２の厚み方向をＺ方向といい、Ｚ方向に直交する一方向（セラミックス基板１２の上面に沿った方向）をＸ方向といい、Ｘ方向及びＺ方向の両方に対して直交する方向をＹ方向という場合がある。なお、圧電素子１０に対しては、電極１４から電極１６に向かう方向の電界によって分極処理が施されている。

電極１４と電極１６の間に電極１４が高電位となる電圧を印加すると、セラミックス基板１２に対してＺ方向に電界が印加される。すると、セラミックス基板１２が、矢印１００に示すようにＺ方向に膨張するとともに、矢印１０２に示すようにＸ方向及びＹ方向に収縮する。圧電素子１０は、Ｘ方向の歪みを利用したアクチュエータとして使用される。すなわち、圧電素子１０は、セラミックス基板１２に印加される電界の方向（すなわち、Ｚ方向）と、アクチュエータの駆動に用いられる歪みの方向（すなわち、Ｘ方向）とが略直交するｄ３１方向の歪みを利用した圧電素子である。

図２は、圧電素子１０の縦断面図であり、セラミックス基板１２と電極１４との境界面を拡大して示している。また、図３は、図２に対応する領域の圧電素子１０の電子顕微鏡写真を示している。図２、３に示すように、セラミックス基板１２の上面１２ａには、多数の溝２０が形成されている。図４は、セラミックス基板１２の上面１２ａの電子顕微鏡写真を示している。セラミックス基板１２中には多数の結晶粒２２が存在しており、図４に示すように、セラミックス基板１２の上面１２ａには結晶粒２２が現れている。溝２０は、セラミックス基板１２の上面１２ａに現れている結晶粒２２の境界（結晶粒界）に沿って形成されている。溝２０は、セラミックス基板１２を焼成する過程において、その焼成面に形成される。

図２、３に示すように、電極１４は、セラミックス基板１２の上面１２ａの凹凸に沿って形成されている。但し、電極１４は、溝２０の底面に接触していない。なお、ここでは、溝２０の底面とは、溝２０の最深部の表面を意味する。電極１４と溝２０の底面の間には空孔３０が形成されている。空孔３０は、溝２０に沿って伸びている。各空孔３０の幅（セラミックス基板１２の上面１２ａに平行な方向の幅（図２ではＸ方向の寸法））は２６０ｎｍ〜５００ｎｍ程度であり、その平均値は約３３０ｎｍである。また、各空孔３０の深さ（Ｚ方向の寸法）は約５４ｎｍ〜１１０ｎｍ程度であり、その平均値は約８０ｎｍである。また、電極１４の厚みは、１００ｎｍ〜３７０ｎｍ程度である。

電極１４の内部には、多数の微細空孔４０が形成されている。微細空孔４０は、直径が２０ｎｍ〜８０ｎｍ程度の空孔である。微細空孔４０の体積は、溝２０の底面に形成されている空孔３０の体積よりも遥かに小さい。なお、微細空孔４０のサイズは、位置によって異なる。溝２０を跨いでいる部分の電極１４（すなわち、空孔３０の上部の電極１４）の内部の微細空孔４０の直径は、３０〜８０ｎｍ程度であり、その平均値は約４５ｎｍである。これに対し、溝２０を跨いでいない部分の電極１４（セラミックス基板１２に接している部分の電極１４）の内部の微細空孔４０の直径は、２０〜６０ｎｍ程度であり、その平均値は約３５ｎｍである。すなわち、微細空孔４０の直径の平均値は、溝２０を跨いでいる部分の電極１４の方が、溝２０を跨いでいない部分の電極１４よりも大きい。また、電極１４内における微細空孔４０の体積比率も、溝２０を跨いでいる部分の方が、溝２０を跨いでいない部分よりも大きい。溝２０を跨いでいる部分の電極１４の内部の微細空孔４０の体積比率は約８％である。これに対し、溝２０を跨いでいない部分の電極１４の内部の微細空孔４０の体積比率は約４％である。

セラミックス基板１２の下面１２ｂ側の電極１６は、上面１２ａ側の電極１４と略同様に形成されている。すなわち、セラミックス基板１２の下面１２ｂにも多数の溝２０が形成されており、電極１６は下面１２ｂの溝２０を跨ぐように形成されている。下面１２ｂの溝２０の底面と電極１６の間には、空孔３０が形成されている。また、電極１６の内部には、微細空孔４０が形成されている。電極１６の内部の微細空孔４０は、電極１６と溝２０の底面との間の空孔３０よりも遥かに小さい。微細空孔４０のサイズ、及び、体積比率は、溝２０を跨いでいる部分の電極１６の方が、溝２０を跨いでいない部分の電極１６よりも大きい。

次に、圧電素子１０の製造方法を説明する。図５は、圧電素子１０の製造方法を示すフローチャートである。最初に、ステップＳ２において、圧電体を主原料とするグリーンシートが板状に成形される。ここでは、グリーンシートの表面は略平坦に形成される。ステップＳ４では、グリーンシートが加熱される。これによって、グリーンシートが脱媒及び焼成されて、セラミックス基板１２が得られる。焼成中に、セラミックス基板１２が多結晶化し、セラミックス基板１２中に結晶粒が形成される。これによって、セラミックス基板１２の表面に溝２０が形成される。この時のセラミックス基板１２の表面粗さは、Ｒａで０．０１〜０．１ｕｍとなる。

ステップＳ６では、セラミックス基板１２の上面１２ａ及び下面１２ｂに、Ａｕレジネートが均一に塗布される。本実施例では、スクリーン印刷、あるいはスピンコート法によりＡｕレジネートが塗布される。その後の乾燥により有機溶剤が揮発し、Ａｕレジネートの乾燥膜が形成される。なお、Ａｕレジネートは、有機溶剤に溶解したＡｕ（金）の有機金属化合物からなるペーストである。また、Ａｕレジネートには、後述するＡｕ膜がセラミックス基板１２に対して好適に固着するように、微量のガラス成分が添加されている。なお、本実施例ではＡｕレジネートを使用した例について説明するが、有機金属化合物としてＰｔ（白金）やＣｕ（銅）を含有するレジネートを使用してもよい。

ステップＳ８では、ベルト焼成炉を用いて、セラミックス基板１２を加熱する。ベルト焼成炉は、セラミックス基板１２が炉内を通過するように構成された焼成炉である。セラミックス基板１２が炉内を移動する際に、所定の温度プロファイルでセラミックス基板１２が加熱される。ベルト焼成炉内の最高温度は、約６００℃に設定されている。セラミックス基板１２は、ベルト焼成炉に入ると昇温され、約６００℃の温度に所定時間維持される。昇温中に、Ａｕレジネート中の有機分が脱媒される。その後、セラミックス基板１２が約６００℃の最高温度となると、ガラスが溶融し、Ａｕが焼結することで、セラミックス基板１２の上面１２ａ及び下面１２ｂにＡｕ膜が形成される。このＡｕ膜が、電極１４、１６である。Ａｕレジネート中の有機分を脱媒させることで、厚みが１００〜３７０ｎｍ程度と薄く、内部に多数の微細空孔４０を有する電極１４、１６を形成することができる。ベルト焼成炉で電極１４、１６が加熱されると、電極１４、１６は、以下のように変形すると考えられる。すなわち、電極１４、１６が加熱されると、上記の通り、電極１４、１６中の有機分が脱媒されて、電極１４、１６内に比較的大きい空孔４０が多数形成される。その後、電極１４、１６が約６００℃に加熱されると、電極１４、１６の内部でＡｕ原子が焼結するため、電極１４、１６が収縮する。電極１４、１６が収縮するのに伴って、空孔４０が小さくなるとともに、空孔４０の数が減少する。また、電極１４、１６の収縮が進むと、電極１４、１６は厚みが薄くなる。この時、セラミックス基板１２の溝２０で囲まれた高い部分に向って電極１４、１６の焼結が進行するため、図２の矢印に示すように、溝２０から遠ざかる方向に向かっても収縮が発生する。その結果、溝２０内の電極１４、１６が溝２０の底面から剥がれて、空孔３０が形成される。また、このように電極１４、１６が収縮するため、溝２０を跨いでいる部分の電極１４、１６内で、一旦小さくなった微細空孔４０が拡大する。このため、溝２０を跨いでいる部分の電極１４、１６内の微細空孔４０の体積比率が高くなる。

ステップＳ１０では、セラミックス基板１２をダイシングして、複数の圧電素子１０に分割する。このようにして、上述した圧電素子１０が製造される。

次に、実施例の圧電素子の特性について、比較例１、２の圧電素子と比較しながら説明する。図６、７には、比較例１、２の圧電素子の縦断面が示されている（比較例１と比較例２では、圧電素子の断面構造は略等しい）。比較例１、２の圧電素子は、実施例の圧電素子と同様のセラミックス基板１２に対して、スパッタリングによって電極１４、１６を形成したものである。なお、電極１４、１６は、セラミックス基板１２上に形成されたＮｉ−Ｃｒ膜（ニッケルとクロムの合金の膜）と、Ｎｉ−Ｃｒ膜上に形成されたＡｕ膜とによって構成されている。また、比較例１の圧電素子は、略常温でスパッタリングを行って電極１４、１６を形成したものであり、比較例２の圧電素子は、セラミックス基板１２を約２３０℃に加熱しながらスパッタリングを行って電極１４、１６を形成したものである。スパッタリングによれば、図６、７に示すように、溝２０内を含むセラミックス基板１２の表面全体に密着する電極１４、１６が形成される。すなわち、比較例１、２の圧電素子１０には、溝２０内に空孔３０が形成されていない。また、スパッタリングによれば、緻密な電極１４、１６が形成される。すなわち、比較例１、２の圧電素子１０の電極１４、１６内には、微細空孔４０が形成されていない。

図８は、実施例の圧電素子と、比較例１、２の圧電素子について、ｃ軸ドメイン配向率と歪み量について評価した結果を示している。ここでは、製造後に２５０℃の高温エージング試験を行い、その後に分極処理を施したサンプルと、製造後に高温エージング試験を行わないで分極処理を施したサンプルについて評価した。なお、図８のｃ軸ドメイン配向率は、各圧電素子のセラミックス基板１２に対してＸ線回折を行うことで結晶のｃ軸の回折強度Ｉｃと結晶のａ軸の回折強度Ｉａをそれぞれ測定し、Ｉｃ／（Ｉａ＋Ｉｃ）の数式により算出した値である。ｃ軸ドメイン配向率が高いことは、セラミックス基板１２中に、ｃ軸が電界の印加方向に沿っている結晶が多く存在していることを示す。したがって、ｃ軸ドメイン配向率が高いことは、セラミックス基板１２中の結晶のドメイン回転が起こり難く、電界を印加したときにセラミックス基板１２が歪もうとする量が小さいことを意味する。ｃ軸ドメイン配向率は、セラミックス素子中に生じている圧縮応力が大きいと、大きくなることが分かっている。なお、ｃ軸ドメイン配向率は、セラミックス基板１２のみの特性を表している。各圧電素子の実際の歪み易さは、セラミックス基板１２のみならず、電極１４、１６の構造によっても変化する。また、図８の歪み量は、各圧電素子の電極１４、１６間に所定の電圧を印加し、Ｘ方向の歪み量（寸法の変化量）を検出することで測定した。図８の歪み量は、圧電素子の歪み易さを示す値である。

最初に、高温エージング試験未実施の各圧電素子の特性について説明する。図８に示すように、高温エージング試験未実施のサンプルのｃ軸ドメイン配向率は実施例の圧電素子の方が比較例１の圧電素子よりも遥かに高いにもかかわらず、高温エージング試験未実施のサンプルの歪み量は実施例の圧電素子の方が比較例１の圧電素子よりも高い。すなわち、高温エージング試験未実施のサンプルにおいて、セラミックス基板１２は実施例の圧電素子の方が比較例１の圧電素子よりも歪もうとする量が小さいにもかかわらず、実際の歪み量は実施例の圧電素子の方が比較例１の圧電素子よりも高くなっている。これは、電極構造の違いによるものと考えられる。すなわち、比較例１の圧電素子では、電極１４、１６がセラミックス基板１２に密着しているとともに、電極１４、１６が緻密である。このため、電極１４、１６によってセラミックス基板１２の歪みが阻害される。これに対し、実施例の圧電素子では、電極１４、１６に空孔３０及び微細空孔４０が形成されているため電極１４、１６がセラミックス基板１２の歪みに合わせて伸縮し易い。したがって、実施例の圧電素子では、歪み量が大きくなる。なお、高温エージング試験実施済の比較例２の圧電素子は、ｃ軸ドメイン配向率が実施例の圧電素子よりも若干高い程度であるにもかかわらず、歪み量は実施例の圧電素子よりもかなり小さい。これも、電極構造の違いによるものと考えられる（すなわち、比較例２の圧電素子の電極１４、１６は緻密である）。

また、高温エージング試験未実施のサンプルのｃ軸ドメイン配向率は、実施例の圧電素子と比較例２の圧電素子において高い。これは、実施例と比較例２の圧電素子の製造工程において、電極１４、１６を形成する時に、セラミックス基板１２が加熱されるためであると考えられる。すなわち、製造工程において電極１４、１６を形成する時に、セラミックス基板１２に熱が加えられると、セラミックス基板は熱膨張する。熱膨張した状態のセラミックス基板１２に対して、電極１４、１６が固着し、セラミックス基板１２と電極１４、１６が一体化する。その後、常温まで冷却されると、電極１４、１６とセラミックス基板２０は共に収縮する。金属材料である電極１４、１６はセラミックス基板１２よりも熱膨張率が大きいので、電極１４、１６の収縮量は、セラミックス基板１２の収縮量よりも大きくなる。したがって、電極１４、１６とセラミックス基板１２が固着した温度から、圧電素子を常温まで冷却すると、セラミックス基板１２に圧縮応力が生じる。このため、実施例と比較例２の圧電素子は、分極処理前のｃ軸ドメイン配向率が大きくなると考えられる。なお、製造工程において、実施例の圧電素子の電極１４、１６が曝される温度は約６００℃である。これに対して、比較例２の圧電素子の電極１４、１６が曝される温度は、約２３０℃であり、実施例よりも低い。しかしながら、ｃ軸ドメイン配向率は、実施例の圧電素子の方が、比較例２の圧電素子よりも低い。これは、実施例の圧電素子の製造工程において、電極１４、１６がセラミックス基板１２の溝２０の底面から剥離すること、及び、電極１４、１６中に微細空孔４０が形成されることによって、セラミックス基板１２に生じる圧縮応力が抑制されるためであると考えられる。また、高温エージング試験未実施の比較例１の圧電素子は、ｃ軸ドメイン配向率が極端に低い。これは、比較例１の圧電素子の電極１４、１６は製造工程においてセラミックス基板１２が加熱されていないため、上述した熱膨張差によるセラミックス基板１２への圧縮応力が生じないためであると考えられる。

次に、高温エージング試験による各圧電素子の特性の変化について説明する。比較例１の圧電素子のｃ軸ドメイン配向率は、高温エージング試験実施済のサンプルの方が高温エージング試験未実施のサンプルよりもかなり大きい。これは、比較例１の圧電素子の電極１４、１６は製造工程において高温に曝されていないため、高温エージング試験中に電極１４、１６の中のＡｕ原子が細密状態になるように、大きな原子の再配列が生じ、電極１４、１６が収縮するためであると考えられる。すなわち、高温エージング試験中に電極１４、１６が収縮することでセラミックス基板１２中に圧縮応力が生じ、ｃ軸ドメイン配向率が上昇する。なお、比較例１の圧電素子では、電極１４、１６の全体がセラミックス基板１２対して密着しているので、図６の矢印に示すように、電極１４、１６の全体がその中心に向かって収縮する。また、電極１４、１６中に微細空孔が形成されていないので、電極１４、１６の収縮による力がセラミックス基板１２に直に伝わる。このため、セラミックス基板１２に極めて高い圧縮応力が加わることになる。その結果、高温エージング試験によって、比較例１の圧電素子のｃ軸ドメイン配向率が大きく上昇する。

比較例２の圧電素子のｃ軸ドメイン配向率も、比較例１ほどではないが、高温エージング試験実施済のサンプルの方が高温エージング試験未実施のサンプルよりも大きい。製造工程において２３０℃の熱処理を受けた比較例２の電極１４、１６も、高温エージング試験においてＡｕ原子が細密状態になるように、原子の再配列が生じ、ある程度収縮すると考えられる。

これに対し、実施例の圧電素子では、高温エージング試験未実施のサンプルと高温エージング試験実施済のサンプルとの間でｃ軸ドメイン配向率が略等しい。これは、実施例の電極１４、１６中の空孔３０及び微細空孔４０の作用によるものと考えられる。すなわち、実施例の圧電素子では、空孔３０が形成されていることで溝２０の底部において電極１４、１６がセラミックス基板１２に接触していない。このため、図２の矢印に示すように、溝２０によって囲まれた区域内において電極１４、１６が収縮し、溝２０を跨ぐような収縮が生じ難い。また、電極１４、１６中に微細空孔４０が形成されているので、電極１４、１６がある程度変形し易くなっている。さらに、溝２０を跨いでいる部分の電極１４、１６は、セラミックス基板１２に接触しておらす、かつ、微細空孔４０の体積比率が高いため、よりフレキシブルに変形することができる。このため、電極１４、１６がＡｕ原子の再配列によって収縮しても、セラミックス基板１２に圧縮応力が作用し難いと考えられる。さらに、実施例の電極１４、１６は、製造工程において６００℃の温度に曝されている。このため、高温エージング試験中に、Ａｕ原子の再配列による電極１４、１６の収縮量が比較例１、２よりも小さいと考えられる。これによっても、セラミックス基板１２に圧縮応力が作用し難くなっていると考えられる。以上に説明したように、実施例の圧電素子では、高温エージング試験においてｃ軸ドメイン配向率がほとんど変化しない。このため、高温エージング試験実施済のサンプルにおいては、実施例の圧電素子のｃ軸ドメイン配向率が最も低くなる。

以上のように比較例１、２の圧電素子では、高温エージング試験によってｃ軸ドメイン配向率が上昇するので、高温エージング試験によって歪み量が低下する。これに対し、実施例の圧電素子では、高温エージング試験によってｃ軸ドメイン配向率がほとんど変化しないので、高温エージング試験によって歪み量がほとんど変化しない。このように、実施例の圧電素子は、製造後に高温に曝されたとしても特性がほとんど変化しない。実施例の圧電素子は、温度に対して極めて安定している。このため、高温エージング試験実施済のサンプルでは、実施例の圧電素子の歪み量は、比較例１、２の圧電素子の歪み量よりも明らかに高くなる。

以上に説明したように、実施例の圧電素子は、溝２０の底部と電極１４、１６との間に空孔３０が形成されているため、空孔３０の上部の電極１４、１６がフレキシブルに変形することができる。また、電極１４、１６内に多数の微細空孔４０が形成されているので、電極１４、１６の全体がフレキシブルに変形することができる。また、溝２０を跨いでいる部分の電極１４、１６で微細空孔４０の体積比率が高くなっているので、その部分の電極１４、１６が特にフレキシブルに変形できるようになっている。したがって、電極１４、１６がセラミックス基板１２の歪みを阻害し難い。このため、この圧電素子は歪み量が高い。さらに、電極１４、１６がフレキシブルに変形できるので、熱によって電極１４、１６に収縮が生じても、セラミックス基板１２に圧縮応力が生じ難い。したがって、実施例の圧電素子は、高温に曝されても歪み量が低下し難い。さらに、実施例の圧電素子の電極１４、１６は製造工程において高温に曝されているので、その後に高温に曝されても収縮し難い。これによっても、実施例の圧電素子は、高温に曝されたときに歪み量が低下し難くなっている。

また、実施例の製造方法では、電極１４、１６を高温に曝すと、電極１４、１６が収縮して、電極１４、１６が溝２０の底面から剥離する。したがって、製造工程において電極１４、１６を高温に曝すにもかかわらず（すなわち、電極１４、１６が収縮するにもかかわらず）、セラミックス基板１２に高い圧縮応力が生じない。したがって、この製造方法によれば、歪み量が高く、かつ、高温に曝しても特性が変化し難い圧電素子を製造することができる。

なお、空孔３０及び微細空孔４０は、必ずしも電極１４、１６の全体に形成されている必要はない。電極１４、１６に部分的に空孔３０及び微細空孔４０が形成されていても、その部分において上述した効果を得ることができる。

また、図５のステップ２において、表面粗化処理したキャリアテープ上で、グリーンシート成形することで、キャリアテープ表面状態をグリーンシートへ転写してもよい。その後、実施例１と同様に各製造工程を実施することで、図９に示すように、表面が粗化されたセラミックス基板１２を有する圧電素子を製造することができる。なお、図９のセラミックス基板１２の表面粗さはＲａで０．１〜１．０ｕｍ程度である。図９の構成でも、結晶粒界の溝２０に沿って空孔３０が形成されている。

また、上述した実施例の製造方法では、焼成面の溝２０（すなわち、結晶粒界に沿って伸びる溝２０）内に空孔３０が形成された。しかしながら、空孔３０を形成するための溝を加工によって形成してもよい。例えば、図５のステップ４の後に、機械加工（研磨や切削等）によってセラミックス基板１２の表面に微小な溝を形成してもよい。その後、ステップＳ６、Ｓ８を実施例と同様に実施すれば、機械加工によって形成された溝内に空孔３０が形成される。また、図５のステップ２において、グリーンシートの表面に成形型を押し当てて溝を形成してもよい。溝が形成されたグリーンシートを焼成することで、表面に溝を有するセラミックス基板１２が得られる。その後、ステップＳ６、Ｓ８を実施例と同様に実施すれば、成形型によって形成された溝内に空孔３０が形成される。

また、上述した実施例では電極１４、１６の厚みが１００ｎｍ〜３７０ｎｍである場合について説明した。電極１４、１６がこの程度の厚みであれば、セラミックス基板１２内での圧縮応力を効果的に抑制することができる。なお、電極１４、１６の厚みが５０ｎｍ〜５００ｎｍであれば、セラミックス基板１２に対して圧縮応力が生じることを抑制することができる。

また、上述した実施例のステップＳ８では、セラミックス基板を約６００℃の温度で熱処理した。しかしながら、他の温度で熱処理を行ってもよい。但し、熱処理温度が７５０℃を超えると、電極の収縮によって、溝を跨いでいる部分の電極が破断する場合がある。また、熱処理温度が５５０℃より低いと、電極とセラミックス基板との接続強度が弱くなる場合がある。したがって、熱処理温度は、５５０℃以上であり、７５０℃以下であることが好ましい。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：圧電素子
１２：セラミックス基板
１４：電極
１６：電極
２０：溝
２２：結晶粒
３０：空孔
４０：微細空孔

Claims (6)

1. 圧電素子であって、
   表面に溝が形成されているセラミックス基板と、
   前記セラミックス基板の前記表面に形成されており、前記溝を跨いで伸びる電極、
   を有しており、
   前記溝の底面とその溝を跨いでいる部分の前記電極との間に、空孔が形成されており、
   前記電極の内部に、前記空孔よりも小さい微細空孔が形成されており、
   前記溝を跨いでいる部分の前記電極内における前記微細空孔の体積比率が、前記溝を跨いでいない部分の前記電極内における前記微細空孔の体積比率よりも高いことを特徴とする圧電素子。
2. 前記電極の厚みが、５０ｎｍ以上であり、５００ｎｍ以下である請求項１の圧電素子。
3. 前記溝が、前記セラミックス基板を焼成する際に、焼成面に形成される溝である請求項１又は２の圧電素子。
4. 前記溝が、前記セラミックス基板の表面に現れている結晶粒の境界に沿って形成されていることを特徴とする、請求項１〜３のいずれか一項の圧電素子。
5. 請求項１〜４のいずれか一項の圧電素子を備え、そのｄ３１方向の歪みを利用するアクチュエータ。
6. 前記セラミックス基板の前記表面に対して反対側の表面である裏面に、溝が形成されており、
   前記裏面に形成されており、前記裏面の溝を跨いで伸びる電極をさらに有し、
   前記裏面の溝の底面とその溝を跨いでいる部分の前記電極との間に、空孔が形成されていることを特徴とする請求項１〜４のいずれか一項の圧電素子。