KR101620981B1 - 기판 식각 방법 - Google Patents

기판 식각 방법 Download PDF

Info

Publication number
KR101620981B1
KR101620981B1 KR1020140155921A KR20140155921A KR101620981B1 KR 101620981 B1 KR101620981 B1 KR 101620981B1 KR 1020140155921 A KR1020140155921 A KR 1020140155921A KR 20140155921 A KR20140155921 A KR 20140155921A KR 101620981 B1 KR101620981 B1 KR 101620981B1
Authority
KR
South Korea
Prior art keywords
substrate
metal catalyst
catalyst layer
etching
thickness
Prior art date
Application number
KR1020140155921A
Other languages
English (en)
Inventor
오정우
송윤원
기부근
최거락
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140155921A priority Critical patent/KR101620981B1/ko
Priority to US14/835,513 priority patent/US9437441B2/en
Application granted granted Critical
Publication of KR101620981B1 publication Critical patent/KR101620981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation

Abstract

본 발명은 기판 식각 방법에 관한 것으로, 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 소정의 두께로 형성하는 단계; 및 기판상에 형성된 금속 촉매층에 식각 용액을 반응시켜, 금속 촉매층에 다공성 표면을 형성하여 기판을 식각하는 단계를 포함하는 기판 식각 방법을 제공한다.

Description

기판 식각 방법{METHOD FOR ETCHING SUBSTRATE}
본 발명은 기판을 식각하는 방법에 관한 것으로, 보다 상세하게는 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법에 관한 것이다.
일반적으로, 반도체 공정은 기판을 식각하는 공정을 필요로 한다. 기판 식각 방법 중 하나로 금속 촉매 화학 식각(metal-assisted chemical etching)이 알려져 있다. 금속 촉매 화학 식각은 금속 촉매를 이용하여 기판을 식각하는 방법으로, 식각할 기판 위에 금속 촉매의 패턴을 통상적으로 수십 nm 이상의 두께로 증착한 후 식각 용액에 담그어 산화환원 반응에 의해 기판을 식각하는 방식으로 진행된다. 즉, 기판상의 식각할 부분에 금속 촉매 박막을 형성하고 식각 용액에 담그면, 금속 촉매와 기판의 계면에서 산화환원 반응이 일어나 금속 촉매가 기판의 내부로 점점 파고들어가면서 기판을 식각하게 된다.
금속 촉매 화학 식각 기술은 일차원 비등방성의 식각 특성을 나타내며, 반도체의 표면에 크리스탈 데미지(crystal damage)와 플라즈마 데미지(plasma damage)를 형성하지 않아, 식각으로 인해 발생하는 반도체 표면의 결함을 최소화할 수 있는 이점을 가지며, 기존 건식식각의 고에너지 이온에 의한 표면결함과 습식식각의 등방성 특성을 대신할 수 있는 새로운 공정법이다.
한편, 반도체 산업은 실리콘 기판을 기반으로 급속한 발전을 이루었으나, 최근 집적화에 한계점이 도달하였다. 이에 실리콘보다 우수한 전자 이동도와 광학적 특성을 갖는 화합물 반도체가 주목받고 있으며, 화합물 반도체의 특성을 활용한 LED, 전력소자 등의 III-V 산업이 발전하고 있다. 화합물 반도체 기판은 실리콘 기판과는 다른 특성을 가지므로, 화합물 반도체 기판에 대한 금속 촉매 화학 식각 기술의 특성은 종래의 실리콘 기판에 대한 금속 촉매 화학 식각 기술의 매커니즘과는 다르게 나타날 수 있다.
본 발명은 기판의 식각 속도를 높일 수 있는 기판 식각 방법을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 다른 과제는 특히 GaAs 기판과 같은 화합물 반도체 기판의 식각 특성을 향상시키는 것에 있다.
본 발명이 해결하고자 하는 또 다른 과제는 금속 촉매 화학 식각에 의해 기판을 식각함에 있어서, 금속 촉매층에 적정 밀도의 핀홀을 갖는 다공성 표면이 형성되도록 하여, 대면적의 기판을 균일하게 식각할 수 있으며, 높은 종횡비를 갖는 3차원 반도체 구조체를 제조할 수 있도록 하는 기판 식각 방법 및 이에 의하여 제조된 반도체 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 기판 식각 방법은 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 소정의 두께로 형성하는 단계; 및 상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함한다.
상기 다공성 표면은 상기 금속 촉매층을 관통하도록 형성되는 다수의 핀홀(pin hole)을 포함할 수 있다.
상기 기판은 갈륨비소(GaAs), 인화인듐(InP) 및 질화갈륨(GaN) 중 적어도 하나를 포함할 수 있다.
상기 금속 촉매층은 금(Au), 은(Ag), 백금(Pt) 및 팔라듐(Pd) 중의 적어도 하나의 금속 촉매 물질을 포함할 수 있다.
상기 금속 촉매층은 상기 기판상에 3nm 초과, 10nm 미만의 두께로 형성될 수 있다.
상기 금속 촉매층은 상기 기판상에 4 ~ 6nm 두께로 형성될 수 있다.
상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성될 수 있다.
상기 기판의 식각율은 10 ~ 30nm/s 일 수 있다.
상기 식각 용액은 H2SO4 및 KMnO4를 포함할 수 있다.
상기 H2SO4 및 상기 KMnO4의 몰농도 비는 200:1 ~ 1000:1 일 수 있다.
상기 식각 용액의 온도는 40 ~ 60℃ 일 수 있다.
본 발명의 다른 일 측면에 따르면, 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 3nm 초과, 10nm 미만의 두께로 형성하는 단계; 및 상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함하는 기판 식각 방법이 제공된다.
본 발명의 또 다른 일 측면에 따르면, 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 형성하는 단계; 및 상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다수의 핀홀을 포함하는 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함하며, 상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성되는 기판 식각 방법이 제공된다.
본 발명의 또 다른 일 측면에 따르면, 기판; 및 상기 기판상에 3nm 초과, 10nm 미만의 두께로 형성되고, 다수의 핀홀(pin hole)을 포함하는 다공성 표면을 갖는 금속 촉매층을 포함하는 반도체 소자가 제공된다.
본 발명의 또 다른 일 측면에 따르면, 기판; 및 상기 기판상에 형성되고, 다수의 핀홀(pin hole)을 포함하는 다공성 표면을 갖는 금속 촉매층을 포함하며, 상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성되는 반도체 소자가 제공된다.
본 발명의 실시 예에 의하면, 기판의 식각 속도를 높일 수 있으며, 특히 GaAs 기판과 같은 화합물 반도체 기판의 식각 특성을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 의하면, 금속 촉매층에 적정 밀도의 핀홀을 갖는 다공성 표면을 형성하여 대면적의 기판을 균일하게 식각할 수 있으며, 높은 종횡비를 갖는 3차원 반도체 구조체를 제조할 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 기판 식각 방법을 보여주는 흐름도이다.
도 2는 도 1의 단계 S11을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 단계 S12를 설명하기 위한 도면이다.
도 4는 도 3에 도시된 'A'부를 개략적으로 보여주는 종단면도이다.
도 5는 금속 촉매층의 두께를 변화시키면서 식각 시간별로 기판의 식각 깊이를 측정한 결과를 보여주는 그래프이다.
도 6은 금속 촉매층의 두께별 기판 식각율을 보여주는 그래프이다.
도 7은 기판상에 금속 촉매층을 3nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이다.
도 8은 기판상에 금속 촉매층을 3nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM(scanning electron microscope) 이미지이다.
도 9는 기판상에 금속 촉매층을 5nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이다.
도 10은 기판상에 금속 촉매층을 5nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 이미지이다.
도 11은 기판상에 금속 촉매층을 7nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이다.
도 12는 기판상에 금속 촉매층을 7nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 이미지이다.
도 13은 금속 촉매층의 두께별로 기판 식각 후 금속 촉매층의 표면에 형성된 핀홀의 개수를 측정한 결과를 보여주는 그래프이다.
도 14는 기판상에 금속 촉매층을 5nm 두께로 형성하여 기판을 식각하였을 때, 식각에 의해 기판에 형성된 기둥을 보여주는 SEM 이미지이다.
도 15는 기판상에 금속 촉매층을 7nm 두께로 형성하여 기판을 식각하였을 때, 식각에 의해 기판에 형성된 기둥을 보여주는 SEM 이미지이다.
도 16은 본 발명의 실시 예에 따른 기판 식각 방법에 의해 식각된 반도체 소자를 개략적으로 보여주는 측면도이다.
도 17은 식각에 의해 기판에 형성된 기둥의 하부폭(W1)에 대한 기둥 상단으로부터 5㎛ 아래 지점의 폭(W2)의 비율을 금속 촉매층의 두께별로 측정한 결과를 보여주는 그래프이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술하는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되지 않으며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 갖는다. 공지된 구성에 대한 일반적인 설명은 본 발명의 요지를 흐리지 않기 위해 생략될 수 있다. 본 발명의 도면에서 동일하거나 상응하는 구성에 대하여는 가급적 동일한 도면부호가 사용된다. 본 발명의 이해를 돕기 위하여, 도면에서 일부 구성은 다소 과장되거나 축소되어 도시될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "가지다" 또는 "구비하다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 본 명세서에서 "~ 상에" 형성되는 것의 의미는 특별히 언급되지 않은 한, 어떤 물질이 다른 물질에 직접 접촉되도록 형성되는 것은 물론, 어떤 물질과 다른 물질 사이에 또 다른 물질이 개재된 채로 형성되는 것을 포함하는 것이다.
본 발명의 일 실시 예에 따른 기판 식각 방법은 금속 촉매 화학 식각(metal-assisted chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성(porous) 표면이 형성될 수 있는 금속 촉매층을 소정의 나노 두께(바람직하게는 3nm 초과 10nm 미만의 얇은 두께)로 형성하고, 기판상에 형성된 금속 촉매층에 식각 용액을 반응시켜, 금속 촉매층에 다수의 핀홀(pin hole)을 포함하는 다공성 표면을 형성하여 기판을 식각한다.
본 발명의 실시 예에 의하면, 금속 촉매층의 표면에 다수의 핀홀을 1 ~ 300개/㎛2 밀도로 형성하여, 10 ~ 30nm/s의 높은 기판 식각율(식각 속도), 보다 바람직하게는 15 ~ 30nm/s의 높은 기판 식각율 특성을 얻을 수 있다. 또한, 본 발명의 실시 예에 의하면, 금속 촉매층에 다수의 핀홀이 적정 밀도로 형성되도록 하여, 대면적의 기판을 균일하게 식각할 수 있으며, 높은 종횡비를 갖는 3차원 반도체 구조체를 제조할 수 있다.
식각 용액과 반응함에 따라 금속 촉매층에 다공성 표면이 형성되는 금속 촉매 물질의 대표적인 예로는 금(Au)을 들 수 있다. 갈륨비소(GaAs) 기판에 대하여 금 촉매를 형성하여 실험한 결과, 실리콘 기판에 대한 실험 결과와는 다른 현상이 나타났으며, 종래보다 낮은 금속 촉매층의 두께에서 현저히 향상된 기판 식각 특성을 얻을 수 있었다. 이하에서 도면을 참조하여 본 발명의 실시 예에 대해 보다 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 기판 식각 방법을 보여주는 흐름도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 기판 식각 방법은 금속 촉매 화학 식각(metal-assisted chemical etching)에 의해 기판을 식각하는 방법으로서, 식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 소정의 나노 두께로 형성하는 단계(S11); 및 기판상에 형성된 금속 촉매층에 식각 용액을 반응시켜, 금속 촉매층에 다공성(porous) 표면을 형성하여 기판을 금속 촉매층의 패턴에 따라 식각하는 단계(S12)를 포함한다. 단계 S12에서 기판(10)이 식각되면, 기판(10) 상의 금속 촉매층(20)을 제거하는 후속 공정이 추가적으로 수행될 수도 있다.
도 2는 도 1의 단계 S11을 설명하기 위한 도면이다. 도 1 및 도 2를 참조하면, 먼저 식각할 기판(10)상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층(20)을 소정의 두께(T)로 형성한다(S11). 이때 금속 촉매층(20)의 패턴 형성을 위해 예를 들어, 리소그래피(lithography) 공정이 사용될 수 있다. 기판(10)은 갈륨비소(GaAs, gallium arsenide), 인화인듐(InP, indium phosphide) 또는 질화갈륨(GaN, gallium nitride)과 같은 III-V 반도체 기판을 포함할 수 있다.
금속 촉매층(20)은 금(Au), 은(Ag), 백금(Pt) 또는 팔라듐(Pd)과 같은 귀금속 촉매 물질, 혹은 이들의 혼합 물질을 포함할 수 있다. 기판(10)상에 금속 촉매층(20)을 형성하는 방법은 물리적증착(PVD, physical vapor deposition), 화학기상증착(CVD, chemical vapor deposition), 그 밖의 다양한 방식으로 수행될 수 있으며, 특별히 제한되지 않는다.
도 1에 도시된 단계 S12에서 적정 밀도의 핀홀들(pin holes)을 갖는 다공성 표면이 금속 촉매층(20)에 형성될 수 있도록, 단계 S11에서 금속 촉매층(20)은 기판(10) 상에 3nm 초과, 10nm 미만의 두께(T)로 형성될 수 있다. 금속 촉매층(20)의 두께가 3nm 이하로 되면, 단계 S12에서 금속 촉매층(20)에 형성되는 핀홀의 밀도가 지나치게 높아져 오히려 기판의 식각 특성이 저하되고, 금속 촉매층(20)의 두께가 10nm 이상이 되면, 금속 촉매층(20)에 형성되는 핀홀의 밀도가 낮아져 식각 속도(식각율)가 저하된다.
단계 S12에서 금속 촉매층(20) 상에 보다 적절한 밀도의 핀홀이 형성되기 위하여, 기판(10)상에 형성되는 금속 촉매층(20)의 두께는 4 ~ 8nm 인 것이 보다 바람직하다. 보다 바람직한 금속 촉매층(20)의 두께는 4 ~ 6nm이다. 화합물 반도체에 대한 실험 결과, 금속 촉매층(20)의 두께가 5nm인 경우, 금속 촉매층(20)의 두께가 15nm인 경우에 비해, 식각 속도가 대략 5배 수준으로 월등히 향상되며, 이에 대하여는 도 6을 참조하여 후술한다.
도 3은 도 1에 도시된 단계 S12를 설명하기 위한 도면이고, 도 4는 도 3에 도시된 'A'부를 개략적으로 보여주는 종단면도이다. 도 1, 도 3 및 도 4를 참조하면, 금속 촉매층(20)이 형성된 기판(10)을 식각 용액에 담그어 소정의 시간동안 반응시킴으로써, 금속 촉매층(20)에 다수의 핀홀(21)을 포함하는 다공성 표면이 형성된 상태로 기판(10)을 식각한다(S12). 이때, 핀홀(21)은 금속 촉매층(20)을 관통하도록 형성될 수 있다.
금속 촉매층(20)의 표면에 형성되는 핀홀(21)의 밀도는 1 ~ 300개/㎛2 인 것이 바람직하다. 금속 촉매층(20)의 상부 표면에 핀홀(21)이 1개/㎛2 미만의 밀도로 형성되면 낮은 핀홀 밀도에 의하여 기판의 식각 속도가 저하되고, 기판의 면적에 걸쳐 식각이 불균일해질 수 있으며, 핀홀(21)의 밀도가 300개/㎛2 을 초과하는 경우에도 기판의 식각 특성이 열화될 수 있다.
단계 S11에서 기판(10) 상에 금속 촉매층(20)이 3nm 이하의 두께로 증착되면, 금속 촉매층(20)에 형성되는 핀홀(21)의 밀도가 300개/㎛2 보다 높아져 오히려 기판의 식각 특성이 저하되며, 단계 S11에서 기판(10) 상에 금속 촉매층(20)이 10nm 이상의 두께로 증착되면, 금속 촉매층(20)에 형성되는 핀홀(21)의 밀도가 1개/㎛2 미만으로 낮아져 식각 속도를 비롯한 식각 특성이 저하된다. 기판(10) 상에 금속 촉매층(20)이 3nm 초과, 10nm 미만의 두께로 형성되면, 금속 촉매층(20)에 적정 밀도(1 ~ 300개/㎛2)의 핀홀(21)이 형성되며, 이에 따라 기판(10)의 식각 속도가 향상되고, 대면적의 기판(10)에 걸쳐 균일한 식각을 도모할 수 있다.
식각 용액은 금속 촉매층(20)과 화학적 반응에 의하여 기판(10)을 식각하게 된다. 식각 용액은 예를 들어, 황산(H2SO4), 과망간산칼륨(KMnO4) 및 순수(DI, deionized water)를 포함할 수 있다. H2SO4 및 KMnO4의 몰농도 비는 200:1 ~ 1000:1일 수 있다. H2SO4와 KMnO4의 농도 비가 200:1보다 작아지면 식각 속도가 매우 느려지고, 1000:1 초과시 H2SO4와 KMnO4의 반응으로 인해 갈색 침전물이 발생하여 식각 용액으로 사용하기 어려울 수 있다.
기판(10)의 식각 온도, 예를 들어, 식각 용액의 온도는 40 ~ 60℃ 일 수 있다. 40℃ 미만의 온도에서는 기판(10)의 식각이 제대로 이루어지지 않을 수 있으며, 40 ~ 60℃ 범위에서 온도에 따른 식각 속도의 변화는 나타나지 않는다. 60℃를 초과하는 온도에서는 H2SO4와 KMnO4의 반응으로 인해 갈색 침전물이 소량 발생할 수 있다.
본 발명의 실시 예에 따르면, 기판(10); 및 기판(10) 상에 3nm 초과, 10nm 미만의 두께로 형성되고, 다수의 핀홀(21)을 포함하는 다공성 표면을 갖는 금속 촉매층(20)을 포함하는 반도체 소자가 제공될 수 있다. 다수의 핀홀(21)은 금속 촉매층(20)의 표면을 기준으로 1 ~ 300개/㎛2 밀도로 형성될 수 있다. 반도체 소자는 FinFET(fin field effect transistor), 태양전지, LED(light emitting diode), MEMS(micro electro mechanical systems) 등에 사용되는 화합물 반도체 3차원 구조체로 제공될 수 있다.
도 5는 금속 촉매층의 두께를 변화시키면서 식각 시간별로 기판의 식각 깊이를 측정한 결과를 보여주는 그래프이다. 금속 촉매층으로는 금(Au) 촉매가 사용되었으며, 기판으로는 GaAs 기판이 사용되었으며, 식각 용액으로는 37mM의 KMnO4 및 1M의 H2SO4이 사용되었다. 비교예로서, 실리콘 기판에 대해 금 촉매를 증착하여 실험한 결과, 실리콘 기판의 경우 금속 촉매층의 두께가 식각 속도에 영향을 미치지 않았으며, 금속 촉매층을 12nm 두께로 형성시 반도체 소자 특성에 악영향을 미칠 수 있는 나노와이어(nanowire)가 형성되었다.
화합물 반도체인 GaAs 기판에 대한 실험 결과에서는 금속 촉매층의 다공성(porous) 표면에서 나노와이어가 자라지 않았으며, 금속 촉매층 두께에 따른 식각 속도의 의존성이 얇은 두께에서 관찰되었다. 도 5에 도시된 바와 같이, 금속 촉매층의 두께를 3nm, 5nm, 7nm, 10nm, 15nm, 20nm로 변화시키면서 측정한 결과, 금속 촉매층의 두께가 10nm 미만으로 얇아짐에 따라 기판 식각 깊이의 변화율(기울기), 즉 식각 속도가 급격히 증가하는 경향을 보인다.
도 6은 금속 촉매층의 두께별 기판 식각율을 보여주는 그래프이다. 도 6은 도 5의 그래프에서 금속 촉매층의 두께별로 식각 시간에 대한 식각 깊이의 변화율을 산출하여 얻은 결과를 나타낸다. 도 6을 참조하면, 금속 촉매층의 두께가 3nm 인 경우, 기판의 식각율은 약 5nm/s로서 매우 낮은 식각 속도를 보이며, 금속 촉매층의 두께가 10nm 이상인 경우, 기판의 식각율은 대략 6 ~ 8nm/s로서 역시 낮은 식각 속도를 보인다. 금속 촉매층의 두께가 3nm 초과 10nm 미만인 경우, 대략 18 ~ 30nm/s의 높은 식각율을 얻을 수 있다.
도 6의 결과와 같이, 금속 촉매층의 두께가 3nm 초과 10nm 미만일 때, 식각 속도가 월등히 향상되는 현상에 대한 원리를 찾기 위하여, 식각 후 금속 촉매층을 관찰하였다. 도 7은 기판상에 금속 촉매층을 3nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이고, 도 8은 기판상에 금속 촉매층을 3nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM(scanning electron microscope) 이미지이다.
금속 촉매층으로는 금(Au) 촉매가 사용되었으며, 기판으로는 GaAs 기판이 사용되었으며, 식각 용액으로는 37mM의 KMnO4 및 1M의 H2SO4이 사용되었으며, 식각은 10분간 진행되었다. 도 7 및 도 8을 참조하면, 금속 촉매층의 두께가 3nm 이하로 얇은 경우, 금속 촉매층의 표면에 과도한 핀홀이 형성된 것을 알 수 있다. 금속 촉매층의 두께가 3nm 일 때 핀홀의 밀도는 300개/㎛2 를 초과하였으며, 이로 인해 기판의 식각 속도가 저하되었다.
도 9는 기판상에 금속 촉매층을 5nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이고, 도 10은 기판상에 금속 촉매층을 5nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 이미지이고, 도 11은 기판상에 금속 촉매층을 7nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 사진이고, 도 12는 기판상에 금속 촉매층을 7nm 두께로 증착하여 기판을 식각한 후, 금속 촉매층의 표면을 촬영한 SEM 이미지이다.
도 7 및 도 8의 실험과 마찬가지로, 금속 촉매층으로는 금(Au) 촉매가 사용되었으며, 기판으로는 GaAs 기판이 사용되었으며, 식각 용액으로는 37mM의 KMnO4 및 1M의 H2SO4이 사용되었으며, 식각은 10분간 진행되었다. 도 9 내지 도 12를 참조하면, 금속 촉매층의 두께가 3nm 초과 10nm 미만인 경우, 적정 밀도의 핀홀(H)이 형성되어 기판의 식각 속도, 균일도 등의 식각 특성이 향상되는 것을 알 수 있다.
도 13은 금속 촉매층의 두께별로 기판 식각 후 금속 촉매층의 표면에 형성된 핀홀의 개수를 측정한 결과를 보여주는 그래프이다. 도 13은 1196nm×897nm 면적의 금속 촉매층에 형성된 핀홀 개수를 측정한 결과를 보여준다. 금속 촉매층으로는 금(Au) 촉매가 사용되었으며, 기판으로는 GaAs 기판이 사용되었으며, 식각 용액으로는 37mM의 KMnO4 및 1M의 H2SO4이 사용되었으며, 식각은 10분간 진행되었다.
도 13을 참조하면, 기판의 식각 후 금속 촉매층의 표면에 발생하는 핀홀(pin hole)의 개수(밀도)는 금속 촉매층의 두께에 따라 변화되는 것을 알 수 있다. 금속 촉매층에 형성되는 핀홀의 밀도가 높을수록 식각 용액의 침투 경로가 많아지면서 기판의 식각 속도가 빨라진다. 그러나, 금속 촉매층에 형성되는 핀홀이 너무 많아지면 박막을 유지하지 못하기 때문에 오히려 기판의 식각 속도가 낮아지게 된다.
기판에 금속 촉매층이 3nm 이하의 두께로 형성되면, 금속 촉매층에 형성되는 핀홀의 밀도가 300개/㎛2 보다 높아져 기판의 식각 특성이 저하된다. 따라서, 핀홀의 밀도를 제한하기 위해, 기판상에 금속 촉매층을 3nm 를 초과하는 두께로 형성할 필요가 있다. 반대로 기판에 금속 촉매층이 10nm 이상의 두께로 형성되면, 기판의 식각 후에 금속 촉매층의 표면에 핀홀이 발생하지 않으며, 이 때문에 10nm 이상 두께의 금속 촉매층이 형성된 경우에서는 기판의 식각 속도가 변하지 않고 일정하게 되는 것이다. 따라서, 기판상에 금속 촉매층을 3nm 초과, 10nm 미만의 두께로 형성하면, 기판 식각 과정에서 금속 촉매층에 적정 밀도(1 ~ 300개/㎛2)의 핀홀이 형성되며, 이에 따라 기판의 식각 속도가 향상되고, 대면적의 기판에서 균일한 식각이 이루어질 수 있다.
본 발명의 실시 에에 의하면, 다른 공정 조건을 변화시키지 않고 오직 금속 촉매층의 두께만을 조절하여 기판의 식각 속도를 빠르게 변화시킬 수 있다. 기판에 형성되는 금속 촉매층의 두께가 10nm 미만인 경우 기판 식각 속도가 빠르고 금속 촉매층의 두께에 따라 식각 속도가 민감하게 변한다. 따라서, 빠른 식각 특성을 원하는 경우 금속 촉매층의 두께를 10nm 미만으로 증착할 수 있으며, 특히, 특히 5nm 두께에서 가장 빠른 속도를 얻을 수 있다. 이에 반해, 기판에 형성되는 금속 촉매층의 두께가 10nm 이상인 경우 식각 속도가 느려지고 금속 촉매층의 두께에 따른 기판 식각 속도의 변화가 거의 없게 된다. 본 발명의 실시 예에 의하면 금속 촉매층의 두께 조절을 통해 기판의 식각 속도를 종래에 비해 4배 ~ 5배 수준 혹은 그 이상으로까지 높일 수 있다.
도 14는 기판상에 금속 촉매층을 5nm 두께로 형성하여 기판을 식각하였을 때, 식각에 의해 기판에 형성된 기둥을 보여주는 SEM 이미지이고, 도 15는 기판상에 금속 촉매층을 7nm 두께로 형성하여 기판을 식각하였을 때, 식각에 의해 기판에 형성된 기둥을 보여주는 SEM 이미지이다. 도 14 및 도 15를 참조하면, 금속 촉매층의 두께는 기판 식각 이후 생성된 기둥(pillar)의 상부 형상에도 영향을 미친다.
기존의 금속 촉매 화학 식각(metal-assisted chemical etching)의 메커니즘은 인-플레인 매스트랜스포트(in-plane mass transport)로서, 식각 초기에 금속 촉매의 양 끝면에서만 식각이 진행되어 식각 속도가 느리며, 원뿔형(conical), 등방성(isotropic)으로 기판의 식각이 진행된다. 이에 반해, 본 발명의 실시 예에 따른 기판 식각 방법의 메커니즘은 아웃-오브-플레인 매스트랜스포트(out-of-plane mass transport)로서, 얇은 두께의 금속 촉매층을 식각에 사용하여 식각 중 핀홀이 형성되고 이를 통해 매스트랜스포트(mass transport)가 일어나면서 식각이 빠르게 진행되고, 이방성(anisotropic) 및 원기둥형(cylindrical)의 프로파일을 갖도록 식각이 진행된다.
일 예로, 금속 촉매층의 두께가 5nm인 경우, 식각 메커니즘이 아웃-오브-플레인 매스트랜스포트(out-of-plane mass transport)로 진행되며, 종래의 식각 초기 단계에서 발생하는 측면 식각이 나타나지 않으며, 그 결과 도 14에 도시된 바와 같이, 식각에 의해 기판상에 원기둥형의 모양으로 기둥이 형성된다. 금속 촉매층의 두께가 두꺼워질수록 핀홀의 수는 점점 줄어들게 되고, 인-플레인 매스트랜스포트(in-plane mass transport) 거동의 영향이 점점 커지게 된다. 이에 따라, 금속 촉매층의 두께가 7nm인 경우, 금속 촉매층에 핀홀이 형성됨에도 불구하고 그 수(밀도)가 적어, 도 15에 도시된 바와 같이, 식각에 의해 기판상에 원뿔형으로 기둥이 형성된다.
도 16은 본 발명의 실시 예에 따른 기판 식각 방법에 의해 식각된 반도체 소자를 개략적으로 보여주는 측면도이고, 도 17은 식각에 의해 기판에 형성된 기둥의 하부폭(W1)에 대한 기둥 상단으로부터 5㎛ 아래 지점의 폭(W2)의 비율을 금속 촉매층의 두께별로 측정한 결과를 보여주는 그래프이다. 도 16 및 도 17을 참조하면, 금속 촉매층의 두께가 3nm 초과 10nm 미만인 경우, 기둥의 하부폭(W1)에 대한 기둥 상단으로부터 5㎛ 아래 지점의 폭(W2)의 비율이 0.7 ~ 1.0의 높은 값으로 나타난다. 따라서, 본 발명의 실시 예에 의하면, 높은 직각도를 갖는 3차원 반도체 구조체를 제조할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시 예에 의하면, 화합물 반도체 기판의 식각 공정시, 금속 촉매의 두께를 특정 범위로 조절하여 금속 촉매층에 적정 밀도의 핀홀들을 형성함으로써, 기판의 식각 속도를 빠르게 하는 동시에, 대면적의 기판을 균일하게 식각할 수 있으며, 높은 종횡비를 갖는 3차원 구조체를 제조할 수 있다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
10: 기판
20: 금속 촉매층
21: 핀홀

Claims (20)

  1. 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서,
    식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 소정의 두께로 형성하는 단계; 및
    상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함하는 기판 식각 방법.
  2. 제1 항에 있어서,
    상기 다공성 표면은 상기 금속 촉매층을 관통하도록 형성되는 다수의 핀홀(pin hole)을 포함하는 기판 식각 방법.
  3. 제2 항에 있어서,
    상기 기판은 갈륨비소(GaAs), 인화인듐(InP) 및 질화갈륨(GaN) 중 적어도 하나를 포함하는 화합물 반도체 기판인 기판 식각 방법.
  4. 제3 항에 있어서,
    상기 금속 촉매층은 금(Au), 은(Ag), 백금(Pt) 및 팔라듐(Pd) 중의 적어도 하나의 금속 촉매 물질을 포함하는 기판 식각 방법.
  5. 제4 항에 있어서,
    상기 금속 촉매층은 상기 기판상에 3nm 초과, 10nm 미만의 두께로 형성되는 기판 식각 방법.
  6. 제5 항에 있어서,
    상기 금속 촉매층은 상기 기판상에 4 ~ 6nm 두께로 형성되는 기판 식각 방법.
  7. 제5 항에 있어서,
    상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성되는 기판 식각 방법.
  8. 제1 항에 있어서,
    상기 기판의 식각율은 10 ~ 30nm/s인 기판 식각 방법.
  9. 제1 항에 있어서,
    상기 식각 용액은 H2SO4 및 KMnO4를 포함하는 기판 식각 방법.
  10. 제9 항에 있어서,
    상기 H2SO4 및 상기 KMnO4의 몰농도 비는 200:1 ~ 1000:1인 기판 식각 방법.
  11. 제9 항에 있어서,
    상기 식각 용액의 온도는 40 ~ 60℃인 기판 식각 방법.
  12. 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서,
    식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 3nm 초과, 10nm 미만의 두께로 형성하는 단계; 및
    상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함하는 기판 식각 방법.
  13. 제12 항에 있어서,
    상기 다공성 표면은 상기 금속 촉매층을 관통하도록 형성되는 다수의 핀홀(pin hole)을 포함하며,
    상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성되는 기판 식각 방법.
  14. 금속 촉매 화학 식각(Metal-Assisted Chemical etching)에 의해 기판을 식각하는 방법으로서,
    식각할 기판상에 소정의 식각 용액과의 반응에 의하여 다공성 표면이 형성될 수 있는 금속 촉매층을 형성하는 단계; 및
    상기 기판상에 형성된 금속 촉매층에 상기 식각 용액을 반응시켜, 상기 금속 촉매층에 다수의 핀홀을 포함하는 다공성 표면을 형성하여 상기 기판을 식각하는 단계를 포함하며,
    상기 다수의 핀홀은 상기 금속 촉매층의 표면에 1 ~ 300개/㎛2 밀도로 형성되는 기판 식각 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140155921A 2014-11-11 2014-11-11 기판 식각 방법 KR101620981B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140155921A KR101620981B1 (ko) 2014-11-11 2014-11-11 기판 식각 방법
US14/835,513 US9437441B2 (en) 2014-11-11 2015-08-25 Methods for etching substrate and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140155921A KR101620981B1 (ko) 2014-11-11 2014-11-11 기판 식각 방법

Publications (1)

Publication Number Publication Date
KR101620981B1 true KR101620981B1 (ko) 2016-05-16

Family

ID=55912807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140155921A KR101620981B1 (ko) 2014-11-11 2014-11-11 기판 식각 방법

Country Status (2)

Country Link
US (1) US9437441B2 (ko)
KR (1) KR101620981B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096856A (ko) * 2017-02-20 2018-08-30 연세대학교 산학협력단 벌크 패턴의 습식 형성 방법 및 이를 위한 식각 조성물
KR20210015709A (ko) 2019-08-01 2021-02-10 연세대학교 산학협력단 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지
KR20220077234A (ko) * 2020-11-30 2022-06-09 동국대학교 산학협력단 미세 패턴의 제조 방법 및 이에 의해 제조된 미세 패턴
WO2023121367A1 (ko) * 2021-12-23 2023-06-29 한국기계연구원 화학적 처리 없는 나노트랜스퍼 수행 방법 및 이에 의해 제조되는 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109290875B (zh) 2017-07-25 2021-06-22 北京通美晶体技术股份有限公司 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
CN107662903B (zh) * 2017-09-07 2019-08-09 广东工业大学 一种三维异形微通道加工装置及方法
US11196001B2 (en) 2019-11-27 2021-12-07 International Business Machines Corporation 3D ReRAM formed by metal-assisted chemical etching with replacement wordline and wordline separation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027493B1 (ko) 2009-12-28 2011-04-06 재단법인대구경북과학기술원 와이어 어레이를 이용한 태양광 전지 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039636A (ko) 1999-06-15 2001-05-15 이철진 탄소나노튜브를 이용한 백색 광원 및 그 제조 방법
KR101005803B1 (ko) 2008-08-11 2011-01-05 한국표준과학연구원 양자점나노선 어레이 태양광 소자 및 그 제조 방법
KR101067280B1 (ko) 2009-02-23 2011-09-23 충남대학교산학협력단 ＳｂＴｅ 씨앗 나노선을 사용한 ＧｅＳｂＴｅ 나노선 제조법
WO2010114887A1 (en) * 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
US20120168713A1 (en) * 2009-09-03 2012-07-05 Korea Research Institute Of Standards And Science Method for manufacturing a silicon nanowire array using a porous metal film
KR101191981B1 (ko) 2009-09-03 2012-10-17 한국표준과학연구원 반도체 나노선 어레이 및 그 제조방법
KR101264877B1 (ko) 2010-08-12 2013-05-15 재단법인대구경북과학기술원 실리콘 와이어 구조체의 제조방법
KR20120023436A (ko) 2010-09-03 2012-03-13 삼성전자주식회사 갈륨 나이트라이드 나노와이어의 수직 성장 방법
GB201122315D0 (en) * 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
GB201205178D0 (en) * 2012-03-23 2012-05-09 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027493B1 (ko) 2009-12-28 2011-04-06 재단법인대구경북과학기술원 와이어 어레이를 이용한 태양광 전지 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096856A (ko) * 2017-02-20 2018-08-30 연세대학교 산학협력단 벌크 패턴의 습식 형성 방법 및 이를 위한 식각 조성물
KR101960589B1 (ko) * 2017-02-20 2019-03-21 연세대학교 산학협력단 벌크 패턴의 습식 형성 방법 및 이를 위한 식각 조성물
KR20210015709A (ko) 2019-08-01 2021-02-10 연세대학교 산학협력단 저반사 고전도성 표면을 가진 포토 다이오드, 포토 다이오드의 제조 방법 및 이를 포함하는 태양 전지
KR20220077234A (ko) * 2020-11-30 2022-06-09 동국대학교 산학협력단 미세 패턴의 제조 방법 및 이에 의해 제조된 미세 패턴
KR102453534B1 (ko) * 2020-11-30 2022-10-13 동국대학교 산학협력단 미세 패턴의 제조 방법 및 이에 의해 제조된 미세 패턴
WO2023121367A1 (ko) * 2021-12-23 2023-06-29 한국기계연구원 화학적 처리 없는 나노트랜스퍼 수행 방법 및 이에 의해 제조되는 기판

Also Published As

Publication number Publication date
US9437441B2 (en) 2016-09-06
US20160133478A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
KR101620981B1 (ko) 기판 식각 방법
TWI472477B (zh) 矽奈米結構與其製造方法及應用
TWI759693B (zh) 用於異向性化學蝕刻之大面積計量和製程控制
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US9899117B2 (en) Metallic nanomesh
US10079322B2 (en) Necklaces of silicon nanowires
KR20150017422A (ko) 그래핀/실리콘 나노선 분자 센서 또는 이의 제조 방법과 이를 이용한 분자 확인 방법
Canevali et al. Influence of doping elements on the formation rate of silicon nanowires by silver-assisted chemical etching
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
US10541135B2 (en) Source and drain formation using self-aligned processes
KR101671627B1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
KR101264877B1 (ko) 실리콘 와이어 구조체의 제조방법
Asano et al. A novel wafer dicing method using metal-assisted chemical etching
TW201504489A (zh) 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置
KR20130085880A (ko) 이중 에칭을 이용한 팔라듐 나노 와이어 수소센서의 제조방법 및 이를 이용한 팔라듐 나노 와이어 수소센서
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
KR20160032845A (ko) 플라즈몬 구조를 이용한 수광 소자 및 그 제조 방법
KR101680070B1 (ko) 반도체 구조 제조 방법 및 기판 식각 방법
Yoon et al. Facile and clean release of vertical Si nanowires by wet chemical etching based on alkali hydroxides
Zahedinejad et al. Successful definition of nanowire and porous Si regions of different porosity levels by regular positive photoresist using metal-assisted chemical etching
Boarino et al. Fabrication of ordered silicon nanopillars and nanowires by self‐assembly and metal‐assisted etching
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 4