JP2005072370A - 積層セラミックス電子部品及び製造方法 - Google Patents

Abstract

【課題】例えば、大きな変位量と高い発生力を有し、より使用電気量が少なく省エネルギー化が図られた、長期にわたり高い信頼性を有する積層圧電素子を提供すること。
【解決手段】積層セラミックス電子部品３２の提供による。積層セラミックス電子部品３２は、交互に積層をされた、セラミックス材料からなるセラミックス層１４と、導電材料からなる複数の電極層１８，１９と、を有する。そして、電極層１８，１９の少なくとも一部に絶縁部１５を有し、その絶縁部１５は、電極層１８，１９を構成する導電材料の反応生成物からなるものである。
【選択図】図１

Description

本発明は、セラミックス層と同じく電極層が全面に形成されていて、応力集中が抑えられ、長期にわたり高い信頼性を発揮し得る、積層セラミックス電子部品、及び製造方法に関する。

コンデンサは、電気・電子回路に不可欠な電子部品の一つであり、なかでも、積層セラミックコンデンサは小さな体積で大容量化を図れることから最も多く使用されている電子部品である。このコンデンサは、一般に厚さが数百μｍの誘電体セラミックスからなるセラミックス層と数μｍの電極層とを交互に積層して同時に焼成してなるものとして知られ、実装性に優れることも相まって、特に小型化・軽量化が求められる電化製品等に好適な電子部品である。

又、近年、この積層セラミックコンデンサと同様な構造を有し、誘電体セラミックスの代わりに圧電体セラミックスを用いた積層圧電素子の開発が盛んに進められている。この積層圧電素子は、逆圧電効果等に基づくところの電界誘起歪みのうち圧電縦効果を利用する電子部品であって、機械／電気エネルギー変換効率が高く省電力化を図ることが可能な極小型の素子であり、例えば、光学、精密機械、半導体製造装置等の分野において、サブミクロンのオーダーで変位の制御が可能なアクチュエータ、あるいは微小変位を検出するセンサ等として所望されている。

ところが、これらの電子部品には、その構造上の問題から解決すべき課題があった。この従来の課題については、積層圧電（電歪）素子の課題として、特許文献１に説明されている。

即ち、積層圧電素子には、大別して、特許文献１の図１に示されるように、一対の外部電極が素子の２つの側面の全体にそれぞれ形成され、電極層はセラミックス層と同じくその側面を結ぶ全面には形成されないで、電極層の一の端部が１層おきに何れか一方の外部電極と導通し、電極層の外部電極と導通していない他の端部はセラミックス層内に埋設される態様（本明細書ではオフセット電極型とよぶ）と、特許文献１の図２に示されるように、電極層がセラミックス層と同じように全面に形成されてセラミックス層から露出する態様（本明細書では全面電極型とよぶ）があるが、それぞれ次のような問題を抱えている。

先ず、オフセット電極型は、電極の印刷位置の調整等により容易に作製出来るという特長があるが、特許文献１に説明されているように、電極層で挟まれない（電極層が重ならない）セラミックス層が存在するために、この部分にセラミックス層（圧電体セラミックス）の変位発生に基づく応力が集中し、長期にわたる信頼性に劣るという問題を有する。

一方、全面電極型では、上記オフセット電極型の問題は生じないが、一対の外部電極を素子の２つの側面全体にそれぞれ形成すると、それぞれが電極層と導通してしまい、電極の＋と−が区別出来ず機能しない。従って、セラミックス層から露わになった電極層を１層おきに外面電極と絶縁するようにしなければならないが、従来、これを実現する適切な手段が存在していなかった。

特許文献１では、素子の２つの側面に露わになった電極層を１層おきにワイヤで接続するワイヤ接続法、及び、素子の２つの側面に露わになった電極層に対し１層おきに絶縁材料を塗布する塗布法、が開示され、これらには実際に工業的に行うのには問題があるとした上で、電気泳動法によって、素子の２つの側面に露わになった電極層に対し、１層おきに絶縁材料を形成する技術が提案されている。

しかしながら、近時の積層圧電素子では、低駆動電圧化のためにセラミックス層を、より薄くすることが求められていることから、上記電気泳動法を利用した電極層の絶縁手段では、対応が困難になっているのが現状である。特許文献１によれば、電極層（内部電極）の間隔は２５０μｍ程度との記載があるが（これは即ち、セラミックス層（電歪材料）の厚さが概ね２５０μｍであることを意味すると考えられる）、近時に求められるセラミックス層の厚さは、変位量と発生力との両立、乃至、低駆動電圧化の観点から、好ましくは２００μｍ以下である。

電気泳動法は、電極層の露出部分を絶縁材料の形成に用いているため、絶縁材料を塗布する場合における位置ずれの問題は解消されるが、一方、絶縁材料を塗布する場合と同様に、電極層に対し覆うように新たな材料の膜を付着させる技術であることには変わりがない。従って、側面に形成される外部電極と１層おきに確実な絶縁を図るためには、電極層だけでなく部分的にセラミックス層までを覆うように絶縁材料を形成しなければならない。そのため、電気泳動法を用いると、特許文献１の図４（ｂ）に示されるように、絶縁材料が積層圧電素子の側面に盛り上がって形成される。

セラミックス層が２００μｍ以下と薄い場合には、電極層の間隔も短くなるので、上記した、部分的にセラミックス層までを覆うために電極層側からセラミックス層側にはみ出して覆う絶縁材料の長さについて、少なくとも数十μｍオーダーのシビアな寸法制御が要求されることになる。形成する絶縁材料の量が少なければ絶縁が不確実になり得て、積層圧電素子の信頼性が低下し、他方、形成する絶縁材料の量が多すぎれば２つ以上の電極層を覆ってしまい１層おきの絶縁材料の形成にならず、積層圧電素子として機能しないからである。電気泳動法により、上記制御を行うことは困難であると考えられ、低駆動電圧化のためにセラミックス層がより薄くなっていく積層圧電素子の技術状況をふまえて、全面電極型における新たな絶縁手段が求められていた。

特公昭６３−１７３５５号 特許第３３９２４４０号 特許第３２５５３７４号 特許第３３６１９０３号 特開２０００−３１８１６３号

本発明は、上記した事情に鑑みてなされたものであって、その目的とするところは、例えば、積層圧電素子について、大きな変位量と高い発生力を有し、より使用電気量が少なく省エネルギー化が図られた、長期にわたり高い信頼性を有する積層圧電素子を提供することにある。積層圧電素子、積層セラミックコンデンサ等の積層セラミックス電子部品について検討が重ねられ、特に全面電極型の場合の電極層の絶縁手段について研究が繰り返された結果、以下に示す手段により、この目的が達成されることが見出された。

即ち、本発明によれば、以下に示す積層セラミックス電子部品、及び、それに加え、積層セラミックスアレイ電子部品、積層セラミックス電子部品の絶縁部形成方法、積層セラミックス電子部品の製造方法が提供される。

本発明に係る積層セラミックス電子部品は、交互に積層をされた、セラミックス材料からなるセラミックス層と、導電材料からなる複数の電極層と、を有する電子部品であって、電極層の少なくとも一部に絶縁部を有し、その絶縁部が、電極層を構成する導電材料の反応生成物からなる積層セラミックス電子部品である。

本発明に係る積層セラミックス電子部品においては、セラミックス層が複数備わり、複数の電極層の全ての端部が、そのセラミックス層から露出するとともに、一対の外部電極を有し、全ての端部がセラミックス層から露出した複数の電極層は、概ね１層おきに、その一の端部が上記一対の外部電極の一方又は他方とそれぞれ導通され、その他の端部が絶縁部で構成されて上記一対の外部電極の他方又は一方とそれぞれ絶縁されていることが好ましい。概ね１層おきと表現したのは、厳密に１層おきでなくてもアクチュエータは駆動し得るためである。

本発明に係る積層セラミックス電子部品は、セラミックス層の厚さを２００μｍ以下とすることが出来る。電極層を構成する導電材料は、ニッケル、銅、パラジウム、銀、チタン、クロム、タンタル、ハフニウム、コバルト、亜鉛、ジルコニウム、ニオブ、モリブデン、タングステン、イリジウム、マグネシウム、金、白金からなる金属群のうち何れか１の金属又は２以上からなる合金であることが好ましい。

本発明に係る積層セラミックス電子部品において、上記電極層の絶縁部を構成する導電材料の反応生成物が、酸化物、窒化物、塩化物、弗化物のうち何れか１の物質又は２以上からなる複合反応生成物であることが好ましい。その反応生成物にかかる反応は、限定されるものではないが、陽極酸化であることが好ましい。尚、陽極酸化に関する先行技術文献として、特許文献２〜特許文献５を挙げるが、これらは本発明とは関係がないようである。

次に、本発明によれば、基板と、その基板の一の面に１つ以上配設された上記した積層セラミックス電子部品を有する積層セラミックスアレイ電子部品が提供される。又、本発明によれば、上記積層セラミックス電子部品であって、セラミックス層が圧電体セラミックス材料からなる積層圧電素子が提供される。更に、上記積層セラミックス電子部品であって、セラミックス層が誘電体セラミックス材料からなる積層コンデンサが提供される。

次に、本発明によれば、交互に積層をされたセラミックス材料からなる複数のセラミックス層と導電材料からなる複数の電極層とを有し、その複数の電極層の全ての端部がセラミックス層から露出している電子部品において、セラミックス層から露出した導電材料からなる電極層の端部に、選択的に絶縁部を形成する方法であって、のちに絶縁部となる電極層の絶縁処理部を残してマスキングされた電子部品を、酸化剤液中に浸漬し、電極層を陽極として電子部品の外の所定の陰極との間に直流電圧を印加し、上記絶縁処理部を陽極酸化皮膜で被覆する積層セラミックス電子部品の絶縁部形成方法が提供される。

続いて、本発明によれば、交互に積層をされたセラミックス材料からなる複数のセラミックス層と導電材料からなる複数の電極層とを有し、上記積層の方向と平行な２つの面Ａ及び面Ｂにおいて複数の電極層と概ね１層おきに導通された一対の仮電極を備えるとともに、上記積層の方向と平行且つ面Ａ及び面Ｂと異なる面Ｃ及び面Ｄにおいて複数の電極層の端部がセラミックス層から露出している積層セラミックス前駆体を作製する第一の工程と、その積層セラミックス前駆体に対し面Ｃにマスキングをした後に酸化剤液の中に浸漬し、一対の仮電極の一方を陽極として積層セラミックス前駆体の外の所定の陰極との間に直流電圧を印加して、マスキングをしていない面Ｄに露出した概ね１層おきの電極層の端部に、陽極酸化法によって絶縁部を形成する第二の工程と、積層セラミックス前駆体に対し面Ｃのマスキングを除去し面Ｄにマスキングをした後に酸化剤液の中に浸漬し、前記一対の仮電極の他方を陽極として前記積層セラミックス前駆体の外の所定の陰極との間に直流電圧を印加して、マスキングをしていない面Ｄに露出した概ね１層おきの電極層の端部に、陽極酸化法によって絶縁部を形成する第三の工程と、露出した電極層の端部にそれぞれ概ね１層おきに絶縁部が形成された積層セラミックス前駆体の面Ｃ及び面Ｄに一対の外部電極を形成するとともにその一対の仮電極の近傍を切除し面Ａ側及び面Ｂ側において全ての電極層を露出させる第四の工程と、を具備する積層セラミックス電子部品の製造方法が提供される。

本明細書において、積層セラミックス前駆体とは、積層セラミックス電子部品の前の段階にある積層セラミックス（積層体）を意味する。本発明に係る積層セラミックス電子部品の製造方法は、上記工程を具備するものであって、少なくとも上記第二の工程と第三の工程とは、その順序を限定するものではない。又、上記第四の工程において、外部電極を形成してから仮電極の近傍を切除してもよく、順序はその逆でもよい。

本発明に係る積層セラミックス電子部品の製造方法においては、限定されるものではないが、酸化剤液が、過酸化水素水、塩酸、リン酸等の無機酸、酢酸、シュウ酸、安息香酸、ベンゼンスルホン酸等の有機酸のうち何れかであることが好ましい。尚、酸化剤は耐食性の低いセラミックス層への影響がないよう種類・濃度を考慮し選択することが好ましい。

本発明に係る積層セラミックス電子部品は、絶縁部が電極層の一部をなし、電極層自体を構成する導電材料の反応生成物からなるものであり、後から新たな絶縁材料の膜を付着させていないため、長期にわたり、例えば繰り返し応力等が加わっても、絶縁部が欠落する等により絶縁性の低下を引き起こすことがない。電極層のセラミックス層から露出する部分に絶縁部を形成することが可能であり、電極層の絶縁にかかりセラミックス層を覆う必要がないので、セラミックス層の厚さによらず電極層を絶縁させることが出来、容易に極薄いセラミックス層を有する全面電極型を構成することが出来る。全面電極型でセラミックス層の厚さを２００μｍ以下にすることが可能である。好ましい態様である全面電極型であれば、セラミックス層が圧電体セラミックス材料からなる積層圧電素子の場合に、セラミックス層の変位発生に基づく応力集中が起こり得ず、長期にわたる信頼性が向上する。又、セラミックス層が誘電体セラミックス材料からなる積層コンデンサの場合に、静電容量を大きくするために全面積が有効に使用出来、より小型化を図れる。

セラミックス層を薄くすることにより、一定の体積の中に、薄いセラミックス層をより多く（数十〜数百オーダーで）積層することが出来るので、以下のような効果を奏する。

例えば、セラミックス層が圧電体セラミックス材料からなる積層圧電素子の場合において、トータルの厚さが同じで、１層のセラミックス層がより厚く、積層数がより少ない積層圧電素子と比較すると、同一駆動電圧でも電界強度が高くなり、相対的により大きな変位量と高い発生力を得ることが出来る。又、変位量と発生力が同じならば、より低い駆動電圧にすることが出来、省エネルギー化が図れる。

セラミックス層が誘電体セラミックス材料からなる積層コンデンサの場合においては、一定の体積の中で静電容量を増加させることが出来る。又は、静電容量が同一とすれば、より小型化を図ることが出来る。

本発明に係る積層セラミックス電子部品の製造方法は、陽極酸化法を採用しているので、セラミックス層から露出した電極層に１層おきに絶縁部を形成することが容易であり、工業的量産過程に好適である。又、元々導電材料であった電極層自体の一部（端部）を絶縁部に変える方法を採用しているので、特許文献１にかかる電気泳動法のように、電極層だけでなく部分的にセラミックス層までを覆うように絶縁材料を形成する必要はなく、絶縁部も元々の導電材料であった電極層に対し体積変化は少なく、セラミックス層を極薄くしても、絶縁不良や電子部品として機能不全等の問題が生じ得ない。又、特許文献１の手段では、電気泳動法だけでは電極層に絶縁物質を付着させることは出来ても絶縁材料として完全に固着させられず、その後に焼成を要していたが、本発明に係る積層セラミックス電子部品の製造方法では、その必要がなく、製造工程は、より簡略化される。

以下に、本発明の積層セラミックス電子部品及び製造方法について、実施の形態を、図面を参酌しながら、具体的に説明するが、本発明は、これらに限定されて解釈されるものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。例えば、図面は、好適な本発明の実施の形態を表すものであるが、本発明は図に示される情報（形状、配置、大きさ、構成要素の数、その他）により制限されない。本発明を実施し又は検証する上では、本明細書中に記述されたものと同様の手段若しくは均等な手段が適用され得るが、好適な手段は以下に記述される手段である。

図１は、本発明に係る積層セラミックス電子部品の一実施形態として積層圧電素子を示す斜視図であり、図２は、図１におけるＰ視側面図である。図示される積層圧電素子３２は、交互に積層をされた、セラミックス材料からなるセラミックス層１４と導電材料からなる電極層１８，１９とを有している。電極層１８，１９のそれぞれの端部には、絶縁部１５が備わり、その絶縁部１５は、電極層１８，１９を構成する導電材料の反応生成物で構成される。

セラミックス材料は、圧電体セラミックスであるジルコン酸チタン酸鉛（ＰＺＴ）を主成分とする材料が採用されている。導電材料としては銀−パラジウム合金を主成分とする材料が採用されており、絶縁部１５を構成する導電材料の反応生成物は、銀を陽極酸化して得られた酸化物たる酸化銀である。即ち、電極層１８，１９のそれぞれの絶縁部１５は、電極層に新たな絶縁材料の膜を付着させたものではないため、電気泳動法（特許文献１の図４（ｂ）及び図６参照）のように絶縁材料が盛り上がり凸状を呈することがない。

積層圧電素子３２は、図１、図２中において高さ方向を省略されて描かれているが、セラミックス層が１００層備わり、セラミックス層の間に備わる電極層１８，１９のそれぞれの端部が、そのセラミックス層１４から露出し、全面電極型を呈している。そして、一対の外部電極２８，２９を有し、電極層１８の図中右側の端部が外部電極２８と導通され、電極層１８の図中左側の端部が絶縁部１５で構成されて外部電極２９と絶縁され、又、電極層１９の図中右側の端部が絶縁部１５で構成されて外部電極２８と絶縁され、電極層１９の図中左側の端部が外部電極２９と導通されている。

積層圧電素子３２は、圧電縦効果により変位を生じる積層セラミックス電子部品である。セラミックス層１４は、図２中、Ｐ方向に分極されており、外部電極２８，２９に更に接続された図示しない電極端子に電源を接続し、外部電極２８，２９を介して、駆動電極である電極層１８，１９間に、電極層１８側を負、電極層１９側を正にして、電圧を印加することにより、Ｅ方向の電界が形成される。即ち、積層圧電素子３２は、分極が互いに反対方向のセラミックス層１４が電極層１８，１９を挟んで積層され、各々のセラミックス層１４においては、分極と駆動電界とが、同一方向になっている。その結果、セラミックス層１４に電界誘起歪みが発現し、その縦効果による変位に基づき、駆動体４がＳ方向に伸縮する。電界誘起歪みを直接利用した伸縮変位であるため、発生力は大きく、且つ、応答速度も高い。

更に、セラミックス層１４の分極電界と駆動電界とが、同一方向であることから、製造工程において、仮の分極用電極を作製し電界をかける必要がなく、工程が短縮されスループットが向上する。又、分極処理に関わりなく、キュリー温度以上の高い温度での加熱を伴う製造プロセスを適用することが可能である。従って、例えば回路基板に固定・結線する際に、はんだリフロー等によるはんだ付けや、熱硬化型接着が実施可能であり、スループットがいっそう向上する。そして、高い電界強度で駆動しても、分極状態が変化してしまうことがなく、むしろ、より好ましい分極状態となり得て、安定して高い歪み量を得ることが出来る。

積層圧電素子３２において、セラミックス層の１層あたりの厚さＴ１は５０μｍであり、セラミックス層の間に備わる電極層１８，１９の厚さは２μｍである。積層数が上記したように１００層と多いので、より大きな発生力が得られる上に、変位を生じるセラミックス層全体として高い剛性が得られ速い応答速度を発揮し得、剛性に対し相対的に大きな変位を得ることも出来る。従来のセラミックス層の１層あたりの厚さが２５０μｍの積層圧電（電歪）素子と比較して、トータルの厚さが同じとすれば、同一駆動電圧でも電界強度が高くなり、相対的により大きな変位量と高い発生力を得ることが出来る。又、変位量と発生力が同じとすれば、より低い電圧で駆動させることが出来る。

積層圧電素子３２は、少なくともセラミックス層１４と電極層１８，１９とが焼成一体化されており、焼成後に接合したものではない。即ち、接着剤等が介在しない構造をなすので、初期的な寸法精度が高いのみならず、長期間にわたって高い信頼性を維持出来る。

以上、図１及び図２に示される積層圧電素子３２について説明したが、本発明に係る積層セラミックス電子部品は、既に述べたように、積層圧電素子３２の例に限定されて解釈されるものではない。

セラミックス層を構成するセラミックス材料は、電子部品としての機能を果たすために有用な材料であればよく、限定されない。好ましいセラミックス材料は、広義の圧電体セラミックス又は誘電体セラミックスである。広義の圧電体セラミックスには、狭義の圧電セラミックス材料の他に、電歪セラミックス材料、分極反転を発現する強誘電体セラミックス材料、反強誘電相−強誘電相間の相転移がみられる反強誘電体セラミックス材料、等が含まれる。

圧電体セラミックスとしては、例えば、上記ジルコン酸チタン酸鉛の他に、マグネシウムニオブ酸鉛（ＰＭＮ）、ニッケルニオブ酸鉛（ＰＮＮ）、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、チタン酸ビスマスネオジウム（ＢＮＴ）、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独、混合物あるいは固溶体として含有するセラミックス材料が挙げられる。更に、圧電特性を調整可能となる等の利点を得られる場合があるので、上記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を、単独で若しくは混合して、添加してもよい。

誘電体セラミックスとしては、例えば、チタン酸バリウム、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウム等を単独、混合物あるいは固溶体として含有するセラミックス材料が挙げられる。

電極層を構成する導電材料は、反応生成により絶縁部を形成し得るものであれば限定されない。例えば、ニッケル、銅、パラジウム、銀、チタン、クロム、タンタル、ハフニウム、コバルト、亜鉛、ジルコニウム、ニオブ、モリブデン、タングステン、イリジウム、マグネシウム、ルテニウム等の金属を単独で用いてもよく、あるいは上記した銀−パラジウムの他の、銀−白金、銀−金、ニッケル−金、ニッケル−銀等の合金を用いてもよい。

後述する本発明に係る積層セラミックス電子部品の製造方法乃至絶縁部形成方法は陽極酸化法を適用する手段であるが、本発明に係る積層セラミックス電子部品においては、電極層の絶縁部を構成する導電材料の反応生成物は、陽極酸化して得られた酸化物に限定されず、窒化物、弗化物、塩化物等の絶縁性を有する反応生成物であってもよい。

例えば、電極層を構成する導電材料として銀−パラジウムを用いて、アニモニア水溶液との反応により、電極層の一部として窒化物たる窒化銀を形成することが出来る。又、電極層を構成する導電材料として銀−パラジウムを用いて、弗化ナトリウム水溶液との反応により、電極層の一部として弗化物たる弗化銀を形成することが出来る。更には、電極層を構成する導電材料として銀−パラジウムを用いて、塩化ナトリウム水溶液との反応により、電極層の一部として塩化物たる塩化銀を形成することが出来る。

本発明に係る積層セラミックス電子部品は、電極層の絶縁部に特徴を有するものであって、セラミックス層の厚さ、電極層の厚さ、積層セラミックス電子部品としての外形、等は限定されない。外形は、作製し易いという点で、より好ましい形状は積層圧電素子３２の如く直方体を挙げることが出来るが、用途に応じて設計することが可能である。セラミックス層の厚さ及び電極層の厚さは、本発明に係る積層セラミックス電子部品が、電気泳動法や塗布法によって得られたものに対する優位性を発揮し得るという点で、より薄い方が好ましい。セラミックス層の厚さは１００μｍ以下、好ましくは積層圧電素子３２の如く５０μｍあるいはそれ以下、更に好ましくは３０μｍ以下である。本発明に係る積層セラミックス電子部品によれば、このようなセラミックス層の厚さで、確実に電極層を１層おきに導通乃至絶縁させることが可能である。又、電極層の厚さは５μｍ以下、好ましくは積層圧電素子３２の如く２μｍあるいはそれ以下である。

次に、本発明に係る積層セラミックスアレイ電子部品について説明する。図５は、積層セラミックスアレイ電子部品の一実施形態を、積層圧電素子アレイとして示す斜視図である。積層圧電素子アレイ８０は、基板２を有し、その基板２の図中において上面に、積層セラミックス電子部品であり既に説明した図１、図２に示される積層圧電素子３２が、３×３のマトリックス状に９つ配設されてなるアレイ状部品である。

積層圧電素子アレイ８０は、基板２の中を貫通する図示されないスルーホールを有し、このスルーホールが基板２の上面において個々の積層圧電素子３２の側面の近傍に現れて、基板２上まで延長された個々の積層圧電素子３２の外部電極２８，２９と、基板２の下面の図示されない端子電極とを、接続し導通しているので、のちに電界をかけるために必要な電源接続作業が容易であり、製造工程に起因する歩留まりの低下を招来しない。尚、スルーホールの代わりにビアホールを採用してもよい。又、当然ながら、本発明に係る積層セラミックスアレイ電子部品は、基板の一の面に配設される積層セラミックス電子部品の数を限定するものではない。

次に、本発明に係る積層セラミックス電子部品の絶縁部形成方法及び積層セラミックス電子部品の製造方法について説明する。本発明に係る積層セラミックス電子部品は、この絶縁部形成方法又は製造方法によってのみ得られるものではないが、本発明に係る積層セラミックス電子部品の絶縁部形成方法及び本発明に係る積層セラミックス電子部品の製造方法は、本発明に係る積層セラミックス電子部品を得るに好ましい手段である。

本発明に係る積層セラミックス電子部品の絶縁部形成方法は、交互に積層をされたセラミックス材料からなる複数のセラミックス層と導電材料からなる複数の電極層とを有し、その複数の電極層の全ての端部がセラミックス層から露出している電子部品において、セラミックス層から露出した導電材料からなる電極層の端部に、選択的に絶縁部を形成する方法であるが、これは、本発明に係る積層セラミックス電子部品の製造方法の一部を構成する手段であるので、以下、本発明に係る積層セラミックス電子部品の絶縁部形成方法を含み、本発明に係る積層セラミックス電子部品の製造方法を説明することとする。

本発明に係る積層セラミックス電子部品の製造方法の概略工程の一例を、図３（ａ）〜図３（ｇ）に示す。以下、製造工程について説明する。

先ず、第一の工程に従い、積層セラミックス前駆体６２４を作製する（図３（ｃ）及び図３（ｄ）参照）。積層セラミックス前駆体６２４は、交互に積層をされたセラミックス材料からなる複数のセラミックス層１４と導電材料からなる複数の電極層１８，１９とを有し、上記積層の方向と平行な２つの面３０１（面Ａ相当）及び面３０２（面Ｂ相当）において、複数の電極層１８，１９と１層おきに導通された一対の仮電極４８，４９を備えるとともに、上記積層の方向と平行且つ面３０１及び面３０２と異なる面３０３（面Ｃ相当）及び面３０４（面Ｄ相当）において複数の電極層１８，１９の端部がセラミックス層１４から露出している積層体である。

積層セラミックス前駆体６２４を作製するために、セラミックス層１４用のセラミックス材料（例えばジルコン酸チタン酸鉛）を主成分とする所望の厚さ（例えば５０μｍ）のセラミックグリーンシートを、所定枚数（例えば３００枚）用意する。セラミックグリーンシート（以下、単にシートともいう）は、従来知られたセラミックス製造方法により作製出来る。例えば、セラミックス材料の粉末を用意し、これにバインダ、溶剤、分散剤、可塑剤等を望む組成に調合してスラリーを作製し、これを脱泡処理後、ドクターブレード法、リバースロールコーター法等のシート成形法によって、セラミックグリーンシートを形成することが可能である。

そして、シート上に印刷法により導電材料（例えば銀−パラジウム合金）の電極ペーストを所望の厚さ（例えば３μｍ）で塗布して、異なる電極パターンを形成したシート１６及びシート１７を、概ね同数（図示しないが例えば１５０枚ずつ）作製する（図３（ａ）参照）。シート１６は図中−Ｙ方向側の端部に電極層１８を形成しておらず、シート１７は図中Ｙ方向側の端部に電極層１９を形成していない。

次に、それぞれのシートの表面にセラミックス材料からなる接着剤ペーストを所定の厚さ（例えば５μｍ）で塗布し、所望の枚数（図中に表現不可能であるが例えば３００枚）を積層し、熱圧着（例えば８０℃、２ＭＰａ）により一体化し、焼成し（例えば１０００℃、２時間）、セラミック積層体３１０を得る（図３（ｂ）参照）。セラミック積層体３１０において、電極層１９のみが露出している面を面３０１とよび、電極層１８のみが露出している面を面３０２とよび、電極層１８及び電極１９の何れもが露出している面を面３０３及び面３０４とよぶ。

そして、セラミック積層体３１０の面３０１及び面３０２に対し、印刷法により導電材料（例えば銀）の電極ペーストを所望の厚さ（例えば５０μｍ）で塗布し、焼成し（例えば６００℃、１時間）、一対の仮電極４８，４９を焼き付け、積層セラミックス前駆体６２４を得た。積層セラミックス前駆体６２４では、電極層１８は仮電極４８のみに導通し、電極層１９は仮電極４９のみに導通している。

次に、順序を問わない第二の工程及び第三の工程に従い、陽極酸化法によって電極層１８，１９のそれぞれの端部に１層おきの絶縁部１５を形成する。これは、本発明に係る積層セラミックス電子部品の絶縁部形成方法に相当する工程である。図４は陽極酸化に用いる陽極酸化装置の一例を示す断面図である。陽極酸化装置４０は、酸化剤液４４（例えば２５℃に温度調節された過酸化水素水水溶液）が満たされたガラス製（例えばパイレックスガラス製（登録商標））の容器と、酸化剤液４４に浸された陰極４３（例えばアルミ電極）と酸化剤液４４の入っていない陽極端子４２と、陰極４３と陽極端子４２との間に直流電圧を印加する直流安定化電源４１と、を有する装置である。

得られた積層セラミックス前駆体６２４に対し、最初に、面３０４側に露出した１層おきの電極層１８を絶縁処理部として選定し、その絶縁処理部のみに絶縁部を形成する。そのためには、先ず、面３０３全体に（例えばポリイミド製絶縁テープを使用して）マスキングを施し、酸化剤液４４に触れないようにする。次に、積層セラミックス前駆体６２４を少なくとも面３０４側を酸化剤液４４の中に浸漬させて、積層セラミックス前駆体６２４の仮電極４８と陽極端子４２とを接続する。そして、直流安定化電源４１により直流電圧（例えば３０Ｖ）を所定時間（例えば３分間）印加すると、マスキングをしていない面３０４に露出した概ね１層おきの電極層１８の端部において、電極層１８自体が、過酸化水素水により酸化されて、陽極酸化皮膜となり、これが絶縁部を構成する（例えば、電極層１８が銀−パラジウム合金の場合、酸化され易い銀が酸化銀の皮膜となって絶縁部を構成する）。

続いて、同様にして、積層セラミックス前駆体６２４に対し、面３０３側に露出した１層おきの電極層１９を絶縁処理部として選定し、その絶縁処理部のみに絶縁部を形成する。先ず、面３０３のマスキングを除去した後に面３０４全体にマスキングを施し、酸化剤液４４に触れないようにした後に、積層セラミックス前駆体６２４を少なくとも面３０３側を酸化剤液４４の中に浸漬させて、積層セラミックス前駆体６２４の仮電極４９と陽極端子４２とを接続する。そして、直流安定化電源４１により直流電圧を所定時間印加すると、マスキングをしていない面３０３に露出した概ね１層おきの電極層１９の端部において、電極層１９自体が、過酸化水素水により酸化され、陽極酸化皮膜となり、絶縁部を構成する。

次に、第四の工程に従い外部電極の形成と仮電極の近傍の切除とを行う。上記した処理によって、積層セラミックス前駆体６２４には、面３０３に露出した１層おきの電極層に絶縁部が形成される。即ち、面３０３では露出した電極層のうち電極層１８は絶縁部が形成されず電極層１９のみに絶縁部が形成され、面３０４では露出した電極層のうち電極層１８のみに絶縁部が形成され電極層１９は絶縁部が形成されていない。このような積層セラミックス前駆体６２４に対し、一対の外部電極２８，２９を、外部電極２８は面３０３に、外部電極２９は面３０４に、それぞれ形成する（図３（ｅ）参照）。この外部電極２８，２９の形成により、面３０３において外部電極２８は電極層１８のみと導通し電極層１９とは絶縁され、面３０４において外部電極２９は電極層１８とは絶縁され電極層１９のみと導通する。

その後、切断線３０９に沿って切断し個割にして、必要に応じて分極処理を行えば、積層セラミックス電子部品３１１が得られる（斜視図である図３（ｆ）及び側面図である図３（ｇ）参照）。切断の手段としてワイヤーソー加工法その他各種の機械加工が採用可能である。尚、切断線３０９の位置は、少なくとも仮電極の近傍の切除という目的を達成するために決定される。一対の仮電極４８，４９の近傍では電極層１８，１９が存在しない部分がある（全面電極になっていない）ので、少なくともその仮電極４８，４９の近傍を含み仮電極４８，４９を取り除き、面３０１側及び面３０２側において全ての電極層１８，１９が露出するように、切断線３０９を決定する必要がある。所望の大きさの個割の積層セラミックス電子部品３１１を得ることは設計上の要求であり、本発明に係る積層セラミックス電子部品の製造方法の必須要件ではない。

本発明に係る積層セラミックス電子部品は、積層コンデンサ、積層圧電素子等として適用可能である。積層コンデンサは、現在最も使用されているコンデンサであり、殆どの電気・電子回路に用いられ、あらゆる製品に利用される。例えば、コンピュータ、通信機器、あるいは小型化・軽量化が求められる携帯電話等の携帯端末、等に好適である。又、積層圧電素子は、センサ、アクチュエータ等の圧電デバイスとして使用され、例えば、計測器、光変調器、光スイッチ、電気スイッチ、マイクロリレー、マイクロバルブ、搬送装置、ディスプレイ及びプロジェクタ等の画像表示装置、画像描画装置、マイクロポンプ、液滴吐出装置、微小混合装置、微小撹拌装置、微小反応装置、等に利用される。

本発明に係る積層セラミックス電子部品の一実施形態を示す斜視図である。 図１に示される積層セラミックス電子部品のＰ視側面図である。 本発明に係る積層セラミックス電子部品の製造方法の一例を示す概略工程説明図である。 陽極酸化装置の一例を示す断面図である。 本発明に係る積層セラミックスアレイ電子部品の一実施形態を示す斜視図である。

符号の説明

２…基板、１４…セラミックス層、１５…絶縁部、１６，１７…セラミックグリーンシート、１８，１９…電極層、２８，２９…外部電極、３２，３１１…積層セラミックス電子部品、４０…陽極酸化装置、４１…直流安定化電源、４２…陽極端子、４３…陰極、４４…酸化剤液、４８，４９…仮電極、８０…積層圧電素子アレイ、３０１，３０２，３０３，３０４…面、３０９…切断線、３１０…セラミック積層体、６２４…積層セラミックス前駆体。

Claims (12)

1. 交互に積層をされた、セラミックス材料からなるセラミックス層と、導電材料からなる複数の電極層と、を有する電子部品であって、
   前記電極層の少なくとも一部に絶縁部を有し、前記絶縁部が、電極層を構成する前記導電材料の反応生成物からなる積層セラミックス電子部品。
2. 前記セラミックス層が複数備わり、前記複数の電極層の全ての端部が前記セラミックス層から露出するとともに、一対の外部電極を有し、前記全ての端部がセラミックス層から露出した複数の電極層は、略１層おきに、その一の端部が前記一対の外部電極の一方又は他方とそれぞれ導通され、その他の端部が前記絶縁部で構成されて前記一対の外部電極の他方又は一方とそれぞれ絶縁されている請求項１に記載の積層セラミックス電子部品。
3. 前記セラミックス層の厚さが、２００μｍ以下である請求項１又は２に記載の積層セラミックス電子部品。
4. 前記電極層を構成する導電材料が、ニッケル、銅、パラジウム、銀、チタン、クロム、タンタル、ハフニウム、コバルト、亜鉛、ジルコニウム、ニオブ、モリブデン、タングステン、イリジウム、マグネシウム、金、白金からなる金属群のうち何れか１の金属又は２以上からなる合金である請求項１〜３の何れか一項に記載の積層セラミックス電子部品。
5. 前記電極層の絶縁部を構成する導電材料の反応生成物が、酸化物、窒化物、塩化物、弗化物のうち何れか１の物質又は２以上からなる複合反応生成物である請求項１〜４の何れか一項に記載の積層セラミックス電子部品。
6. 前記反応生成物にかかる反応が、陽極酸化である請求項１〜４の何れか一項に記載の積層セラミックス電子部品。
7. 基板と、前記基板の一の面に１つ以上配設された請求項１〜６の何れか一項に記載の積層セラミックス電子部品を有する積層セラミックスアレイ電子部品。
8. 請求項２に記載の積層セラミックス電子部品であって、前記セラミックス層が圧電体セラミックス材料からなる積層圧電素子。
9. 請求項２に記載の積層セラミックス電子部品であって、前記セラミックス層が誘電体セラミックス材料からなる積層コンデンサ。
10. 交互に積層をされたセラミックス材料からなる複数のセラミックス層と導電材料からなる複数の電極層とを有し、前記複数の電極層の全ての端部が前記セラミックス層から露出している電子部品において、前記セラミックス層から露出した導電材料からなる電極層の端部に、選択的に絶縁部を形成する方法であって、
    のちに前記絶縁部となる電極層の絶縁処理部を残してマスキングされた前記電子部品を、酸化剤液中に浸漬し、前記電極層を陽極として前記電子部品の外の所定の陰極との間に直流電圧を印加し、前記絶縁処理部を陽極酸化皮膜で被覆する積層セラミックス電子部品の絶縁部形成方法。
11. 交互に積層をされたセラミックス材料からなる複数のセラミックス層と導電材料からなる複数の電極層とを有し、前記積層の方向と平行な２つの面Ａ及び面Ｂにおいて前記複数の電極層と略１層おきに導通された一対の仮電極を備えるとともに、前記積層の方向と平行且つ前記面Ａ及び面Ｂと異なる面Ｃ及び面Ｄにおいて前記複数の電極層の端部が前記セラミックス層から露出している積層セラミックス前駆体を作製する第一の工程と、前記積層セラミックス前駆体に対し面Ｃにマスキングをした後に酸化剤液中に浸漬し、前記一対の仮電極の一方を陽極として前記積層セラミックス前駆体の外の所定の陰極との間に直流電圧を印加して、マスキングをしていない面Ｄに露出した略１層おきの電極層の端部に、陽極酸化法によって絶縁部を形成する第二の工程と、前記積層セラミックス前駆体に対し面Ｃのマスキングを除去し面Ｄにマスキングをした後に酸化剤液中に浸漬し、前記一対の仮電極の他方を陽極として前記積層セラミックス前駆体の外の所定の陰極との間に直流電圧を印加して、マスキングをしていない面Ｄに露出した略１層おきの電極層の端部に、陽極酸化法によって絶縁部を形成する第三の工程と、露出した電極層の端部にそれぞれ略１層おきに絶縁部が形成された積層セラミックス前駆体の面Ｃ及び面Ｄに一対の外部電極を形成するとともに前記一対の仮電極の近傍を切除し面Ａ側及び面Ｂ側において全ての電極層を露出させる第四の工程と、を具備する積層セラミックス電子部品の製造方法。
12. 前記酸化剤液が、過酸化水素水である請求項１１に記載の積層セラミックス電子部品の製造方法。

Images