JP2012174926A - 半導体装置及びその製造方法、電源装置 - Google Patents

半導体装置及びその製造方法、電源装置 Download PDF

Info

Publication number
JP2012174926A
JP2012174926A JP2011036254A JP2011036254A JP2012174926A JP 2012174926 A JP2012174926 A JP 2012174926A JP 2011036254 A JP2011036254 A JP 2011036254A JP 2011036254 A JP2011036254 A JP 2011036254A JP 2012174926 A JP2012174926 A JP 2012174926A
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
metal
stage
mounting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011036254A
Other languages
English (en)
Other versions
JP5772050B2 (ja
Inventor
Kozo Shimizu
浩三 清水
Keishiro Okamoto
圭史郎 岡本
Nobuhiro Imaizumi
延弘 今泉
Tadahiro Imada
忠紘 今田
Keiji Watabe
慶二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011036254A priority Critical patent/JP5772050B2/ja
Priority to TW101102495A priority patent/TWI536467B/zh
Priority to US13/355,792 priority patent/US8728867B2/en
Priority to CN201210031859.XA priority patent/CN102646609B/zh
Publication of JP2012174926A publication Critical patent/JP2012174926A/ja
Priority to US14/225,923 priority patent/US9082756B2/en
Application granted granted Critical
Publication of JP5772050B2 publication Critical patent/JP5772050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】回路基板やリードフレームのステージなどの支持板上に半導体チップを実装する際に、半導体チップが移動や回転等の位置ずれを生じないようにする。
【解決手段】半導体装置の製造方法であって、支持板２の半導体チップ実装領域２Ａ及び半導体チップ１の裏面の一方に、第１金属を含む層５及び第２金属を含む層６の一方を形成し、半導体チップ実装領域及び半導体チップの裏面の他方の、第１金属を含む層及び第２金属を含む層の一方が形成された領域の一部に相当する領域に、第１金属を含む層及び第２金属を含む層の他方を形成し、半導体チップ実装領域に半導体チップを位置合わせし、第１金属及び第２金属を含む合金を含む層９を形成して、半導体チップを半導体チップ実装領域に接合する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法、電源装置に関する。
従来、キャリア走行層及びキャリア供給層を含む半導体積層構造を有する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）がある。
近年、ＧａＮ系の化合物半導体であるＡｌＧａＮ／ＧａＮのヘテロ接合を利用し、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層として用い、これらを積層したＨＥＭＴ構造を備えるＧａＮ−ＨＥＭＴの開発が活発である。
ＧａＮは、バンドギャップが約３．４ｅＶであり、Ｓｉのバンドギャップ（約１．１ｅＶ）及びＧａＡｓのバンドギャップ（約１．４ｅＶ）よりも大きく、高い破壊電界強度を有する材料である。また、ＧａＮは、大きい飽和電子速度を有する材料である。このため、ＧａＮは、高電圧動作が可能で、高出力が得られる電源用半導体装置を実現するための材料として極めて有望である。また、ＧａＮ−ＨＥＭＴは、例えば、電子装置に備えられる電源装置に用いられる高効率のスイッチング素子や電気自動車に用いられる高耐圧の電力デバイスとして期待されている。
このようなＧａＮ−ＨＥＭＴを備える半導体チップは、回路基板やリードフレームのステージなどの支持板上に実装されることになる。
なお、半導体チップを支持板上に実装する技術としては、例えばはんだや接着剤などのダイボンディング剤を用いて、半導体チップの裏面を支持板の半導体チップ実装領域に接合することで、半導体チップを支持板上に実装する技術がある。
特開２００６−１５６４３７号公報 特開平６−１３２４４２号公報 特開昭５８−２０７６４５号公報
ところで、半導体チップを支持板上に実装する場合、次のようにして、半導体チップの裏面を、ダイボンディング剤を用いて、支持板の半導体チップ実装領域に接合することが考えられる。
つまり、まず、半導体チップ実装領域及び半導体チップの裏面の一方の全面にダイボンディング剤を塗布する。なお、半導体チップ実装領域及び半導体チップの裏面の他方にはダイボンディング剤を塗布しない。次に、半導体チップを、支持板の半導体チップ実装領域に位置合わせする。そして、これらを加熱して、半導体チップの裏面を、ダイボンディング剤によって、支持板の半導体チップ実装領域に接合する。
しかしながら、このようにして支持板上に半導体チップを実装する場合、加熱接合する際に、ダイボンディング剤が不均一に分布する（例えばはんだの濡れ広がりが不均一になる）などの要因によって、半導体チップが移動や回転等の位置ずれを生じてしまう。例えば、図１１に示すように、回路基板やリードフレームのステージなどの支持板１００上の半導体チップ実装領域１０１に対して、半導体チップ１０２の位置がずれてしまう。
そこで、回路基板やリードフレームのステージなどの支持板上に半導体チップを実装する際に、半導体チップが移動や回転等の位置ずれを生じないようにしたい。
本半導体装置及び電源装置は、支持板と、支持板上に設けられた半導体チップと、支持板と半導体チップとの間に設けられ、支持板及び半導体チップのいずれか一方に接合された金属を含む層と、支持板と半導体チップとの間に設けられ、支持板と半導体チップとを接合している、金属を合金化した合金を含む層とを備えることを要件とする。
本半導体装置の製造方法は、支持板の半導体チップ実装領域及び半導体チップの裏面の一方に、第１金属を含む層及び第２金属を含む層の一方を形成し、半導体チップ実装領域及び半導体チップの裏面の他方の、第１金属を含む層及び第２金属を含む層の一方が形成された領域の一部に相当する領域に、第１金属を含む層及び第２金属を含む層の他方を形成し、半導体チップ実装領域に半導体チップを位置合わせし、第１金属及び第２金属を含む合金を含む層を形成して、半導体チップを半導体チップ実装領域に接合することを要件とする。
したがって、本半導体装置及びその製造方法、電源装置によれば、回路基板やリードフレームのステージなどの支持板上に半導体チップを実装する際に、半導体チップが移動や回転等の位置ずれを生じないようにすることができるという利点がある。
（Ａ）〜（Ｄ）は、第１実施形態にかかる半導体装置の製造方法及び半導体装置の構成を示す模式図であって、（Ａ）、（Ｂ）は平面図であり、（Ｃ）、（Ｄ）は断面図である。 第１実施形態にかかる半導体装置の構成を示す模式的平面図である。 第１実施形態にかかる半導体装置の構成を示す模式的断面図である。 従来のダイボンディング剤を用いた場合の課題を説明するための模式的断面図である。 （Ａ）〜（Ｃ）は、第１実施形態の一の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）、（Ｃ）は断面図である。 （Ａ）〜（Ｄ）は、第１実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式図であって、（Ａ）、（Ｂ）は平面図であり、（Ｃ）、（Ｄ）は断面図である。 （Ａ）〜（Ｄ）は、第１実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式図であって、（Ａ）、（Ｂ）は平面図であり、（Ｃ）、（Ｄ）は断面図である。 （Ａ）〜（Ｄ）は、第１実施形態の他の変形例にかかる半導体装置の製造方法及び半導体装置の構成を示す模式図であって、（Ａ）、（Ｂ）は平面図であり、（Ｃ）、（Ｄ）は断面図である。 第１実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第２実施形態にかかる電源装置に含まれるＰＦＣ回路の構成を示す模式図である。 本発明の課題を説明するための模式的平面図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる半導体装置は、窒化物系（例えばＧａＮ系）の化合物半導体を用いた化合物半導体装置であって、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造を備える半導体チップを樹脂封止した半導体パッケージである。なお、半導体チップを、半導体素子、あるいは、大電流で動作するパワー半導体素子ともいう。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図２、図３に示すように、半導体チップ１と、半導体チップ１を搭載するステージ２と、接合層３と、ゲートリード２１と、ソースリード２２と、ドレインリード２３と、ボンディングワイヤ４（ここではＡｌワイヤ）と、封止樹脂７とを備える。なお、封止樹脂７を、モールド樹脂ともいう。また、ステージ２は、リードフレームのステージである。また、ステージ２を、支持板ともいう。
そして、ステージ２上に搭載された半導体チップ１のゲートパッド２４、ソースパッド２５及びドレインパッド２６は、それぞれ、ゲートリード２１、ソースリード２２及びドレインリード２３に、Ａｌワイヤ４によって接続されており、これらが封止樹脂７によって封止されている。
ここでは、半導体チップ１の裏面（基板裏面）が固定されたステージ２は、ドレインリード２３と電気的に接続されている。なお、これに限られるものではなく、ステージ２がソースリード２２と電気的に接続されるようにしても良い。
ここでは、半導体チップ１は、ＧａＮ電子走行層及びＡｌＧａＮ電子供給層を含むＧａＮ系半導体積層構造を有するＧａＮ−ＨＥＭＴを備え、例えば電子機器や電源装置に備えられるスイッチング素子に用いられる電源向けのＧａＮ−ＨＥＭＴチップである。このＧａＮ系ＨＥＭＴチップ１は、ＧａＮ系半導体積層構造の上方にゲート電極、ソース電極及びドレイン電極を備え、これらの電極の上方に絶縁膜及び配線を含む配線層を備え、ゲートパッド２４、ソースパッド２５、ドレインパッド２６が表面に露出している。なお、ＧａＮ−ＨＥＭＴを、ＧａＮ系ＨＥＭＴともいう。また、ＧａＮ−ＨＥＭＴチップを、ＧａＮ系ＨＥＭＴチップともいう。
次に、本実施形態にかかる半導体装置（ディスクリートパッケージ）の製造方法について説明する。なお、これを半導体チップの実装方法ともいう。
まず、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造を備える半導体チップ１を、リードフレームのステージ２上に固定する。
次に、例えばＡｌワイヤなどのワイヤ４を用いたボンディングによって、半導体チップ１のゲートパッド２４をゲートリード２１に接続し、ドレインパッド２６をドレインリード２３に接続し、ソースパッド２５をソースリード２２に接続する。
そして、例えばトランスファーモールド法によって樹脂封止を行なう。つまり、半導体チップ１を封止する封止樹脂７を形成する。
その後、リードフレームから切り離して、半導体装置（ディスクリートパッケージ）が得られる。
ところで、リードフレームのステージ２上に半導体チップ１を固定するのに、例えばはんだや熱伝導性樹脂からなる接着剤などのダイアタッチ剤を用いると、加熱接合する際に、半導体チップ１が移動や回転等の位置ずれを生じてしまう（図１１参照）。
そこで、本実施形態では、以下のようにして、半導体チップ１をリードフレームのステージ２上に固定するようにしている。
つまり、まず、図１（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に、例えば電解めっき法によって、第１金属を含む層としてＡｇ層５を形成する。このＡｇ層５の厚さは、例えば約５μｍである。ここで、Ａｇ層５を形成する領域は、例えばレジストパターニングによって規定すれば良い。なお、半導体チップ実装領域２Ａの大きさ（面積）は、半導体チップ１の裏面の大きさ（面積）と同一である。また、半導体チップ実装領域２Ａを、リードフレーム実装エリアともいう。また、ここでは、リードフレームは、例えばＣｕに微量のＺｒ（ジルコニウム）を添加した材料からなる。
なお、この段階で、図５（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域に、第１金属及び第２金属の少なくとも一方と反応しない第３金属を含む層として、例えば電解めっき法によって、Ｓｎと濡れない（相溶しない）Ｃｒ層８を形成しても良い。このＣｒ層８の厚さは、例えば約２μｍとすれば良い。ここで、Ｃｒ層８を形成する領域は、例えばレジストパターニングによって規定すれば良い。これにより、後述するＳｎ層６の溶融時の染み出しを抑制することが可能となる。
次に、図１（Ｂ）に示すように、半導体チップ１の裏面の一部に、例えば電解めっき法によって、第２金属を含む層としてＳｎ層６を形成する。このＳｎ層６の厚さは、例えば約２．６μｍである。ここでは、半導体チップ１の裏面の中央部にＳｎ層６を形成する。このように、半導体チップ１の裏面の中央部にＳｎ層６を形成することで、後述の加熱接合時に、半導体チップ実装領域２Ａの周囲にＳｎ層６が染み出すのを抑制することが可能となる。ここで、Ｓｎ層６を形成する領域は、例えばレジストパターニングによって規定すれば良い。なお、Ｓｎ層６は、半導体チップ１の裏面の一部に形成されており、後述するように、Ａｇ層５と合金化することで、半導体チップ１を半導体チップ実装領域２Ａに位置決めする機能を有する。このため、Ｓｎ層６を、位置決め用金属層、あるいは、位置決め用バンプともいう。
この場合、半導体チップ１の裏面、例えばＧａＮ系半導体積層構造をサポートするＳｉＣ基板の裏面に、例えばＴｉ／Ｎｉ／Ａｕのメタライズ処理を施すのが好ましい。つまり、半導体チップ１の裏面に、例えばスパッタ法、めっき法（例えば電解めっき法、無電解めっき法）等によって、例えばＴｉ、Ｎｉ、Ａｕを順に積層させた密着層を形成した後、この密着層上にＳｎ層６を形成するのが好ましい。例えば、密着層を構成するＴｉ層、Ｎｉ層、Ａｕ層の膜厚は、それぞれ、約１００ｎｍ、約２００ｎｍ、約１００ｎｍとすれば良い。また、密着層を形成する領域は、例えばレジストパターニングによって規定すれば良い。なお、半導体チップ１の裏面にＳｎ層６を密着させるための密着層としては、Ｔｉ、Ｎｉ、Ａｕを順に積層させた密着層のほかに、Ｔｉ、Ｐｔ、Ａｕを順に積層させた密着層を用いることもできる。つまり、半導体チップ１の裏面、例えばＧａＮ系半導体積層構造をサポートするＳｉＣ基板の裏面に、例えばＴｉ／Ｐｔ／Ａｕのメタライズ処理を施しても良い。
そして、図１（Ｃ）に示すように、ステージ２の半導体チップ実装領域２Ａ上に半導体チップ１を位置合わせし、図１（Ｄ）に示すように、Ａｇ及びＳｎを含む合金を含む層としてＳｎ−Ａｇ合金層９を形成して、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。
つまり、ステージ２の半導体チップ実装領域２Ａに半導体チップ１を位置合わせし、半導体チップ実装領域２Ａの全面に形成されたＡｇ層５に、半導体チップ１の裏面の一部に形成されたＳｎ層６が接するように、半導体チップ１を半導体チップ実装領域２Ａにフェイスアップで搭載する。そして、約２２１℃以上の温度、最大約２４０℃の温度で加熱することで、Ｓｎ−Ａｇ合金層９を形成し、このＳｎ−Ａｇ合金層９によって半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。これにより、半導体チップ１が、リードフレームのステージ２上に固定される。つまり、Ｓｎ−Ａｇ合金層９による金属接合によって、半導体チップ１がリードフレームのステージ２上の半導体チップ実装領域２Ａに確実に固着される。ここで、半導体チップ１とリードフレームのステージ２とを接合する接合材料としてのＳｎ−Ａｇ合金は、低い熱抵抗値を有するため、高い放熱効果が得られることになる。
なお、図５（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成した場合には、図５（Ｂ）に示すように、ステージ２の半導体チップ実装領域２Ａ上に半導体チップ１を位置合わせし、図５（Ｃ）に示すように、Ｓｎ−Ａｇ合金層９を形成して、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合することになる。
上述のように、Ａｇ層５とＳｎ層６とを接触させた状態で、約２２１℃以上の温度にすると、ＡｇとＳｎの共晶反応によって、Ａｇ層５とＳｎ層６はこれらが接している部分が溶融し、合金化して、Ｓｎ−Ａｇ合金層９が形成される。なお、約２２１℃は、Ｓｎ−Ａｇ合金の融点、即ち、ＳｎとＡｇの二元状態図における固相線温度である。ここでは、Ｓｎ層６は、半導体チップ１の裏面の一部（ここでは中央部）に設けられているだけであるため、この部分のＡｇ層５とＳｎ層６が溶融し、合金化して、Ｓｎ−Ａｇ合金層９が形成される。ここで、ＡｇとＳｎは共晶反応となり、ＳｎとＡｇの二元状態図によれば、固相線温度約２２１℃以上で液相を生じ、それ以下の温度でＡｇ３Ｓｎ及びＳｎの固相を生じる。また、ＳｎとＡｇの二元状態図によれば、Ａｇ約７３．２ｗｔ％、Ｓｎ約２６．８ｗｔ％がＡｇ３Ｓｎの固溶限である。このため、Ｓｎ中へのＡｇの拡散溶解が進行してＡｇ約７３．２ｗｔ％を超えるとＡｇ３Ｓｎは固相になり、これ以上は、Ｓｎ中へのＡｇの拡散溶解が進行しない、即ち、Ａｇ層５及びＳｎ層６は溶融せず、濡れ広がらない。このため、Ａｇ層５及びＳｎ層６の膜厚の比が７３．２：２６．８になるようにすれば、Ｓｎ層６を形成した領域、即ち、半導体チップ１の裏面の一部（ここでは中央部）だけでＡｇ層５とＳｎ層６が溶融し、合金化して、Ｓｎ−Ａｇ合金層９が形成されるようにすることができる。また、Ａｇ層５及びＳｎ層６の膜厚の比が７３．２：２６．８になる場合よりもＡｇ層５の膜厚を大きくすれば、Ｓｎ層６を形成した領域、即ち、半導体チップ１の裏面の一部（ここでは中央部）よりも小さい領域だけでＡｇ層５とＳｎ層６が溶融し、合金化して、Ｓｎ−Ａｇ合金層９が形成されるようにすることができる。これにより、Ｓｎ層６を形成した領域に対向する領域以外の領域に形成されたＡｇ層５が溶融し、Ｓｎ−Ａｇ合金層９が濡れ広がらないようにすることができる。つまり、半導体チップ１の裏面の一部（ここでは中央部）に形成されたＳｎ層６及びこれに対向する領域に形成されたＡｇ層５だけが溶融し、それ以外の領域（ここでは中央部の外側の領域）に形成されたＡｇ層５は溶融せず固体のままになるため、半導体チップ１に移動や回転等の位置ずれが生じてしまうのを防ぐことができる。
このようにして製造された半導体装置の構成、即ち、半導体チップの実装構造は、以下のようになる。
つまり、本実施形態にかかる半導体装置は、図１（Ｄ）に示すように、ステージ２と、ステージ２上に設けられた半導体チップ１と、ステージ２と半導体チップ１との間に設けられたＡｇ層５及びＳｎ−Ａｇ合金層９からなる接合層３とを備える。ここでは、Ａｇ層５は、ステージ２に接合されている一方、半導体チップ１には接しているだけである。また、Ｓｎ−Ａｇ合金層９は、ステージ２と半導体チップ１とを接合している。また、Ｓｎ−Ａｇ合金層９は、ステージ２の半導体チップ実装領域２Ａの中央部に設けられており、Ａｇ層５は、ステージ２の半導体チップ実装領域２Ａの中央部の外側に設けられている。
また、図５（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成した場合には、図５（Ｃ）に示すように、半導体チップ実装領域２Ａの周囲の領域に、Ｓｎ−Ａｇ合金層９に含まれているＳｎと反応しないＣｒ層８を備えることになる。また、半導体チップ１とＳｎ−Ａｇ合金層９との間に密着層を備える場合もある。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、リードフレームのステージ２上に半導体チップ１を実装する際に、半導体チップ１が移動や回転等の位置ずれを生じないようにすることができるという利点がある。
つまり、リードフレームのステージ２上に半導体チップ１を実装する際に、位置ずれ等の接合不良を生じることなく、半導体チップ１をリードフレームのステージ２上の所定の位置に高精度に固定（搭載）することができる。また、リードフレームのステージ２と半導体チップ１とを接合する接合層３に含まれるＳｎ−Ａｇ合金の融点は約２２１℃であり、半導体チップ１の動作時の温度よりも高くなるため、半導体チップ動作時の発熱に伴う位置ずれ等も防止することできる。さらに、本実施形態では、半導体チップ実装領域２Ａの中央部にＳｎ−Ａｇ合金層９が形成されるため、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＳｎ−Ａｇ合金層９が染み出すのを抑制することができる。特に、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成した場合には、Ｓｎ−Ａｇ合金層９が染み出すのを確実に防止することができる。これにより、例えばワイヤボンディングによる接続面（ワイヤボンディング電極部）が汚染されないようにすることができる。この結果、信頼性の高い半導体装置を作製することが可能となり、歩留まりを大幅に向上させることができる。
なお、例えば図４に示すように、半導体チップ実装領域２Ａ及び半導体チップ１の裏面の一方の全面に、例えばはんだ、Ａｇペースト、熱伝導性接着剤等のダイボンディング剤１０３を塗布して、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する場合、信頼性の高い半導体装置を作製するのは難しい。つまり、半導体チップ１が移動や回転等の位置ずれを生じたり、はんだの染み出しや樹脂硬化時の飛散などによってワイヤボンディングによるワイヤ４の接続面が汚染されてしまったりするため、信頼性の高い半導体装置を作製するのが難しい。
さらに、上述のようにして作製した半導体装置における半導体チップの動作時の熱抵抗値を測定したところ、約０．３℃／Ｗ以下であり、はんだによる接合によって作製した半導体装置と同等の熱抵抗値を示した。このように、上述のようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ層５やＳｎ−Ａｇ合金層９、及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。例えば、電子機器に備えられ、高電圧かつ高出力で動作させる電源用の半導体装置では、半導体チップ１から発生する発熱量が大きくなり、制御回路の信頼性に影響を与えるおそれがあるが、このように半導体チップ１の発熱を効率良く外部へ放熱させることができるため、高精度で、信頼性の高い半導体装置を実現することが可能である。
なお、上述の実施形態では、第１金属を含む層としてＡｇ層５を形成し、第２金属を含む層としてＳｎ層６を形成し、第１金属と第２金属との合金を含む層としてＳｎ−Ａｇ合金層９を形成しているが、第１金属を含む層、第２金属を含む層、第１金属及び第２金属を含む合金を含む層は、これらに限られるものではない。
つまり、第１金属を含む層５は、第１金属として、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの金属を含む層であれば良い。また、第１金属を含む層５は、第１金属からなる第１金属層であっても良いし、第１金属と他の金属とを含む層であっても良いし、第１金属と樹脂とを含む層であっても良い。ここで、第１金属と樹脂とを含む層は、例えば第１金属の粉末が添加された樹脂層、即ち、第１金属が混合された熱伝導性樹脂層である。なお、樹脂層を接着剤ともいい、熱伝導性樹脂層を熱伝導性接着剤ともいう。なお、第１金属を含む層５を、第１金属と樹脂とを含む層とする場合、あるいは、第１金属を含む層５を、第１金属とフラックスとを含むペースト（例えばＡｇペースト）を用いて形成する場合、例えばディスペンス法、スクリーン印刷法などの印刷法などによって形成すれば良い。例えば、上述の実施形態において、第１金属を含む層５として、Ａｇ粉末を添加した樹脂層を形成する場合、例えば、平均粒径約５μｍのＡｇ粉末を約５０ｖｏｌ％含有するエポキシ系樹脂材料を、厚さ約５０μｍとなるように形成すれば良い。この場合も、上述の実施形態の場合と同様に、リードフレームのステージ２上に半導体チップ１を実装する際に、半導体チップ１が移動や回転等の位置ずれを生じないようにすることができる。また、このようにして作製した半導体装置における半導体チップ１の動作時の熱抵抗値を測定したところ、約０．５℃／Ｗ以下であり、熱伝導性接着剤による接合によって作製した半導体装置と同等の熱抵抗値を示した。このようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ及び樹脂を含む層５、Ｓｎ−Ａｇ合金及び樹脂を含む層９、及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。
また、第２金属を含む層６は、第２金属として、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの第１金属と反応して合金を形成しうる金属、即ち、溶融・合金化する金属を含む層であれば良い。例えば、第２金属を含む層６は、第２金属として、Ｓｎ、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂのいずれかの金属を含む層であれば良い。つまり、第２金属を含む層６は、ＳｎからなるＳｎ層であっても良いし、Ｓｎを主成分としてＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂの少なくとも１種以上を含む材料からなる層であっても良いし、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂのいずれか一の材料からなる層であっても良い。また、第２金属を含む層６は、第２金属からなる第２金属層であっても良いし、第２金属と他の金属とを含む層であっても良いし、第２金属と樹脂とを含む層であっても良い。ここで、第２金属と樹脂とを含む層は、例えば第２金属の粉末が添加された樹脂層、即ち、第２金属が混合された熱伝導性樹脂層である。なお、第２金属を含む層６を、第２金属と樹脂とを含む層とする場合、あるいは、第２金属を含む層を、第２金属とフラックスとを含むペースト（例えばＳｎペースト）を用いて形成する場合、例えばディスペンス法、スクリーン印刷法などの印刷法などによって形成すれば良い。例えば、上述の実施形態において、第２金属を含む層６を、Ｓｎペーストを用いて形成する場合、Ｓｎペーストを例えばスクリーン印刷法によって形成した後、Ｓｎの融点約２３２℃以上、最大温度約２５０℃で、約３０秒以上の条件でリフロー処理して、Ｓｎ層６を形成すれば良い。この場合も、上述の実施形態の場合と同様に、リードフレームのステージ２上に半導体チップ１を実装する際に、半導体チップ１が移動や回転等の位置ずれを生じないようにすることができる。また、このようにして作製した半導体装置における半導体チップ１の動作時の熱抵抗値を測定したところ、約０．３℃／Ｗ以下であり、はんだによる接合によって作製した半導体装置と同等の熱抵抗値を示した。このようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ層５、Ｓｎ−Ａｇ合金層９、及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。
また、第１金属及び第２金属を含む合金を含む層９は、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの第１金属、及び、第１金属と反応して合金を形成しうる第２金属を含む合金を含む層であれば良い。例えば、第１金属及び第２金属を含む合金を含む層は、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの第１金属、及び、Ｓｎ、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂのいずれかの第２金属を含む合金を含む層であれば良い。また、第１金属及び第２金属を含む合金を含む層は、第１金属及び第２金属からなる合金層であっても良いし、第１金属と第２金属と他の金属とからなる合金層であっても良いし、第１金属及び第２金属を含む合金と第１金属又は第２金属とを含む層であっても良いし、第１金属及び第２金属を含む合金と樹脂とを含む層であっても良い。ここで、第１金属及び第２金属を含む合金と樹脂とを含む層は、例えば第１金属及び第２金属を含む合金が混合された熱伝導性樹脂層である。
また、上述の実施形態において、第３金属を含む層としてＣｒ層８を形成しても良いとしているが、第３金属を含む層はこれに限られるものではない。つまり、第３金属を含む層８は、第２金属と反応しない金属を含む層、即ち、第２金属と固溶しない金属を含む層であれば良い。例えば、第３金属を含む層８は、Ｃｒ、Ｆｅ、Ｔｉ、Ｚｒのいずれかの金属を含む層であれば良い。
また、上述の実施形態では、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層５を形成し、半導体チップ１の裏面の一部（中央部の一箇所）に第２金属を含む層６を形成しているが、これに限られるものではない。つまり、リードフレームのステージ２上の半導体チップ実装領域２Ａ及び半導体チップ１の裏面の一方に、第１金属を含む層５及び第２金属を含む層６の一方を形成し、半導体チップ実装領域２Ａ及び半導体チップ１の裏面の他方の、第１金属を含む層５及び第２金属を含む層６の一方が形成された領域の一部に相当する領域に、第１金属を含む層５及び第２金属を含む層６の他方を形成すれば良い。
例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（中央部の一箇所）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成しても良い。これにより、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（中央部の一箇所）に形成された第１金属を含む層５及びこれに対向する領域に形成された第２金属を含む層６だけが溶融し、それ以外の領域（中央部の外側の領域）に形成された第２金属を含む層６は溶融せずに固体のままになるため、半導体チップ１に移動や回転等の位置ずれが生じてしまうのを防ぐことができる。また、リードフレームのステージ２上の半導体チップ実装領域２Ａの中央部に第１金属を含む層５を形成することで、加熱接合時に、半導体チップ実装領域２Ａの周囲に第１金属及び第２金属を含む合金を含む層９が染み出すのを抑制することが可能となる。
また、例えば図６（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層（ここではＡｇ層）５を形成し、図６（Ｂ）に示すように、半導体チップ１の裏面の一部（複数の箇所）に第２金属を含む層（ここではＳｎ層）６を形成しても良い。例えば、半導体チップ１の裏面の対角線上の２箇所に第２金属を含む層（ここではＳｎ層）６を形成すれば良い。ここで、Ｓｎ層６は、例えば電解めっき法やスクリーン印刷法によって形成すれば良い。そして、図６（Ｃ）に示すように、ステージ２の半導体チップ実装領域２Ａ上に半導体チップ１を位置合わせし、図６（Ｄ）に示すように、Ｓｎ−Ａｇ合金層９を形成して、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。これにより、半導体チップ１の裏面の一部（複数の箇所）に形成された第２金属を含む層６及びこれに対向する領域に形成された第１金属を含む層５だけが溶融し、それ以外の領域（複数の箇所の周囲の領域）に形成された第１金属を含む層５は溶融せずに固体のままになるため、半導体チップ１に移動や回転等の位置ずれが生じてしまうのを防ぐことができる。特に、半導体チップ１の裏面の複数の箇所に第２金属を含む層６を形成することで、加熱接合時に、半導体チップ１が回転してしまうのを抑制することが可能となる。また、リードフレームのステージ２上の半導体チップ実装領域２Ａの外縁に接しない領域（外周部以外の領域）の複数の箇所に第２金属を含む層６を形成することで、加熱接合時に、半導体チップ実装領域２Ａの周囲に第１金属及び第２金属を含む合金を含む層９が染み出すのを抑制することが可能となる。ここでは、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成しているため、Ｓｎ−Ａｇ合金層９が染み出すのを確実に防止することができる。また、このようにして作製した半導体装置における半導体チップ１の動作時の熱抵抗値を測定したところ、約０．３℃／Ｗ以下であり、はんだによる接合によって作製した半導体装置と同等の熱抵抗値を示した。このようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ層５、Ｓｎ−Ａｇ合金層９、及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。なお、図６（Ａ）〜図６（Ｄ）では、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成する場合を例に挙げて示しているが、これに限られるものではなく、Ｃｒ層８を形成しなくても良い。
逆に、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（複数の箇所）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成しても良い。この場合も上述の場合と同様の作用、効果がある。
また、例えば図７（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層（ここではＡｇ層）５を形成し、図７（Ｂ）に示すように、半導体チップ１の裏面の一部（外周部）に第２金属を含む層（ここではＳｎ層）６を形成しても良い。そして、図７（Ｃ）に示すように、ステージ２の半導体チップ実装領域２Ａ上に半導体チップ１を位置合わせし、図７（Ｄ）に示すように、Ｓｎ−Ａｇ合金層９を形成して、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。これにより、半導体チップ１の裏面の一部（外周部）に形成された第２金属を含む層６及びこれに対向する領域に形成された第１金属を含む層５だけが溶融し、それ以外の領域（外周部の内側の領域）に形成された第１金属を含む層５は溶融せずに固体のままになるため、半導体チップ１に移動や回転等の位置ずれが生じてしまうのを防ぐことができる。特に、このように、半導体チップ１の裏面の外周部に第２金属を含む層６を形成することで、加熱接合時に、半導体チップ実装領域２Ａの周囲に第１金属及び第２金属を含む合金を含む層９が染み出すおそれがある。このため、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域に、第１金属及び第２金属の少なくとも一方と反応しない第３金属を含む層（ここではＣｒ層）８を形成するのが好ましい。これにより、Ｓｎの溶融時の染み出し、即ち、Ｓｎ−Ａｇ合金層９の染み出しを抑制することが可能となる。また、このようにして作製した半導体装置における半導体チップ１の動作時の熱抵抗値を測定したところ、約０．３℃／Ｗ以下であり、はんだによる接合によって作製した半導体装置と同等の熱抵抗値を示した。このようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ層５、Ｓｎ−Ａｇ合金層９、及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。なお、図７（Ａ）〜図７（Ｄ）では、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成する場合を例に挙げて示しているが、これに限られるものではなく、Ｃｒ層８を形成しなくても良い。
逆に、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（外周部）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成しても良い。この場合も上述の場合と同様の作用、効果がある。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第２金属を含む層６を形成し、半導体チップ１の裏面の一部に第１金属を含む層５を形成しても良い。これにより、半導体チップ１の裏面の一部に形成された第１金属を含む層５及びこれに対向する領域に形成された第２金属を含む層６だけが溶融し、それ以外の領域に形成された第２金属を含む層６は溶融せずに固体のままになるため、半導体チップ１に移動や回転等の位置ずれが生じてしまうのを防ぐことができる。特に、半導体チップ１の裏面の外周部に第１金属を含む層５を形成する場合、半導体チップ実装領域２Ａの周囲に第１金属及び第２金属を含む合金を含む層９が染み出すおそれがある。このため、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域に、第１金属及び第２金属の少なくとも一方と反応しない第３金属を含む層８を形成するのが好ましい。これにより、Ｓｎの溶融時の染み出しを抑制することが可能となる。
逆に、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部に第２金属を含む層６を形成し、半導体チップ１の裏面の全面に第１金属を含む層５を形成しても良い。この場合も上述の場合と同様の作用、効果がある。
また、上述の実施形態では、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層（Ａｇ層）５を形成し、半導体チップ１の裏面の一部（中央部の一箇所）に第２金属を含む層（Ｓｎ層）６を形成しているため、製造された半導体装置は、ステージ２と半導体チップ１との間に設けられた第１金属を含む層（Ａｇ層）５及び第１金属及び第２金属を含む合金を含む層（Ｓｎ−Ａｇ合金層；第１金属を合金化した合金を含む層）９とを備えるものとなるが、これに限られるものではない。
例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第２金属を含む層６を形成し、半導体チップ１の裏面の一部に第１金属を含む層５を形成する場合には、製造される半導体装置は、ステージ２と半導体チップ１との間に設けられた第２金属を含む層６及び第１金属及び第２金属を含む合金を含む層（第２金属を合金化した合金を含む層）９とを備えるものとなる。この場合、第２金属を含む層６は、ステージ２に接合され、半導体チップ１に接しているものとなる。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成する場合には、製造される半導体装置は、ステージ２と半導体チップ１との間に設けられた第２金属を含む層６及び第１金属及び第２金属を含む合金を含む層（第２金属を合金化した合金を含む層）９とを備えるものとなる。この場合、第２金属を含む層６は、半導体チップ１に接合され、ステージ２に接しているものとなる。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部に第２金属を含む層６を形成し、半導体チップ１の裏面の全面に第１金属を含む層５を形成する場合には、製造される半導体装置は、ステージ２と半導体チップ１との間に設けられた第１金属を含む層５及び第１金属及び第２金属を含む合金を含む層（第１金属を合金化した合金を含む層）９とを備えるものとなる。この場合、第１金属を含む層５は、半導体チップ１に接合され、ステージ２に接しているものとなる。
また、上述の実施形態では、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層（Ａｇ層）５を形成し、半導体チップ１の裏面の一部（中央部の一箇所）に第２金属を含む層（Ｓｎ層）６を形成しているため、製造された半導体装置は、第１金属及び第２金属を含む合金を含む層（Ｓｎ−Ａｇ合金層；第１金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの中央部に備え、第１金属を含む層（Ａｇ層）５を、ステージ２の半導体チップ実装領域の中央部の外側に備えるものとなるが、これに限られるものではない。
例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（中央部の一箇所）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成する場合には、製造される半導体装置は、第１金属及び第２金属を含む合金を含む層（第２金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの中央部に備え、第２金属を含む層６を、ステージ２の半導体チップ実装領域２Ａの中央部の外側に備えるものとなる。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層５を形成し、半導体チップ１の裏面の一部（複数の箇所）に第２金属を含む層６を形成する場合、製造される半導体装置は、第１金属及び第２金属を含む合金を含む層（第１金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの複数の箇所に備え、第１金属を含む層５を、ステージ２の半導体チップ実装領域２Ａの複数の箇所に設けられた合金を含む層９の周囲に備えるものとなる。逆に、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（複数の箇所）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成する場合、製造される半導体装置は、第１金属及び第２金属を含む合金を含む層（第２金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの複数の箇所に備え、第２金属を含む層６を、ステージ２の半導体チップ実装領域２Ａの複数の箇所に設けられた合金を含む層の周囲に備えるものとなる。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの全面に第１金属を含む層５を形成し、半導体チップ１の裏面の一部（外周部）に第２金属を含む層６を形成する場合、製造される半導体装置は、第１金属及び第２金属を含む合金を含む層（第１金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの外周部に備え、第１金属を含む層５を、ステージ２の半導体チップ実装領域２Ａの外周部の内側に備えるものとなる。逆に、リードフレームのステージ２上の半導体チップ実装領域２Ａの一部（外周部）に第１金属を含む層５を形成し、半導体チップ１の裏面の全面に第２金属を含む層６を形成する場合、製造される半導体装置は、第１金属及び第２金属を含む合金を含む層（第２金属を合金化した合金を含む層）９を、ステージ２の半導体チップ実装領域２Ａの外周部に備え、第２金属を含む層６を、ステージ２の半導体チップ実装領域２Ａの外周部の内側に備えるものとなる。
また、例えば、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域に、第１金属及び第２金属の少なくとも一方と反応しない第３金属を含む層８を形成する場合、製造される半導体装置は、半導体チップ実装領域２Ａの周囲の領域に、合金を含む層９に含まれている第１金属及び第２金属の少なくとも一方と反応しない第３金属を含む層８、即ち、合金を含む層９に含まれている金属と反応しない他の金属を含む層８を備えるものとなる。
また、上述の実施形態の変形例のものにおいて［図７（Ａ）〜図７（Ｄ）参照］、例えば図８（Ａ）〜図８（Ｄ）に示すように、半導体チップ１を半導体チップ実装領域２Ａに接合する前に、第１金属を含む層（ここではＡｇ層）５の表面に突起部（凹凸）１０を形成するようにしても良い。ここで、突起部１０を形成する方法としては、例えば、以下の３つの方法がある。まず、例えば電解めっき法によってＡｇ層５を形成する際に電流密度を変えて島状にＡｇを分布させて、突起部１０を形成する方法がある。例えば、電解めっき法によって例えば厚さ約５μｍのＡｇ層５を形成する際に電流密度を変えて例えば±３μｍ程度の表面粗さを持つＡｇ層５を形成する。また、Ａｇ層５に対して、例えば＃１００〜＃２００程度の粒度のアルミナ、ガーネット、ガラスビーズによるサンドブラスト処理を施して、その表面を粗くして、Ａｇ層５の表面に突起部１０を形成する方法もある。さらに、Ａｇ層５に対して、例えば平均粒径約１０μｍ〜約２０μｍのＡｇ粉末又はＡｇペーストを吹き付けて定着させることで、Ａｇ層５の表面に突起部１０を形成する方法もある。この場合、製造される半導体装置は、Ａｇ層５が、表面に突起部１０を備えるものとなる。このように、半導体チップ１を半導体チップ実装領域２Ａに接合する前に、半導体チップ実装領域２Ａ及び半導体チップ１の裏面の一方の全面に形成される第１金属を含む層５及び第２金属を含む層６の一方の表面に突起部１０を形成するようにしても良い。この場合、製造される半導体装置は、金属を含む層（ここではＡｇ層）が、表面に突起部１０を備えるものとなる。これにより、半導体チップ１をリードフレームのステージ２上の半導体チップ実装領域２Ａに接合する際に、突起部１０が塑性変形し、ステージ２の半導体チップ実装領域２Ａと半導体チップ１の裏面との接触面積が増加するため、低熱抵抗化を実現することが可能となる。このようにして作製した半導体装置における半導体チップ１の動作時の熱抵抗値を測定したところ、約０．１℃／Ｗ以下であり、はんだによる接合によって作製した半導体装置よりも小さい熱抵抗値を示した。このようにして半導体チップ１をリードフレームのステージ２に接合した場合であっても、Ａｇ層５、Ｓｎ−Ａｇ合金層９、突起部１０及び、リードフレームのステージ２を介して、半導体チップ１の発熱を効率良く外部へ放熱させることが可能である。なお、図８（Ａ）〜図８（Ｄ）では、リードフレームのステージ２上の半導体チップ実装領域２Ａの周囲の領域にＣｒ層８を形成する場合を例に挙げて示しているが、これに限られるものではなく、Ｃｒ層８を形成しなくても良い。また、図８（Ａ）〜図８（Ｄ）では、上述の実施形態の変形例に適用する場合を例に挙げて説明しているが、これに限られるものではなく、上述の実施形態のもの［図１（Ａ）〜図１（Ｄ）参照］やその他の変形例のもの［図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｄ）参照］に適用することもできる。
また、上述の実施形態では、ディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。また、上述の実施形態では、リードフレームを用いて半導体装置を製造するため、製造された半導体装置は、リードフレームのステージ２上に半導体チップ１を備えるものとなっているが、これに限られるものではない。例えば図９に示すように、ＢＧＡ（Ball Grid Array）ボール１２を備えるパッケージ基板などの回路基板１１上に半導体チップ１を備え、半導体チップ１と回路基板１１とがワイヤ（例えばＡｕワイヤ）４で接続されており、モールド樹脂７によって樹脂封止される半導体装置（半導体パッケージ）において、半導体チップ１と回路基板１１とを接合する接合層３に本発明を適用することもできる。また、プリント基板（配線基板）などの回路基板上に半導体チップを備える半導体装置などに本発明を適用することもできる。なお、パッケージ基板やプリント基板などの回路基板を、支持板ともいう。
［第２実施形態］
次に、第２実施形態にかかる電源装置について、図１０を参照しながら説明する。
本実施形態にかかる電源装置は、上述のＧａＮ−ＨＥＭＴを含む半導体パッケージを備える電源装置である。
以下、サーバに用いられる電源装置に備えられるＰＦＣ（power factor correction）回路に、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴを用いる場合を例に挙げて説明する。
本ＰＦＣ回路は、図１０に示すように、ダイオードブリッジ３０と、チョークコイル３１と、第１コンデンサ３２と、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３と、ダイオード３４と、第２コンデンサ３５とを備える。
ここでは、本ＰＦＣ回路は、回路基板上に、ダイオードブリッジ３０、チョークコイル３１、第１コンデンサ３２、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３、ダイオード３４、及び、第２コンデンサ３５が実装されて構成されている。
本実施形態では、上述の半導体パッケージのドレインリード２３、ソースリード２２及びゲートリード２１が、それぞれ、回路基板のドレインリード挿入部、ソースリード挿入部及びゲートリード挿入部に挿入され、例えばはんだなどによって固定されている。このようにして、回路基板に形成されたＰＦＣ回路に、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３が接続されている。
そして、本ＰＦＣ回路では、ＧａＮ−ＨＥＭＴ３３のドレイン電極Ｄに、チョークコイル３１の一方の端子及びダイオード３４のアノード端子が接続されている。また、チョークコイル３１の他方の端子には第１コンデンサ３２の一方の端子が接続され、ダイオード３４のカソード端子には第２コンデンサ３５の一方の端子が接続されている。そして、第１コンデンサ３２の他方の端子、ＧａＮ−ＨＥＭＴ３３のソース電極Ｓ及び第２コンデンサ３５の他方の端子が接地されている。また、第１コンデンサ３２の両端子には、ダイオードブリッジ３０の一対の端子が接続されており、ダイオードブリッジ３０の他の一対の端子は、交流（ＡＣ）電圧が入力される入力端子に接続されている。また、第２コンデンサ３５の両端子は、直流（ＤＣ）電圧が出力される出力端子に接続されている。また、ＧａＮ−ＨＥＭＴ３３のゲート電極Ｇには、図示しないゲートドライバが接続されている。そして、本ＰＦＣ回路では、ゲートドライバによってＧａＮ−ＨＥＭＴ３３を駆動することで、入力端子から入力されたＡＣ電圧を、ＤＣ電圧に変換して、出力端子から出力するようになっている。
したがって、本実施形態にかかる電源装置によれば、信頼性を向上させることができるという利点がある。つまり、上述の第１実施形態及び変形例における信頼性の高い半導体パッケージを備えるため、信頼性の高い電源装置を構築することができるという利点がある。
なお、ここでは、上述の半導体装置（ＧａＮ−ＨＥＭＴ又はＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバに用いられる電源装置に備えられるＰＦＣ回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置（ＧａＮ−ＨＥＭＴ又はＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバ以外のコンピュータなどの電子機器（電子装置）に用いても良い。また、上述の半導体装置（半導体パッケージ）を、電源装置に備えられる他の回路（例えばＤＣ−ＤＣコンバータなど）に用いても良い。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態及び変形例では、ＧａＮ−ＨＥＭＴを備える半導体チップを例に挙げて説明しているが、半導体チップはこれに限られるものではない。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
支持板の半導体チップ実装領域及び半導体チップの裏面の一方に、第１金属を含む層及び第２金属を含む層の一方を形成し、
前記半導体チップ実装領域及び前記半導体チップの裏面の他方の、前記第１金属を含む層及び前記第２金属を含む層の一方が形成された領域の一部に相当する領域に、前記第１金属を含む層及び前記第２金属を含む層の他方を形成し、
前記半導体チップ実装領域に前記半導体チップを位置合わせし、前記第１金属及び前記第２金属を含む合金を含む層を形成して、前記半導体チップを前記半導体チップ実装領域に接合することを特徴とする半導体装置の製造方法。
（付記２）
前記第１金属を含む層及び前記第２金属を含む層の一方を、前記半導体チップ実装領域及び前記半導体チップの裏面の一方の全面に形成し、
前記第１金属を含む層及び前記第２金属を含む層の他方を、前記半導体チップ実装領域及び前記半導体チップの裏面の他方の一部に形成することを特徴とする、付記１に記載の半導体装置の製造方法。
（付記３）
前記第１金属を含む層及び前記第２金属を含む層の他方を、前記半導体チップ実装領域及び前記半導体チップの裏面の他方の中央部に形成することを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記第１金属を含む層及び前記第２金属を含む層の他方を、前記半導体チップ実装領域及び前記半導体チップの裏面の他方の複数の箇所に形成することを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記５）
前記第１金属を含む層及び前記第２金属を含む層の他方を、前記半導体チップ実装領域及び前記半導体チップの裏面の他方の外周部に形成することを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記６）
前記半導体チップを前記半導体チップ実装領域に接合する前に、前記支持板上の前記半導体チップ実装領域の周囲の領域に、前記第１金属及び前記第２金属の少なくとも一方と反応しない第３金属を含む層を形成することを特徴とする、付記１〜５のいずれか１項に記載の半導体装置の製造方法。
（付記７）
前記第１金属は、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの金属であり、
前記第２金属は、前記第１金属と反応して合金を形成しうる金属であることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置の製造方法。
（付記８）
前記第２金属は、Ｓｎ、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂのいずれかの金属であることを特徴とする、付記７に記載の半導体装置の製造方法。
（付記９）
前記第１金属は、Ａｇ、Ｃｕ、Ａｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ｐｂ、Ｓｂのいずれかの金属であり、
前記第２金属は、前記第１金属と反応して合金を形成しうる金属であって、Ｓｎ、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕ、Ｎｉ、Ｐｂのいずれかの金属であり、
前記第３金属は、前記第２金属と反応しない金属であって、Ｃｒ、Ｆｅ、Ｔｉ、Ｚｒのいずれかの金属であることを特徴とする、付記６に記載の半導体装置の製造方法。
（付記１０）
前記半導体チップを前記半導体チップ実装領域に接合する前に、前記第１金属を含む層及び前記第２金属を含む層の一方の表面に突起部を形成することを特徴とする、付記１〜９のいずれか１項に記載の半導体装置の製造方法。
（付記１１）
前記半導体チップの裏面に前記第１金属を含む層又は前記第２金属を含む層を形成する前に、前記半導体チップの裏面に密着層を形成することを特徴とする、付記１〜１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
支持板と、
前記支持板上に設けられた半導体チップと、
前記支持板と前記半導体チップとの間に設けられ、前記支持板及び前記半導体チップのいずれか一方に接合された金属を含む層と、
前記支持板と前記半導体チップとの間に設けられ、前記支持板と前記半導体チップとを接合している、前記金属を合金化した合金を含む層とを備えることを特徴とする半導体装置。
（付記１３）
前記合金を含む層は、前記支持板の半導体チップ実装領域の中央部に設けられており、
前記金属を含む層は、前記支持板の前記半導体チップ実装領域の前記中央部の外側に設けられていることを特徴とする、付記１２に記載の半導体装置。
（付記１４）
前記合金を含む層は、前記支持板の半導体チップ実装領域の複数の箇所に設けられており、
前記金属を含む層は、前記支持板の前記半導体チップ実装領域の前記複数の箇所に設けられた前記合金を含む層の周囲に設けられていることを特徴とする、付記１２に記載の半導体装置。
（付記１５）
前記合金を含む層は、前記支持板の半導体チップ実装領域の外周部に設けられており、
前記金属を含む層は、前記支持板の前記半導体チップ実装領域の前記外周部の内側に設けられていることを特徴とする、付記１２に記載の半導体装置。
（付記１６）
前記半導体チップ実装領域の周囲の領域に設けられ、前記合金を含む層に含まれている金属と反応しない他の金属を含む層を備えることを特徴とする、付記１２〜１５のいずれか１項に記載の半導体装置。
（付記１７）
前記金属を含む層は、表面に突起部を備えることを特徴とする、付記１２〜１６のいずれか１項に記載の半導体装置。
（付記１８）
前記金属を含む層及び前記合金を含む層は、さらに樹脂を含むことを特徴とする、付記１２〜１７のいずれか１項に記載の半導体装置。
（付記１９）
前記半導体チップと前記合金を含む層との間に密着層を備えることを特徴とする、付記１２〜１８のいずれか１項に記載の半導体装置。
（付記２０）
支持板と、
前記支持板上に設けられた半導体チップと、
前記支持板と前記半導体チップとの間に設けられ、前記支持板及び前記半導体チップのいずれか一方に接合された金属を含む層と、
前記支持板と前記半導体チップとの間に設けられ、前記支持板と前記半導体チップとを接合している、前記金属を合金化した合金を含む層とを備える半導体装置を備えることを特徴とする電源装置。
１ 半導体チップ
２ ステージ
２Ａ 半導体チップ実装領域
３ 接合層
４ ワイヤ
５ Ａｇ層（第１金属を含む層）
６ Ｓｎ層（第２金属を含む層）
７ 封止樹脂（モールド樹脂）
８ Ｃｒ層（第３金属を含む層）
９ Ｓｎ−Ａｇ合金層（第１金属及び第２金属を含む合金を含む層）
１０ 突起部
１１ 回路基板（パッケージ基板）
１２ ＢＧＡボール
２１ ゲートリード
２２ ソースリード
２３ ドレインリード
２４ ゲートパッド
２５ ソースパッド
２６ ドレインパッド
３０ ダイオードブリッジ
３１ チョークコイル
３２ 第１コンデンサ
３３ ＧａＮ−ＨＥＭＴ
３４ ダイオード
３５ 第２コンデンサ

Claims (4)

  1. 支持板の半導体チップ実装領域及び半導体チップの裏面の一方に、第１金属を含む層及び第２金属を含む層の一方を形成し、
    前記半導体チップ実装領域及び前記半導体チップの裏面の他方の、前記第１金属を含む層及び前記第２金属を含む層の一方が形成された領域の一部に相当する領域に、前記第１金属を含む層及び前記第２金属を含む層の他方を形成し、
    前記半導体チップ実装領域に前記半導体チップを位置合わせし、前記第１金属及び前記第２金属を含む合金を含む層を形成して、前記半導体チップを前記半導体チップ実装領域に接合することを特徴とする半導体装置の製造方法。
  2. 前記第１金属を含む層及び前記第２金属を含む層の一方を、前記半導体チップ実装領域及び前記半導体チップの裏面の一方の全面に形成し、
    前記第１金属を含む層及び前記第２金属を含む層の他方を、前記半導体チップ実装領域及び前記半導体チップの裏面の他方の一部に形成することを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 支持板と、
    前記支持板上に設けられた半導体チップと、
    前記支持板と前記半導体チップとの間に設けられ、前記支持板及び前記半導体チップのいずれか一方に接合された金属を含む層と、
    前記支持板と前記半導体チップとの間に設けられ、前記支持板と前記半導体チップとを接合している、前記金属を合金化した合金を含む層とを備えることを特徴とする半導体装置。
  4. 支持板と、
    前記支持板上に設けられた半導体チップと、
    前記支持板と前記半導体チップとの間に設けられ、前記支持板及び前記半導体チップのいずれか一方に接合された金属を含む層と、
    前記支持板と前記半導体チップとの間に設けられ、前記支持板と前記半導体チップとを接合している、前記金属を合金化した合金を含む層とを備える半導体装置を備えることを特徴とする電源装置。
JP2011036254A 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置 Expired - Fee Related JP5772050B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011036254A JP5772050B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置
TW101102495A TWI536467B (zh) 2011-02-22 2012-01-20 半導體裝置、半導體裝置之製造方法，及電源裝置
US13/355,792 US8728867B2 (en) 2011-02-22 2012-01-23 Semiconductor device, manufacturing method of semiconductor device, and power source device
CN201210031859.XA CN102646609B (zh) 2011-02-22 2012-02-13 半导体器件、半导体器件的制造方法以及电源器件
US14/225,923 US9082756B2 (en) 2011-02-22 2014-03-26 Semiconductor device and power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011036254A JP5772050B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置

Publications (2)

Publication Number Publication Date
JP2012174926A true JP2012174926A (ja) 2012-09-10
JP5772050B2 JP5772050B2 (ja) 2015-09-02

Family

ID=46652090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011036254A Expired - Fee Related JP5772050B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置

Country Status (4)

Country Link
US (2) US8728867B2 (ja)
JP (1) JP5772050B2 (ja)
CN (1) CN102646609B (ja)
TW (1) TWI536467B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916001A (zh) * 2012-12-30 2014-07-09 比亚迪股份有限公司 一种自主功率因数校正装置
JP6613194B2 (ja) * 2016-03-30 2019-11-27 東レエンジニアリング株式会社 半導体装置の製造方法及び製造装置
JP6682391B2 (ja) * 2016-07-22 2020-04-15 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10741644B2 (en) * 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same
US11107755B2 (en) * 2019-05-12 2021-08-31 Zhanming LI Packaging for lateral high voltage GaN power devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237419A (ja) * 2005-02-28 2006-09-07 Hitachi Ltd 電子装置
JP2007150119A (ja) * 2005-11-30 2007-06-14 Nec Corp 半導体パッケージ及びそれに用いるＡｕＳｎ膜付け工法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207645A (ja) 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置
JPH06132442A (ja) 1992-10-19 1994-05-13 Hitachi Ltd 半導体装置およびその製造方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
AU2073599A (en) * 1998-01-20 1999-08-02 Citizen Watch Co. Ltd. Semiconductor device and method of production thereof and semiconductor mountingstructure and method
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP2006156437A (ja) 2004-11-25 2006-06-15 Seiko Epson Corp リードフレーム及び半導体装置
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2009158725A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびダイボンド材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237419A (ja) * 2005-02-28 2006-09-07 Hitachi Ltd 電子装置
JP2007150119A (ja) * 2005-11-30 2007-06-14 Nec Corp 半導体パッケージ及びそれに用いるＡｕＳｎ膜付け工法

Also Published As

Publication number Publication date
US8728867B2 (en) 2014-05-20
US20140203444A1 (en) 2014-07-24
JP5772050B2 (ja) 2015-09-02
TW201250877A (en) 2012-12-16
TWI536467B (zh) 2016-06-01
CN102646609B (zh) 2014-12-03
CN102646609A (zh) 2012-08-22
US20120211901A1 (en) 2012-08-23
US9082756B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
JP5141076B2 (ja) 半導体装置
US7675148B2 (en) Power module having stacked flip-chip and method of fabricating the power module
US7479691B2 (en) Power semiconductor module having surface-mountable flat external contacts and method for producing the same
TWI485817B (zh) 微電子封裝及其散熱方法
TW201011889A (en) Semiconductor device
JP2012174927A (ja) 半導体装置及びその製造方法
JP5772050B2 (ja) 半導体装置及びその製造方法、電源装置
JP2011159701A (ja) 半導体装置およびその製造方法
JPWO2017187998A1 (ja) 半導体装置
US9572294B2 (en) Circuit device and method for manufacturing same
JP6641524B1 (ja) 半導体装置の製造方法
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP5418654B2 (ja) 半導体装置
JP2017050441A (ja) 半導体装置
JP5613100B2 (ja) 半導体装置の製造方法
JP2014053406A (ja) 半導体装置およびその製造方法
JP7320446B2 (ja) 半導体装置およびその製造方法
JP5182008B2 (ja) 半導体装置の製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP2015082581A (ja) 電力用半導体装置およびその製造方法
JP2015005664A (ja) 電子部品およびその製造方法
WO2016116177A1 (en) Method of generating a power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees