JP2012174850A - 基板処理方法及び記憶媒体 - Google Patents

基板処理方法及び記憶媒体 Download PDF

Info

Publication number
JP2012174850A
JP2012174850A JP2011034568A JP2011034568A JP2012174850A JP 2012174850 A JP2012174850 A JP 2012174850A JP 2011034568 A JP2011034568 A JP 2011034568A JP 2011034568 A JP2011034568 A JP 2011034568A JP 2012174850 A JP2012174850 A JP 2012174850A
Authority
JP
Japan
Prior art keywords
substrate processing
etching
processing method
etching step
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011034568A
Other languages
English (en)
Other versions
JP5698558B2 (ja
Inventor
Eiichi Nishimura
栄一 西村
Takashi Sone
隆 曽根
Fumiko Yamashita
扶美子 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011034568A priority Critical patent/JP5698558B2/ja
Priority to US13/400,247 priority patent/US8778206B2/en
Priority to TW101105395A priority patent/TWI576907B/zh
Priority to KR1020120017271A priority patent/KR101913676B1/ko
Publication of JP2012174850A publication Critical patent/JP2012174850A/ja
Application granted granted Critical
Publication of JP5698558B2 publication Critical patent/JP5698558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチングレートを低下させることなくアスペクト比の高いホール等をシリコン層に形成することができる基板処理方法を提供する。
【解決手段】ウエハ上のポリシリコン層38が臭化水素ガス、酸素ガス及び三弗化窒素ガスを含む処理ガスから生成されたプラズマ中の臭素陽イオン45aや臭素ラジカル45bでエッチングされ、次いで、該エッチング中に生成された臭化珪素系デポ物44が酸素ガス及び窒素ガスを含む処理ガスから生成されたプラズマ中の酸素ラジカル46や窒素ラジカル47で酸化処理されて酸化珪素に変成し、該酸化珪素がアルゴンガス及び三弗化窒素ガスを含む処理ガスから生成されたプラズマ中のフッ素陽イオン48aやフッ素ラジカル48bで引き続きエッチングされることによって、ホール43のエッチングレート低下が防止される。
【選択図】図3

Description

本発明は、シリコンをエッチングする基板処理方法及び記憶媒体に関する。
半導体デバイスであるDRAMにおいてキャパシタの容量を稼ぐために当該キャパシタはシリンダ状に形成されるが、近年、キャパシタをポリシリコン層に形成することが検討されている。この場合、半導体ウエハ(以下、単に「ウエハ」と言う。)上に形成されたポリシリコン層において高アスペクト比のホールを形成する必要がある。
通常、ポリシリコン層はハロゲン系のガス、例えば、臭化水素(HBr)ガスから生成されたプラズマを用いてエッチングされるが、ポリシリコン層に高アスペクト比のホールを形成する場合、パターンのマスクとして用いられるハードマスク層のエッチングを抑制するために、エッチングにおいてデポを生じさせ、該デポをハードマスク層に堆積させることにより、相対的にポリシリコン層のエッチングの選択比を向上させる方法が本出願人によって提案されている(例えば、特許文献1参照。)。
特開2010−153702号公報
しかしながら、図5(A)に示すように、臭化水素ガスから生成されたプラズマを用いてポリシリコン層50をエッチングすると、プラズマ中の臭素ラジカル51がシリコンと反応して反応性生成物、例えば、臭化珪素(SiBrx(xは自然数))を生成する。なお、上記エッチングにおいて生成される反応性生成物としては、本来、臭素酸化珪素(SiOBrx(xは自然数))が該当するが、上記エッチングは、通常、大気が存在しない減圧環境下で行われるため、生じる反応性生成物は酸素を欠いた臭化珪素又はそれに類するものとなる。
生成された臭化珪素はホール52の内面にデポ53として付着する(図5(B))。ポリシリコン層50のエッチングが進むにつれて生成される臭化珪素の量も増加するが、臭化珪素は臭素プラズマや水素プラズマによって除去されにくいため、ホール52の内面に付着するデポ53の量も増加し、ホール52においてシリコンが殆ど露出しなくなり(図5(C))、ポリシリコン層50のエッチングレートが低下する。
本発明の目的は、エッチングレートを低下させることなくアスペクト比の高いホール等をシリコン層に形成することができる基板処理方法及び記憶媒体を提供することにある。
上記目的を達成するために、請求項1記載の基板処理方法は、ウエハを収容する処理室を備える基板処理装置において、臭素を含む処理ガスから生成されたプラズマで前記ウエハ上に形成されたシリコン層をエッチングするメインエッチングステップと、酸素を含む処理ガスから生成されたプラズマで前記エッチングされたシリコン層をアッシングするアッシングステップと、フッ素を含む処理ガスから生成されたプラズマで前記アッシングされたシリコン層をエッチングするブレークスルーエッチングステップとを有し、前記アッシングステップは、前記メインエッチングにおいて生成された反応性生成物に酸化処理を施す酸化ステップを含むことを特徴とする。
請求項2記載の基板処理方法は、請求項1記載の基板処理方法において、前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップをこの順で2回以上繰り返すことを特徴とする。
請求項3記載の基板処理方法は、請求項1又は2記載の基板処理方法において、前記メインエッチングステップに先立って、前記臭素を含む処理ガス及び前記フッ素を含む処理ガスから生成されたプラズマで前記シリコン層をエッチングする事前エッチングステップをさらに有することを特徴とする。
請求項4記載の基板処理方法は、請求項1乃至3のいずれか1項に記載の基板処理方法において、前記酸素を含む処理ガスは窒素ガスを含むことを特徴とする。
請求項5記載の基板処理方法は、請求項1乃至4のいずれか1項に記載の基板処理方法において、前記メインエッチングステップの実行時間、前記アッシングステップの実行時間、及び前記ブレークスルーエッチングステップの実行時間の比は、42〜48:1〜2:2〜3であることを特徴とする。
請求項6記載の基板処理方法は、請求項1乃至5のいずれか1項に記載の基板処理方法において、前記ブレークスルーエッチングステップにおいて、前記基板処理装置で用いられる2つの高周波電力のうちの低い周波数の高周波電力の周波数は13.52MHzよりも小さいことを特徴とする。
請求項7記載の基板処理方法は、請求項6記載の基板処理方法において、前記低い周波数の高周波電力の周波数は3MHzよりも小さいことを特徴とする。
請求項8記載の基板処理方法は、請求項1乃至7のいずれか1項に記載の基板処理方法において、前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記処理室内の圧力を同じ値に維持することを特徴とする。
請求項9記載の基板処理方法は、請求項1乃至8のいずれか1項に記載の基板処理方法において、前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記基板処理装置で用いられる2つの高周波電力の出力値を同じ値に維持することを特徴とする。
請求項10記載の基板処理方法は、請求項1乃至9のいずれか1項に記載の基板処理方法において、前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記処理室内に供給される前記処理ガスの総流量を同じ値に維持することを特徴とする。
上記目的を達成するために、請求項11記載の記憶媒体は、ウエハを収容する処理室を備える基板処理装置において前記ウエハに所定の処理を施す基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理方法は、ウエハを収容する処理室を備える基板処理装置において、臭素を含む処理ガスから生成されたプラズマで前記ウエハ上に形成されたシリコン層をエッチングするメインエッチングステップと、酸素を含む処理ガスから生成されたプラズマで前記エッチングされたシリコン層をアッシングするアッシングステップと、フッ素を含む処理ガスから生成されたプラズマで前記アッシングされたシリコン層をエッチングするブレークスルーエッチングステップとを有し、前記アッシングステップは、前記メインエッチングにおいて生成された反応性生成物に酸化処理を施す酸化ステップを含むことを特徴とする。
請求項12記載の記憶媒体は、請求項11記載の記憶媒体において、前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップをこの順で2回以上繰り返すことを特徴とする。
請求項13記載の記憶媒体は、請求項11又は12記載の記憶媒体において、前記メインエッチングステップに先立って、前記臭素を含む処理ガス及び前記フッ素を含む処理ガスから生成されたプラズマで前記シリコン層をエッチングする事前エッチングステップをさらに有することを特徴とする。
本発明によれば、ウエハ上に形成されたシリコン層が臭素を含む処理ガスから生成されたプラズマでエッチングされ、酸素を含む処理ガスから生成されたプラズマでアッシングされ、さらにフッ素を含む処理ガスから生成されたプラズマでエッチングされ、アッシングの際、臭素プラズマによるシリコン層のエッチングで生成された反応性生成物に酸化処理が施される。臭素プラズマによるシリコン層のエッチングで生成された反応性生成物は臭素プラズマで除去されにくいが、該反応性生成物はアッシング処理において発生した酸素ラジカルによる酸化処理が施されて酸化物に変質する。変質した酸化物は、フッ素プラズマのエッチングによって容易に除去される。すなわち、反応性生成物を酸化物に変質させることによって容易に除去することができる。したがって、ホール等の内面に付着する反応性生成物からなるデポを除去することができ、その結果、エッチングレートを低下させることなくアスペクト比の高いホール等をシリコン層に形成することができる。
本発明の実施の形態に係る基板処理方法が実行される基板処理装置の構成を概略的に示す図である。 図1の基板処理装置によってプラズマエッチング処理が施されるウエハの構成を概略的に示す部分断面図である。 本実施の形態に係る基板処理方法を示す工程図である。 本実施の形態に係る基板処理方法としての高アスペクト比エッチング処理を示すフローチャートである。 従来の基板処理方法を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施の形態に係る基板処理方法が実行される基板処理装置の構成を概略的に示す図である。本基板処理装置は、基板としての半導体デバイス用のウエハ(以下、単に「ウエハ」という。)にプラズマエッチング処理を施す。
図1において、基板処理装置10は、例えば、直径が300mmのウエハWを収容するチャンバ11を有し、該チャンバ11内にはウエハWを上面に載置する円柱状のサセプタ12が配置されている。基板処理装置10では、チャンバ11の内側壁とサセプタ12の側面とによって側方排気路13が形成される。この側方排気路13の途中には排気プレート14が配置される。
排気プレート14は多数の貫通孔を有する板状部材であり、チャンバ11内部を上部と下部に仕切る仕切り板として機能する。排気プレート14によって仕切られたチャンバ11内部の上部(以下、「処理室」という。)15の内部空間には後述するようにプラズマが発生する。また、チャンバ11内部の下部(以下、「排気室(マニホールド)」という。)16にはチャンバ11内のガスを排出する排気管17が接続される。排気プレート14は処理室15に発生するプラズマを捕捉又は反射してマニホールド16への漏洩を防止する。
排気管17にはTMP(Turbo Molecular Pump)及びDP(Dry Pump)(ともに図示しない)が接続され、これらのポンプはチャンバ11内を真空引きして減圧する。具体的には、DPはチャンバ11内を大気圧から中真空状態(例えば、1.3×10Pa(0.1Torr)以下)まで減圧し、TMPはDPと協働してチャンバ11内を中真空状態より低い圧力である高真空状態(例えば、1.3×10−3Pa(1.0×10−5Torr)以下)まで減圧する。なお、チャンバ11内の圧力はAPCバルブ(図示しない)によって制御される。
チャンバ11内のサセプタ12には第1の高周波電源18が第1の整合器19を介して接続され、第1の高周波電源18は比較的低い周波数、例えば、2MHzのイオン引き込み用の高周波電力をサセプタ12に供給する。これにより、サセプタ12は下部電極として機能する。また、第1の整合器19は、サセプタ12からの高周波電力の反射を低減して高周波電力のサセプタ12への供給効率を最大にする。
サセプタ12の上部周縁部には、該サセプタ12の中央部分が図中上方へ向けて突出するように段差が形成される。該サセプタ12の中央部分の先端には静電電極板20を内部に有するセラミックスからなる静電チャック21が配置されている。静電電極板20には直流電源22が接続されており、静電電極板20に正の直流電圧が印加されると、ウエハWにおける静電チャック21側の面(以下、「裏面」という。)には負電位が発生して静電電極板20及びウエハWの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力によってウエハWは静電チャック21に吸着保持される。
また、サセプタ12は内部に冷媒流路からなる冷却機構(図示しない)を有し、該冷却機構はプラズマと接触して温度が上昇するウエハWの熱をサセプタ12を介して吸収することによってウエハWの温度が所望の温度以上になるのを防止する。
サセプタ12は伝熱効率や電極機能を考慮して導電体、例えば、アルミニウムから構成されるが、導電体をプラズマが発生する処理室15へ晒すのを防止するために、該サセプタ12は側面を誘電体、例えば、石英(SiO)からなる側面保護部材23によって覆われる。
さらに、サセプタ12の上部には、静電チャック21に吸着保持されたウエハWを囲むようにフォーカスリング24がサセプタ12の段差や側面保護部材23へ載置され、さらに、フォーカスリング24を囲むようにシールドリング25が側面保護部材23へ載置されている。フォーカスリング24は珪素(Si)又は炭化珪素(SiC)からなり、プラズマの分布域をウエハW上だけでなく該フォーカスリング24上まで拡大する。
チャンバ11の天井部には、サセプタ12と対向するようにシャワーヘッド26が配置される。シャワーヘッド26は、上部電極板27と、該上部電極板27を着脱可能に釣支するクーリングプレート28と、該クーリングプレート28を覆う蓋体29とを有する。上部電極板27は厚み方向に貫通する多数のガス孔30を有する円板状部材からなる。クーリングプレート28の内部にはバッファ室31が設けられ、このバッファ室31には処理ガス導入管32が接続されている。
シャワーヘッド26の上部電極板27には第2の高周波電源33が第2の整合器34を介して接続され、第2の高周波電源33は比較的高い周波数、例えば、40MHzのプラズマ生成用の高周波電力を上部電極板27に供給する。これにより、シャワーヘッド26は上部電極として機能する。また、第2の整合器34は、上部電極板27からの高周波電力の反射を低減して高周波電力の上部電極板27への供給効率を最大にする。
基板処理装置10はさらに制御部35を備え、該制御部35は内蔵するメモリ等に記憶されたプログラムに従って各構成要素の動作を制御し、プラズマエッチング処理を実行する。具体的に、制御部35は、各構成要素の動作を制御して処理ガス導入管32からバッファ室31へ供給された処理ガスを処理室15の内部空間へ導入し、該導入した処理ガスを、第2の高周波電源33から上部電極板27を介して処理室15の内部空間へ印加されたプラズマ生成用の高周波電力により、励起してプラズマを生成し、プラズマ中のイオンを第1の高周波電源18がサセプタ12に印加するイオン引き込み用の高周波電力によってウエハWに向けて引き込み、該ウエハWにプラズマエッチング処理を施す。
図2は、図1の基板処理装置によってプラズマエッチング処理が施されるウエハの構成を概略的に示す部分断面図である。
図2において、ウエハWはシリコン基部36上に支持オキサイド層37、ポリシリコン層38、支持窒化珪素層39及びシリコンの酸化物等からなるハードマスク層40を有する。本実施の形態では、ハードマスク層40は所定のパターンに従って形成された開口部41を有し、支持窒化珪素層39も開口部41に対応した開口部42を有しており、開口部42の底部にはポリシリコン層38が露出している。
ポリシリコン層は、通常、臭化水素を含む処理ガスから生成されたプラズマを用いてエッチングされるが、この際、上述したように、プラズマ中の臭素ラジカルがシリコンと反応して臭化珪素が生成される。臭化珪素はデポとなってポリシリコン層に形成されるホールやトレンチの内面にデポとして付着するが、臭化珪素は臭素陽イオンや臭素ラジカルによって除去されにくいため、やがてポリシリコン層のエッチングを阻害してエッチングレートを低下させる。
そこで、本発明者は鋭意研究を行い、ポリシリコン層38の臭化水素を含む処理ガスから生成されたプラズマによるエッチング処理に続いて、酸素を含む処理ガスから生成されたプラズマによるアッシング処理、及びフッ素を含む処理ガスから生成されたプラズマによるエッチング処理を順にポリシリコン層38に施せば、エッチングレートを低下させることなくアスペクト比の高いホールやトレンチをポリシリコン層38に形成できることを見出した。本発明は本知見に基づくものである。
図3は、本実施の形態に係る基板処理方法を示す工程図である。
まず、大気の存在しない減圧環境下で臭化水素を含む処理ガスから生成されたプラズマを用いて開口部42の底部に露出するポリシリコン層38をエッチングする。このとき、処理ガスから臭素陽イオン45a及び臭素ラジカル45bが発生し、臭素陽イオン45aはサセプタ12に印加されたイオン引き込み用の高周波電力によってポリシリコン層38に引き込まれて該ポリシリコン層38をスパッタして物理的にエッチングし、臭素ラジカル45bはポリシリコン層38のシリコンと反応して該ポリシリコン層38を化学的にエッチングする(図3(A))。
臭素ラジカル45bが大気の存在しない減圧環境下でシリコンと反応すると臭化珪素が生成され、該臭化珪素はデポとしてポリシリコン層38にエッチングによって形成されつつあるホール43の内面にデポ44として付着する(図3(B))。
その後、デポ44がホール43の内面を全て覆う頃に、処理室15内に酸素及び窒素を含む処理ガスを導入し、該処理ガスから生成されたプラズマを用いてポリシリコン層38をアッシングする。このとき、処理ガスから酸素ラジカル46及び窒素ラジカル47が発生してデポ44に酸化処理を施す。具体的には、酸素ラジカル46はデポ44中の臭化珪素を酸化して臭素を酸素に置換し、SiO(二酸化珪素)に変質させる。また、窒素ラジカル47は臭化珪素から二酸化珪素への酸化を促進する。一方、酸素ラジカル46や窒素ラジカル47はシリコンと反応しないため、ポリシリコン層38をエッチングすることがなく、ホール43が深くなることはない(図3(C))。
アッシングに伴う酸化処理によってデポ44中の殆どの臭化珪素が二酸化珪素へ変質した後、処理室15内にフッ素を含む処理ガスを導入し、該処理ガスから生成されたプラズマを用いてポリシリコン層38をエッチングする。このとき、処理ガスからフッ素陽イオン48a及びフッ素ラジカル48bが発生し、フッ素陽イオン48aはイオン引き込み用の高周波電力によってホール43内に引き込まれてデポ44をスパッタして物理的にエッチングし、フッ素ラジカル48bはデポ44中の二酸化珪素と反応してデポ44を化学的にエッチングする(図3(D))。フッ素陽イオン48aやフッ素ラジカル48bは二酸化珪素との反応性が高く、二酸化珪素を物理的エッチングや化学的エッチングによって容易に除去することができる。したがって、ホール43内からデポ44が殆ど除去されてポリシリコン層38が再度露出する。
フッ素陽イオン48a及びフッ素ラジカル48bは、臭化珪素だけでなくシリコンもエッチングする虞があるが、ホール43の内面は全てデポ44によって覆われるため、デポ44が除去されるまでは、ポリシリコン層38がエッチングされることはなく、例えば、ホール43の側面がエッチングされて生じるボーイング形状が生じることはない。
また、一般にイオン引き込み用の高周波電力の周波数が低いと陽イオンは高周波電力の変動に追従しやすくなるため、周波数を低く設定すれば、例えば、13.52MHz以下、好ましくは3MHz、より好ましくは2MHzよりも小さく設定すれば、フッ素陽イオン48aをホール43内に数多く引き込むことができ、もって、ホール43内のデポ44を確実に除去することができる。特に、ホール43の底部に向けてフッ素陽イオン48aを引き込むことができるので、ホール43のアスペクト比が高くなってきたときに、イオン引き込み用の高周波電力の周波数を低く設定するのが好ましい。
次いで、ホール43内からデポ44が除去されてポリシリコン層38が露出した後、再度、処理室15内に臭素を含む処理ガスを導入し、該処理ガスから生成された臭素陽イオン45aや臭素ラジカル45bを用いてポリシリコン層38をエッチングする。このときも、臭化珪素が生成され、該臭化珪素がデポ44としてホール43の内面に付着する(図3(E))。
次いで、図3(C)の工程と同様に、処理室15内に酸素及び窒素を含む処理ガスを導入し、該処理ガスから生成された酸素ラジカル46を用いてデポ44に酸化処理を施し、デポ44中の臭化珪素を酸化して二酸化珪素に変質させ、窒素ラジカル47は臭化珪素から二酸化珪素への酸化を促進する(図3(F))。
次いで、図3(D)の工程と同様に、処理室15内にフッ素を含む処理ガスを導入し、該処理ガスから生成されたフッ素陽イオン48aやフッ素ラジカル48bを用いて二酸化珪素からなるデポ44をエッチングして除去する(図3(G))。
本実施の形態に係る基板処理方法では、ホール43の深さが所望の値に到達するまで図3(E))乃至図3(G)の工程が繰り返される。
図4は、本実施の形態に係る基板処理方法としての高アスペクト比エッチング処理を示すフローチャートである。
図4において、まず、処理室15内に臭化水素ガス(HBr)、酸素ガス(O)及び三弗化窒素ガス(NF)を含む処理ガスを導入し、プラズマ生成用の高周波電力を上部電極板27へ600〜800W、好ましくは700Wで供給し、イオン引き込み用の高周波電力をサセプタ12へ200〜400W、好ましくは300Wで供給し、処理室15内の圧力を30〜50mTorr、好ましくは40mTorrに設定して処理ガスからプラズマを生成し、該プラズマを用いたエッチングを事前エッチングとして9〜11秒間、好ましくは10秒間に亘って行う(ステップS41)。
事前エッチングにおける臭化水素ガス、酸素ガス及び三弗化窒素ガスの流量はそれぞれ3〜7sccm、好ましくは5sccm、120〜140sccm、好ましくは130sccm、及び3〜7sccm、好ましくは5sccmである。
このとき、処理ガスから発生したフッ素陽イオン48aやフッ素ラジカル48bが開口部42の底部に露出するポリシリコン層38の表面に生じている二酸化珪素からなる自然酸化膜(図示しない)をエッチングして除去し、処理ガスから発生した臭素陽イオン45aや臭素ラジカル45bが上記露出するポリシリコン層38の表面における不規則形状部分、例えば、突起を優先的にエッチングして除去する。その結果、ポリシリコン層38の表面の形状を整えることができる。
次いで、処理室15内に臭化水素ガス、酸素ガス及び三弗化窒素ガスを含む処理ガスを導入し、プラズマ生成用の高周波電力を上部電極板27へ400〜600W、好ましくは500Wで供給し、イオン引き込み用の高周波電力をサセプタ12へ1400〜1600W、好ましくは1500Wで供給し、処理室15内の圧力を90〜110mTorr、好ましくは100mTorrに設定して処理ガスからプラズマを生成し、該プラズマを用いたエッチングをメインエッチングとして84〜96秒間、好ましくは90秒間に亘って行う(ステップS42)。
メインエッチングにおける臭化水素ガス、酸素ガス及び三弗化窒素ガスの流量はそれぞれ8〜12sccm、好ましくは10sccm、220〜230sccm、好ましくは225sccm、及び18〜22sccm、好ましくは20sccmである。
このとき、処理ガスから発生した臭素陽イオン45aや臭素ラジカル45bが、表面の形状が整えられたポリシリコン層38をエッチングしてポリシリコン層38にホール43を形成するが、臭化珪素が生成されてホール43の内面へデポ44として付着し、該デポ44はホール43の内面を全て覆う。
次いで、処理室15内に酸素ガス及び窒素ガス(N)を含む処理ガスを導入し、プラズマ生成用の高周波電力を上部電極板27へ400〜600W、好ましくは500Wで供給し、イオン引き込み用の高周波電力をサセプタ12へ1400〜1600W、好ましくは1500Wで供給し、処理室15内の圧力を90〜110mTorr、好ましくは100mTorrに設定して処理ガスからプラズマを生成し、該プラズマを用いたアッシングを2〜4秒間、好ましくは3秒間に亘って行う(ステップS43)。
アッシングにおける酸素ガス及び窒素ガスの流量はそれぞれ95〜105sccm、好ましくは100sccm及び150〜160sccm、好ましくは155sccmである。
このとき、処理ガスから発生した酸素ラジカル46が、デポ44中の臭化珪素を酸化して二酸化珪素へ変質させる。
次いで、処理室15内にアルゴンガス(Ar)及び三弗化窒素ガスを含む処理ガスを導入し、プラズマ生成用の高周波電力を上部電極板27へ400〜600W、好ましくは500Wで供給し、イオン引き込み用の高周波電力をサセプタ12へ1400〜1600W、好ましくは1500Wで供給し、処理室15内の圧力を90〜110mTorr、好ましくは100mTorrに設定して処理ガスからプラズマを生成し、該プラズマを用いたエッチングをブレークスルーエッチングとして4〜6秒間、好ましくは5秒間に亘って行う(ステップS44)。
ブレークスルーエッチングにおけるアルゴンガス及び三弗化窒素ガスの流量はそれぞれ150〜160sccm、好ましくは155sccm及び95〜105sccm、好ましくは100sccmである。
このとき、処理ガスから発生したフッ素陽イオン48aやフッ素ラジカル48bが、二酸化珪素からなるデポ44をエッチングして除去する。その結果、ホール43内においてポリシリコン層38が再度露出する。
次いで、ホール43が所定の深さに到達したか否かを判別し、所定の深さに到達していない場合にはステップS41へ戻り、所定の深さに到達していたら本処理を終了する。
本実施の形態に係る基板処理方法によれば、ウエハWのポリシリコン層38が臭化水素ガス、酸素ガス及び三弗化窒素ガスを含む処理ガスから生成されたプラズマ中の臭素陽イオン45aや臭素ラジカル45bでエッチングされ、酸素ガス及び窒素ガスを含む処理ガスから生成されたプラズマ中の酸素ラジカル46や窒素ラジカル47でアッシングされ、アルゴンガス及び三弗化窒素ガスを含む処理ガスから生成されたプラズマ中のフッ素陽イオン48aやフッ素ラジカル48bでエッチングされ、アッシングの際、臭素プラズマ(臭素陽イオン45aや臭素ラジカル45b)によるポリシリコン層38のエッチングで生成された臭化珪素に酸化処理が施される。ポリシリコン層38のエッチングで生成された臭化珪素は臭素プラズマで除去されにくいが、該臭化珪素はアッシングにおいて発生した酸素ラジカル46による酸化処理が施されて二酸化珪素に変質する。変質した二酸化珪素は、フッ素陽イオン48aやフッ素ラジカル48bによるエッチングによって容易に除去される。すなわち、臭化珪素を二酸化珪素に変質させることによって容易に除去することができる。したがって、ホール43の内面に付着する臭化珪素からなるデポ44を除去することができる。その結果、エッチングレートを低下させることなくアスペクト比の高いホール43をポリシリコン層38に形成することができる。
上記本実施の形態に係る基板処理方法では、メインエッチング、アッシング、及びブレークスルーエッチングがこの順で繰り返されるので、メインエッチングで発生する臭化珪素は、発生する度に除去される。すなわち、ホール43の形成の間、ホール43の内面にデポ44が付着することが殆ど無い。したがって、エッチングレートを確実に低下させることがない。
また、上記本実施の形態に係る基板処理方法では、メインエッチングに先立って、臭化水素ガス及び三弗化窒素ガスを含む処理ガスから生成されたプラズマでポリシリコン層38に事前エッチングが施されるので、ポリシリコン層38の表面に形成された二酸化珪素からなる自然酸化膜を除去するとともに、ポリシリコン層38の表面における不規則形状部分を除去することができる。その結果、ポリシリコン層38の表面の形状を整えることができ、もって、その後のホール43の形成を円滑に行うことができる。
上記本実施の形態に係る基板処理方法におけるメインエッチングの実行時間、アッシングの実行時間、及びブレークスルーエッチングの実行時間のそれぞれは、本発明者が実験を通じて見出したメインエッチングにおけるデポ44がホール43の内面を全て覆うために要する時間、アッシングにおけるデポ44中の殆どの臭化珪素が二酸化珪素へ変質するのに要する時間、及びブレークスルーエッチングにおけるホール43内からデポ44が除去されるために要する時間に該当する。したがって、メインエッチングの実行時間、アッシングの実行時間、及びブレークスルーエッチングの実行時間の比を、42〜48:1〜2:2〜3とすると、シリコンのエッチング及び臭化珪素の変質、変質後の二酸化珪素の除去をバランス良く行うことができ、効率的にホール43を形成することができる。
本実施の形態に係る基板処理方法では、メインエッチング、アッシング、及びブレークスルーエッチングのそれぞれにおける処理室15内の圧力が90〜110mTorr、好ましくは100mTorrに設定されるので、メインエッチング、アッシング、及びブレークスルーエッチングにおける処理室15内の圧力を同じにすることができる。これにより、工程毎に処理室15内の圧力を変更する必要をなくすことができ、もって、ホール43の形成を効率よく行うことができる。
また、本実施の形態に係る基板処理方法では、メインエッチング、アッシング、及びブレークスルーエッチングのそれぞれにおけるプラズマ生成用の高周波電力の出力値が400〜600W、好ましくは500Wに設定され、イオン引き込み用の高周波電力の出力値が1400〜1600W、好ましくは1500Wに設定されるので、メインエッチング、アッシング、及びブレークスルーエッチングにおけるプラズマ生成用の高周波電力の出力値及びイオン引き込み用の高周波電力の出力値を同じにすることができる。これにより、工程毎に各高周波電力の出力値を変更する必要をなくすことができ、もって、ホール43の形成を効率よく行うことができる。
さらに、本実施の形態に係る基板処理方法では、メインエッチングにおける処理ガスの総流量が246〜264sccm、アッシングにおける処理ガスの総流量が245〜265sccm、及びブレークスルーエッチングにおける処理ガスの総流量が245〜265sccmに設定されるので、メインエッチング、アッシング、及びブレークスルーエッチングにおける処理ガスの総流量を同じにすることができる。これにより、工程毎に処理ガスの総流量を変更する必要をなくすことができ、もって、ホール43の形成を効率よく行うことができる。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態ではポリシリコン層38にホール43が形成されたが、ポリシリコン層38にトレンチを形成する場合にも、本発明を適用することができる。
本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記録した記憶媒体を、コンピュータ等に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラム自体が上述した実施の形態の機能を実現することになり、プログラム及びそのプログラムを記憶した記憶媒体は本発明を構成することになる。
また、プログラムを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムを記憶できるものであればよい。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータのCPUが読み出したプログラムを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給されるスクリプトデータ等の形態から成ってもよい。
W ウエハ
10 基板処理装置
15 処理室
38 ポリシリコン層
43 ホール
44 デポ
45a 臭素陽イオン
45b 臭素ラジカル
46 酸素ラジカル
47 窒素ラジカル
48a フッ素陽イオン
48b フッ素ラジカル

Claims (13)

  1. ウエハを収容する処理室を備える基板処理装置において、臭素を含む処理ガスから生成されたプラズマで前記ウエハ上に形成されたシリコン層をエッチングするメインエッチングステップと、
    酸素を含む処理ガスから生成されたプラズマで前記エッチングされたシリコン層をアッシングするアッシングステップと、
    フッ素を含む処理ガスから生成されたプラズマで前記アッシングされたシリコン層をエッチングするブレークスルーエッチングステップとを有し、
    前記アッシングステップは、前記メインエッチングにおいて生成された反応性生成物に酸化処理を施す酸化ステップを含むことを特徴とする基板処理方法。
  2. 前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップをこの順で2回以上繰り返すことを特徴とする請求項1記載の基板処理方法。
  3. 前記メインエッチングステップに先立って、前記臭素を含む処理ガス及び前記フッ素を含む処理ガスから生成されたプラズマで前記シリコン層をエッチングする事前エッチングステップをさらに有することを特徴とする請求項1又は2記載の基板処理方法。
  4. 前記酸素を含む処理ガスは窒素ガスを含むことを特徴とする請求項1乃至3のいずれか1項に記載の基板処理方法。
  5. 前記メインエッチングステップの実行時間、前記アッシングステップの実行時間、及び前記ブレークスルーエッチングステップの実行時間の比は、42〜48:1〜2:2〜3であることを特徴とする請求項1乃至4のいずれか1項に記載の基板処理方法。
  6. 前記ブレークスルーエッチングステップにおいて、前記基板処理装置で用いられる2つの高周波電力のうちの低い周波数の高周波電力の周波数は13.52MHzよりも小さいことを特徴とする請求項1乃至5のいずれか1項に記載の基板処理方法。
  7. 前記低い周波数の高周波電力の周波数は3MHzよりも小さいことを特徴とする請求項6記載の基板処理方法。
  8. 前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記処理室内の圧力を同じ値に維持することを特徴とする請求項1乃至7のいずれか1項に記載の基板処理方法。
  9. 前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記基板処理装置で用いられる2つの高周波電力の出力値を同じ値に維持することを特徴とする請求項1乃至8のいずれか1項に記載の基板処理方法。
  10. 前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップにおいて前記処理室内に供給される前記処理ガスの総流量を同じ値に維持することを特徴とする請求項1乃至9のいずれか1項に記載の基板処理方法。
  11. ウエハを収容する処理室を備える基板処理装置において前記ウエハに所定の処理を施す基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記基板処理方法は、
    ウエハを収容する処理室を備える基板処理装置において、臭素を含む処理ガスから生成されたプラズマで前記ウエハ上に形成されたシリコン層をエッチングするメインエッチングステップと、
    酸素を含む処理ガスから生成されたプラズマで前記エッチングされたシリコン層をアッシングするアッシングステップと、
    フッ素を含む処理ガスから生成されたプラズマで前記アッシングされたシリコン層をエッチングするブレークスルーエッチングステップとを有し、
    前記アッシングステップは、前記メインエッチングにおいて生成された反応性生成物に酸化処理を施す酸化ステップを含むことを特徴とする記憶媒体。
  12. 前記メインエッチングステップ、前記アッシングステップ、及び前記ブレークスルーエッチングステップをこの順で2回以上繰り返すことを特徴とする請求項11記載の記憶媒体。
  13. 前記メインエッチングステップに先立って、前記臭素を含む処理ガス及び前記フッ素を含む処理ガスから生成されたプラズマで前記シリコン層をエッチングする事前エッチングステップをさらに有することを特徴とする請求項11又は12記載の記憶媒体。
JP2011034568A 2011-02-21 2011-02-21 基板処理方法及び記憶媒体 Active JP5698558B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011034568A JP5698558B2 (ja) 2011-02-21 2011-02-21 基板処理方法及び記憶媒体
US13/400,247 US8778206B2 (en) 2011-02-21 2012-02-20 Substrate processing method and storage medium
TW101105395A TWI576907B (zh) 2011-02-21 2012-02-20 Substrate handling method
KR1020120017271A KR101913676B1 (ko) 2011-02-21 2012-02-21 기판 처리 방법 및 기억 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011034568A JP5698558B2 (ja) 2011-02-21 2011-02-21 基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2012174850A true JP2012174850A (ja) 2012-09-10
JP5698558B2 JP5698558B2 (ja) 2015-04-08

Family

ID=46653086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034568A Active JP5698558B2 (ja) 2011-02-21 2011-02-21 基板処理方法及び記憶媒体

Country Status (4)

Country Link
US (1) US8778206B2 (ja)
JP (1) JP5698558B2 (ja)
KR (1) KR101913676B1 (ja)
TW (1) TWI576907B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098359A (ja) * 2016-12-13 2018-06-21 東京エレクトロン株式会社 エッチング方法及び基板処理システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5698558B2 (ja) * 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
KR20150072467A (ko) * 2013-12-19 2015-06-30 주성엔지니어링(주) 터치패널 제조 장치, 시스템 및 방법
US9966312B2 (en) 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
KR102633148B1 (ko) 2019-05-28 2024-02-06 삼성전자주식회사 관통 비아를 포함하는 반도체 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233387A (ja) * 1996-12-17 1998-09-02 Denso Corp 半導体のドライエッチング方法
JP2002367960A (ja) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> 高アスペクト比の開口をエッチングする方法
JP2004103680A (ja) * 2002-09-06 2004-04-02 Advanced Display Inc コンタクトホールの形成方法及び液晶表示装置
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874233B2 (ja) * 1989-12-26 1999-03-24 ソニー株式会社 ドライエッチング方法
KR100188455B1 (ko) 1991-05-20 1999-06-01 이노우에 아키라 드라이 에칭방법
JP3318801B2 (ja) 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US7759249B2 (en) * 2006-03-28 2010-07-20 Tokyo Electron Limited Method of removing residue from a substrate
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US7772122B2 (en) * 2008-09-18 2010-08-10 Lam Research Corporation Sidewall forming processes
JP5607881B2 (ja) 2008-12-26 2014-10-15 東京エレクトロン株式会社 基板処理方法
JP5698558B2 (ja) * 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233387A (ja) * 1996-12-17 1998-09-02 Denso Corp 半導体のドライエッチング方法
JP2002367960A (ja) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> 高アスペクト比の開口をエッチングする方法
JP2004103680A (ja) * 2002-09-06 2004-04-02 Advanced Display Inc コンタクトホールの形成方法及び液晶表示装置
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098359A (ja) * 2016-12-13 2018-06-21 東京エレクトロン株式会社 エッチング方法及び基板処理システム
CN108231555A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN108231555B (zh) * 2016-12-13 2021-11-16 东京毅力科创株式会社 蚀刻方法和基板处理系统

Also Published As

Publication number Publication date
TW201248719A (en) 2012-12-01
JP5698558B2 (ja) 2015-04-08
TWI576907B (zh) 2017-04-01
KR20120095812A (ko) 2012-08-29
US8778206B2 (en) 2014-07-15
US20120214315A1 (en) 2012-08-23
KR101913676B1 (ko) 2018-10-31

Similar Documents

Publication Publication Date Title
EP2469582B1 (en) Substrate processing method
JP5701654B2 (ja) 基板処理方法
KR20190026589A (ko) 에칭 방법
JP2012119699A (ja) プラズマ処理方法、記憶媒体及びプラズマ処理装置
JP5698558B2 (ja) 基板処理方法及び記憶媒体
JP6328524B2 (ja) エッチング方法
US20090246965A1 (en) Etching method and manufacturing method of semiconductor device
KR102496968B1 (ko) 에칭 방법
JP2014045063A (ja) プラズマ処理方法、及びプラズマ処理装置
TW202226378A (zh) 選擇性各向異性金屬蝕刻
TW202213505A (zh) 蝕刻方法及電漿處理裝置
KR101828082B1 (ko) 표면 평탄화 방법
JP5072531B2 (ja) プラズマエッチング方法及び記憶媒体
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP7145819B2 (ja) エッチング方法
TW202249058A (zh) 選擇性阻障金屬蝕刻
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
TW202326865A (zh) 凹陷的金屬蝕刻方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150213

R150 Certificate of patent or registration of utility model

Ref document number: 5698558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250