JP2012079823A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2012079823A
JP2012079823A JP2010221934A JP2010221934A JP2012079823A JP 2012079823 A JP2012079823 A JP 2012079823A JP 2010221934 A JP2010221934 A JP 2010221934A JP 2010221934 A JP2010221934 A JP 2010221934A JP 2012079823 A JP2012079823 A JP 2012079823A
Authority
JP
Japan
Prior art keywords
substrate
solder
electronic component
electrode pad
resin core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010221934A
Other languages
English (en)
Other versions
JP5589734B2 (ja
Inventor
Masaaki Minami
匡晃 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010221934A priority Critical patent/JP5589734B2/ja
Publication of JP2012079823A publication Critical patent/JP2012079823A/ja
Application granted granted Critical
Publication of JP5589734B2 publication Critical patent/JP5589734B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体チップや回路モジュール等の、部品底面にバンプを有する電子部品の製造方法に関して、前記電子部品をマザーボードに実装する際に、はんだボールを構成している樹脂からなるコア部がバンプ頂点部側に偏って配置されてしまい、確実に実装を行うために必要なはんだ量がマザーボードの実装電極側に供給されず、実装不良が発生する問題を解決する電子部品の製造方法を提供する。
【解決手段】 主面に電極パッドが形成されている基板を用意する第１工程と、前記電極パッド上に、はんだよりも融点の高い樹脂コアが内部に設けられたはんだボールをフラックスにより仮固定する第２工程と、前記基板を上下反転させて、前記はんだボールが仮固定された基板に熱処理を施して、バンプを形成する第３工程を実行する。
【選択図】 図１

Description

本発明は、半導体チップや回路モジュール等の、部品底面にバンプを有する電子部品及びその製造方法に関するものである。
半導体チップや回路モジュール等の電子部品は、小型化や高性能化が求められている。近年の電子部品には、部品底面にはんだボールによる電極（以下、バンプ）が取り付けられているものがある。従来では、このような電子部品を基板に接合する際に、基板と電子部品との間に樹脂封止剤（以下、アンダーフィル剤）を塗布し、基板と電子部品との応力を緩和させて接続信頼性を確保していた。しかし、アンダーフィル剤を用いると、電子部品のリワーク性が損なわれ、実装コストがトータルとして増大してしまう。そこで、近年ではこのようなバンプ接合の際に、アンダーフィルの代わりに樹脂コアが内部に設けられたはんだボールが用いられている。樹脂コア入りはんだボールは、従来のはんだボールに比べて衝撃吸収性が高く、実装後のバンプの高さの確保ができるので、接続信頼性が高い。
このような樹脂コア入りはんだボールを用いた電子部品及びその製造方法は、例えば特許文献１に開示されている。この特許文献１に開示されているのは、半導体チップの製造方法である。この半導体チップ１は、図８に示すような構造を有し、次のようにして製造されるものである。なお、図８は半導体チップ１の要部断面図を示している。まず、素子基板１０２の主面に、素子基板１０２内の所定の部分と導通された電極パッド１０３を形成する。次に、素子基板１０２上にパッシベーション膜１０４を形成する。このとき、電極パッド１０３上に開口部１０４ａを形成する。続けて、開口部１０４ａ内の電極パッド１０３上にはんだボール１１０を配置する。はんだボール１１０は、コア部１１１と、コア部１１１の表面を皮膜したはんだ部１１２から構成されており、コア部１１１は例えば樹脂から構成されている。次に、はんだボール１１０をリフローにより熱処理し、前記電極パッド１０３と接合してバンプを形成する。
特開２００４−２９６８０６号公報
このような電子部品は、一般的にマザーボードに実装されることを前提としている。従来の電子部品の製造方法においては、基板に対してはんだボールが上側になる状態で熱処理を行う。このとき、はんだボールの内部にはんだよりも融点の高い樹脂コアが設けられているために、はんだより比重の軽い樹脂からなるコア部が、浮力により重力方向と逆の方向に移動する。このような製造方法で製造された電子部品では、コア部がバンプ頂点部側に偏って配置されるので、基板をマザーボードに実装する際に、マザーボードの実装電極側に十分なはんだ量が供給されない。このため、バンプとマザーボードの実装電極間において接合不良が発生するおそれがある。
そこで本発明は、前記問題点を解決する電子部品の製造方法を提供することを目的とする。
本発明の製造方法は、主面に電極パッドが形成されている基板を用意する第１工程と、前記電極パッド上に、はんだよりも融点の高い樹脂コアが内部に設けられたはんだボールをフラックスにより仮固定する第２工程と、前記基板を上下反転させて、前記はんだボールが仮固定された基板に熱処理を施して、バンプを形成する第３工程からなることを特徴とする。
この場合は、基板を熱処理する際に、はんだボールを搭載した基板を上下反転させているため、はんだよりも融点が高く比重の軽い樹脂コアが、浮力により重力方向と逆の方向に移動する。このため、電極パッド面と樹脂コアの表面との最短距離のはんだ膜厚よりも、樹脂コアの表面とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように樹脂コアが配置される。これにより、マザーボードの実装電極側に、実装をするのに十分なはんだ量を確保することができるので、基板をマザーボードに実装する際の接合不良を低減することができる。
また本発明の製造方法は、前記第１工程において、前記基板として集合基板を用い、前記第３工程の後に、前記集合基板を分割する第４工程を備えることが望ましい。この場合は、集合基板においても、子基板と同様の効果を得ることができる。
また本発明に係る電子部品は、基板と、前記基板上に形成された電極パッドと、前記電極パッド上に、樹脂コアが内蔵されたはんだボールにより形成されるバンプを備え、前記樹脂コアは、前記バンプ内において、前記電極パッド面と前記樹脂コアの表面との最短距離のはんだ膜厚よりも、前記樹脂コアの表面とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように配置されていることを特徴とする。この場合は、バンプ頂点部側に、マザーボードと確実に実装ができる程度十分なはんだ量が確保されているため、実装不良を低減することができる。
本発明によれば、基板を熱処理する際に、はんだボールを搭載した基板を上下反転させているため、はんだよりも融点が高く比重の軽い樹脂コアが、浮力により重力方向と逆の方向に移動する。このため、電極パッド面と樹脂コアの表面との最短距離のはんだ膜厚よりも、樹脂コアの表面とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように樹脂コアが配置される。これにより、マザーボードの実装電極側に、実装をするのに十分なはんだ量を確保することができ、基板をマザーボードに実装する際の接合不良を低減することができる。
本発明の実施形態１による電子部品の断面概略図である。 本発明の実施形態１の電子部品の製造方法を説明するための工程断面図である。 図２に続く工程断面図である。 本発明の実施形態２の電子部品の製造方法を説明するための工程断面図である。 図４に続く工程断面図である。 本発明の実施形態３によるＣＳＰ構造の電子部品の断面概略図である。 本発明の実施形態４によるモジュール構造の電子部品の断面概略図である。 先行技術の電子部品の要部断面概略図である。
以下に、本発明の実施形態に係る電子部品について説明する。
（実施形態１）
図１は本実施形態１に係る電子部品１の断面概略図である。本実施形態１の電子部品１は、基板２と、基板２の主面に形成された電極パッド３と、電極パッド３上に、樹脂コア部１１が内蔵されたはんだボールにより形成されるバンプ部２０から構成される。
バンプ部２０内の樹脂コア部１１は、電極パッド３の面と樹脂コア部１１の表面との最短距離のはんだ膜厚よりも、樹脂コア部１１の表面とバンプ２０頂点部との最短距離のはんだ膜厚が大きくなるように配置されている。バンプ２０頂点部は、バンプ２０の表面のうち、電極パッド３の面からの垂直距離が最も長い点のことである。すなわち、図１の距離Ｂよりも、距離Ａのほうが長くなるように樹脂コア部１１が配置されている。
本実施形態のバンプ２０は、バンプ２０内部に設けられており、はんだよりも融点が高く、比重が軽い樹脂コア部１１と、樹脂コア部１１の外周に皮膜された導電金属層（図示せず）と、最外層にめっきされたはんだ部１２からなる。樹脂コア部１１は、例えばジビニルベンゼン架橋重合体から構成されている。導電金属層は、例えばＣｕから構成されている。はんだ部１２は、例えばＳｎ−Ａｇはんだから構成されている。
本実施形態では、樹脂コア部１１の材料にジビニルベンゼン架橋重合体を用いているが、これに限るものではない。はんだより比重が軽く、融点の高い樹脂で、熱変形の小さいものであれば、どのような樹脂を用いてもよい。
以下に、電子部品１の製造方法について説明する。
図２、３は本発明の実施形態１の電子部品１の製造方法を説明するための工程断面図である。
まず、第１工程を行う。
すなわち、図２（Ａ）に示すように、主面に電極パッド３が形成されている基板２を用意する。
次に、第２工程を行う。
すなわち、図２（Ｂ）に示すように、この電極パッド３の形状に開口部が設けられているマスク５を介して、電極パッド３上に粘性の高いフラックス４をスクリーン印刷等により塗布する。このようにすることで、図２（Ｃ）に示すような基板２を得る。さらに、図２（Ｄ）に示すように、はんだボール１０が通過する程度の開口部が設けられているはんだボール取り付け冶具６を基板２上に設置し、フラックス４上にはんだボール１０を配置する。はんだボール１０は、フラックス４により電極パッド３に仮固定される。
次に、第３工程を行う。
図３（Ｅ）に示すように、フラックス４により電極パッド３にはんだボール１０を仮固定された状態で基板２を上下反転させる。さらに、図３（Ｆ）に示すように、基板２に対してはんだボール１０が下側となるような状態で基板２を支持し、リフロー炉２１で熱処理を行う。ここで、本実施形態のリフロー炉２１のピーク温度は２５０度とする。
熱処理を行うと、フラックス４が飛散するとともに、はんだ部１２が溶解し電極パッド３と接合される。はんだボール１０の内部に設けられている樹脂コア部１１は、はんだよりも融点が高いため、溶解されたはんだ部１２中でその形状が維持される。また、樹脂コア部１１ははんだよりも比重が軽いので、溶解されたはんだ部１２中を重力方向と逆の方向に移動する。基板２を上下反転させているので、樹脂コア部１１は電極パッド３の面側へと移動する。
その結果、バンプ２０の内部では、図３（Ｇ）に示すように、電極パッド３の面と樹脂コア部１１の表面との最短距離のはんだ膜厚よりも、樹脂コア部１１の表面とバンプ２０頂点部との最短距離のはんだ膜厚が大きくなるように樹脂コア部１１が配置される。すなわち、図３（Ｇ）の距離Ｂよりも、距離Ａのほうが長くなるように樹脂コア部１１が配置される。このようにして、バンプ２０が形成された電子部品１を得る。
（実施形態２）
図４、５は本発明の実施形態２の電子部品４０の製造方法を説明するための工程断面図である。実施形態１と同一の部分については、図示を省略する。
まず、第１工程を行う。
すなわち、図４（Ａ）に示すように、主面に電極パッド４３が形成されている集合基板４２を用意する。
次に、第２工程を行う。
すなわち、図４（Ｂ）に示すように、電極パッド４３上に粘性の高いフラックス４４をスクリーン印刷等により塗布し、フラックス４４の上にはんだボール５０を配置する。はんだボール５０はフラックス４４により電極パッド４３に仮固定されている。
次に、第３工程を行う。
図４（Ｃ）に示すように、フラックス４４により電極パッド４３にはんだボール５０を仮固定された状態で集合基板４２を上下反転させる。さらに、集合基板４２に対してはんだボール５０が下側となるような状態で集合基板４２を支持し、リフロー炉５９で熱処理を行う。ここで、本実施形態のリフロー炉５９のピーク温度は２５０度とする。熱処理を行うと、バンプ５５が形成され、図４（Ｄ）に示すような集合電子部品４１を得る。
次に、第４工程を行う。
図５（Ｅ）に示すように、集合電子部品４１の集合基板４２を分割する。このようにして、図５（Ｆ）に示すような電子部品４０を得る。
バンプ部５５内の樹脂コア部５１は、電極パッド４３の面と樹脂コア部５１との最短距離のはんだ膜厚よりも、樹脂コア部５１とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように配置されている。すなわち、図５（Ｆ）の距離Ｂ２よりも、距離Ａ２のほうが長くなるように樹脂コア部５１が配置されている。
前記実施形態では、第１工程にて、電極パッド上に極めて薄くはんだを塗布して、はんだぬれ性をよくしてもよい。
前記実施形態１では、第２工程にて、はんだボールを電極パッドに搭載する際にはんだボール取り付け冶具を用いているが、これに限るものではない。例えば、ボール吸着治具等やボールマウンタ等を用いてもよい。
前記実施形態では、第３工程にて、リフロー炉のピーク温度を２５０度としているが、これに限るものではない。ピーク温度が、はんだ部の融点よりも高く、樹脂コア部の融点よりも低い温度であれば、何度に設定してもよい。
（実施形態３）
図６は本実施形態３に係るＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の電子部品６０の断面概略図である。実施形態１と同一の部分には、同一符号を付して重複説明を省略する。
本実施形態３のＣＳＰ構造の電子部品６０は、基板６２の一方主面に形成されている電極パッド３と、電極パッド３上に、樹脂コア部１１が内蔵されたはんだボールにより形成されるバンプ部２０から構成されている。
基板６２の他方主面にはＩＣチップ６３が設けられており、ＩＣチップ６３の周囲は樹脂等によって封止されている。ＩＣチップ６３と電極パッド３とは、基板６２内の配線（図示せず）によって電気的に接続されている。
バンプ部２０内の樹脂コア部１１は、電極パッド３の面と樹脂コア部１１との最短距離のはんだ膜厚よりも、樹脂コア部１１とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように配置されている。すなわち、図６の距離Ｂよりも、距離Ａのほうが長くなるように樹脂コア部１１が配置されている。
電子部品６０のバンプ部分２０は、実施形態１と同様にして製造される。
（実施形態４）
図７は本実施形態４に係るモジュール構造の電子部品７０の断面概略図である。実施形態１と同一の部分には、同一符号を付して重複説明を省略する。
本実施形態４のモジュール構造の電子部品７０は、基板７２の主面に形成されている電極パッド３と、電極パッド３上に、樹脂コア部１１が内蔵されたはんだボールにより形成されるバンプ部２０から構成されている。
基板７２の他方主面にはＩＣチップ７３、チップ部品７４等が設けられている。基板７２は、これらの部品と電極パッド３とは、基板７２内の配線（図示せず）によって電気的に接続されている。
バンプ部２０内の樹脂コア部１１は、電極パッド３の面と樹脂コア部１１との最短距離のはんだ膜厚よりも、樹脂コア部１１とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように配置されている。すなわち、図７の距離Ｂよりも、距離Ａのほうが長くなるように樹脂コア部１１が配置されている。
電子部品７０のバンプ部分２０は、実施形態１と同様にして製造される。
１、４０、６０、７０、１００…電子部品
４１…集合電子部品
２…基板
３…電極パッド
４…フラックス
５…マスク
６…はんだボール取り付け冶具
１０…はんだボール
１１…樹脂コア部
１２…はんだ部
２０…バンプ
２１…リフロー炉

Claims (3)

  1. 主面に電極パッドが形成されている基板を用意する第１工程と、
    前記電極パッド上に、はんだよりも融点の高い樹脂コアが内部に設けられたはんだボールをフラックスにより仮固定する第２工程と、
    前記基板を上下反転させて、前記はんだボールが仮固定された基板に熱処理を施して、バンプを形成する第３工程からなることを特徴とする電子部品の製造方法。
  2. 前記第１工程において、前記基板として集合基板を用い、
    前記第３工程の後に、前記集合基板を分割する第４工程を有することを特徴とする請求項１に記載の電子部品の製造方法。
  3. 基板と、
    前記基板上に形成された電極パッドと、
    前記電極パッド上に、はんだよりも融点の高い樹脂コアが内蔵されたはんだボールにより形成されるバンプを備え、
    前記樹脂コアは、バンプ内において、前記電極パッド面と前記樹脂コアの表面との最短距離のはんだ膜厚よりも、前記樹脂コアの表面とバンプ頂点部との最短距離のはんだ膜厚が大きくなるように配置されていることを特徴とする電子部品。
JP2010221934A 2010-09-30 2010-09-30 電子部品及びその製造方法 Active JP5589734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010221934A JP5589734B2 (ja) 2010-09-30 2010-09-30 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010221934A JP5589734B2 (ja) 2010-09-30 2010-09-30 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012079823A true JP2012079823A (ja) 2012-04-19
JP5589734B2 JP5589734B2 (ja) 2014-09-17

Family

ID=46239745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010221934A Active JP5589734B2 (ja) 2010-09-30 2010-09-30 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP5589734B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201869A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2004342959A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体装置およびその製造方法
JP2004349487A (ja) * 2003-05-22 2004-12-09 Sharp Corp 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器
JP2012033692A (ja) * 2010-07-30 2012-02-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201869A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2004342959A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体装置およびその製造方法
JP2004349487A (ja) * 2003-05-22 2004-12-09 Sharp Corp 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器
JP2012033692A (ja) * 2010-07-30 2012-02-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5589734B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP2008226946A (ja) 半導体装置およびその製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP2012160500A (ja) 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2011171427A (ja) 積層型半導体装置
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JP5058714B2 (ja) 半導体装置及びその製造方法
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置
TWI399838B (zh) 柱對柱覆晶結構
JP5589734B2 (ja) 電子部品及びその製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US10833050B1 (en) Interposer, electronic substrate, and method for producing electronic substrate
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP2009147106A (ja) 半導体装置
JP3757895B2 (ja) 半導体装置
JP2003037210A (ja) 半導体装置およびその製造方法
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP2011119505A (ja) 半導体装置の実装方法
JP2007317715A (ja) インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150