JP2004342959A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004342959A JP2004342959A JP2003140023A JP2003140023A JP2004342959A JP 2004342959 A JP2004342959 A JP 2004342959A JP 2003140023 A JP2003140023 A JP 2003140023A JP 2003140023 A JP2003140023 A JP 2003140023A JP 2004342959 A JP2004342959 A JP 2004342959A
- Authority
- JP
- Japan
- Prior art keywords
- component
- solder
- substrate
- specific gravity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体チップと基板との離間距離を長くして、曲げに対して強い構造を有する高密度の半導体装置を提供すること。
【解決手段】半導体チップ１と基板３とを電気的に接続する導電性接続部材１０を、半導体チップ１と基板３との間に配置する。この導電性接続部材１０は、樹脂コア１１と銅コア１２とはんだ部材１３とからなり、樹脂コア１１は、はんだ部材１３の内部で、銅コア１２の上方に配置されている。
【選択図】 図８
【解決手段】半導体チップ１と基板３とを電気的に接続する導電性接続部材１０を、半導体チップ１と基板３との間に配置する。この導電性接続部材１０は、樹脂コア１１と銅コア１２とはんだ部材１３とからなり、樹脂コア１１は、はんだ部材１３の内部で、銅コア１２の上方に配置されている。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、半導体チップまたは半導体パッケージを基板にはんだ部材にて電気的に接続し、もしくは、半導体チップ等の電子部品を搭載している基板同士をはんだ部材にて電気的に接続している半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置においては、高機能、高速化の進展が著しく、基板内の部品実装密度も高くなる傾向にある。例えば、フリップチップボンディングのように半導体チップをフェースダウンで基板に接続することよって実装面積をワイヤーボンディングより減少させ高密度化を図った接続方法や、ＬＳＩ、トランジスターなどの能動部品や、コンデンサー、抵抗、コイルといった受動部品を小さな一枚の基板上に多数搭載してマルチチップモジュールを構成し、このマルチチップモジュール表面内に電極形成し、これを電子回路基板の上に接続して高密度実装を図った接続技術が進展してきている。
【０００３】
このような状況にあって、従来の単一のはんだボールでマルチチップモジュールを電子回路基板に接続する技術、あるいは半導体チップにはんだバンプを形成して基板と接続する技術によると、はんだボール溶融時に、はんだボール全体が溶融し、マルチチップモジュールもしくは半導体チップの重さとつり合うまで溶融して、はんだボールが変形し膨らみ、隣接するはんだボールが接しショートするという問題が発生していた。
【０００４】
この問題を解決する接続方法として、接合部に銅コアの周りにはんだをコーティングした銅コアボール（以下、銅コアの周りにはんだをコーティングしたものを銅コアボールと呼び、コア部のみを銅コアと呼ぶ）を用い接合高さを確保する接合方法がある。
【０００５】
しかし、上記の従来技術には次のような課題があった。すなわち、銅コアボールでは、温度サイクル試験時や曲げなどが生じた時、生じた応力をはんだと銅コアで十分吸収することができず、接合信頼性が低いという課題を有していた。
【０００６】
そこで、この接合強度の問題を解決する構造として、従来、以下の構造があった。すなわち、半導体チップと基板との接続の場合において、図９に示すように、半導体チップ４１を、樹脂コア４５を被覆しているはんだ部材４４にて、基板４３に接続している。具体的に述べると、樹脂コア４５を核にそのまわりをはんだ部材４４で覆った樹脂コアボール（以下、樹脂コア４５の周りにはんだ部材４４をコーティングしたものを樹脂コアボールと呼び、コア部のみを樹脂コア４５と呼ぶ）をバンプ構造とする半導体チップ４１を基板４３上に設置し、そのはんだ部材４４を溶融させ、半導体チップ４１の電極パッド４１ａと基板４３の電極パッド４３ａとの接続を行って、樹脂コア４５が介在した接続構造にしていた（特開平８−２８８２９１号公報：特許文献１参照）。
【０００７】
また、半導体パッケージと基板との接続の場合において、図１０に示すように、半導体チップ４１を有する半導体パッケージ４２を、樹脂コア４５を被覆しているはんだ部材４４にて、基板４３に接続している。具体的に述べると、樹脂コア４５を核にそのまわりをはんだ部材４４で覆ったバンプ構造を有する半導体パッケージ４２を基板４３上に設置し、そのはんだ部材４４を溶融させ、半導体パッケージ４２の電極パッド４２ａと基板４３の電極パッド４３ａとの接続を行って、樹脂コア４５が介在した接続構造にしていた（特開平１０−１７３００６号公報：特許文献２参照）。
【０００８】
この図９と図１０に示す両方の従来例では、樹脂コア４５のヤング率が銅コアのヤング率より低いため、応力緩和性に優れ、温度サイクル試験時や曲げに対しての接合信頼性が高くなっていた。
【０００９】
【特許文献１】
特開平８−２８８２９１号公報（図１１）
【特許文献２】
特開平１０−１７３００６号公報（図７）
【００１０】
【発明が解決しようとする課題】
しかしながら、図９に示す従来例では、ロジック系の半導体チップを搭載する時、半導体チップの電極数が増え、狭いピッチで電極形成を行う場合がある。この時、上記で説明した樹脂コアボールよりも小径の樹脂コアボールを用いる場合がある。小径の樹脂コアボールを用いた場合、半導体チップと基板の距離が短くなる。このとき、半導体チップと基板の距離が長い場合と同じ曲げ量を加えると、曲げ中立線からの距離が短いため、耐曲げ応力性が低下し、単に樹脂コアの応力緩和性に頼るだけでは十分な接合信頼性を確保することは難しかった。
【００１１】
また、図１０に示す従来例では、半導体パッケージの高密度実装のために、小径のコアボールを用いる必要が生じた時、例えば、高密度実装のために電極ピッチが０．８ｍｍピッチから０．４ｍｍピッチとなった場合、外形が１５ｍｍ×１５ｍｍの半導体パッケージにおいて、ＥＩＡＪ（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｊａｐａｎ）の外形通則（ＥＤＲ−７３１６）によると最大電極数は３２４個から１２９６個に増加させることができる。しかし、電極の直径は０．５ｍｍから０．２５ｍｍと小さくなり、半導体パッケージのコアボールを接合した根元と基板の距離は短くなる。このとき、半導体パッケージのコアボールを接合した根元と基板の距離が長い場合と同じ曲げ量を加えると、曲げ中立線からの距離が短いため、耐曲げ応力性が低下し、単に樹脂コアの応力緩和性に頼るだけでは十分な接合信頼性を確保することは難しかった。
【００１２】
そこで、この発明の課題は、半導体チップまたは半導体パッケージと基板との離間距離、もしくは、基板同士の離間距離を長くして、曲げに対して強い構造を有する高密度の半導体装置およびその製造を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品と、
基板に相当する第２の部品と、
上記第１の部品と上記第２の部品との間に配置されて上記第１の部品と上記第２の部品とを電気的に接続する導電性接続部材とを備え、
上記導電性接続部材は、はんだ部材と、このはんだ部材の比重より小さい比重を有する第１の部材と、このはんだ部材の比重以上の比重を有する第２の部材とからなり、上記第１の部材と上記第２の部材とが、上記はんだ部材の内部で、上記第１の部品と上記第２の部品との離間方向に整列されていることを特徴としている。
【００１４】
ここで、第１の部品と第２の部品との離間方向とは、第１の部品および第２の部品に対して垂直な方向に限らず、第１の部品および第２の部品に対して平行な方向以外の方向をいう。
また、基板同士が接続される場合、少なくとも一方の基板には、半導体チップまたは半導体パッケージが搭載されているものとする。
また、基板同士が接続される場合、３枚以上の基板を、導電性接続部材を介して、積層してもよい。
また、第１の部材と第２の部材は、はんだ部材とは異なった材料で構成され、例えば、第１の部材の材質は樹脂であり、第２の部材の材質は銅である。
また、第１の部材は、平面視、第２の部材の少なくとも一部に重なるのが好ましく、接続構造を強固にすることができる。
【００１５】
本発明の半導体装置によれば、第１の部材と第２の部材とが、第１の部品と第２の部品との間で、第１の部品と第２の部品との離間方向に整列されているため、第１の部品と第２の部品との離間寸法を長くすることができ、曲げ応力を小さくして、曲げ強度を増大することができる。特に、例えば高密度実装のために電極ピッチを小さくする必要がある場合に、従来例に示したコアボール１個で接続する場合に比べて、第１の部品と第２の部品との離間寸法を長くできて、好適である。
【００１６】
また、第１の部材の比重は、はんだ部材の比重より小さく、しかも、第２の部材の比重は、はんだ部材の比重以上であるため、第１の部品と第２の部品とを接続する工程において、第１の部品と第２の部品とを上下方向に配置したとき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、第１の部品と第２の部品との離間寸法を、容易にかつ確実に、長くすることができる。
【００１７】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離を長くして、曲げに対して強い構造を有する高密度の半導体装置を実現することができる。
【００１８】
また、一実施形態の半導体装置では、上記第１の部品と上記第２の部品との垂直方向を縦方向としたときの上記導電性接続部材における横幅寸法の最大値が、上記第１の部品と上記第２の部品との垂直方向の離間寸法よりも小さい。
【００１９】
なお、第１の部材および第２の部材が球形であるとき、導電性接続部材の横断面は円形になり、このとき、導電性接続部材における横幅寸法の最大値とは、導電性接続部材における横断面の外径の最大値を意味する。
【００２０】
この一実施形態の半導体装置によれば、導電性接続部材のアスペクト比（縦横比）を１．０よりも大きくでき、ブリッジが発生しにくい接続にすることができる。また、例えば高密度実装のために電極ピッチを小さくする必要がある場合、従来例に示したコアボール１個で接続する場合に比べて、アスペクト比が高くなるので、第１の部品と第２の部品との離間寸法が長くなり、曲げに対して強い構造になる。
【００２１】
また、一実施形態の半導体装置では、上記第１の部品と上記第２の部品との間に、上記第１の部品と上記第２の部品との垂直方向を高さ方向としたときの上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在している。
【００２２】
なお、第３の部品は、スペーサであってもよく、または、基板同士を接続する場合において、基板に搭載される半導体チップ等の部品であってもよい。そして、第３の部品が、基板に搭載される半導体チップ等の部品である場合、その部品に、絶縁体、導体、または、半導体を取り付けてもよい。
【００２３】
この一実施形態の半導体装置によれば、第３の部品により、第１の部品と第２の部品との離間寸法を保持でき、第１の部品と第２の部品とを接続する工程において、第１の部品を第２の部品の上方向に配置して、はんだ部材を溶融しても、第１の部品が自重により降下するのを防止でき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に確実に位置させることができる。したがって、導電性接続部材の縦横比を１より大きく保つことができ、かつ、曲げが生じた場合、曲げ中立線からの距離が長くなり、耐曲げ等に対して強い接合を確保することができる。
【００２４】
また、本発明の半導体装置の製造方法は、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程とを備えていることを特徴としている。
【００２５】
本発明の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融すると、はんだ部材の比重より小さい第１の部材は、浮力により、上方の第１の部品に近づき、はんだ部材の比重以上の第２の部材は、自重により、下方の第２の部品に近づいて、第１の部材と第２の部材とが上下方向に整列された導電性接続部材を製造することができる。要するに、溶融しているはんだ部材の内部では、第１の部材（コア）と第２の部材（コア）とが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００２６】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離が長くて曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【００２７】
また、一実施形態の半導体装置の製造方法では、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させつつ、上記第１の部品と上記第２の部品との間に上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程と
を備えていることを特徴としている。
【００２８】
この一実施形態の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融すると、はんだ部材の比重より小さい第１の部材は、浮力により、上方の第１の部品に近づき、はんだ部材の比重以上の第２の部材は、自重により、下方の第２の部品に近づいて、第１の部材と第２の部材とが上下方向に整列された導電性接続部材を製造することができる。要するに、溶融しているはんだ部材の内部では、第１の部材（コア）と第２の部材（コア）とが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００２９】
また、はんだ部材が溶融しても、第３の部品により、第１の部品と第２の部品との離間寸法を保持して、第１の部品が自重により降下するのを防止でき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に確実に位置させることができる。
【００３０】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離が長くて曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【００３１】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３２】
（第１の実施形態）
図１は、本発明の半導体装置の一実施形態である断面図を示している。この半導体装置は、積層状に配置された３枚の基板３と、隣り合う基板３，３の間に配置されて隣り合う基板３，３を電気的に接続する導電性接続部材１０とを備えている。すなわち、この３枚の基板３は、導電性接続部材１０を介して、上下方向に積層され、最上層の基板３、中間層の基板３、最下層の基板３からなる。
【００３３】
上記各基板３には、半導体チップ１または半導体パッケージ２の少なくとも何れかが搭載されている。基板３は、その表面に、電極パッド３ａを有している。隣り合う基板３，３の電極パッド３ａ，３ａは、対向状に配置され、この隣り合う電極パッド３ａ，３ａが、導電性接続部材１０にて接続されている。
【００３４】
上記導電性接続部材１０は、はんだ部材１３と、このはんだ部材１３の比重より小さい比重を有する第１の部材１１と、このはんだ部材１３の比重以上の比重を有する第２の部材１２とからなり、この第１の部材１１とこの第２の部材１２とは、上記はんだ部材１３の内部で、上下方向に整列されている。
【００３５】
はんだ部材１３の比重は、７程度であることから、第１の部材１１は、比重３．２６の樹脂にて構成され、第２の部材１２は、比重８．９３の銅にて構成されている。また、第１の部材１１および第２の部材１２は球状であり、以下、第１の部材１１を樹脂コア、第２の部材１２を銅コアと呼ぶ。
【００３６】
なお、樹脂コア１１と銅コア１２とを、相互に接触させてもよく、もしくは、樹脂コア１１と銅コア１２との間に若干のはんだ部材１３を介在させてもよい。
【００３７】
このように、本発明の半導体装置によれば、樹脂コア１１と銅コア１２とが、隣り合う基板３，３の間で、上下方向に整列されているため、隣り合う基板３，３の離間寸法をコア単体の直径より大きくすることができ、曲げ応力を小さくして、曲げ強度を大きくできる。
【００３８】
次に、本発明の半導体装置の製造方法を説明する。
【００３９】
図２は、リフロー炉を通す前の半導体装置の断面図を示している。図２に示すように、最上層基板３下面の電極パッド３ａには、樹脂コア１１とこの樹脂コア１１を被覆するはんだ部材１３とからなる球状の樹脂コアボール（第１のコアボール）２１が、はんだ接合されている。
【００４０】
中間層基板３上面の電極パッド３ａには、銅コア１２とこの銅コア１２を被覆するはんだ部材１３とからなる球状の銅コアボール（第２のコアボール）２２が、接合されており、また、中間層基板３下面の電極パッド３ａには、樹脂コアボール２１がはんだ接合されている。
【００４１】
最下層基板３上面の電極パッド３ａには、銅コアボール２２が接合されている。なお、樹脂コアボール２１および銅コアボール２２は、すでに１度リフロー炉を通過させることによって、最上層基板３、中間層基板３および最下層基板３に接合される。
【００４２】
ここで、はんだ部材１３は、Ｓｎ−Ｐｂはんだ（融点１８３℃）でも、Ｓｎ−Ａｇ（融点２２１℃程度）、Ｓｎ−Ｃｕ（融点２２７℃程度）のようなＰｂフリーはんだでも良い。
【００４３】
そして、図３（ａ）の要部拡大断面図に示すように、樹脂コアボール２１と銅コアボール２２とが接する部分の周囲には、フラックス６が塗布されており、各基板３は、そのフラックス６の粘性で積層された状態を維持している。
【００４４】
その後、リフロー炉などで加熱すると、樹脂コアボール２１のはんだ部材１３と銅コアボール２２のはんだ部材１３とは、溶融して混ざり合って一体状になり、図３（ｂ）に示すように、導電性接続部材１０を形成する。
【００４５】
このとき、樹脂コア１１は浮力により上方の基板３に近づき、銅コア１２は重力により下方の基板３に近づく。さらに、上方の基板３は、樹脂コア１１と銅コア１２とがほぼ接するまで、自重により矢印Ａ方向に下降する。なお、樹脂コア１１と銅コア１２との間にはんだ部材が残留する場合、上下の基板３，３の離間寸法は、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法とはんだ部材の高さ寸法とを合計した寸法になる。
【００４６】
ここで、溶融したはんだ部材１３の表面張力で支える力よりも基板３が軽い場合、樹脂コア１１と銅コア１２は接することがない。他方、基板２１ｂが重い場合、はんだ部材１３の表面張力で支えきれずに、基板３は降下する。しかし、リフロー炉内で、はんだ融点以下になる時間を調整し、基板３が降下する時間よりも、はんだ部材１３が融点以上となっている時間を短くすることによって、樹脂コア１１と銅コア１２が接する前に、はんだ融点以下になるので、接合高さを確保することができる。なお、図３（ｂ）では、はんだ部材１３が外側に膨らんだ状態で接合しているが、はんだ量が少ないときは、逆に内側に凹んだ状態で接合されることもある。
【００４７】
このように、本発明の半導体装置の製造方法によれば、上方の基板３の樹脂コアボール２１と、下方の基板３の銅コアボール２２とを対向状に接近させた状態で、はんだ部材１３を溶融して、はんだ部材１３にて上下の基板３，３を電気的に接続しているため、溶融しているはんだ部材１３の内部で、樹脂コア１１と銅コア１２が互いに離れる方向に移動して、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００４８】
すなわち、同一の比重を有する同一材料で構成した２個のコアを用いる場合では、コアの移動が同一方向（たとえば銅コアの場合重力方向）となりコアの偏り（横並び）が生じやすいが、本発明では両コアが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができる。そのため、マルチチップモジュールのピン数が増え小径のはんだボールを用いる必要が生じたり、高密度実装を実施する場合でも、コアが縦に並ぶので、接合部の縦横の比を１よりも大きくして、マルチチップモジュールと基板の距離を長くすることができ、曲げが生じても、曲げ中立線からの距離が長いため、耐曲げ等に対して強い接合を確保することができる。
【００４９】
ここで、本発明の半導体装置において、導電性接続部材１０の横幅寸法の最大値は、上下の基板３，３の離間寸法よりも小さい。具体的に述べると、導電性接続部材１０における電極パッド３ａと平行な横断面の外径の最大値を、上下の基板３，３の距離よりも小さくすることにより、導電性接続部材１０のアスペクト比を１．０よりも大きくすることができる。この結果、導電性接続部材１０の最大径が、上下の基板３，３の距離よりも小さくなるため、ブリッジが発生しにくい接続にすることができる。また、コアボール１個で接続する場合よりアスペクト比が高くなるため、上下の基板３，３間の距離が長くなり、曲げに対して強い構造になる。
【００５０】
（第２の実施形態）
図４は、本発明の他の実施形態を示している。この半導体装置は、上下の基板３，３の間に、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法との合計の寸法以上の高さ寸法を有するスペーサ４を介在している。このように、上下の基板３，３の間にスペーサ４を挟むことによって、その実装高さを確保して、両方のコア１１，１２が横に並ぶことを防止している。
【００５１】
すなわち、上基板３の降下が早いときも、樹脂コア１１は上基板３の方に移動し、銅コア１２は下基板３のほうに移動し、上基板３が降下してきたときも、このスペーサ４が上基板３を支えることができるので、樹脂コア１１、銅コア１２に力がかからず、上基板３には樹脂コア１１、下基板３には銅コア１２が位置している状態を保つことができて、両方のコア１１，１２が横に並ぶことがない。
【００５２】
要するに、スペーサ４が介在していない場合、上下のコア１１，１２の中心線がずれて設置した時に、両方のコア１１，１２が滑りやすくなって、両方のコア１１，１２が横に並ぶ問題がある。また、基板３の重さが、はんだ部材１３の表面張力で支え得る重さよりも十分に重いとき、リフロー炉内ではんだ融点以下になる時間を調整しても、基板３の降下速度が速く両方のコア１１，１２が横に並ぶ問題がある。
【００５３】
（第３の実施形態）
図５は、本発明の別の実施形態を示している。この半導体装置において、上下の基板３，３の夫々に半導体チップ１が搭載され、この２つの半導体チップ１，１は、対向状に接触しており、この２つの半導体チップ１，１の高さ寸法の合計が、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法との合計の寸法以上である。このように、上基板３の自重を、２つの半導体チップ１，１にて受けているため、樹脂コア１１、銅コア１２に余分な力がかからず、上基板３には樹脂コア１１、下基板３には銅コア１２が位置している状態を保つことができて、両方のコア１１，１２が横に並ぶことがない。
【００５４】
したがって、導電性接続部材１０の縦横比を１以上に保つことができ、かつ、曲げが生じた場合、曲げ中立線からの距離が長いため、耐曲げ等に対して強い接合を確保することができる。
【００５５】
なお、図示省略するが、上記対向状の半導体チップ１，１の間に、絶縁体もしくは導体、半導体を設置しても良い。
【００５６】
（第４の実施形態）
図６は、本発明のさらに他の実施形態を示している。この半導体装置は、（図１の）３枚の基板３が積層された多層状半導体装置９を、別の大きな基板３に、導電性接続部材１０のはんだ部材１３より融点の低いはんだボール７を介して接合したものである。
【００５７】
要するに、多層状半導体装置９の最下層基板３の下面に設置されたパッドに、はんだボール７を接合し、導電性接続部材１０のはんだ部材１３より融点の低いリフロー温度で、この多層状半導体装置９を基板３に接続して、半導体装置を製造することができる。
【００５８】
なお、図６に示す多層状半導体装置９は、図１のものと比べて、上下逆の状態で、基板３に接続されている。すなわち、樹脂コア１１が下、銅コア１２が上に位置している。
【００５９】
（第５の実施形態）
図７は、本発明のさらに別の実施形態を示している。この半導体装置は、半導体チップ１を有する半導体パッケージ（ＢＧＡ）２を、導電性接続部材１０を介して、基板３に接続したものである。要するに、半導体パッケージ２の電極パッド２ａと、基板３の電極パッド３ａとを、導電性接続部材１０にて接続している。
【００６０】
（第６の実施形態）
図８は、本発明のさらに他の実施形態を示している。この半導体装置は、半導体チップ１を、導電性接続部材１０を介して、基板３に接続したものである。要するに、半導体チップ１の電極パッド１ａと、基板３の電極パッド３ａとを、導電性接続部材１０にて接続している。
【００６１】
なお、半導体チップ１のＡｌ電極の上にスパッタリング法などを用いて、図示しないバリアメタルを形成し、このバリアメタル上にメッキ法などではんだ電極を形成した半導体チップ１に樹脂コア１１を接合し、対向する基板３の電極パッド３ａに銅コア１２を接合し、両方のコア１１，１２を接続することも可能である。
【００６２】
なお、本発明は上述の実施形態に限定されず、例えば、第１の部材１１および第２の部材１２の材質や形状は、本発明の要旨を逸脱しない範囲で設計変更可能である。
【００６３】
【発明の効果】
以上より明らかなように、本発明の半導体装置によれば、第１の部材と第２の部材とが、第１の部品と第２の部品との間で、第１の部品と第２の部品との離間方向に整列されているため、第１の部品と第２の部品との離間寸法を長くすることができ、曲げ応力を小さくして、曲げ強度を増大することができる。また、第１の部材の比重は、はんだ部材の比重より小さく、しかも、第２の部材の比重は、はんだ部材の比重以上であるため、第１の部品と第２の部品とを接続する工程において、第１の部品と第２の部品とを上下方向に配置したとき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、第１の部品と第２の部品との離間寸法を、容易にかつ確実に、長くすることができる。
【００６４】
また、本発明の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融するため、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施形態を示す断面図である。
【図２】半導体装置の第１実施形態のリフロー前の状態を示す断面図である。
【図３】半導体装置の第１実施形態の一部の製造工程を示す説明図である。
【図４】半導体装置の第２実施形態を示す要部拡大断面図である。
【図５】半導体装置の第３実施形態を示す要部拡大断面図である。
【図６】半導体装置の第４実施形態を示す断面図である。
【図７】半導体装置の第５実施形態を示す断面図である。
【図８】半導体装置の第６実施形態を示す断面図である。
【図９】従来の半導体装置を示す断面図である。
【図１０】従来の他の半導体装置を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 半導体パッケージ
３ 基板
１０ 導電性接続部材
１１ 第１の部材（樹脂コア）
１２ 第２の部材（銅コア）
１３ はんだ部材
【発明の属する技術分野】
この発明は、例えば、半導体チップまたは半導体パッケージを基板にはんだ部材にて電気的に接続し、もしくは、半導体チップ等の電子部品を搭載している基板同士をはんだ部材にて電気的に接続している半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置においては、高機能、高速化の進展が著しく、基板内の部品実装密度も高くなる傾向にある。例えば、フリップチップボンディングのように半導体チップをフェースダウンで基板に接続することよって実装面積をワイヤーボンディングより減少させ高密度化を図った接続方法や、ＬＳＩ、トランジスターなどの能動部品や、コンデンサー、抵抗、コイルといった受動部品を小さな一枚の基板上に多数搭載してマルチチップモジュールを構成し、このマルチチップモジュール表面内に電極形成し、これを電子回路基板の上に接続して高密度実装を図った接続技術が進展してきている。
【０００３】
このような状況にあって、従来の単一のはんだボールでマルチチップモジュールを電子回路基板に接続する技術、あるいは半導体チップにはんだバンプを形成して基板と接続する技術によると、はんだボール溶融時に、はんだボール全体が溶融し、マルチチップモジュールもしくは半導体チップの重さとつり合うまで溶融して、はんだボールが変形し膨らみ、隣接するはんだボールが接しショートするという問題が発生していた。
【０００４】
この問題を解決する接続方法として、接合部に銅コアの周りにはんだをコーティングした銅コアボール（以下、銅コアの周りにはんだをコーティングしたものを銅コアボールと呼び、コア部のみを銅コアと呼ぶ）を用い接合高さを確保する接合方法がある。
【０００５】
しかし、上記の従来技術には次のような課題があった。すなわち、銅コアボールでは、温度サイクル試験時や曲げなどが生じた時、生じた応力をはんだと銅コアで十分吸収することができず、接合信頼性が低いという課題を有していた。
【０００６】
そこで、この接合強度の問題を解決する構造として、従来、以下の構造があった。すなわち、半導体チップと基板との接続の場合において、図９に示すように、半導体チップ４１を、樹脂コア４５を被覆しているはんだ部材４４にて、基板４３に接続している。具体的に述べると、樹脂コア４５を核にそのまわりをはんだ部材４４で覆った樹脂コアボール（以下、樹脂コア４５の周りにはんだ部材４４をコーティングしたものを樹脂コアボールと呼び、コア部のみを樹脂コア４５と呼ぶ）をバンプ構造とする半導体チップ４１を基板４３上に設置し、そのはんだ部材４４を溶融させ、半導体チップ４１の電極パッド４１ａと基板４３の電極パッド４３ａとの接続を行って、樹脂コア４５が介在した接続構造にしていた（特開平８−２８８２９１号公報：特許文献１参照）。
【０００７】
また、半導体パッケージと基板との接続の場合において、図１０に示すように、半導体チップ４１を有する半導体パッケージ４２を、樹脂コア４５を被覆しているはんだ部材４４にて、基板４３に接続している。具体的に述べると、樹脂コア４５を核にそのまわりをはんだ部材４４で覆ったバンプ構造を有する半導体パッケージ４２を基板４３上に設置し、そのはんだ部材４４を溶融させ、半導体パッケージ４２の電極パッド４２ａと基板４３の電極パッド４３ａとの接続を行って、樹脂コア４５が介在した接続構造にしていた（特開平１０−１７３００６号公報：特許文献２参照）。
【０００８】
この図９と図１０に示す両方の従来例では、樹脂コア４５のヤング率が銅コアのヤング率より低いため、応力緩和性に優れ、温度サイクル試験時や曲げに対しての接合信頼性が高くなっていた。
【０００９】
【特許文献１】
特開平８−２８８２９１号公報（図１１）
【特許文献２】
特開平１０−１７３００６号公報（図７）
【００１０】
【発明が解決しようとする課題】
しかしながら、図９に示す従来例では、ロジック系の半導体チップを搭載する時、半導体チップの電極数が増え、狭いピッチで電極形成を行う場合がある。この時、上記で説明した樹脂コアボールよりも小径の樹脂コアボールを用いる場合がある。小径の樹脂コアボールを用いた場合、半導体チップと基板の距離が短くなる。このとき、半導体チップと基板の距離が長い場合と同じ曲げ量を加えると、曲げ中立線からの距離が短いため、耐曲げ応力性が低下し、単に樹脂コアの応力緩和性に頼るだけでは十分な接合信頼性を確保することは難しかった。
【００１１】
また、図１０に示す従来例では、半導体パッケージの高密度実装のために、小径のコアボールを用いる必要が生じた時、例えば、高密度実装のために電極ピッチが０．８ｍｍピッチから０．４ｍｍピッチとなった場合、外形が１５ｍｍ×１５ｍｍの半導体パッケージにおいて、ＥＩＡＪ（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｊａｐａｎ）の外形通則（ＥＤＲ−７３１６）によると最大電極数は３２４個から１２９６個に増加させることができる。しかし、電極の直径は０．５ｍｍから０．２５ｍｍと小さくなり、半導体パッケージのコアボールを接合した根元と基板の距離は短くなる。このとき、半導体パッケージのコアボールを接合した根元と基板の距離が長い場合と同じ曲げ量を加えると、曲げ中立線からの距離が短いため、耐曲げ応力性が低下し、単に樹脂コアの応力緩和性に頼るだけでは十分な接合信頼性を確保することは難しかった。
【００１２】
そこで、この発明の課題は、半導体チップまたは半導体パッケージと基板との離間距離、もしくは、基板同士の離間距離を長くして、曲げに対して強い構造を有する高密度の半導体装置およびその製造を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品と、
基板に相当する第２の部品と、
上記第１の部品と上記第２の部品との間に配置されて上記第１の部品と上記第２の部品とを電気的に接続する導電性接続部材とを備え、
上記導電性接続部材は、はんだ部材と、このはんだ部材の比重より小さい比重を有する第１の部材と、このはんだ部材の比重以上の比重を有する第２の部材とからなり、上記第１の部材と上記第２の部材とが、上記はんだ部材の内部で、上記第１の部品と上記第２の部品との離間方向に整列されていることを特徴としている。
【００１４】
ここで、第１の部品と第２の部品との離間方向とは、第１の部品および第２の部品に対して垂直な方向に限らず、第１の部品および第２の部品に対して平行な方向以外の方向をいう。
また、基板同士が接続される場合、少なくとも一方の基板には、半導体チップまたは半導体パッケージが搭載されているものとする。
また、基板同士が接続される場合、３枚以上の基板を、導電性接続部材を介して、積層してもよい。
また、第１の部材と第２の部材は、はんだ部材とは異なった材料で構成され、例えば、第１の部材の材質は樹脂であり、第２の部材の材質は銅である。
また、第１の部材は、平面視、第２の部材の少なくとも一部に重なるのが好ましく、接続構造を強固にすることができる。
【００１５】
本発明の半導体装置によれば、第１の部材と第２の部材とが、第１の部品と第２の部品との間で、第１の部品と第２の部品との離間方向に整列されているため、第１の部品と第２の部品との離間寸法を長くすることができ、曲げ応力を小さくして、曲げ強度を増大することができる。特に、例えば高密度実装のために電極ピッチを小さくする必要がある場合に、従来例に示したコアボール１個で接続する場合に比べて、第１の部品と第２の部品との離間寸法を長くできて、好適である。
【００１６】
また、第１の部材の比重は、はんだ部材の比重より小さく、しかも、第２の部材の比重は、はんだ部材の比重以上であるため、第１の部品と第２の部品とを接続する工程において、第１の部品と第２の部品とを上下方向に配置したとき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、第１の部品と第２の部品との離間寸法を、容易にかつ確実に、長くすることができる。
【００１７】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離を長くして、曲げに対して強い構造を有する高密度の半導体装置を実現することができる。
【００１８】
また、一実施形態の半導体装置では、上記第１の部品と上記第２の部品との垂直方向を縦方向としたときの上記導電性接続部材における横幅寸法の最大値が、上記第１の部品と上記第２の部品との垂直方向の離間寸法よりも小さい。
【００１９】
なお、第１の部材および第２の部材が球形であるとき、導電性接続部材の横断面は円形になり、このとき、導電性接続部材における横幅寸法の最大値とは、導電性接続部材における横断面の外径の最大値を意味する。
【００２０】
この一実施形態の半導体装置によれば、導電性接続部材のアスペクト比（縦横比）を１．０よりも大きくでき、ブリッジが発生しにくい接続にすることができる。また、例えば高密度実装のために電極ピッチを小さくする必要がある場合、従来例に示したコアボール１個で接続する場合に比べて、アスペクト比が高くなるので、第１の部品と第２の部品との離間寸法が長くなり、曲げに対して強い構造になる。
【００２１】
また、一実施形態の半導体装置では、上記第１の部品と上記第２の部品との間に、上記第１の部品と上記第２の部品との垂直方向を高さ方向としたときの上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在している。
【００２２】
なお、第３の部品は、スペーサであってもよく、または、基板同士を接続する場合において、基板に搭載される半導体チップ等の部品であってもよい。そして、第３の部品が、基板に搭載される半導体チップ等の部品である場合、その部品に、絶縁体、導体、または、半導体を取り付けてもよい。
【００２３】
この一実施形態の半導体装置によれば、第３の部品により、第１の部品と第２の部品との離間寸法を保持でき、第１の部品と第２の部品とを接続する工程において、第１の部品を第２の部品の上方向に配置して、はんだ部材を溶融しても、第１の部品が自重により降下するのを防止でき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に確実に位置させることができる。したがって、導電性接続部材の縦横比を１より大きく保つことができ、かつ、曲げが生じた場合、曲げ中立線からの距離が長くなり、耐曲げ等に対して強い接合を確保することができる。
【００２４】
また、本発明の半導体装置の製造方法は、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程とを備えていることを特徴としている。
【００２５】
本発明の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融すると、はんだ部材の比重より小さい第１の部材は、浮力により、上方の第１の部品に近づき、はんだ部材の比重以上の第２の部材は、自重により、下方の第２の部品に近づいて、第１の部材と第２の部材とが上下方向に整列された導電性接続部材を製造することができる。要するに、溶融しているはんだ部材の内部では、第１の部材（コア）と第２の部材（コア）とが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００２６】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離が長くて曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【００２７】
また、一実施形態の半導体装置の製造方法では、半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させつつ、上記第１の部品と上記第２の部品との間に上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程と
を備えていることを特徴としている。
【００２８】
この一実施形態の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融すると、はんだ部材の比重より小さい第１の部材は、浮力により、上方の第１の部品に近づき、はんだ部材の比重以上の第２の部材は、自重により、下方の第２の部品に近づいて、第１の部材と第２の部材とが上下方向に整列された導電性接続部材を製造することができる。要するに、溶融しているはんだ部材の内部では、第１の部材（コア）と第２の部材（コア）とが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００２９】
また、はんだ部材が溶融しても、第３の部品により、第１の部品と第２の部品との離間寸法を保持して、第１の部品が自重により降下するのを防止でき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に確実に位置させることができる。
【００３０】
したがって、半導体チップまたは半導体パッケージと基板との離間距離、若しくは、基板同士の離間距離が長くて曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【００３１】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３２】
（第１の実施形態）
図１は、本発明の半導体装置の一実施形態である断面図を示している。この半導体装置は、積層状に配置された３枚の基板３と、隣り合う基板３，３の間に配置されて隣り合う基板３，３を電気的に接続する導電性接続部材１０とを備えている。すなわち、この３枚の基板３は、導電性接続部材１０を介して、上下方向に積層され、最上層の基板３、中間層の基板３、最下層の基板３からなる。
【００３３】
上記各基板３には、半導体チップ１または半導体パッケージ２の少なくとも何れかが搭載されている。基板３は、その表面に、電極パッド３ａを有している。隣り合う基板３，３の電極パッド３ａ，３ａは、対向状に配置され、この隣り合う電極パッド３ａ，３ａが、導電性接続部材１０にて接続されている。
【００３４】
上記導電性接続部材１０は、はんだ部材１３と、このはんだ部材１３の比重より小さい比重を有する第１の部材１１と、このはんだ部材１３の比重以上の比重を有する第２の部材１２とからなり、この第１の部材１１とこの第２の部材１２とは、上記はんだ部材１３の内部で、上下方向に整列されている。
【００３５】
はんだ部材１３の比重は、７程度であることから、第１の部材１１は、比重３．２６の樹脂にて構成され、第２の部材１２は、比重８．９３の銅にて構成されている。また、第１の部材１１および第２の部材１２は球状であり、以下、第１の部材１１を樹脂コア、第２の部材１２を銅コアと呼ぶ。
【００３６】
なお、樹脂コア１１と銅コア１２とを、相互に接触させてもよく、もしくは、樹脂コア１１と銅コア１２との間に若干のはんだ部材１３を介在させてもよい。
【００３７】
このように、本発明の半導体装置によれば、樹脂コア１１と銅コア１２とが、隣り合う基板３，３の間で、上下方向に整列されているため、隣り合う基板３，３の離間寸法をコア単体の直径より大きくすることができ、曲げ応力を小さくして、曲げ強度を大きくできる。
【００３８】
次に、本発明の半導体装置の製造方法を説明する。
【００３９】
図２は、リフロー炉を通す前の半導体装置の断面図を示している。図２に示すように、最上層基板３下面の電極パッド３ａには、樹脂コア１１とこの樹脂コア１１を被覆するはんだ部材１３とからなる球状の樹脂コアボール（第１のコアボール）２１が、はんだ接合されている。
【００４０】
中間層基板３上面の電極パッド３ａには、銅コア１２とこの銅コア１２を被覆するはんだ部材１３とからなる球状の銅コアボール（第２のコアボール）２２が、接合されており、また、中間層基板３下面の電極パッド３ａには、樹脂コアボール２１がはんだ接合されている。
【００４１】
最下層基板３上面の電極パッド３ａには、銅コアボール２２が接合されている。なお、樹脂コアボール２１および銅コアボール２２は、すでに１度リフロー炉を通過させることによって、最上層基板３、中間層基板３および最下層基板３に接合される。
【００４２】
ここで、はんだ部材１３は、Ｓｎ−Ｐｂはんだ（融点１８３℃）でも、Ｓｎ−Ａｇ（融点２２１℃程度）、Ｓｎ−Ｃｕ（融点２２７℃程度）のようなＰｂフリーはんだでも良い。
【００４３】
そして、図３（ａ）の要部拡大断面図に示すように、樹脂コアボール２１と銅コアボール２２とが接する部分の周囲には、フラックス６が塗布されており、各基板３は、そのフラックス６の粘性で積層された状態を維持している。
【００４４】
その後、リフロー炉などで加熱すると、樹脂コアボール２１のはんだ部材１３と銅コアボール２２のはんだ部材１３とは、溶融して混ざり合って一体状になり、図３（ｂ）に示すように、導電性接続部材１０を形成する。
【００４５】
このとき、樹脂コア１１は浮力により上方の基板３に近づき、銅コア１２は重力により下方の基板３に近づく。さらに、上方の基板３は、樹脂コア１１と銅コア１２とがほぼ接するまで、自重により矢印Ａ方向に下降する。なお、樹脂コア１１と銅コア１２との間にはんだ部材が残留する場合、上下の基板３，３の離間寸法は、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法とはんだ部材の高さ寸法とを合計した寸法になる。
【００４６】
ここで、溶融したはんだ部材１３の表面張力で支える力よりも基板３が軽い場合、樹脂コア１１と銅コア１２は接することがない。他方、基板２１ｂが重い場合、はんだ部材１３の表面張力で支えきれずに、基板３は降下する。しかし、リフロー炉内で、はんだ融点以下になる時間を調整し、基板３が降下する時間よりも、はんだ部材１３が融点以上となっている時間を短くすることによって、樹脂コア１１と銅コア１２が接する前に、はんだ融点以下になるので、接合高さを確保することができる。なお、図３（ｂ）では、はんだ部材１３が外側に膨らんだ状態で接合しているが、はんだ量が少ないときは、逆に内側に凹んだ状態で接合されることもある。
【００４７】
このように、本発明の半導体装置の製造方法によれば、上方の基板３の樹脂コアボール２１と、下方の基板３の銅コアボール２２とを対向状に接近させた状態で、はんだ部材１３を溶融して、はんだ部材１３にて上下の基板３，３を電気的に接続しているため、溶融しているはんだ部材１３の内部で、樹脂コア１１と銅コア１２が互いに離れる方向に移動して、コアの偏り（横並び）を抑制することができ、かつ、電極高さをコア１個の場合よりも高くすることができる。
【００４８】
すなわち、同一の比重を有する同一材料で構成した２個のコアを用いる場合では、コアの移動が同一方向（たとえば銅コアの場合重力方向）となりコアの偏り（横並び）が生じやすいが、本発明では両コアが互いに離れる方向に移動するので、コアの偏り（横並び）を抑制することができる。そのため、マルチチップモジュールのピン数が増え小径のはんだボールを用いる必要が生じたり、高密度実装を実施する場合でも、コアが縦に並ぶので、接合部の縦横の比を１よりも大きくして、マルチチップモジュールと基板の距離を長くすることができ、曲げが生じても、曲げ中立線からの距離が長いため、耐曲げ等に対して強い接合を確保することができる。
【００４９】
ここで、本発明の半導体装置において、導電性接続部材１０の横幅寸法の最大値は、上下の基板３，３の離間寸法よりも小さい。具体的に述べると、導電性接続部材１０における電極パッド３ａと平行な横断面の外径の最大値を、上下の基板３，３の距離よりも小さくすることにより、導電性接続部材１０のアスペクト比を１．０よりも大きくすることができる。この結果、導電性接続部材１０の最大径が、上下の基板３，３の距離よりも小さくなるため、ブリッジが発生しにくい接続にすることができる。また、コアボール１個で接続する場合よりアスペクト比が高くなるため、上下の基板３，３間の距離が長くなり、曲げに対して強い構造になる。
【００５０】
（第２の実施形態）
図４は、本発明の他の実施形態を示している。この半導体装置は、上下の基板３，３の間に、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法との合計の寸法以上の高さ寸法を有するスペーサ４を介在している。このように、上下の基板３，３の間にスペーサ４を挟むことによって、その実装高さを確保して、両方のコア１１，１２が横に並ぶことを防止している。
【００５１】
すなわち、上基板３の降下が早いときも、樹脂コア１１は上基板３の方に移動し、銅コア１２は下基板３のほうに移動し、上基板３が降下してきたときも、このスペーサ４が上基板３を支えることができるので、樹脂コア１１、銅コア１２に力がかからず、上基板３には樹脂コア１１、下基板３には銅コア１２が位置している状態を保つことができて、両方のコア１１，１２が横に並ぶことがない。
【００５２】
要するに、スペーサ４が介在していない場合、上下のコア１１，１２の中心線がずれて設置した時に、両方のコア１１，１２が滑りやすくなって、両方のコア１１，１２が横に並ぶ問題がある。また、基板３の重さが、はんだ部材１３の表面張力で支え得る重さよりも十分に重いとき、リフロー炉内ではんだ融点以下になる時間を調整しても、基板３の降下速度が速く両方のコア１１，１２が横に並ぶ問題がある。
【００５３】
（第３の実施形態）
図５は、本発明の別の実施形態を示している。この半導体装置において、上下の基板３，３の夫々に半導体チップ１が搭載され、この２つの半導体チップ１，１は、対向状に接触しており、この２つの半導体チップ１，１の高さ寸法の合計が、樹脂コア１１の高さ寸法と銅コア１２の高さ寸法との合計の寸法以上である。このように、上基板３の自重を、２つの半導体チップ１，１にて受けているため、樹脂コア１１、銅コア１２に余分な力がかからず、上基板３には樹脂コア１１、下基板３には銅コア１２が位置している状態を保つことができて、両方のコア１１，１２が横に並ぶことがない。
【００５４】
したがって、導電性接続部材１０の縦横比を１以上に保つことができ、かつ、曲げが生じた場合、曲げ中立線からの距離が長いため、耐曲げ等に対して強い接合を確保することができる。
【００５５】
なお、図示省略するが、上記対向状の半導体チップ１，１の間に、絶縁体もしくは導体、半導体を設置しても良い。
【００５６】
（第４の実施形態）
図６は、本発明のさらに他の実施形態を示している。この半導体装置は、（図１の）３枚の基板３が積層された多層状半導体装置９を、別の大きな基板３に、導電性接続部材１０のはんだ部材１３より融点の低いはんだボール７を介して接合したものである。
【００５７】
要するに、多層状半導体装置９の最下層基板３の下面に設置されたパッドに、はんだボール７を接合し、導電性接続部材１０のはんだ部材１３より融点の低いリフロー温度で、この多層状半導体装置９を基板３に接続して、半導体装置を製造することができる。
【００５８】
なお、図６に示す多層状半導体装置９は、図１のものと比べて、上下逆の状態で、基板３に接続されている。すなわち、樹脂コア１１が下、銅コア１２が上に位置している。
【００５９】
（第５の実施形態）
図７は、本発明のさらに別の実施形態を示している。この半導体装置は、半導体チップ１を有する半導体パッケージ（ＢＧＡ）２を、導電性接続部材１０を介して、基板３に接続したものである。要するに、半導体パッケージ２の電極パッド２ａと、基板３の電極パッド３ａとを、導電性接続部材１０にて接続している。
【００６０】
（第６の実施形態）
図８は、本発明のさらに他の実施形態を示している。この半導体装置は、半導体チップ１を、導電性接続部材１０を介して、基板３に接続したものである。要するに、半導体チップ１の電極パッド１ａと、基板３の電極パッド３ａとを、導電性接続部材１０にて接続している。
【００６１】
なお、半導体チップ１のＡｌ電極の上にスパッタリング法などを用いて、図示しないバリアメタルを形成し、このバリアメタル上にメッキ法などではんだ電極を形成した半導体チップ１に樹脂コア１１を接合し、対向する基板３の電極パッド３ａに銅コア１２を接合し、両方のコア１１，１２を接続することも可能である。
【００６２】
なお、本発明は上述の実施形態に限定されず、例えば、第１の部材１１および第２の部材１２の材質や形状は、本発明の要旨を逸脱しない範囲で設計変更可能である。
【００６３】
【発明の効果】
以上より明らかなように、本発明の半導体装置によれば、第１の部材と第２の部材とが、第１の部品と第２の部品との間で、第１の部品と第２の部品との離間方向に整列されているため、第１の部品と第２の部品との離間寸法を長くすることができ、曲げ応力を小さくして、曲げ強度を増大することができる。また、第１の部材の比重は、はんだ部材の比重より小さく、しかも、第２の部材の比重は、はんだ部材の比重以上であるため、第１の部品と第２の部品とを接続する工程において、第１の部品と第２の部品とを上下方向に配置したとき、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、第１の部品と第２の部品との離間寸法を、容易にかつ確実に、長くすることができる。
【００６４】
また、本発明の半導体装置の製造方法によれば、第１の部品を第２の部品の上方向に配置すると共に第１の部材と第２の部材とを対向状に接近させた状態で、はんだ部材を溶融するため、溶融しているはんだ部材の内部で、第１の部材を第２の部材の上方向に位置させることができ、曲げに対して強い構造を有する高密度の半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１実施形態を示す断面図である。
【図２】半導体装置の第１実施形態のリフロー前の状態を示す断面図である。
【図３】半導体装置の第１実施形態の一部の製造工程を示す説明図である。
【図４】半導体装置の第２実施形態を示す要部拡大断面図である。
【図５】半導体装置の第３実施形態を示す要部拡大断面図である。
【図６】半導体装置の第４実施形態を示す断面図である。
【図７】半導体装置の第５実施形態を示す断面図である。
【図８】半導体装置の第６実施形態を示す断面図である。
【図９】従来の半導体装置を示す断面図である。
【図１０】従来の他の半導体装置を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 半導体パッケージ
３ 基板
１０ 導電性接続部材
１１ 第１の部材（樹脂コア）
１２ 第２の部材（銅コア）
１３ はんだ部材
Claims (5)
- 半導体チップ、半導体パッケージ、または、基板に相当する第１の部品と、
基板に相当する第２の部品と、
上記第１の部品と上記第２の部品との間に配置されて上記第１の部品と上記第２の部品とを電気的に接続する導電性接続部材とを備え、
上記導電性接続部材は、はんだ部材と、このはんだ部材の比重より小さい比重を有する第１の部材と、このはんだ部材の比重以上の比重を有する第２の部材とからなり、上記第１の部材と上記第２の部材とが、上記はんだ部材の内部で、上記第１の部品と上記第２の部品との離間方向に整列されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記第１の部品と上記第２の部品との垂直方向を縦方向としたときの上記導電性接続部材における横幅寸法の最大値が、上記第１の部品と上記第２の部品との垂直方向の離間寸法よりも小さいことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記第１の部品と上記第２の部品との間に、上記第１の部品と上記第２の部品との垂直方向を高さ方向としたときの上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在していることを特徴とする半導体装置。 - 半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体チップ、半導体パッケージ、または、基板に相当する第１の部品に、はんだ部材の比重より小さい比重を有する第１の部材を被覆した状態のはんだ部材を接合する工程と、
基板に相当する第２の部品に、はんだ部材の比重以上の比重を有する第２の部材を被覆した状態のはんだ部材を接合する工程と、
上記第１の部品を上記第２の部品の上方向に配置すると共に上記第１の部材と上記第２の部材とを対向状に接近させつつ、上記第１の部品と上記第２の部品との間に上記第１の部材の高さ寸法と上記第２の部材の高さ寸法との合計の寸法以上の高さ寸法を有する第３の部品を介在させた状態で、上記はんだ部材を溶融して、上記はんだ部材にて上記第１の部品と上記第２の部品とを電気的に接続する工程と
を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003140023A JP2004342959A (ja) | 2003-05-19 | 2003-05-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003140023A JP2004342959A (ja) | 2003-05-19 | 2003-05-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342959A true JP2004342959A (ja) | 2004-12-02 |
Family
ID=33528871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003140023A Pending JP2004342959A (ja) | 2003-05-19 | 2003-05-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004342959A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013344A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| JP2012079823A (ja) * | 2010-09-30 | 2012-04-19 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| US8964402B2 (en) | 2011-01-11 | 2015-02-24 | Fujitsu Limited | Electronic device, interposer and method of manufacturing electronic device |
-
2003
- 2003-05-19 JP JP2003140023A patent/JP2004342959A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013344A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| US7968801B2 (en) | 2005-07-28 | 2011-06-28 | Sharp Kabushiki Kaisha | Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure |
| JP2012079823A (ja) * | 2010-09-30 | 2012-04-19 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| US8964402B2 (en) | 2011-01-11 | 2015-02-24 | Fujitsu Limited | Electronic device, interposer and method of manufacturing electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
| KR100806158B1 (ko) | 반도체 장치 | |
| JP4827556B2 (ja) | 積層型半導体パッケージ | |
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| TWI421991B (zh) | Semiconductor device and manufacturing method thereof | |
| JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
| US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
| KR20120089150A (ko) | 패키지 온 패키지 | |
| US8598715B2 (en) | Bump-on-trace structures in packaging | |
| CN107154388B (zh) | 半导体封装件及其制造方法 | |
| KR100573302B1 (ko) | 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법 | |
| TW550768B (en) | Flip-chip on film assembly for ball grid array packages | |
| CN202394889U (zh) | 半导体封装构造 | |
| US9349705B2 (en) | Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers | |
| TW202101708A (zh) | 半導體裝置及製造半導體裝置的方法 | |
| TWI431755B (zh) | 堆疊式封裝構造及其基板製造方法 | |
| KR20100119328A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP4829853B2 (ja) | 半導体ｐｏｐ装置 | |
| JP7112873B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
| US6812567B2 (en) | Semiconductor package and package stack made thereof | |
| JP2004342959A (ja) | 半導体装置およびその製造方法 | |
| TWI478312B (zh) | 堆疊封裝結構 | |
| TWI496250B (zh) | 封裝基板及其製法 | |
| CN100539102C (zh) | 电路板嵌埋有半导体芯片的电性连接结构 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 |