JP2012059750A - 半導体発光素子の製造方法および半導体発光素子 - Google Patents

半導体発光素子の製造方法および半導体発光素子 Download PDF

Info

Publication number
JP2012059750A
JP2012059750A JP2010198699A JP2010198699A JP2012059750A JP 2012059750 A JP2012059750 A JP 2012059750A JP 2010198699 A JP2010198699 A JP 2010198699A JP 2010198699 A JP2010198699 A JP 2010198699A JP 2012059750 A JP2012059750 A JP 2012059750A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
nitride semiconductor
type nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010198699A
Other languages
English (en)
Other versions
JP5185344B2 (ja
Inventor
Kotaro Zaima
満 康太郎 財
Toru Gotoda
徹 後藤田
Toshiyuki Oka
俊 行 岡
Shinya Nunoe
上 真 也 布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010198699A priority Critical patent/JP5185344B2/ja
Priority to US13/037,687 priority patent/US8470625B2/en
Priority to EP11158123.7A priority patent/EP2426741B1/en
Publication of JP2012059750A publication Critical patent/JP2012059750A/ja
Application granted granted Critical
Publication of JP5185344B2 publication Critical patent/JP5185344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光取り出し効率と発光効率を向上でき、かつ製造工程時の不良率を低減可能な半導体発光素子の製造方法および半導体発光素子を提供する。
【解決手段】凹凸が形成された第1基板の一主面上に、n型窒化物半導体層、窒化物半導体の多重量子井戸構造を有する活性層、およびp型窒化物半導体層を、順に積層する。p型窒化物半導体層の上面に、複数の発光素子のそれぞれに対応する複数の第1電極を形成し、複数の第1電極およびp型窒化物半導体層の表面を覆うように第1メタル層を形成し、第2基板の上面に形成された第2メタル層を介して、第1基板と第2基板を接合する。第1基板の、第1メタル層と反対側の面から、発光素子の境界位置に沿って第1基板の分断または溝形成を行う。分断または溝形成された第1基板の、第1メタル層と反対側の面から、レーザを照射して、第1基板を剥離し、露出した積層膜の表面の少なくとも一部に第2電極を形成する。
【選択図】図1

Description

本発明の実施形態は、窒化物半導体を用いた半導体発光素子の製造方法および半導体発光素子に関する。
窒化物半導体発光ダイオード(以下、LED(Light Emitting Device)ともいう)を白色照明装置に応用するには、高効率化と高出力化が欠かせない。このため、結晶およびデバイス構造の検討による発光効率の向上と光取り出し効率の向上等が進められている。
窒化物半導体を結晶成長する場合、安価で、高温で安定であり、しかも低温バッファにより高い結晶性の結晶成長が可能なサファイア基板が使われることが多い。サファイア基板は絶縁体で導電性がなく、熱伝導率が低い。このため、サファイア基板の裏面側には電極を作製できない。
そこで、サファイア基板上に成長したLED構造結晶を、シリコン、銅、金等からなる他の支持基板に転写する発光素子が提案されている。転写プロセスでは、サファイア基板を剥離するためのレーザリフトオフが行われる。
レーザリフトオフを行う際に、多層窒化物半導体層にマイクロクラックが発生するのを防止するために、剥離対象である透明結晶ウエハの上方からレーザ光を照射して多層窒化物半導体層に到達する深さの切溝を形成し、その後、再度透明結晶ウエハの上方からレーザ光を照射して透明結晶ウエハを剥離する技術が提案されている(特許文献1)。
特許文献1が、剥離工程の前に多層窒化物半導体層に切溝を形成する理由は、剥離工程でレーザ光を照射したときに多層窒化物半導体層の一部が分解したときに発生する窒素ガスを切溝を通して放出させるためである。
一方、特許文献2には、サファイア基板のレーザ照射位置に合わせて、1次分離工程で発光構造物を完全には分離せずに溝を形成しておき、その後の2次分離工程でレーザ光を照射してサファイア基板を剥離している。
特許文献2で1次分離工程を設けた理由は、2次分離工程におけるレーザ照射により、発光構造物の下部側の導電性接着層や導電性永久基板が損傷することを防止するためである。
上述した特許文献1も2も、レーザリフトオフの工程にて、複数回のレーザを照射するものである。
特開2010−109015号公報 特開2007−165858号公報
本発明の実施形態は、光取り出し効率と発光効率を向上でき、かつ製造工程時の不良率を低減可能な半導体発光素子の製造方法および半導体発光素子を提供するものである。
本実施形態では、一主面に凹凸が形成された第1基板の前記一主面上に、n型窒化物半導体層、窒化物半導体の多重量子井戸構造を有する活性層、およびp型窒化物半導体層を、順に積層した積層膜を形成する工程が行われる。次に、前記p型窒化物半導体層の上面に、複数の発光素子のそれぞれに対応する複数の第1電極を形成する工程が行われる。次に、前記複数の第1電極および前記p型窒化物半導体層の表面を覆うように第1メタル層を形成する工程が行われる。次に、第2基板の上面に形成され前記第1メタル層よりも融点の低い材料からなる第2メタル層が行われる。次に、前記第1基板および前記第2基板を対向配置して、前記第1メタル層および前記第2メタル層を接合する工程が行われる。次に、前記第1基板の、前記第1メタル層と反対側の面から、前記発光素子の境界位置に沿って前記第1基板の分断または溝形成を行う工程が行われる。次に、前記分断または溝形成された第1基板の、前記第1メタル層と反対側の面から、前記発光素子の形成領域に向けてレーザを照射して、前記第1基板を剥離する工程が行われる。次に、剥離により露出した前記積層膜の表面の少なくとも一部に第2電極を形成する工程が行われる。
本発明の一実施形態による半導体発光素子の断面図。 図1の半導体発光素子の製造工程を順に示した工程図。 レーザの照射位置を示す断面図。 レーザの照射位置を示す上方から見た平面図。 (a)は上述した比較例の光出力特性を示す図、(b)は本実施形態の光出力特性を示す図。 第2の実施形態における分断工程を説明する図。 本実施形態による半導体発光素子の製造工程を順に示した工程図。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。
図1は本発明の一実施形態による半導体発光素子の断面図である。図1の半導体発光素子は、支持基板1上に設けられる第1メタル層2と、第1メタル層2上に設けられる第2メタル層3と、第2メタル層3上の一部に設けられるコンタクト電極4と、第2メタル層3およびコンタクト電極4の上に設けられる窒化物半導体からなる積層膜5と、積層膜5上に設けられるn電極6と、支持基板1の、第1メタル層2と反対の面側に設けられるp電極7と、を備えている。
積層膜5は、第2メタル層3およびコンタクト電極4の上に設けられるp型窒化物半導体層11(例えばp型GaN層)と、p型窒化物半導体層11上に設けられ窒化物半導体の多重量子井戸構造を有する活性層12と、活性層12上に設けられるn型窒化物半導体層13(例えばn型GaN層)と、バッファ層14(例えばGaN層)と、をこの順序で積層したものである。
図1を見ればわかるように、積層膜5は、p型窒化物半導体層11からn型窒化物半導体層13に向かうにつれて膜面の面積が連続的に増大する逆テーパ状である。図1では省略しているが、この逆テーパ状の側壁部分に保護膜を形成する場合もある。
バッファ層14の上面は、凹凸形状に粗面化されており、この面の一部にn電極6が形成されている。この面が光取り出し面であり、反対側のコンタクト電極4が光の反射面である。
ここで、光取り出し面を凹凸形状にする理由は、凹凸形状にすることで積層膜5の上面と空気との境界面での反射が小さくなり、光取り出し効率が向上するためである。
p電極7とコンタクト電極4は、支持基板1を介して電気的に導通している。このため、支持基板1は導電性を持っている必要があり、支持基板1は例えばシリコン基板、シリコンカーバイト基板、シリコン基板とゲルマニウム基板を接合した基板、シリコン基板に銅等の金属をメッキした基板などで形成される。
支持基板1としてシリコン基板を用いる場合は、(111)、(110)、(100)のいずれかの面方位であるのが望ましく、オフ角を併せ持つ基板を用いることができる。
コンタクト電極4の材料としては、銀やアルミニウムなどが用いられる。第1メタル層2の材料としては、Au−Sn、Au−Si、Ag−Sn−Cu、Sn−Biなどの金属共晶である低融点金属や、Au、Sn、Cuなどの非半田材料が用いられる。
本実施形態では、コンタクト電極4の面積を任意に調整可能である。コンタクト電極4の面積を大きくすることで、活性層12からp電極7側に放射された光を効率よく反射させることができ、反射率を向上できる。また、コンタクト電極4の面積を大きくすることで、動作電圧の低下も図れる。
第2メタル層3の材料としては、チタンTi、白金Pt、金AuまたはタングステンWを含むのが望ましい。
図2は図1の半導体発光素子の製造工程を順に示した工程図である。以下、図2に基づいて、図1の半導体発光素子の製造工程の一例を説明する。まず、表面が凹凸加工されたサファイア基板10を用意する。サファイア基板10の凹凸加工は、例えば、パターニングされたフォトレジストを用いてサファイア基板10をエッチング処理することで形成される。
次に、図2(a)に示すように、サファイア基板10の凹凸面上に、例えば有機金属気層成長(MOCVD)法を用いて、複数の窒化物半導体層を順に成長させる。より具体的には、サファイア基板10の凹凸面上に、バッファ層14と、n型窒化物半導体層13、InGaNからなる多重量子井戸構造の活性層12と、p型窒化物半導体層11とを、この順序で順に成長させる。
続いて、図2(b)に示すように、p型窒化物半導体層11上に、ニッケルNiと銀Agの積層膜5からなるコンタクト電極4を形成する。このコンタクト電極4は、個々の半導体発光素子に対応して形成される。続いて、図2(c)に示すように、コンタクト電極4とp型窒化物半導体層11の表面を覆うように第2メタル層3を形成する。この第2メタル層3は、例えば、チタンTi、白金Ptおよび金Auがこの順序で積層されたものである。
以上の工程により、第2メタル層3は、コンタクト電極4の形成箇所に対応する位置が凸部になり、それ以外の箇所が凹部になる。
続いて、図2(d)に示すように、公知のリソグラフィ技術を用いて、第2メタル層3をパターニングし、半導体発光素子の形成領域以外の第2メタル層3を除去する。そして、第2メタル層3のパターニングに合わせて、バッファ層14、n型窒化物半導体層13、活性層12およびp型窒化物半導体層11からなる積層膜5をパターニングする。このパターニングにより、積層膜5は個々の半導体発光素子に対応して分離された構造になり、また、p型窒化物半導体層11からn型窒化物半導体層13に向かうにつれて膜面の面積が連続的に増大するテーパ状になる。
ここで、膜面とは、各層の上面を意味する。なお、積層膜5をパターニングする際は、パターニングされた第2メタル層3をマスクとして用いてもよいし、第2メタル層3を形成する前に積層膜5をパターニングし、その後に積層膜5の上面に接着メタル用の第2メタル層3を形成してもよい。
上述したサファイア基板10の加工工程に前後して、支持基板1となるシリコン基板上に、接着メタルとなるAu−Sn層を形成する。そして、図2(e)に示すように、サファイア基板10上の第2メタル層3とシリコン基板1上の接着メタル2とを対向配置して、250℃以上の高温下で一定時間加圧し、サファイア基板10上の第2メタル層3とシリコン基板1上の接着メタル2とを張り合わせる。このとき、コンタクト電極4の融点温度が接着メタル2の融点温度よりもかなり高いため、接着メタル2に食い込んだ状態で張り合わせが行われる。
次に、図2(f)に示すように、サファイア基板10の分断工程を行う。この分断工程では、サファイア基板10の、第2メタル層3と反対側の面側から、UV(Ultra-Violet)レーザ、例えば波長248nmのKrFレーザをパルス照射し、サファイア基板10を格子状に分断するか、または溝を形成する。このとき、レーザは、半導体発光素子の境界位置に沿って照射される。
このように、本実施形態では、レーザリフトオフ工程の前に、レーザを照射して、サファイア基板10を半導体発光素子の単位に分断する。
図3はレーザの照射位置を示す断面図、図4はレーザの照射位置を示す上方から見た平面図である。これらの図からわかるように、レーザは、半導体発光素子の境界位置に沿って格子状に照射される。レーザの照射条件は、例えば以下の条件1)または条件2)が考えられるが、これらに限定されるわけではない。
条件1)パルスレーザのビーム径を1μm程度に絞って、サファイア基板10上をライン状に走査させる。半導体発光素子同士の境界線ごとにレーザビームを複数回走査させて、積層膜15内の所定の深さまでレーザを到達させる。
条件2)パルスレーザのビーム径を10μm程度以下にして、サファイア基板10上をライン上に走査させる。これにより、サファイア基板10をアブレーションして溝を形成する。
条件1)と2)のいずれの場合も、サファイア基板10は、100〜200μm程度が望ましい。
このレーザ照射は、サファイア基板10を物理的に分離することを目的としたものではなく、後に行われるレーザリフトオフ工程でのサファイア基板10の剥離が容易に行えるようにするためのものである。したがって、この工程でのレーザ照射では、サファイア基板10を貫通する程度までのレーザ強度は不要である。このレーザ照射により、サファイア基板10は、図2(f)のように完全に分離してもよいし、上述した条件2)で説明したように、サファイア基板10に溝が形成されて分離されなくてもよい。
次に、図2(g)に示すように、サファイア基板10の剥離工程を行う。この剥離工程では、レーザリフトオフ法によりサファイア基板10を剥離するべく、サファイア基板10の上方からレーザを照射する。この場合のレーザ照射は、半導体発光素子の境界位置からその内側にかけて照射する。前の工程で、すでにサファイア基板10を分断している、すなわち物理的な分離または溝形成を行っているため、レーザの照射強度をそれほど高くしなくても、サファイア基板10は分断工程した単位で容易に剥離される。
本発明者による実験によると、凹凸が形成されていないサファイア基板10を剥離するのに必要な照射強度に対して1〜2割程度小さい照射強度(例えば0.7J/cm2)でサファイア基板10を剥離できることがわかった。したがって、本実施形態によれば、サファイア基板10の剥離時に、凹凸のエッジ部にかかる応力を軽減でき、剥離時に積層膜5がダメージを受けるおそれが軽減される。
サファイア基板10を剥離することで、積層膜5内のGaN層(バッファ層14)が露出される。次に、積層膜5を含む基板表面を不図示の保護膜で覆った後、GaN層の上面付近の保護膜を除去して、n電極6を形成する。例えば保護膜としてはスパッタ装置によりSiO膜の形成を行う。
保護膜の材料としては、二酸化珪素、窒化珪素、酸化ジルコニウム、酸化ニオブ、酸化アルミニウムのいずれかを含む材料が望ましい。n電極6の材料としては、アルカリ耐性の電極材料が望ましく、白金Pt、金Au、ニッケルNi、チタンTiのうち、いずれかの金属を含む材料を用いるのが望ましい。
その後、図2(h)の破線部でダイシングすることにより、図1に示した半導体発光素子が得られる。このようにして得られた半導体発光素子は、凹凸が形成されたサファイア基板10を分断工程なしで剥離した場合の比較例と比較して、光出力が3倍程度まで大きくなった。
図5(a)は上述した比較例の光出力特性を示す図、図5(b)は本実施形態の光出力特性を示す図である。図示のように、本実施形態では、サファイア基板10を剥離する際に積層膜5にダメージが生じないため、図5(b)のように光取り出し面の全域にわたって均一に発光するのに対して、比較例では、サファイア基板10の剥離時に積層膜5にダメージが生じるため、ダメージを受けた箇所は発光せず、図5(a)のように不均一な発光になり、発光強度も弱くなる。
また、本発明者の実験によれば、本実施形態による半導体発光素子は、平坦な面を有するサファイア基板10を用いて半導体発光素子を作製した場合と比較しても、光出力が10〜20%ほど大きくなった。
このように、本実施形態では、光取り出し効率を向上させるために、サファイア基板10に凹凸を形成しておき、かつ、サファイア基板10の剥離時に積層膜5がダメージを受けないように、半導体発光素子の境界位置に合わせて、事前にサファイア基板10にレーザを照射してサファイア基板10の分断工程を行い、その後に、サファイア基板10の剥離を目的としてサファイア基板10にレーザを照射する剥離工程を行うため、剥離工程の際に照射するレーザの強度を高くしなくても、素子単位で比較的簡易にサファイア基板10を剥離でき、結果として、剥離時に積層膜5にダメージを与えなくて済む。したがって、本実施形態によれば、光取り出し効率と発光効率の高い半導体発光素子が得られる。
また、本実施形態によれば、分断工程で使用するレーザの光源とレーザリフトオフで使用するレーザの光源とを共通化することができ、製造コストを抑制できる。
(第2の実施形態)
第2の実施形態は、第1の実施形態よりもさらに製造工程を簡略化したものであり、積層膜5をパターニングせずに分断工程を行うものである。
第1の実施形態では、分断工程の前に積層膜5をパターニングして、個々の半導体発光素子ごとに孤立化した積層膜5を作製している。これに対して、本実施形態では、図6に示すように、積層膜5をパターニングせずに、支持基板1と張り合わせて、その後に、分断工程および剥離工程を順に行う。
図7は本実施形態による半導体発光素子の製造工程を順に示した工程図である。図7(c)までの工程は第1の実施形態と同様である。続いて、図7(d)に示すように、支持基板1上の第1メタル層2と、サファイア基板10上の第2メタル層3とを張り合わせる。
続いて、サファイア基板10の、第2メタル層3の反対側の面からレーザを照射する分断工程を行う。レーザは、半導体発光素子の境界位置に沿って照射される。本実施形態では、レーザにてサファイア基板10と積層膜5の両方が分断されるよう、第1の実施形態よりもレーザの照射強度を大きくする。ただし、第1の実施形態で説明したように、サファイア基板10を物理的に分離する必要はなく、溝を形成するだけでもよい。
続いて、図7(e)に示すように、サファイア基板10の、第2メタル層3の反対側の面からレーザを照射する剥離工程を行う。レーザは、半導体発光素子の境界位置から内側にかけて照射される。これにより、サファイア基板10が剥離され、また、分断工程で積層膜5が分断されたために、個々の半導体発光素子用の積層膜5に分離される。
その後は、第1の実施形態と同様に、保護膜やn電極6を形成して、その後にダイシングして半導体発光素子が完成する。
このように、第2の実施形態では、積層膜5をパターニングせずに分断工程を行い、その際に積層膜5を分断するのに十分な照射強度のレーザをサファイア基板10を介して照射するため、その後の剥離工程で、サファイア基板10を簡易に剥離できるとともに、積層膜5も分離できる。したがって、本実施形態は、積層膜5のパターニング工程が不要な分だけ、第1の実施形態よりも製造工程を簡略化できる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、実施形態の態様は、上述した個々の実施形態には限定されない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 支持基板
2 第1メタル層
3 第2メタル層
4 コンタクト電極
5 積層膜
6 n電極
7 p電極
10 サファイア基板
11 p型窒化物半導体層
12 活性層
13 n型窒化物半導体層

Claims (5)

  1. 一主面に凹凸が形成された第1基板の前記一主面上に、n型窒化物半導体層、窒化物半導体の多重量子井戸構造を有する活性層、およびp型窒化物半導体層を、順に積層した積層膜を形成する工程と、
    前記p型窒化物半導体層の上面に、複数の発光素子のそれぞれに対応する複数の第1電極を形成する工程と、
    前記複数の第1電極および前記p型窒化物半導体層の表面を覆うように第1メタル層を形成する工程と、
    第2基板の上面に形成され前記第1メタル層よりも融点の低い材料からなる第2メタル層と、
    前記第1基板および前記第2基板を対向配置して、前記第1メタル層および前記第2メタル層を接合する工程と、
    前記第1基板の、前記第1メタル層と反対側の面から、前記発光素子の境界位置に沿って前記第1基板の分断または溝形成を行う工程と、
    前記分断または溝形成された第1基板の、前記第1メタル層と反対側の面から、前記発光素子の形成領域に向けてレーザを照射して、前記第1基板を剥離する工程と、
    剥離により露出した前記積層膜の表面の少なくとも一部に第2電極を形成する工程と、を備えることを特徴とする半導体発光素子の製造方法。
  2. 前記分断または溝形成を行う工程では、前記第1基板の、前記第1メタル層と反対側の面から、前記発光素子の境界位置に沿って、第1照射条件でレーザを照射し、
    前記第1基板を剥離する工程では、前記第1基板の、前記第1メタル層と反対側の面から、前記発光素子の形成領域に向けて、前記第1照射条件とは異なる第2照射条件でレーザを照射することを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記第1メタル層および第2メタル層を接合する前に、前記第1基板上の前記第1メタル層および前記積層膜を、前記複数の発光素子のそれぞれに対応づけてパターニングすることを特徴とする請求項1または2に記載の半導体発光素子の製造方法。
  4. 前記第1基板上の前記第1メタル層および前記積層膜をパターニングせずに、前記第1メタル層および第2メタル層を接合する工程と、前記第1基板の分断または溝形成を行う工程とを行い、
    前記第1基板の分断または溝形成を行う工程では、レーザ光が前記積層膜まで到達する照射条件でレーザを照射することを特徴とする請求項1または2に記載の半導体発光素子の製造方法。
  5. 支持基板上に設けられる第1メタル層と、
    前記第1メタル層上に設けられる第2メタル層と、
    前記第2メタル層上に設けられるコンタクト電極と、
    前記第2メタル層および前記コンタクト電極の上に設けられる、p型窒化物半導体層と、前記p型窒化物半導体層上に設けられ窒化物半導体の多重量子井戸構造を有する活性層と、前記活性層上に設けられたn型窒化物半導体層と、を順に積層した積層膜と、
    前記n型窒化物半導体層の上面の少なくとも一部に設けられるn電極と、
    前記支持基板の、前記第1メタル層と反対側の面に設けられるp電極と、を備え、
    前記n型窒化物半導体層の上面は、凹凸形状であり、
    前記積層膜は、前記p型窒化物半導体層から前記n型窒化物半導体層に向かうにつれて膜面の面積が連続的に増大する逆テーパ状であることを特徴とする半導体発光素子。
JP2010198699A 2010-09-06 2010-09-06 半導体発光素子の製造方法および半導体発光素子 Active JP5185344B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010198699A JP5185344B2 (ja) 2010-09-06 2010-09-06 半導体発光素子の製造方法および半導体発光素子
US13/037,687 US8470625B2 (en) 2010-09-06 2011-03-01 Method of fabricating semiconductor light emitting device and semiconductor light emitting device
EP11158123.7A EP2426741B1 (en) 2010-09-06 2011-03-14 Method of fabricating a semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010198699A JP5185344B2 (ja) 2010-09-06 2010-09-06 半導体発光素子の製造方法および半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012059750A true JP2012059750A (ja) 2012-03-22
JP5185344B2 JP5185344B2 (ja) 2013-04-17

Family

ID=45062737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010198699A Active JP5185344B2 (ja) 2010-09-06 2010-09-06 半導体発光素子の製造方法および半導体発光素子

Country Status (3)

Country Link
US (1) US8470625B2 (ja)
EP (1) EP2426741B1 (ja)
JP (1) JP5185344B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229386A (ja) * 2012-04-24 2013-11-07 Disco Abrasive Syst Ltd リフトオフ方法
WO2014057808A1 (ja) * 2012-10-12 2014-04-17 旭化成イーマテリアルズ株式会社 光学基板、半導体発光素子及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595813B2 (ja) * 2010-07-09 2014-09-24 株式会社東海理化電機製作所 回路基板の製造方法
US20130130417A1 (en) * 2011-11-22 2013-05-23 Jar-Yu WU Manufacturing method of a light-emitting device
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
WO2016183844A1 (en) * 2015-05-21 2016-11-24 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
US10193012B2 (en) 2015-05-21 2019-01-29 Goertek, Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352129A (ja) * 2005-06-16 2006-12-28 Lg Electronics Inc 発光ダイオードの製造方法
JP2007134415A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
JP2010171371A (ja) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI352435B (en) * 2004-04-20 2011-11-11 Showa Denko Kk Production method of compound semiconductor light-
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
KR100649763B1 (ko) 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
US7696523B2 (en) * 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
JP2010198699A (ja) 2009-02-26 2010-09-09 Fujitsu Ten Ltd 光ピックアップ装置及び光学ドライブ装置
JP2011040564A (ja) 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352129A (ja) * 2005-06-16 2006-12-28 Lg Electronics Inc 発光ダイオードの製造方法
JP2007134415A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
JP2010171371A (ja) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229386A (ja) * 2012-04-24 2013-11-07 Disco Abrasive Syst Ltd リフトオフ方法
WO2014057808A1 (ja) * 2012-10-12 2014-04-17 旭化成イーマテリアルズ株式会社 光学基板、半導体発光素子及びその製造方法
JP5719090B2 (ja) * 2012-10-12 2015-05-13 旭化成イーマテリアルズ株式会社 光学基板、半導体発光素子及びその製造方法
TWI514618B (zh) * 2012-10-12 2015-12-21 Asahi Kasei E Materials Corp An optical substrate, a semiconductor light emitting element, and a method of manufacturing the same

Also Published As

Publication number Publication date
EP2426741B1 (en) 2019-01-30
EP2426741A3 (en) 2014-10-01
EP2426741A2 (en) 2012-03-07
JP5185344B2 (ja) 2013-04-17
US20120056154A1 (en) 2012-03-08
US8470625B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
JP4996706B2 (ja) 半導体発光素子およびその製造方法
TWI726494B (zh) 分離形成於基板晶圓上之發光裝置之方法
JP5676396B2 (ja) 高光抽出led用の基板除去方法
JP5185344B2 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2007536732A (ja) SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP4886869B2 (ja) 半導体発光素子およびその製造方法
JP2011124311A (ja) 半導体発光素子の製造方法および積層構造体
JP2016015467A (ja) 発光素子の製造方法
US11469350B2 (en) Ultrathin solid state dies and methods of manufacturing the same
JP4835409B2 (ja) Iii−v族半導体素子、およびその製造方法
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
JP2012174902A (ja) 窒化物半導体発光素子の製造方法
JP2008172226A (ja) 発光ダイオードデバイスの形成方法
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP5592904B2 (ja) 半導体発光素子
JP2007158132A (ja) Iii族窒化物系化合物半導体素子及びその製造方法
JP2008226866A (ja) GaN系LED素子および発光装置
JP5940315B2 (ja) 半導体発光素子及びその製造方法
JP5758518B2 (ja) 半導体発光素子の製造方法
JP7360007B2 (ja) 発光装置の製造方法
JP2007158130A (ja) Iii族窒化物系化合物半導体光素子及びその製造方法
JP2013207108A (ja) 発光ダイオード素子およびその製造方法
JP2015130399A (ja) 発光素子及びその製造方法
JP2013214728A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R151 Written notification of patent or utility model registration

Ref document number: 5185344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250