JP2011520138A - 画素回路、表示システム、およびそれらの駆動方法 - Google Patents

Abstract

表示システムおよび方法が提供される。ディスプレイは複数の画素を含み、各画素は、発光デバイスと、発光デバイスを駆動するための駆動トランジスタとを有し、駆動トランジスタおよび発光デバイスは第１の電源と第２の電源との間に直列に結合される。この方法は、第１のフレームにおいて、有効な画像のプログラミング電圧とは異なる第１のプログラミング電圧で画素をプログラムするステップと、駆動トランジスタおよび発光デバイスの少なくとも一方が負バイアス下にあるように第１の電源および第２の電源の少なくとも一方を充電するステップとを含む。画素回路は、発光デバイスと、ゲート端子、発光デバイスに結合された第１の端子、および第２の端子を有し、発光デバイスを駆動するための駆動トランジスタと、ストレージ・キャパシタと、プログラミング・データを供給するためのデータ・ラインと駆動トランジスタのゲート端子とに結合された第１のスイッチ・トランジスタと、駆動トランジスタの閾値電圧シフトを低減するための第２のスイッチ・トランジスタとを含み、ストレージ・キャパシタおよび第２のスイッチ・トランジスタが駆動トランジスタのゲート端子および駆動トランジスタの第１の端子と並列に結合される。方法は、第１のサイクルにおいて、有効な画像の画素回路をプログラムするステップおよび発光デバイスを駆動するステップを有する画像表示動作を実行するステップと、第２のサイクルにおいて、画素回路へのストレスを低減するための緩和動作を実行するステップを含み、緩和動作を実行するステップは、ストレージ・キャパシタに並列に結合された緩和スイッチ・トランジスタを選択するステップを含む。

Description

[0001] 本発明は表示デバイスに関し、より詳細には、画素回路、発光デバイス・ディスプレイ、および発光デバイス・ディスプレイの動作技術に関する。

[0002] エレクトロルミナンス・ディスプレイが、パーソナル・デジタル・アシスタント（ＰＤＡ）および携帯電話などのような多種多様なデバイス用に開発されている。特に、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、有機、または他の駆動用バックプレーンを用いるアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、実現可能な可撓性のディスプレイ、低コストでの製作、高解像度、および広い視野角などの利点のため、一層魅力的になってきている。

[0003] ＡＭＯＬＥＤディスプレイはピクセル（画素）の行および列のアレイを含み、各画素は、行および列のアレイに配置された有機発光ダイオード（ＯＬＥＤ）およびバックプレーン・エレクトロニクスを有する。ＯＬＥＤは電流駆動デバイスであるので、正確で一定の駆動電流を供給する必要がある。

[0004] しかし、ＡＭＯＬＥＤディスプレイは、画素の劣化の結果として、画素ごとで輝度の不均一性を示す。そのような劣化は、例えば、長期にわたり使用することによに引き起こされる老化（例えば、閾値シフト、ＯＬＥＤ老化）を含む。ディスプレイの使用状態に応じて、個々の画素が異なる量の劣化を有することがある。輝度データにより規定される幾つかの画素の所要の明るさと画素の実際の明るさとの間で、誤差が増え続けることがある。その結果、所望された画像がディスプレイに適切に表示されないことになる。

[0005] 従って、ディスプレイを回復させることができる方法およびシステムを提供する必要がある。

[0006] 本発明の目的は、既存のシステムの欠点のうちの少なくとも１つを除去または軽減する方法およびシステムを提供することである。

[0007] 本発明の一態様によれば、複数の画素を有するディスプレイを回復させる方法が提供され、各画素は、発光デバイスと、発光デバイスを駆動するための駆動トランジスタとを有し、駆動トランジスタおよび発光デバイスは第１の電源と第２の電源との間に直列に結合される。この方法は、第１のフレームにおいて、有効な画像の画像プログラミング電圧とは異なる第１のプログラミング電圧で画素をプログラムするステップと、駆動トランジスタおよび発光デバイスの少なくとも一方が負バイアス下にあるように、第１の電源および第２の電源の少なくとも一方を充電するステップとを含む。

[0008] 本発明の別の態様によれば画素回路が提供され、この画素回路は、発光デバイスと、ゲート端子、発光デバイスに結合された第１の端子、および第２の端子を有し、発光デバイスを駆動するための駆動トランジスタと、ストレージ・キャパシタ（storage capacitor）と、プログラミング・データを供給するためのデータ・ラインおよび駆動トランジスタのゲート端子に結合された第１のスイッチ・トランジスタと、駆動トランジスタの閾値電圧シフトを低減するための第２のスイッチ・トランジスタとを含み、ストレージ・キャパシタおよび第２のスイッチ・トランジスタが、駆動トランジスタのゲート端子および駆動トランジスタの第１の端子と並列に結合される。

[0009] 本発明の更なる態様によれば、画素回路を有するディスプレイのための方法が提供される。画素回路は、発光デバイス、発光デバイスを駆動するための駆動トランジスタ、およびストレージ・キャパシタを有する。この方法は、第１のサイクルにおいて、有効な画像の画素回路をプログラムするステップおよび発光デバイスを駆動するステップを有する画像表示動作を実行するステップと、第２のサイクルにおいて、画素回路へのストレスを低域するための緩和動作を実行するステップとを含み、緩和動作を実行するステップは、ストレージ・キャパシタに並列に結合された緩和スイッチ・トランジスタを選択するステップを含み、ストレージ・キャパシタは、駆動トランジスタのゲート端子および駆動トランジスタの第１の端子に結合される。

[0010] 本発明のこれらおよび他の特徴は添付の図面を参照する以下の説明からより明らかになるであろう。

図１は、本発明の一実施形態による画素回路の一例を示す図である。 図２は、図１の画素回路に印加される例示的な波形を示すタイミング図である。 図３は、本発明の一実施形態による緩和駆動方式の機構を有する表示システムの一例を示す図である。 図４は、図３の表示システムに印加される例示的な波形を示すタイミング図である。 図５は、本発明の一実施形態による回復駆動方式の例示的フレーム動作を示すタイミング図である。 図６は、図５の回復駆動方式が適用される画素コンポーネントの一例を示す図である。 図７は、図５の回復駆動方式の回復フレームの一例を示すタイミング図である。 図８は、図５の回復駆動方式の回復フレームの別の例を示すタイミング図である。 図９は、本発明の一実施形態による駆動方式の一例を示すタイミング図である。

[0011] 本発明の実施形態は、アクティブマトリクス発光ディスプレイ、ならびに有機発光ダイオード（ＯＬＥＤ）および１または複数の薄膜トランジスタ（ＴＦＴ）を有する画素を使用して説明される。しかし、画素はＯＬＥＤ以外の発光デバイスを含むことができ、画素はＴＦＴ以外のトランジスタを含むことができる。画素および表示エレメントのトランジスタは、ポリシリコン、ナノ／マイクロ結晶シリコン、アモルファスシリコン、有機半導体技術（例えば有機ＴＦＴ）、ＮＭＯＳ技術、ＣＭＯＳ技術（例えばＭＯＳＦＥＴ）、金属酸化物技術、またはそれらの組合せを使用して製作することができる。

[0012] 説明において、「画素回路」および「画素」は交換可能に使用される。説明において、「信号」および「ライン」は交換可能に使用されることがある。説明において、「接続する（または接続された）」および「結合する（または結合された）」は交換可能に使用され得、２以上の要素が互いに直接または間接に、物理的または電気的に接触することを示すために使用され得る。

[0013] 実施形態では、各トランジスタは、ゲート端子、第１の端子、および第２の端子を有し、第１の端子（第２の端子）は、限定はしないが、ドレイン端子またはソース端子（ソース端子またはドレイン端子）とすることができる。

[0014] 画素コンポーネントを回復（リカバリ）させるための緩和駆動方式を次に詳細に説明する。図１は、本発明の一実施形態による画素回路の一例を示す。図１の画素回路１００は、画素エレメントの老化を回復させるための緩和駆動方式を使用する。画素回路１００は、ＯＬＥＤ１０、ストレージ・キャパシタ１２、駆動トランジスタ１４、スイッチ・トランジスタ１６、および緩和回路１８を含む。ストレージ・キャパシタ１２ならびにトランジスタ１４および１６は、ＯＬＥＤ１０を駆動するための画素ドライバを形成する。図１において、緩和回路１８は、以下ではトランジスタ１８または緩和（スイッチ）トランジスタ１８と呼ばれるトランジスタ１８により実現される。図１において、トランジスタ１４、１６、および１８はｎ型ＴＦＴである。

[0015] アドレス（選択）ラインＳＥＬ、プログラミング・データ（電圧）Ｖｄａｔａを画素回路へ供給するためのデータ・ラインＶｄａｔａ、電力供給ラインＶｄｄおよびＶｓｓ、ならびに緩和のための緩和選択ラインＲＬＸが、画素回路１００と結合される。ＶｄｄおよびＶｓｓは制御可能（変更可能）とすることができる。

[0016] 駆動トランジスタ１４の第１の端子は、電圧供給ラインＶｄｄに結合される。駆動トランジスタ１４の第２の端子は、ノードＢ１でＯＬＥＤ１０のアノード電極に結合される。スイッチ・トランジスタ１６の第１の端子は、データ・ラインＶｄａｔａに結合される。スイッチ・トランジスタ１６の第２の端子は、ノードＡ１で駆動トランジスタのゲート端子に結合される。スイッチ・トランジスタ１６のゲート端子は選択ラインＳＥＬに結合される。ストレージ・キャパシタは、ノードＡ１およびノードＢ１に結合される。緩和スイッチ・トランジスタ１８は、ノードＡ１およびノードＢ１に結合される。緩和スイッチ・トランジスタ１８のゲート端子はＲＬＸに結合される。

[0017] 通常動作モード（アクティブ・モード）では、画素回路１００はプログラミング・データ（プログラミング状態）でプログラムされ、電流がＯＬＥＤ１０へ供給される（光放射／駆動状態）。通常動作モードでは、緩和スイッチ・トランジスタ１８はオフである。緩和モードでは、緩和スイッチ・トランジスタ１８はオンであり、駆動トランジスタ１６のゲート−ソース電圧が低減される。

[0018] 図２は、図１の画素回路１００の駆動方式を示す。図１の画素回路１００の動作は４つの動作サイクルＸ１１、Ｘ１２、Ｘ１３、およびＸ１４を含む。Ｘ１１、Ｘ１２、Ｘ１３、およびＸ１４はフレームを形成することができる。図１、２を参照すると、第１の動作サイクルＸ１１（プログラミング・サイクル）の間、ＳＥＬ信号はハイであり、画素回路１００はＶｄａｔａにより必要な明るさにプログラムされる。第２の動作サイクルＸ１２（駆動サイクル）の間、駆動トランジスタ１２は電流をＯＬＥＤ１０へ供給する。第３の動作サイクルＸ１３の間、ＲＬＸ信号はハイであり、駆動トランジスタ１４のゲート−ソース電圧は０になる。その結果、駆動トランジスタ１４は第４の動作サイクルＸ１４の間、ストレスを受けない。このようにして、駆動トランジスタ１４の老化は抑制される。

[0019] 図３は、本発明の一実施形態による緩和駆動方式の機構を有する表示システムの一例を示す。表示システム１２０はディスプレイ・アレイ３０を含む。ディスプレイ・アレイ３０は、複数の画素回路３２が行と列に配置されるＡＭＯＬＥＤディスプレイである。画素回路３２は図１の画素回路１００とすることができる。図３では、４つの画素回路３２が２行および２列に配置される。しかし、画素回路３２の数は４個に限定されず、変えることができる。

[0020] 図３において、ＳＥＬ［ｉ］はｉ番目の行（ｉ＝１、２、…）のアドレス（選択）ラインを表し、それはｉ番目の行の画素間で共有される。図３において、ＲＬＸ［ｉ］はｉ番目の行の緩和（選択）ラインを表し、それはｉ番目の行の画素間で共有される。図３において、Ｄａｔａ［ｊ］はｊ番目の列（ｊ＝ｌ、２、…）のデータ・ラインを表し、それはｊ番目の列の画素間で共有される。ＳＥＬ［ｉ］は図１のＳＥＬに対応する。ＲＬＸ［ｉ］は図１のＲＬＸに対応する。Ｄａｔａ［ｊ］は図１のＶｄａｔａに対応する。

[0021] Ｄａｔａ［ｊ］はソース・ドライバ３４により駆動される。ＳＥＬ［ｉ］およびＲＬＸ［ｉ］はゲート・ドライバ３６により駆動される。ゲート・ドライバ３６はゲート（選択）信号Ｇａｔｅ［ｉ］をｉ番目の行に供給する。ＳＥＬ［ｉ］およびＲＬＸ［ｉ］は、ｉ番目の行のスイッチ回路ＳＷ［ｉ］を介してゲート・ドライバ３６から出力された選択信号Ｇａｔｅ［ｉ］を共有する。

[0022] スイッチ回路ＳＷ［ｉ］は、ＳＥＬ［ｉ］およびＲＬＸ［ｉ］のそれぞれの電圧レベルを制御するために設けられる。スイッチ回路ＳＷ［ｉ］はスイッチ・トランジスタＴ１、Ｔ２、Ｔ３、およびＴ４を含む。イネーブル・ラインＳＥＬ＿ＥＮおよびＲＬＸ＿ＥＮ、ならびにバイアス電圧ラインＶＧＬは、スイッチ回路ＳＷ［ｉ］に結合される。説明において、「イネーブル信号ＳＥＬ＿ＥＮ」および「イネーブル・ラインＳＥＬ＿ＥＮ」は交換可能に使用され得る。説明において、「イネーブル信号ＲＬＸ＿ＥＮ」および「イネーブル・ラインＲＬＸ＿ＥＮ」は交換可能に使用され得る。コントローラ３８は、ソース・ドライバ３４、ゲート・ドライバ３６、ＳＥＬ＿ＥＮ、ＲＬＸ＿ＥＮ、およびＶＧＬの動作を制御する。

[0023] スイッチ・トランジスタＴ１は、ゲート・ドライバの出力部（例えば、Ｇａｔｅ［１］、Ｇａｔｅ［２］）および選択ライン（例えば、ＳＥＬ［１］、ＳＥＬ［２］）に結合される。スイッチ・トランジスタＴ２は、ゲート・ドライバの出力部（例えば、Ｇａｔｅ［１］、Ｇａｔｅ［２］）および緩和選択ライン（例えば、ＲＬＸ［１］、ＲＬＸ［２］）に結合される。スイッチ・トランジスタＴ３は、選択ライン（例えば、ＳＥＬ［１］、ＳＥＬ［２］）およびＶＧＬに結合される。スイッチ・トランジスタＴ４は、緩和選択ライン（例えば、ＲＬＸ［１］、ＲＬＸ［２］）およびＶＧＬに結合される。ＶＧＬラインはゲート・ドライバ３６のオフ電圧を供給する。ＶＧＬは、スイッチがオフとなるように選択される。

[0024] スイッチ・トランジスタＴ１のゲート端子はイネーブル・ラインＳＥＬ＿ＥＮに結合される。スイッチ・トランジスタＴ２のゲート端子はイネーブル・ラインＲＬＸ＿ＥＮに結合される。スイッチ・トランジスタＴ３のゲート端子はイネーブル・ラインＲＬＸ＿ＥＮに結合される。スイッチ・トランジスタＴ４のゲート端子はイネーブル・ラインＳＥＬ＿ＥＮに結合される。

[0025] 表示システムは、ストレスを受けた後にディスプレイを回復するための緩和動作を含む回復動作を用い、それにより画素回路の時間的不均一性を低減する。

[0026] 図４は、図３の表示システム１２０の駆動方式を示す。図３および図４を参照すると、各フレーム時間動作は、通常動作サイクル５０および緩和サイクル５２を含む。通常動作サイクル５０は、当業者にはよく理解されているように、プログラミング・サイクルおよび駆動サイクルを含む。通常動作サイクル５０において、ＳＥＬ＿ＥＮは、スイッチ・トランジスタＴ１およびＴ４がオンとなるようにハイであり、ＲＬＸ＿ＥＮは、スイッチ・トランジスタＴ２およびＴ３がオフとなるようにローである。通常動作サイクル５０において、ＳＥＬ［ｉ］（ｉ：行番号、ｉ＝１、２、…）は、スイッチ・トランジスタＴ１を介してゲート・ドライバ３６（Ｇａｔｅ［ｉ］）に結合され、ＲＬＸ［ｉ］は、トランジスタＴ４を介してＶＧＬ（ゲート・ドライバのオフ電圧）に結合される。ゲート・ドライバ３６は各行に対する選択信号（Ｇａｔｅ［１］、Ｇａｔｅ［２］）を連続して出力する。選択信号およびプログラミング・データ（例えば、Ｄａｔａ［１］、Ｄａｔａ［２］）に基づいて、表示システム１２０は選択された画素回路をプログラムし、選択された画素回路のＯＬＥＤを駆動する。

[0027] 緩和サイクル５２において、ＳＥＬ＿ＥＮはローであり、ＲＬＸ＿ＥＮはハイである。スイッチ・トランジスタＴ２およびＴ３はオンであり、スイッチ・トランジスタＴ１およびＴ４はオフである。ＳＥＬ［ｉ］はスイッチ・トランジスタＴ３を介してＶＧＬに結合され、ＲＬＸ［ｉ］はスイッチ・トランジスタＴ２を介してゲート・ドライバ３６（Ｇａｔｅ［ｉ］）に結合される。その結果、緩和スイッチ・トランジスタ（例えば、図１の１８）はオンである。データ・ラインに結合されたスイッチ・トランジスタ（例えば、図１の１６）はオフである。画素回路３２の駆動トランジスタ（例えば、図１の１４）のゲート−ソース電圧は、例えば、０になる。

[0028] 上述の例では、通常動作および緩和動作は１つのフレームで実行される。別の例では、緩和動作は異なるフレームで実行することができる。更なる例では、緩和動作は、表示システムが有効な画像を表示するアクティブ時間の後に実行することができる。

[0029] 画素コンポーネントの安定性を改善するための回復（リカバリ）駆動方式を次に詳細に説明する。回復駆動方式は、画素コンポーネントの劣化を回復させることおよび画素の時間的不均一性を低減することを含めての、ディスプレイの寿命を改善するための回復動作を使用する。回復駆動方式は緩和動作（図１〜４）を含むことができる。回復動作は、アクティブ時間後またはアクティブ時間中に実行することができる。

[0030] 図５は、本発明の一実施形態による表示システムの回復駆動方式を示す。図５の回復駆動方式１５０は、アクティブ時間１５２、およびアクティブ時間１５２後の回復時間１５４を含む。図５において、「ｆ（ｋ）」（ｋ＝１、２、…、ｎ）はアクティブ・フレームを表す。図５において、「ｆｒ（ｌ）」（ｌ＝１、２、…、ｍ）は回復フレームを表す。アクティブ時間１５２の間、アクティブ・フレームｆ（１）、ｆ（２）、…、ｆ（ｎ）がディスプレイに適用される。回復時間１５４の間、回復フレームｆｒ（１）、ｆｒ（２）、…、ｆｒ（ｍ）がディスプレイに適用される。回復駆動方式１５０は、任意のディスプレイおよび画素回路に適用可能である。

[0031] アクティブ時間１５２は、表示システムが有効な画像を表示する通常動作時間である。各アクティブ・フレームは、有効な画像に関連する画素をプログラムするためのプログラミング・サイクルと、発光デバイスを駆動するための駆動サイクルとを含む。回復時間１５４は、有効な画像を示すためではなく、ディスプレイを回復させるための時間である。

[0032] 例えば、ユーザがディスプレイをオフにした（即ち、通常画像表示の機能またはモードをターン・オフ）後、回復フレームｆｒ（１）、…、ｆｒ（ｍ）がディスプレイに適用され、画素のコンポーネントの老化を方向転換させる。画素エレメントの老化は、例えば、トランジスタの閾値電圧シフト、ならびにＯＬＥＤの輝度および／または電気的な劣化を含む。回復フレームｆｒ（１）の間、緩和モード（上述）および／またはＯＬＥＤの輝度および電気的な劣化を低減するモードで、ディスプレイを動作させることができる。

[0033] 図６は、図５の回復駆動方式が適用される画素コンポーネントの一例を示す。図６に示されるように、画素回路は、電源ＶＤＤと電源ＶＳＳとの間に直列に結合される駆動トランジスタ２およびＯＬＥＤ４を含む。図６において、駆動トランジスタ２は電源ＶＤＤに結合される。ＯＬＥＤ４は、駆動トランジスタにノードＢ０で結合され、かつ電力供給ラインＶＳＳに結合される。駆動トランジスタ２のゲート端子、即ち、ノードＡ０は、プログラミング電圧により充電される。駆動トランジスタ２は電流をＯＬＥＤ４へ供給する。

[0034] ＶＳＳおよびＶＤＤの少なくとも一方は制御可能（変更可能）である。この例では、ＶＳＳラインは制御可能な電圧ラインであり、その結果、ＶＳＳの電圧は変更可能である。ＶＤＤラインを制御可能な電圧ラインとすることもでき、その結果、ＶＤＤの電圧は変更可能となる。ＶＳＳラインおよびＶＤＤラインは他の画素回路により共有され得る。

[0035] 画素回路は、駆動トランジスタ２およびＯＬＥＤ４以外の構成要素、例えば、画素回路を選択し、データ・ラインのプログラミング・データを画素回路へ供給するためのスイッチ・トランジスタなどや、プログラミング・データが記憶されるストレージ・キャパシタを含むことができることを、当業者ならよく理解しているであろう。

[0036] 図７は、図５の回復誘導方式に関連する回復フレームの一例を示す。図７の回復時間１５４Ａは図５の回復時間１５４に対応し、初期設定フレームＹ１および待機（スタンバイ）フレームＹ２を含む。初期設定フレームＹ１はフレームＣ１およびＣ２を含む。待機フレームＹ２はフレームＣ３、…、ＣＫを含む。待機フレームＹ２は通常待機フレーム（normal stand by frame）である。

[0037] 図６、７を参照すると、初期設定フレームＹｌ中の第１のフレームＣ１の間、ディスプレイは高電圧（ＶＰ＿Ｒ）でプログラムされ、一方、ＶＳＳは高電圧（ＶＳＳ＿Ｒ）であり、ＶＤＤはＶＤＤ＿Ｒである。その結果、ノードＡ０はＶＰ＿Ｒへと充電され、ノードＢ０はＶＤＤ＿Ｒへと充電される。従って、ＯＬＥＤ４の電圧は−（ＶＳＳ＿Ｒ−ＶＤＤ＿Ｒ）となる。ＶＳＳ＿ＲがＶＤＤ＿Ｒよりも大きいと考慮すると、ＯＬＥＤ４は、負バイアス下にあることになり、これはＯＬＥＤ４が回復することに役立つ。

[0038] ＶＳＳ＿Ｒは、通常の画像プログラミングおよび駆動動作におけるＶＳＳよりも高い。ＶＰ−Ｒは、一般的なプログラミング電圧ＶＰよりも高くすることができる。

[0039] 初期設定フレームＹ１の第２のフレームＣ２の間、ディスプレイはグレイ・ゼロ（ｇｒａｙ ｚｅｒｏ）でプログラムされ、一方、ＶＤＤおよびＶＳＳは前の値を維持する。この時点で、駆動トランジスタ２のゲート−ソース電圧（ＶＧＳ）は−ＶＤＤ＿Ｒとなる。従って、駆動トランジスタ２は老化から回復することになる。更に、この状態は、老化の影響を均衡させることにより、画素間の老化の差異を低減するのに役立つことになる。各画素の状態が分かっている場合、この段階で、画素ごとに、０の代わりに異なる電圧を使用することができる。その結果、各画素に印加される負電圧は異なることになり、回復がより速く且つより効率的になる。

[0040] 各画素は、例えば、老化プロファイル（画素老化の履歴）やルックアップ・テーブルなどに基づいて、異なる負の回復電圧でプログラムすることができる。

[0041] 図７では、フレームＣ２はフレームＣ１の後に配置されている。しかし、別の例では、フレームＣ２はフレームＣ１の前に実行することができる。

[0042] 同じ技法を、ＯＬＥＤ４が駆動トランジスタ２のドレインに結合される画素などに適用することができる。

[0043] 図８は、図５の回復誘導方式に関連する回復フレームの別の例を示す。図８の回復時間１５４Ｂは図５の回復時間１５４に対応し、均衡化（バランシング、balancing）フレームＹ３および待機フレームＹ４を含む。待機フレームＹ４はフレームＤＪ、…、Ｄｋを含む。待機フレームＹ４は図７の待機フレームＹ３に対応する。均衡化フレームＹ３はフレームＤ１、…、ＤＪ−１を含む。

[0044] 回復時間１５４Ｂの間、ディスプレイは、表示のＯＮ時間に基づいて選択することができる幾つかのフレームＤ１〜ＤＪ−１について非補償モードで動作を行う。このモードでは、老化の多い部分は回復し始め、老化の少ない部分は老化することになる。これにより、ある期間にわたり表示の均一性の均衡が保たれることになる。

[0045] 上述の例では、ディスプレイは、アクティブ時間（図５の１５２）の後に回復時間（図５の１５４）を有する。しかし、別の例では、アクティブ・フレームは、プログラミング・サイクル、駆動サイクル、および緩和／回復サイクルに分割される。図８は、本発明の一実施形態によるディスプレイ用の駆動方式の更なる例を示す。図８のアクティブ・フレーム１６０は、プログラミング・サイクル１６２、駆動サイクル１６４、および緩和／回復サイクル１６６を含む。図８において、アクティブ・フレーム１６０は、プログラミング・サイクル１６２、駆動サイクル１６４、および緩和／回復サイクル１６６に分割される。図８の駆動方式は、図６の駆動トランジスタ２およびＯＬＥＤ４を有する画素に適用される。

[0046] 図６および８を参照すると、プログラミング・サイクル１６２の間、画素は所要のプログラミング電圧ＶＰでプログラムされる。駆動サイクル１６４の間、駆動トランジスタ２は、プログラミング電圧ＶＰに基づいて電流をＯＬＥＤ４へ供給する。駆動サイクル１６４の後、緩和／回復サイクル１６６が始まる。緩和／回復サイクル１６６の間、画素コンポーネントの劣化は回復される。この例では、表示システムは、第１の動作サイクル１７０、第２の動作サイクル１７２、および第３の動作サイクル１７４により形成される回復動作を実施する。

[0047] 第１の動作サイクル１７０の間、ＶＳＳはＶＳＳ＿Ｒになり、そのため、ノードＢ０はＶＰ−ＶＴ（ＶＴ：駆動トランジスタ４の閾値電圧）へと充電される。第１の動作サイクル１７２の間、ノードＡ０はＶＰ＿Ｒへと充電され、そのため、駆動トランジスタ２のゲート電圧は−（ＶＰ−ＶＴ−ＶＰ＿Ｒ）となる。その結果、駆動サイクル１６４の間に大きいプログラミング電圧をもつ画素は、ゲート−ソース電圧にわたり大きい負電圧を有することになる。これは、高いストレス状態の画素には速い回復をもたらすことになる。

[0048] 別の例では、表示システムは、緩和／回復サイクル１６６の間、緩和モードにあり得る。

[0049] 更なる例では、画素の老化の履歴を使用することができる。画素の老化の履歴が分かっている場合、各画素は、老化プロファイルに応じて異なる負の回復電圧でプログラムすることができる。これは、より速く且つより効果的な回復をもたらすことになる。負の回復電圧は、各画素の老化に基づいてルックアップ・テーブルから計算または読み込むことができる。

[0050] 上述の実施形態では、画素回路および表示システムは、ｎ型トランジスタを使用して説明されている。しかし、回路中のｎ型トランジスタは、相補回路の概念を用いてｐ型トランジスタと取り替えることができることを、当業者は理解するであろう。実施形態のプログラミング、駆動、および緩和技法は、ｐ型トランジスタを有する相補画素回路にも適用可能であることを、当業者は理解するであろう。

[0051] １または複数の一般に好ましい実施形態が例として説明された。特許請求の範囲で規定される本発明の範囲から逸脱することなく、幾つかの変形および変更を行うことができることが、当業者には明らかであろう。

Claims (22)

1. 複数の画素を有するディスプレイを回復させる方法であって、各画素は、発光デバイスと、前記発光デバイスを駆動するための駆動トランジスタとを有し、前記駆動トランジスタおよび前記発光デバイスは、第１の電源と第２の電源との間に直列に結合されるものである、方法において、
   第１のフレームにおいて、有効な画像の画像プログラミング電圧とは異なる第１のプログラミング電圧で画素をプログラムするステップと、前記駆動トランジスタおよび前記発光デバイスの少なくとも一方が負バイアス下にあるように、前記第１の電源および前記第２の電源の少なくとも一方を充電するステップと
   を備える方法。
2. 請求項１に記載の方法であって、
   前記第１のフレームの後の第２のフレームにおいて、前記第１の電源および前記第２の電源の電圧レベルを変化させることなく、第２のプログラミング電圧で前記画素をプログラムし、他方のものが負バイアス下にあるようにするステップ
   を更に備える方法。
3. 請求項１に記載の方法であって、前記プログラムするステップが、
   異なる電圧で各画素をプログラムするステップを含む、
   方法。
4. 請求項３に記載の方法であって、前記各画素をプログラムするステップが、
   画素の老化プロファイルに基づいて、異なる電圧で各画素をプログラムするステップを含む、
   方法。
5. 請求項１に記載の方法であって、前記プログラムするステップが、通常アクティブ時間の後で実施される、方法。
6. 請求項１に記載の方法であって、前記プログラムするステップが、通常アクティブ時間の間に実行される、方法。
7. 請求項６に記載の方法であって、通常画像表示動作と、前記プログラムするステップとが、１つのフレーム時間中に実施される、方法。
8. 請求項１に記載の方法であって、前記プログラムするステップが、前記ディスプレイの選択された画素に対して実施される、方法。
9. 請求項８に記載の方法であって、前記プログラムするステップが、前記画素に対する通常のプログラミングおよび駆動のサイクルの後に実行される、方法。
10. 画素回路であって、
    発光デバイスと、
    ゲート端子、前記発光デバイスに結合された第１の端子、および第２の端子を有し、前記発光デバイスを駆動するための駆動トランジスタと、
    ストレージ・キャパシタと、
    プログラミング・データを供給するためのデータ・ラインと、前記駆動トランジスタの前記ゲート端子とに結合された第１のスイッチ・トランジスタと、
    前記駆動トランジスタの閾値電圧シフトを低減するための第２のスイッチ・トランジスタであり、前記ストレージ・キャパシタおよび前記第２のスイッチ・トランジスタが、前記駆動トランジスタの前記ゲート端子および前記駆動トランジスタの前記第１の端子と並列に結合される、第２のスイッチ・トランジスタと
    を備える画素回路。
11. 請求項１０に記載の画素回路であって、緩和モードの間、前記第１のスイッチ・トランジスタがオフであり、前記第２のスイッチ・トランジスタがオンである、画素回路。
12. 請求項１０に記載の画素回路であって、前記第１のスイッチ・トランジスタの前記ゲート端子に結合された第１の選択ラインと、前記第２のスイッチ・トランジスタの前記ゲート端子に結合された第２の選択ラインとが、共通のゲート・ドライバにより制御される、画素回路。
13. 請求項１０に記載の画素回路であって、前記駆動トランジスタおよび前記発光デバイスの少なくとも一方が、制御可能な電力供給ラインに結合される、画素回路。
14. 請求項１３に記載の画素回路であって、前記駆動トランジスタおよび前記発光デバイスの少なくとも一方が負バイアス電圧下にあるように、前記電力供給ラインが所定の電圧レベルになる、画素回路。
15. 請求項１０に記載の画素回路であって、前記発光デバイスが有機発光ダイオードを含む、画素回路。
16. 請求項１０に記載の画素回路であって、前記トランジスタのうちの少なくとも１つが薄膜トランジスタである、画素回路。
17. 請求項１０に記載の画素回路であって、前記トランジスタが、ポリシリコン、ナノ／マイクロ（結晶）シリコン、アモルファス・シリコン、ＣＭＯＳ、有機半導体、有機金属の技術、またはそれらの組合せを使用して実現される、画素回路。
18. 表示システムであって、
    行および列に配置された複数の画素回路を有する画素アレイであり、各画素回路は請求項１０に記載されたものである、画素アレイと、
    プログラミング・データを供給するために各データ・ラインを駆動するためのソース・ドライバと、
    前記画素回路の前記第１のスイッチ・トランジスタおよび前記第２のスイッチ・トランジスタを駆動するためのゲート・ドライバと、
    前記画素回路の前記第１のスイッチ・トランジスタまたは前記第２のスイッチ・トランジスタへ前記ゲート・ドライバの出力を選択的に結合するためのスイッチ回路と
    を備える表示システム。
19. 請求項１８に記載の表示システムであって、前記スイッチ回路が、
    前記ゲート・ドライバの出力および前記第１の選択ラインに結合され、第１のイネーブル信号を受け取るためのゲート端子を有する第３のスイッチ・トランジスタと、
    前記ゲート・ドライバの出力および前記第２の選択ラインに結合され、第２のイネーブル信号を受け取るためのゲート端子を有する第４のスイッチ・トランジスタと、
    前記第１の選択ラインおよび電力供給ラインに結合され、前記第２のイネーブル信号を受け取るためのゲート端子を有する第５のスイッチ・トランジスタと、
    前記第２の選択ラインおよび前記電力供給ラインに結合され、前記第１のイネーブル信号を受け取るためのゲート端子を有する第６のスイッチ・トランジスタと、
    を備える、表示システム。
20. 請求項１８に記載の表示システムであって、ディスプレイのアレイがＡＭＯＬＥＤである、表示システム。
21. 画素回路を含むディスプレイのための方法であって、前記画素回路は、発光デバイス、前記発光デバイスを駆動するための駆動トランジスタ、およびストレージ・キャパシタを有するものである、方法において、
    第１のサイクルにおいて、有効な画像に対して画素回路をプログラムするステップと、前記発光デバイスを駆動するステップとを有する画像表示動作を実施するステップと、
    第２のサイクルにおいて、前記画素回路へのストレスを低減するための緩和動作を実施するステップと
    を含み、
    前記緩和動作を実施するステップは、前記ストレージ・キャパシタに並列に結合された緩和スイッチ・トランジスタを選択するステップを含み、前記ストレージ・キャパシタは、前記駆動トランジスタの前記ゲート端子および前記駆動トランジスタの第１の端子に結合されるものである、
    方法。
22. 請求項２１に記載の方法であって、前記画素回路は、画像表示の動作用のスイッチ・トランジスタを含み、
    共通ゲート・ドライバから選択信号を前記スイッチ・トランジスタまたは前記緩和スイッチ・トランジスタへ選択的に供給するステップ
    を更に備える方法。

Images