DE102017221266A1 - Pixel, Bezugsschaltkreise und Zeittaktverfahren - Google Patents

Pixel, Bezugsschaltkreise und Zeittaktverfahren Download PDF

Info

Publication number
DE102017221266A1
DE102017221266A1 DE102017221266.7A DE102017221266A DE102017221266A1 DE 102017221266 A1 DE102017221266 A1 DE 102017221266A1 DE 102017221266 A DE102017221266 A DE 102017221266A DE 102017221266 A1 DE102017221266 A1 DE 102017221266A1
Authority
DE
Germany
Prior art keywords
driver transistor
current
voltage
terminal
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017221266.7A
Other languages
English (en)
Inventor
Gholamreza Chaji
Yaser Azizi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ignis Innovation Inc Vg
Original Assignee
Ignis Innovation Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/361,660 external-priority patent/US10373554B2/en
Application filed by Ignis Innovation Inc filed Critical Ignis Innovation Inc
Publication of DE102017221266A1 publication Critical patent/DE102017221266A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

Offenbart werden Systeme und Verfahren der Kompensation von Bildern, die durch ein LED-Gerät mit aktiver Matrix (AMOLED) und andere emittierende Displays erzeugt werden. Durch Pixelschaltkreise hervorgerufene Anomalien der Leuchtdichte sowie durch Stromvorspannungsschaltkreise erzeugte Vorströme zur Ansteuerung stromvorgespannter, spannungsprogrammierter Pixel werden korrigiert mittels Kalibrierung und Kompensierung unter Mitnutzung bestehender Daten- und anderer Leitungen, welche zur Ausführung dieser Kalibrierung und Kompensierung individuell steuerbar sind.

Description

  • PRIORITY CLAIM
  • Diese Anmeldung beansprucht Priorität gegenüber der U.S.-Patentanmeldung Nr. 15/361,660 , eingereicht am 28. November 2016, welche hierdurch durch Verweis vollumfänglich in diese Anmeldung einbezogen wird.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich auf Pixel, Stromvorspannung und Signaltaktgebung in der Technologie lichtemittierender Sichtschirme und speziell auf Systeme und Verfahren zur Programmierung und Kalibrierung von Pixeln zur Pixel-Stromvorspannung in LED-Geräten mit aktiver Matrix (AMOLED) und anderen emittierenden Displays.
  • KURZÜBERSICHT
  • Unter einem ersten Aspekt betrifft die Erfindung ein System zur Erzeugung von Strömen für die Pixel eines emittierenden Displaysystems, in dem jedes Pixel über ein lichtemittierendes Bauelement verfügt und wobei das System eine Vielzahl von Pixeln, eine Vielzahl von stromerzeugenden Schaltungen zur Bereitstellung eines Stromes für mindestens ein jeweiliges Pixel sowie einen mit den stromerzeugenden Schaltungen gekoppelten Controller zur Steuerung der stromerzeugenden Schaltungen über eine Vielzahl von Signalleitungen umfasst; wobei jede stromerzeugende Schaltkreis mindestens einen Treibertransistor zur Bereitstellung des Stromes für das Pixel und einen zu programmierenden Speicherkondensator zur Einstellung einer Stärke des von dem mindestens einen Treibertransistor bereitgestellten Stromes umfasst; dabei umfasst die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller das Aufladen des Speicherkondensators auf ein bestimmtes Niveau während eines Programmierzyklus und, während eines anschließenden Kalibrierzyklus, das teilweise Entladen des Speicherkondensators als Funktion von Kenngrößen des mindestens einen Treibertransistors.
  • In manchen Ausführungsformen umfasst der mindestens eine Treibertransistor einen Treibertransistor, und die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller umfasst ferner während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer Schwellenspannung des Treibertransistors, so dass während eines Emissionszyklus eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss während des Emissionszyklus eine Funktion der Schwellenspannung des Treibertransistors ist.
  • In einigen Ausführungsformen umfasst der mindestens eine Treibertransistor einen Treibertransistor, und die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller umfasst ferner während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer am Source-Anschluss des Treibertransistors anliegenden ersten Spannung, so dass während eines Emissionszyklus, während am Source-Anschluss des Treibertransistors eine erste Spannung beibehalten wird, eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss von der ersten Spannung unabhängig ist.
  • In einigen Ausführungsformen ist die erste Spannung eine VDD- und VMON-Spannung. In einigen Ausführungsformen umfasst jeder stromerzeugende Schaltkreis entweder eine Bezugsstromsenke oder eine Bezugsstromquelle zur Bereitstellung des Stromes für das mindestens eine jeweilige Pixel, wobei der bereitgestellte Strom zur Bezugs-Stromvorspannung für das mindestens eine jeweilige Pixel dient. In einigen Ausführungsformen umfasst jedes Pixel den stromerzeugenden Schaltkreis zur Bereitstellung des Stromes für das Pixel, wobei der bereitgestellte Strom der Ansteuerung des lichtemittierenden Bauelements des Pixels dient. In einigen Ausführungsformen ist das lichtemittierende Bauelement eine organische Leuchtdiode (OLED).
  • In einigen Ausführungsformen umfasst die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller ferner, während eines im Wesentlichen gleichzeitig mit einem Emissionszyklus beginnenden Rücksetzzyklus, das Rücksetzen einer Anode der OLED und/oder eines Anschlusses des mindestens einen Treibertransistors auf eine niedrige Bezugsspannung.
  • Unter einem zweiten Aspekt betrifft die Erfindung ein Verfahren zur Erzeugung von Strömen für die Pixel eines emittierenden Displaysystems, in dem jedes Pixel über ein lichtemittierendes Bauelement verfügt, wobei das System eine Vielzahl von Pixeln und eine Vielzahl von stromerzeugenden Schaltkreisen zur Bereitstellung eines Stromes für mindestens ein jeweiliges Pixel umfasst, wobei jeder stromerzeugende Schaltkreis mindestens einen Treibertransistor zur Bereitstellung des Stromes für das Pixel und einen zu programmierenden Speicherkondensator zur Einstellung einer Stärke des von dem mindestens einen Treibertransistor bereitgestellten Stromes umfasst, wobei das Verfahren Folgendes umfasst: Steuerung jedes stromerzeugenden Schaltkreises über eine Vielzahl von Leitungen, umfassend das Aufladen des Speicherkondensators auf ein bestimmtes Niveau während eines Programmierzyklus sowie während eines anschließenden Kalibrierzyklus das teilweise Entladen des Speicherkondensators als Funktion von Kenngrößen des mindestens einen Treibertransistors.
  • In manchen Ausführungsformen umfasst der mindestens eine Treibertransistor einen Treibertransistor, und die Steuerung jedes stromerzeugende Schaltkreises umfasst ferner während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer Schwellenspannung des Treibertransistors, so dass während eines Emissionszyklus eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss eine Funktion der Schwellenspannung des Treibertransistors ist.
  • In einigen Ausführungsformen umfasst der mindestens eine Treibertransistor einen Treibertransistor, und die Steuerung jedes stromerzeugenden Schaltkreises umfasst ferner während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer am Source-Anschluss des Treibertransistors anliegenden ersten Spannung, so dass während eines Emissionszyklus, während am Source-Anschluss des Treibertransistors eine erste Spannung beibehalten wird, eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss von der ersten Spannung unabhängig ist..
  • In einigen Ausführungsformen umfasst die Steuerung jedes stromerzeugenden Schaltkreises ferner, während eines im Wesentlichen gleichzeitig mit einem Emissionszyklus beginnenden Rücksetzzyklus, das Rücksetzen einer Anode der OLED und/oder eines Anschlusses des mindestens einen Treibertransistors auf eine niedrige Bezugsspannung.
  • Die vorstehenden und zusätzlichen Aspekte und Ausführungsformen der vorliegenden Offenbarung werden angesichts der ausführlichen Beschreibungen der verschiedenen Ausführungsformen bzw. Aspekte sowie der Verweise auf die nachstehend kurz beschriebenen Zeichnungen für Fachleute mit den üblichen einschlägigen Kenntnissen verständlich sein.
  • Figurenliste
  • Die vorgenannten und weiteren Vorteile der Offenbarung werden beim Lesen der nachfolgenden detaillierten Beschreibung und unter Bezugnahme auf die Zeichnungen ersichtlich.
    • 1 zeigt ein beispielhaftes Displaysystem, welches die offenbarten Verfahren nutzt und die offenbarten Pixel und Stromvorspannungselemente umfasst.
    • 2 ist ein Schaltplan einer Stromsenke gemäß einer Ausführungsform.
    • 3 ist ein Zeittaktungsdiagramm einer Stromsenken- und Stromquellen-Programmierung und -Kalibrierung gemäß einer Ausführungsform.
    • 4 ist ein Schaltplan einer Stromquelle gemäß einer weiteren Ausführungsform.
    • 5 ist ein Schaltplan eines 4T1C-Pixel-Schaltkreises gemäß einer Ausführungsform.
    • 6A ist ein Zeittaktungsdiagramm der Programmierung und Ansteuerung eines 4T1C-Pixel-Schaltkreises.
    • 6B ist ein Zeittaktungsdiagramm der Programmierung und Messung eines 4T1C-Pixel-Schaltkreises.
    • 7 ist ein Schaltplan eines 6T1C-Pixel-Schaltkreises gemäß einer Ausführungsförm.
    • 8A ist ein Zeittaktungsdiagramm der Programmierung und Ansteuerung eines 6T1C-Pixel-Schaltkreises.
    • 8B ist ein Zeittaktungsdiagramm der Programmierung und Messung eines 6T1C-Pixel-Schaltkreises.
    • 9 ist ein Zeittaktungsdiagramm der verbesserten Ansteuerung von Pixelzeilen.
    • 10 ist ein Schaltplan eines im Strommodus arbeitenden 4T1C-PixelSchaltkreises gemäß einer Ausführungsform.
    • 11 ist ein Schaltplan eines im Strommodus arbeitenden 6T1C-PixelSchaltkreises gemäß einer Ausführungsform.
    • 12 ist ein Zeittaktungsdiagramm der Programmierung und Ansteuerung der 4T1C- und 6T1C-Pixel-Schaltkreise aus 10 und 11.
    • 13 ist ein Schaltplan einer 4T1C-Bezugsstromsenke gemäß einer Ausführungsform.
    • 14 ist ein Schaltplan einer 6T1C-Bezugsstromsenke gemäß einer Ausführungsform.
    • 15 ist ein Schaltplan einer 4T1C-Bezugsstromquelle gemäß einer Ausführungsform.
    • 16 ist ein Schaltplan einer 6T1C-Bezugsstromquelle gemäß einer Ausführungsform.
    • 17 ist ein Bezugs-Zeilen-Zeittaktungsdiagramm der Programmierung und Ansteuerung der 4T1C- und 6T1C-Senken und -Quellen aus 13, 14, 15 und 16.
    • 18 ist eine schematische Darstellung des On-Panel-Multiplexings von Daten und Monitorzeilen.
  • Die vorliegende Offenbarung lässt unterschiedliche Modifikationen und alternative Formen zu, auch wenn in den Zeichnungen und ausführlichen Beschreibungen nur beispielhaft spezifische Ausführungsformen oder Realisierungen dargestellt sind. Die Offenbarung ist jedoch nicht auf die hier beschriebenen speziellen Ausführungsformen beschränkt. Vielmehr bezieht sie alle Modifikationen sowie äquivalente und alternative Ausführungen mit ein, die dem Erfindungsgedanken und dem Umfang der durch die Patentansprüche definierten Erfindung entsprechen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Viele moderne Displaytechnologien leiden vom Moment ihrer Herstellung an unter Fehlern, Schwankungen und Ungleichmäßigkeiten und können im Verlauf der Lebensdauer des Displays der Alterung und Verschlechterung unterliegen, so dass die erzeugten Bilder nicht mehr den Anforderungen genügen. Zur Korrektur solcher Fehler werden Verfahren der Bildkalibrierung und Kompensierung angewandt, mit denen die Genauigkeit oder Konstanz der erzeugten Bilder oder die Treue ihrer Reproduktion aus den entsprechenden Bilddaten verbessert werden soll. Manche Displays verwenden ein stromvorgespanntes, spannungsprogrammiertes Ansteuersystem, bei dem jedes einzelne Pixel ein stromvorgespanntes, spannungsprogrammiertes (CBVP) Pixel ist. In solchen Displays erfordern die Fertigung und die Aufrechterhaltung der genauen Bildreproduktion außerdem, dass die Stromvorspannungselemente, d.h. die Stromquellen und -Senken, eine Stromvorspannung auf das für solche Pixel angemessene Niveau bewirken.
  • Auf Grund unvermeidbarer Schwankungen in der Fertigung sowie in der nutzungsabhängigen Verschlechterung kommt es bei manchen für ein Display und dessen Pixel bestimmten Stromvorspannungselementen in der Tat zu Abweichungen in der Stromvorspannung bzw. in der bereitgestellten Leuchtdichte, obwohl sie von der Konstruktion her einheitlich und einander genau gleich sein müssten und für ein gewünschtes Stromvorspannungsniveau und eine entsprechend gewünschte Leuchtdichte programmiert werden. Um die visuellen Mängel zu korrigieren, welche ansonsten durch die Ungleichmäßigkeit und Ungenauigkeit dieser Stromquellen oder -Senken sowie der Pixel verursacht würden, wird die Programmierung der Stromvorspannungselemente und Pixel durch Kalibrierung sowie durch optische Überwachung und Kompensierung ergänzt.
  • Mit der Erhöhung der Auflösung eines Halbleiterarray-Gerätes steigt die Anzahl der für das Ansteuern, Kalibrieren und/oder Überwachen des Arrays erforderlichen Linien und Elemente dramatisch an. Dies kann zu höherem Energieverbrauch, höheren Fertigungskosten und einem größeren physischen Fußabdruck führen. Im Fall eines CBVP-Pixeldisplays kann die Schaffung von Schaltungstechnik zur Programmierung, Kalibrierung und Überwachung von Stromquellen oder -Senken entsprechend der Anzahl der Zeilen oder Spalten sowohl die Kosten als auch die Komplexität der Integration erhöhen.
  • Die nachstehend geoffenbarten Systeme und Verfahren lösen diese Probleme durch zeitgetaktete Steuerung und Kalibrierung von Pixelschaltkreisen und eine Familie von Stromvorspannungselementen unter Verwendung von Schaltkreisen, die im Display in der Art existierender Display-Bauelemente integriert sind.
  • Obwohl hierin Ausführungsformen im Kontext von AMOLED-Displays beschrieben werden, versteht es sich, dass die hierin beschriebenen Systeme und Verfahren auf jedes andere Display mit potentiell Stromvorspannung nutzenden Pixeln anwendbar sind, einschließlich u.a. Diodendisplays (LED), Elektrolumineszenzdisplays (ELD), Displays mit organischen Leuchtdioden (OLED) und Plasmadisplays (PSP), jedoch nicht auf diese beschränkt.
  • Es versteht sich, dass die hierin beschriebenen Ausführungsformen sich auf Systeme und Verfahren der Kalibrierung und Kompensierung beziehen und die Displaytechnologie, die ihrer Funktion und der Funktion der Displays zugrunde liegt, in welchen diese Systeme und Verfahren integriert sind, nicht einschränken. Die hierin beschriebenen Systeme und Verfahren sind anwendbar auf die unterschiedlichsten Typen und Realisierungen diverser Bildschirmtechnologien.
  • 1 ist ein Diagramm eines exemplarischen Displaysystems 150, welches die Verfahren realisiert und die Schaltkreise umfasst, welche weiter unten beschrieben werden. Das Displaysystem 150 beinhaltet ein Displaypanel 120, einen Adressentreiber 108, einen Source-Treiber 104, einen Controller 102 und einen Speicher 106.
  • Das Displaypanel 120 enthält ein Array von in Zeilen und Spalten angeordneten Pixeln 110a 110b (nur zwei sind explizit dargestellt). Jedes der Pixel 110a 110b ist individuell programmierbar, um Licht mit individuell programmierbaren Leuchtdichtewerten zu emittieren, und jedes ist ein stromvorgespanntes, spannungsprogrammiertes Pixel (CBVP). Der Controller 102 empfängt digitale Daten, welche die auf dem Displaypanel 120 anzuzeigenden Informationen enthalten. Der Controller 102 sendet Signale 132 an den Source-Treiber 104 und Zeitplansignale 134 an den Adressentreiber 108. Diese Signale steuern die Pixel 110 im Displaypanel 120 dazu an, die angegebene Information anzuzeigen. Die Vielzahl von Pixeln 110 des Displaypanels 120 umfasst somit ein Displayarray oder einen Displaybildschirm, dazu eingerichtet, Informationen entsprechend den vom Controller 102 empfangenen digitalen Eingangsdaten dynamisch anzuzeigen. Der Displaybildschirm kann aus den vom Controller 102 empfangenen Daten Bilder und Ströme von Videoinformationen anzeigen. Die Versorgungsspannung 114 liefert eine Dauerleistungsspannung, kann aber auch als eine durch Signale des Controllers 102 einstellbare Spannungsversorgung dienen. Das Displaysystem 150 enthält Merkmale von den Stromvorspannungselementen 155a, 155b — entweder Stromquellen oder -senken (dargestellt sind Stromsenken) — zur Bereitstellung von Vorströmen für die Pixel 110a 110b im Displaypanel 120, um dadurch die Programmierzeit für die Pixel 110 zu verringern. Die Stromvorspannungselemente 155a, 155b sind zwar vom Source-Treiber 104 getrennt dargestellt, können aber Bestandteil des Source-Treibers 104 oder als separate Elemente integriert sein. Es versteht sich, dass die der Stromvorspannung für die Pixel dienenden Stromvorspannungselemente 155a, 155b wohl eher Stromquellen als die in 1 dargestellten Stromsenken sind.
  • Zur besseren Veranschaulichung sind in dem in 1 gezeigten Displaysystem 150 nur zwei Pixel 110a, 110b explizit dargestellt. Es versteht sich, dass das Displaysystem 150 mit einem Displaybildschirm realisiert wird, der ein Array von Pixeln von der Art der Pixel 110a, 110b einschließt, und dass der Displaybildschirm nicht auf eine bestimmte Anzahl von Zeilen und Spalten von Pixeln beschränkt ist. So kann das Displaysystem 150 beispielsweise durch einen Displaybildschirm mit einer in Displays für Mobilgeräte, monitorbasierte Geräte und/oder Projektionsgeräte üblichen Anzahl von Zeilen und Spalten von Pixeln realisiert sein. In einem Mehrkanal- oder Farbdisplay wird die Anzeige eine Anzahl unterschiedlicher Pixelarten aufweisen, von denen jede Art für die Reproduktion der Farbe eines bestimmten Kanals oder einer Farbe wie Rot, Grün oder Blau zuständig ist. Pixel dieser Art können auch als „Subpixel“ bezeichnet werden, da sie als Gruppe gemeinsam eine gewünschte Farbe in einer bestimmten Zeile und Spalte des Displays erzeugen, wobei eine solche Gruppe von Subpixeln auch zusammenfassend als ein „Pixel“ bezeichnet werden kann.
  • Jedes Pixel 110a, 110b wird durch einen Treiberschaltkreis oder Pixelschaltkreis betrieben, der im Allgemeinen einen Treibertransistor und ein lichtemittierendes Bauelement enthält. Im Folgenden mögen die Pixel 110a, 110b für den Pixelschaltkreis stehen. Das lichtemittierende Bauelement kann wahlweise eine organische Leuchtdiode sein, jedoch beziehen sich Realisierungen der vorliegenden Offenbarung auf Pixelschaltkreise mit anderen Elektrolumineszenz-Bauelementen, einschließlich stromgesteuerter lichtemittierender sowie der oben aufgelisteten Bauelemente. Der Treibertransistor in den Pixeln 110a, 110b kann wahlweise ein n- oder ein p-leitender nichtkristalliner Dünnschicht-Siliziumtransistor sein, jedoch sind die Realisierungen der vorliegenden Offenbarung nicht auf Pixelschaltkreise mit einer bestimmten Polarität des Transistors oder nur auf Pixelschaltkreise mit Dünnschichttransistoren beschränkt. Der Pixelschaltkreis 110a, 110b kann auch einen Speicherkondensator enthalten, der die Programmierdaten speichert und ermöglicht, dass der Pixelschaltkreis 110 nach der Adressierung das lichtemittierende Bauelement ansteuert. Somit kann das Displaypanel 120 auch ein Aktivmatrix-Bildschirmarray sein.
  • Wie in 1 dargestellt, ist jedes der Pixel 110a, 110b im Displaypanel 120 mit einer entsprechenden Auswahlleitung 124a, 124b, einer entsprechenden Versorgungsleitung 126a, 126b, einer entsprechenden Datenleitung 122a, 122b, einer entsprechenden Stromvorspannungsleitung 123a, 123b, und einer entsprechenden Überwachungsleitung 128a, 128b verbunden. Ebenso kann eine Ausleseleitung zur Kontrolle der Verbindungen zur Überwachungsleitung vorgesehen sein. In einer Realisierung kann die Versorgungsspannung 114 auch eine zweite Versorgungsleitung zu jedem der Pixel 110a, 110b beschicken. Beispielsweise kann jedes Pixel mit einer ersten, mit Vdd beaufschlagten Versorgungsleitung 126a, 126b und mit einer zweiten, mit Vss beaufschlagten Versorgungsleitung 127a, 127b verbunden sein, und die Pixelschaltkreise 110a, 110b können zwischen der ersten und der zweiten Versorgungsleitung angeordnet sein, um den Treiberstrom zwischen den beiden Versorgungsleitungen während einer Emissionsphase des Pixelschaltkreises zu erleichtern. Es versteht sich, dass jedes der Pixel 110 im Pixelarray des Display 120 mit geeigneten Auswahlleitungen, Versorgungsleitungen und Überwachungsleitungen verbunden ist. Es ist zu bemerken, dass Aspekte der vorliegenden Offenbarung auch für Pixel mit zusätzlichen Verbindungen, wie z.B. Verbindungen mit zusätzlichen Auswahlleitungen, und für Pixel mit weniger Verbindungen sowie für Pixel, die diverse Verbindungen gemeinsam nutzen, gelten.
  • Bezogen auf Pixel 110a des Displaypanels 120 wird die Auswahlleitung 124a vom Adressentreiber 108 beschickt und kann z.B. dazu benutzt werden, einen Programmiervorgang des Pixels 110a zu ermöglichen, indem ein Schalter oder Transistor betätigt wird, welche die Datenleitung 122a befähigt, das Pixel 110a zu programmieren. Die Datenleitung 122a führt die Programmierinformation vom Source-Treiber 104 dem Pixel 110a zu. Die Datenleitung 122a kann beispielsweise dazu benutzt werden, an das Pixel 110a eine Programmierspannung anzulegen oder ihm einen Programmierstrom zuzuführen, um das Pixel 110a so zu programmieren, dass es eine gewünschte Leuchtdichtenhöhe emittiert. Die vom Source-Treiber 104 über die Datenleitung 122 gelieferte Programmierspannung (bzw. Programmierstromstärke) ist eine Spannung (bzw. eine Stromstärke), die geeignet ist, das Pixel 110a zu veranlassen, entsprechend den vom Controller 102 erhaltenen digitalen Daten Licht einer gewünschten Leuchtdichte zu emittieren. Die Programmierspannung (bzw. der Programmierstrom) kann dem Pixel 110a während eines Programmiervorgangs des Pixels 110a zugeführt und damit ein im Pixel 110a enthaltener Speicher, z.B. ein Speicherkondensator, geladen werden, wodurch das Pixel 110a befähigt wird, während eines dem Programmiervorgang folgenden Emissionsvorgangs Licht der gewünschten Lichtstärke zu emittieren. Beispielsweise kann während eines Programmiervorgangs das Speicherbauelement in Pixel 110a geladen und somit während des Emissionsvorgangs eine Spannung an ein oder mehrere Gates oder an einen Sourceanschluss des Treibertransistors anzulegen, wodurch der Treibertransistor veranlasst wird, entsprechend der im Speicherbauelement gespeicherten Spannung den Treiberstrom durch das lichtemittierende Bauelement zu leiten. Das Stromvorspannungselement 155a liefert im Displaypanel 120 über die Stromvorspannungsleitung 123a einen Vorstrom an Pixel 110a, um damit die Programmierzeit für das Pixel 110a zu verringern. Das Stromvorspannungselement 155a ist außerdem mit der Datenleitung 122a verbunden und benutzt die Datenleitung 122a, wenn es nicht gerade das Pixel programmiert, um seinen Stromausgang zu programmieren, wie nachfolgend beschrieben wird. In einigen Ausführungsformen sind die Stromvorspannungselemente 155a, 155b auch, zwecks Überwachung und Kontrolle der Stromvorspannungselemente 155a, 155b, mit einer Bezugs-Überwachungsleitung 160 verbunden, welche ihrerseits mit dem Controller 102 verbunden ist.
  • Im Pixel 110a ist der Treiberstrom, welcher während des Emissionsvorgangs des Pixels 110a vom Treibertransistor durch das lichtemittierende Bauelement geleitet wird, generell ein Strom, der von der ersten Versorgungsleitung 126a geliefert und zu einer zweiten Versorgungsleitung 127a abgeleitet wird. Die erste Versorgungsleitung 126a und die zweite Versorgungsleitung 127a sind mit der Spannungsversorgung 114 verbunden. Die erste Versorgungsleitung 126a kann eine positive Versorgungsspannung (z.B. die in Schaltplänen gewöhnlich mit „Vdd“ bezeichnete Spannung) und die zweite Versorgungsleitung 127a kann eine negative Versorgungsspannung liefern (z.B. die in Schaltplänen gewöhnlich mit „Vss“ bezeichnete Spannung). Realisierungen der vorliegenden Offenbarung sind möglich, wenn die eine oder andere der Versorgungsleitungen (z.B. die Versorgungsleitung 127a) für eine an Masse liegende Spannung oder eine andere Bezugsspannung festgelegt wird.
  • Das Displaysystem 150 enthält auch ein Überwachungssystem 112. Wiederum bezogen auf Pixel 110a des Displaypanels 120, verbindet die Überwachungsleitung 128a das Pixel 110a mit dem Überwachungssystem 112. Das Überwachungssystem 112 kann im Source-Treiber 104 integriert oder ein separates, selbständiges System sein. Insbesondere kann das Überwachungssystem 112 wahlweise durch die Überwachung des Stromes und/oder der Spannung der Datenleitung 122a während eines Überwachungsvorgangs des Pixels 110a realisiert werden, wobei die Überwachungsleitung 128a vollständig entfallen kann. Die Überwachungsleitung 128a gestattet es dem Überwachungssystem 112, einen Strom oder eine Spannung zu messen, der bzw. die mit Pixel 110a zusammenhängt, und dadurch Informationen zu gewinnen, die auf eine Qualitätsverschlechterung oder Alterung des Pixels 110a oder auf eine Temperatur des Pixels 110a hinweisen. In einigen Ausführungsformen enthält das Displaypanel 120 auch eine Temperaturdetektorschaltung, die speziell zur Detektierung der in den Pixeln 110a realisierten Temperatur vorgesehen ist, während in anderen Ausführungsformen das Pixel 110a Schaltkreise enthält, die sowohl an der Temperaturdetektierung als auch an der Ansteuerung des Pixels beteiligt sind. Beispielsweise kann das Überwachungssystem 112 über die Überwachungsleitung 128a einen durch den Treibertransistor innerhalb des Pixels 110a fließenden Strom abnehmen und dadurch, auf der Basis des gemessenen Stromes und der während der Messung am Treibertransistor anliegenden Spannungen, eine Schwellenspannung des Treibertransistors oder eine Verschiebung desselben bestimmen. In einigen Ausführungsformen gewinnt das Überwachungssystem 112 Informationen in Bezug auf die Stromvorspannungselemente über die Datenleitungen 122a, 122b oder die Bezugs-Überwachungsleitung 160; in manchen Ausführungsformen geschieht dies durch den Controller 102 oder im Zusammenwirken mit diesem.
  • Das Überwachungssystem 112 kann auch eine Betriebsspannung des lichtemittierenden Bauelements abnehmen (z.B. einen Spannungsabfall im lichtemittierenden Bauelement, während es Licht emittiert). Das Überwachungssystem 112 kann dann Signale 132 an den Controller 102 und/oder den Speicher 106 senden und so das Displaysystem 150 befähigen, die gewonnene Alterungsinformation im Speicher 106 zu speichern. Während der nachfolgenden Programmierungs- und/oder Emissionsvorgänge des Pixels 110a wird die Alterungsinformation durch den Controller 102 aus dem Speicher 106 über Speichersignale 136 abgerufen, und der Controller 102 nimmt dann bei den nachfolgenden Programmier- und/oder Emissionsvorgängen des Pixels 110a die Ausgleichung der gewonnenen Verschlechterungsinformation vor. Wenn zum Beispiel die Verschlechterungsinformation einmal ermittelt ist, dann kann die dem Pixel 110a über die Datenleitung 122a übermittelte Programmierinformation während eines nachfolgenden Programmiervorganges des Pixels 110a in geeigneter Weise justiert werden, so dass das Pixel 110a, unabhängig von der Verschlechterung des Pixels 110a, Licht mit einer gewünschten Leuchtdichte emittiert. So lässt sich beispielsweise eine Erhöhung der Schwellenspannung des Treibertransistors in Pixel 110a ausgleichen, indem die an Pixel 110a anliegende Programmierspannung entsprechend erhöht wird. In ähnlicher Weise kann das Überwachungssystem 112 den Vorstrom eines Stromvorspannungselements 155a ermitteln. Das Überwachungssystem 112 kann dann Signale 132 an den Controller 102 und/oder den Speicher 106 senden, um das Displaysystem 150 zu befähigen, die ermittelten Informationen im Speicher 106 zu speichern. Während des nachfolgenden Programmierens des Stromvorspannungselements 155a wird die Information durch den Controller 102 über Speichersignale 136 aus dem Speicher 106 abgerufen, und der Controller 102 nimmt dann mittels Justierungen beim nachfolgenden Programmieren des Stromvorspannungselements 155a die Ausgleichung der vorher gemessenen Stromfehler vor.
  • Mit Bezug auf 2 soll nun der Aufbau einer Ausführungsform eines Schaltkreises „Stromsenke 200“ beschrieben werden. Die Stromsenke 200 entspricht zum Beispiel einem einzelnen Stromvorspannungselement 155a, 155b des in 1 dargestellten Displaysystems 150, welches über die Stromvorspannungsleitungen 123a, 123b einen Vorstrom Ibias zu einem CBVP-Pixel 110a, 110b leitet. Die in 2 abgebildete Stromsenke 200 basiert auf PMOS-Transistoren. Ebenfalls betrachtet wird eine PMOSbasierte Stromquelle, deren Aufbau und Funktion ähnlichen Prinzipien wie den hier beschriebenen folgt. Es versteht sich, dass Varianten dieser Stromsenke und ihrer Funktionsweise, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.), ebenso denkbar sind.
  • Die Stromsenke 200 enthält einen ersten Schalttransistor 202 (T4), der gesteuert wird durch ein mit seinem Gate-Anschluss verbundenes Freigabesignal EN, gekoppelt entweder über den Source- oder einen Drain-Anschluss mit einer Stromvorspannungsleitung 223 (Ibias), die beispielsweise einer Stromvorspannungsleitung 123a in 1 entspricht, und gekoppelt über den anderen der beiden Anschlüsse (Source oder Drain) des ersten Schalttransistors 202 mit einem ersten Anschluss eines Speicherkondensators 210. Ein Gate-Anschluss eines Stromtreibertransistors 206 (T1) ist verbunden mit einem zweiten Anschluss des Speicherkondensators 210, während entweder der Source- oder der Gate-Anschluss des Stromtreibertransistors 206 mit dem ersten Anschluss des Speicherkondensators 210 verbunden ist. Der andere der beiden Anschlüsse (Source oder Gate) des Stromtreibertransistors 206 ist mit VSS gekoppelt. Ein Gate-Anschluss eines zweiten Schalttransistors 208 (T2) ist verbunden mit einer Schreibsignalleitung (WR), während entweder sein Source- oder sein Drain-Anschluss verbunden ist mit einer Vorspannungs- oder Datenleitung (Vbias) 222, die beispielsweise der in 1 abgebildeten Datenleitung 122a entspricht. Der andere der beiden Anschlüsse (Source oder Drain) des zweiten Schalttransistors 208 ist verbunden mit dem zweiten Anschluss des Speicherkondensators 210. Ein Gate-Anschluss eines dritten Schalttransistors 204 (T3) ist verbunden mit einer Kalibriersteuerleitung (CAL), während entweder sein Source- oder sein Drain-Anschluss verbunden ist mit einer Bezugs-Überwachungsleitung 260, die beispielsweise der in 1 abgebildeten Bezugs-Überwachungsleitung 160 entspricht. Der andere der beiden Anschlüsse (Source oder Drain) des dritten Schalttransistors 204 ist verbunden mit dem ersten Anschluss des Speicherkondensators 210. Wie oben erwähnt, werden die Datenleitungen gemeinsam genutzt, und zwar einerseits für die Bereitstellung der Spannungs-Vorspannung oder von Daten für die Pixel während bestimmter Zeitabschnitte eines Bildausschnitts und andererseits für die Bereitstellung der Spannungs-Vorspannung für das Stromvorspannungselement, hier eine Stromsenke, während anderer Zeitabschnitte eines Bildausschnitts. Diese Mitnutzung der Datenleitungen bietet zusätzliche Vorteile bei der Programmierung und Kompensation der zahlreichen einzelnen Stromsenken, wobei nur eine zusätzliche Bezugs-Überwachungsleitung 160 gebraucht wird.
  • Unter Bezugnahme auch auf 3 sei nun ein Beispiel der Zeittaktung eines Stromsteuerzyklus 300 zur Programmierung und Kalibrierung der in 2 dargestellten Stromsenke 200 beschrieben. Der vollständige Steuerzyklus 300 läuft typischerweise einmal pro Einzelbild ab und schließt vier kleinere Zyklen ein: einen Freischaltzyklus 302, einen Programmierzyklus 304, einen Kalibrierzyklus 306 und einen Ausregelzyklus 308. Während des Freischaltzyklus 302 hört die Stromsenke 200 auf, den Vorstrom Ibias in die Vorstromleitung 223 einzuleiten, wenn das EN-Signal auf H-Pegel schaltet und der erste Transistorschalter 202 abschaltet. Da die CAL- und WR-Signale auf H-Pegel sind, bleiben sowohl der zweite als auch der dritte Schalttransistor 208, 204 ausgeschaltet. Die Dauer des Freischaltzyklus 302 ermöglicht auch eine Ausregelzeit für den Schaltkreis der Stromsenke 200. Das EN-Signal bleibt während des gesamten Kontrollzyklus 300 auf H und schaltet erst auf L-Pegel, wenn der Schaltkreis der Stromsenke 200 programmiert, kalibriert, ausgeregelt und bereit ist, den Vorstrom über die Stromvorspannungsleitung 223 zu liefern. Wenn nach Beendigung des Freischaltzyklus 302 die Stromsenke 200 ausgeregelt ist, beginnt der Programmierzyklus 304, indem das auf L-Pegel schaltende WR-Signal den zweiten Schalttransistor 208 und das auf L-Pegel schaltende CAL-Signal den dritten Schalttransistor 204 einschaltet. Während des Programmierzyklus 304 verbindet deshalb der dritte Schalttransistor 204 die Bezugs-Überwachungsleitung 260, über welche ein bekanntes Bezugssignal (als Spannung oder Strom) übermittelt wird, mit dem ersten Anschluss des Speicherkondensators 210, während der zweite Schalttransistor 208 die Vorspannungs- oder Datenleitung 222, welche die Eingangsspannung Vbias führt, mit dem Gate-Anschluss des Stromtreibertransistors 206 und dem zweiten Anschluss des Speicherkondensators 210 verbindet. Als Ergebnis wird der Speicherkondensator 210 bis auf einen definierten Wert geladen. Dieser Wert entspricht ungefähr dem, was als erforderlich erwartet wird, um den Stromtreibertransistor 206 so zu steuern, dass er unter Berücksichtigung der nachstehend beschriebenen optischen Kalibrierung die geeignete Stromvorspannung Ibias liefert.
  • Nach dem Programmierzyklus 304 und während des Kalibrierzyklus 306 wird der Schaltkreis neu konfiguriert, um einen Teil der Spannung (Ladung) des Speicherkondensators 210 über den Stromtreibertransistor 206 zu entladen. Das Kalibriersignal CAL schaltet auf H-Pegel, schaltet den dritten Schalttransistor 204 aus und trennt den ersten Anschluss des Speicherkondensators 210 von der Bezugs-Überwachungsleitung 260. Die Entladungsmenge ist eine Funktion des Hauptelements der Stromsenke 200, nämlich des Stromtreibertransistors 206 oder seiner zugehörigen Komponenten. Ist der Stromtreibertransistor 206 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer des Kalibrierzyklus 306 aus dem Speicherkondensator 210 über den Stromtreibertransistor 206 entladen. Ist der Stromtreibertransistor 206 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während der festen Dauer des Kalibrierzyklus 306 aus dem Speicherkondensator 210 über den Stromtreibertransistor 206 entladen. Als Ergebnis wird die im Speicherkondensator 210 gespeicherte Spannung (Ladung) bei relativ starken Stromtreibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Stromtreibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Stromtreibertransistoren über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 306 findet erst noch ein Ausregelzyklus 308 statt, bevor der Vorstrom Ibias in die Stromvorspannungsleitung 223 eingeleitet wird. Während des Ausregelzyklus 308 bleiben der erste und der dritte Schalttransistor 202, 204 ausgeschaltet, während das WR-Signal auf H-Pegel schaltet, um auch den zweiten Schalttransistor 208 auszuschalten. Nach Beendigung der Dauer des Ausregelzyklus 308 schaltet das Freigabesignal EN auf L-Pegel, um den ersten Schalttransistor 202 einzuschalten und den Stromtreibertransistor 206 zu befähigen, den Ibias-Strom in die Stromvorspannungsleitung 223 entsprechend der im Speicherkondensator 210 gespeicherten Spannung (Ladung) abzuleiten, die, wie oben erwähnt, einen Wert hat, der als Funktion des Stromtreibertransistors 206 abgezogen wurde, um eine Kompensation für die spezifischen Kenngrößen des Stromtreibertransistors 206 zu erreichen.
  • In einigen Ausführungsformen wird der Kalibrierzyklus 306 ausgelassen. In einem solchen Fall erfolgt keine automatische Kompensation in Form einer Veränderung der im Speicherkondensator 210 gespeicherten Spannung (Ladung) als Funktion der Kenngrößen des Stromtreibertransistors 206. In einem solchen Fall kann eine Form der manuellen Kompensation in Kombination mit der Überwachung angewandt werden.
  • In einigen Ausführungsformen wird nach der Programmierung der Stromsenke 200 und vor der Bereitstellung des Vorstromes über die Stromvorspannungsleitung 223 der Strom der Stromsenke 200 über die Bezugs-Überwachungsleitung 260 gemessen, indem das CAL-Signal zum Schalten auf L-Pegel gesteuert und dadurch der dritte Schalttransistor 204 eingeschaltet wird. Wie in 1 abgebildet, wird in manchen Ausführungsformen die Bezugs-Überwachungsleitung 160 gemeinsam benutzt; daher werden während der Messung der interessierenden Stromsenke 200 alle anderen Stromsenken programmiert oder auf andere Weise so gesteuert, dass sie auf der Bezugs-Überwachungsleitung 160 keinen Strom zu- oder ableiten. Wenn der Strom der Stromsenke 200 als Reaktion auf die bekannte Programmierung der Stromsenke 200 gemessen worden ist, und eventuell nachdem eine Anzahl diverser Strommessungen als Reaktion auf diverse Programmierwerte vorgenommen und im Speicher 106 gespeichert worden sind, justieren der Controller 102 und der Speicher 106 (eventuell im Zusammenwirken mit anderen Komponenten des Displaysystems 150) die für die Programmierung der Stromsenke 200 verwendete Spannung Vbias, um die Abweichungen der Stromsenke 200 von der erwarteten oder gewünschten Stromableitung zu kompensieren. Diese Überwachung und Kompensation muss nicht bei jedem Einzelbild erfolgen und kann periodisch über die Lebensdauer des Displays verteilt durchgeführt werden, um die Qualitätsverschlechterung der Stromsenke 200 zu korrigieren.
  • In einigen Ausführungsformen wird eine Kombination von Kalibrierung, Überwachung und Kompensation angewandt. In einem solchen Fall kann die Kalibrierung bei jedem Einzelbild in Kombination mit periodischer Überwachung und Kompensation erfolgen.
  • Bezugnehmend auf 4 sei nun der Schaltkreisaufbau einer Stromquelle 400 an Hand einer Ausführungsform beschrieben. Die Stromquelle 400 entspricht beispielsweise einem einzelnen Stromvorspannungselement 155a, 155b des in 1 abgebildeten Displaysystems 150, welches über die Stromvorspannungsleitungen 123a, 123b einen Vorstrom Ibias an die CBVP-Pixel 110a, 110b liefert. Wie weiter unten ausführlicher beschrieben, unterscheidet sich die Stromquelle 400 etwas von der in 1 abgebildeten Stromsenke 200 hinsichtlich der Verbindungen und der Art der Integration in das Displaysystem 150. Die in 4 abgebildete Stromquelle 400 basiert auf PMOS-Transistoren. Es versteht sich, dass Varianten dieser Stromquelle und ihrer Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Die Stromquelle 400 enthält einen ersten Schalttransistor 402 (T4), welcher durch ein an seinen Gate-Anschluss gekoppeltes Freigabesignal EN gesteuert wird und entweder über einen Source- oder einen Drainanschluss des ersten Transistorschalters 405 mit einer Stromvorspannungsleitung 423 (Ibias) verbunden ist, die beispielsweise einer Stromvorspannungsleitung 123a in 1 entspricht. Ein Gate-Anschluss eines Stromtreibertransistors 406 (T1) ist verbunden mit einem ersten Anschluss eines Speicherkondensators 410, während entweder der Source- oder der Drainanschluss des Stromtreibertransistors 406 mit dem zweiten Anschluss (Source bzw. Drain) des ersten Schalttransistors 402 und der zweite Anschluss (Source bzw. Drain) des Stromtreibertransistors 406 mit einem zweiten Anschluss des Speicherkondensators 410 verbunden ist. Der zweite Anschluss des Speicherkondensators 410 ist verbunden mit VDD. Ein Gate-Anschluss eines zweiten Schalttransistors 408 (T2) ist verbunden mit einer Schreibsignalleitung (WR), während entweder sein Source- oder sein Drainanschluss verbunden ist mit dem ersten Anschluss des Speicherkondensators 410 und der zweite Anschluss (Source bzw. Drain) entweder mit dem Source- oder dem Drainanschluss des Stromtreibertransistors 406 verbunden ist. Ein Gate-Anschluss eines dritten Schalttransistors 404 (T3) ist mit einer Kalibrierungssteuerleitung (CAL) verbunden, während entweder sein Source- oder sein Drainanschluss mit einer Vorspannungs-Überwachungsleitung 460 verbunden ist, die beispielsweise den in 1 abgebildeten Vorspannungs- oder Datenleitungen 122a, 122b entspricht. Der andere Anschluss (Source bzw. Drain) des dritten Schalttransistors 404 ist entweder mit dem Source- oder dem Drainanschluss des Stromtreibertransistors 406 verbunden.
  • In der in 4 dargestellten Ausführungsform ist die Stromquelle nicht mit einer Bezugs-Überwachungsleitung 160 gemäß 1 verbunden. Anstatt dass, wie im Fall der Stromsenke 200, die Stromquelle 400 mit Vbias und einer Bezugsspannung programmiert wird, wird der Speicherkondensator 410 der Stromquelle 400 auf einen definierten Wert programmiert, und zwar unter Verwendung des über die Vorspannungs- oder Datenleitung 122a und VDD bereitgestellten Vorspannungssignale Vbias. In dieser Ausführungsform dienen die Datenleitungen 122a, 122b bei Bedarf als Überwachungsleitungen.
  • Wiederum unter Bezugnahme auf 3 sei nun ein Beispiel der Zeittaktung eines Stromsteuerzyklus 300 zur Programmierung und Kalibrierung der in 4 abgebildeten Stromquelle 400 beschrieben. Die Zeittaktung des Stromsteuerzyklus 300 zur Programmierung der Stromquelle 400 in 4 gleicht der für die Stromsenke 200 in 2.
  • Der vollständige Steuerzyklus 300 läuft typischerweise einmal pro Einzelbild ab und schließt vier kleinere Zyklen ein: einen Freischaltzyklus 302, einen Programmierzyklus 304, einen Kalibrierzyklus 306 und einen Ausregelzyklus 308. Während des Freischaltzyklus 302 hört die Stromquelle 400 auf, den Vorstrom Ibias in die Vorstromleitung 423 einzuleiten, wenn das EN-Signal auf H-Pegel schaltet und der erste Transistorschalter 402 abschaltet. Da die CAL- und WR-Signale auf H-Pegel sind, bleiben sowohl der zweite als auch der dritte Schalttransistor 408, 404 ausgeschaltet. Die Dauer des Freischaltzyklus 302 ermöglicht auch eine Ausregelzeit für den Schaltkreis der Stromquelle 400. Das EN-Signal bleibt während des gesamten Kontrollzyklus 300 auf H und schaltet erst auf L-Pegel, wenn der Schaltkreis der Stromquelle 400 programmiert, kalibriert, ausgeregelt und bereit ist, den Vorstrom über die Stromvorspannungsleitung 423 zu liefern. Wenn nach Beendigung des Freischaltzyklus 302 die Stromquelle 400 ausgeregelt ist, beginnt der Programmierzyklus 304, indem das auf L-Pegel schaltende WR-Signal den zweiten Schalttransistor 408 und das auf L-Pegel schaltende CAL-Signal den dritten Schalttransistor 404 einschaltet. Während des Programmierzyklus 304 verbinden deshalb der dritte Schalttransistor 404 und der zweite Schalttransistor 408 die Vorspannungs-Überwachungsleitung 460, über welche ein bekanntes Vbias-Signal übermittelt wird, mit dem ersten Anschluss des Speicherkondensators 410. Als Ergebnis wird, da der zweite Anschluss des Speicherkondensators 410 mit VDD verbunden ist, der Speicherkondensator 410 bis auf einen definierten Wert geladen. Dieser Wert entspricht ungefähr dem, was als erforderlich erwartet wird, um den Stromtreibertransistor 406 so zu steuern, dass er unter Berücksichtigung der nachstehend beschriebenen optischen Kalibrierung die geeignete Stromvorspannung Ibias liefert.
  • Nach dem Programmierzyklus 304 und während des Kalibrierzyklus 306 wird der Schaltkreis neu konfiguriert, um einen Teil der Spannung (Ladung) des Speicherkondensators 410 über den Stromtreibertransistor 406 zu entladen. Das Kalibriersignal CAL schaltet auf H-Pegel, schaltet den dritten Schalttransistor 404 aus und trennt den ersten Anschluss des Speicherkondensators 410 von der Vorspannungs-Überwachungsleitung 460. Die Entladungsmenge ist eine Funktion des Hauptelements der Stromquelle 400, nämlich des Stromtreibertransistors 406 oder seiner zugehörigen Komponenten. Ist der Stromtreibertransistor 406 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer des Kalibrierzyklus 306 aus dem Speicherkondensator 410 über den Stromtreibertransistor 406 entladen. Ist der Stromtreibertransistor 406 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während der festen Dauer des Kalibrierzyklus 306 aus dem Speicherkondensator 410 über den Stromtreibertransistor 406 entladen. Als Ergebnis wird die im Speicherkondensator 410 gespeicherte Spannung (Ladung) bei relativ starken Stromtreibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Stromtreibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Stromtreibertransistoren über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 306 findet erst noch ein Ausregelzyklus 308 statt, bevor der Vorstrom Ibias in die Stromvorspannungsleitung 423 eingeleitet wird. Während des Ausregelzyklus 308 bleiben der erste und der dritte Schalttransistor 402, 404 ausgeschaltet, während das WR-Signal auf H-Pegel schaltet, um auch den zweiten Schalttransistor 408 auszuschalten. Nach Beendigung der Dauer des Ausregelzyklus 308 schaltet das Freigabesignal EN auf L-Pegel, um den ersten Schalttransistor 402 einzuschalten und den Stromtreibertransistor 406 zu befähigen, den Ibias-Strom in die Stromvorspannungsleitung 423 entsprechend der im Speicherkondensator 410 gespeicherten Spannung (Ladung) zuzuleiten, die, wie oben erwähnt, einen Wert hat, der als Funktion des Stromtreibertransistors 406 abgezogen wurde, um eine Kompensation für die spezifischen Kenngrößen des Stromtreibertransistors 406 zu erreichen.
  • In einigen Ausführungsformen wird der Kalibrierzyklus 306 eliminiert. In einem solchen Fall erfolgt keine automatische Kompensation in Form einer Veränderung der im Speicherkondensator 410 gespeicherten Spannung (Ladung) als Funktion der Kenngrößen des Stromtreibertransistors 406. In einem solchen Fall kann, wie bei der oben im Zusammenhang mit einer Stromsenke 200 beschriebenen Ausführungsform, eine Form der manuellen Kompensation in Kombination mit der Überwachung für die Stromquelle 400 angewandt werden.
  • In einigen Ausführungsformen wird nach der Programmierung der Stromquelle 400 und vor der Bereitstellung des Vorstromes über die Stromvorspannungsleitung 423 der Strom der Stromquelle 400 über die Vorspannungs-Überwachungsleitung 460 gemessen, indem das CAL-Signal zum Schalten auf L-Pegel gesteuert und dadurch der dritte Schalttransistor 404 eingeschaltet wird.
  • Wenn der Strom der Stromquelle 400 als Reaktion auf die bekannte Programmierung der Stromquelle 400 gemessen worden ist, und eventuell nachdem eine Anzahl diverser Strommessungen als Reaktion auf diverse Programmierwerte vorgenommen und im Speicher 106 gespeichert worden sind, justieren der Controller 102 und der Speicher 106 (eventuell im Zusammenwirken mit anderen Komponenten des Displaysystems 150) die für die Programmierung der Stromquelle 400 verwendete Spannung Vbias, um die Abweichungen der Stromquelle 400 von der erwarteten oder gewünschten Stromableitung zu kompensieren. Diese Überwachung und Kompensation muss nicht bei jedem Einzelbild erfolgen und kann periodisch über die Lebensdauer des Displays verteilt durchgeführt werden, um die Qualitätsverschlechterung der Stromquelle 400 zu korrigieren.
  • Obwohl die Stromsenke 200 in 2 und die Stromquelle 400 in 4 jeweils nur mit einem einzigen Stromtreibertransistor 206, 406 dargestellt sind, versteht es sich, dass beide auch eine kaskadenartige Transistorstruktur umfassen und damit die gleiche Funktionalität erzielen können wie im Zusammenhang mit 2 und 4 dargestellt und beschrieben.
  • Mit Bezug auf 5 sei nun der Aufbau eines Pixelschaltkreises 500 mit vier Transistoren und einem Kondensator (4T1C) an Hand einer Ausführungsform beschrieben. Der 4T1C-Pixelschaltkreis 500 entspricht beispielsweise einem Einzelpixel 110a des in 1 abgebildeten Displaysystems 150, welches in manchen Ausführungsformen nicht unbedingt ein strom-vorgespanntes Pixel ist. Der in 5 dargestellte 4T1C-Pixelschaltkreis 500 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieses Pixels und seiner Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Der 4T1C-Pixelschaltkreis 500 enthält einen Treibertransistor 510 (T1), ein lichtemittierendes Bauelement 520, einen ersten Schalttransistor 530 (T2), einen zweiten Schalttransistor 540 (T3), einen dritten Schalttransistor 550 (T4) und einen Speicherkondensator 560 (CS). Sowohl der Treibertransistor 510 als auch der erste, zweite und dritte Schalttransistor 530, 540, 550 haben jeweils einen ersten und einen zweiten Anschluss sowie Gate-Anschlüsse, und das lichtemittierende Bauelement 520 und der Speicherkondensator 560 haben jeweils einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 510 ist mit einem ersten Anschluss des Speicherkondensators 560 verbunden, während der erste Anschluss des Treibertransistors 510 mit dem zweiten Anschluss des Speicherkondensators 560 und der zweite Anschluss des Treibertransistors 510 mit dem ersten Anschluss des lichtemittierenden Bauelements 520 verbunden ist. Der zweite Anschluss des lichtemittierenden Bauelements 520 ist mit einem ersten Bezugspotential ELVSS verbunden. Ein Kondensator des lichtemittierenden Bauelements 520 ist in 5 als CLD dargestellt. In einigen Ausführungsformen ist das lichtemittierende Bauelement 520 eine OLED. Der Gate-Anschluss des ersten Schalttransistors 530 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 530 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des ersten Schalttransistors 530 mit dem Gate-Anschluss des Treibertransistors 510 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 510 und des Speicherkondensators 560 sowie des ersten Schalttransistors 530 ist in der Zeichnung durch seine Spannung VG bezeichnet. Der Gate-Anschluss des zweiten Schalttransistors 540 ist mit einer Lesesignalleitung (RD) verbunden, während der erste Anschluss des zweiten Schalttransistors 540 mit einer Überwachungssignalleitung (VMON) und der zweite Anschluss des zweiten Schalttransistors 540 mit dem zweiten Anschluss des Speicherkondensators 560 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 550 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des dritten Schalttransistors 550 mit einem zweiten Bezugspotential ELVDD und der zweite Anschluss des dritten Schalttransistors 550 mit dem zweiten Anschluss des Speicherkondensators 560 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 560, des Treibertransistors 510, des zweite Schalttransistors 540 und des dritten Schalttransistors 550 ist in der Zeichnung mit seiner Spannung VS bezeichnet.
  • Unter Bezugnahme auch auf 6A soll nun eine beispielhafte Display-Zeittaktung 600A für den in 5 dargestellten 4T1C-Pixelschaltkreis 500 beschrieben werden. Die komplette Display-Zeittaktung 600A läuft typischerweise einmal je Einzelbild ab und enthält einen Programmierzyklus 602A, einen Kalibrierzyklus 604A, einen Ausregelzyklus 606A und einen Emissionszyklus 608A. Während des Programmierzyklus 602A über einen Zeitraum TRD werden das Lesesignal (RD) und das Schreibsignal (WR) auf L-Pegel gehalten, während das Emissionssignal (EM) auf H-Pegel bleibt. Das Emissionssignal (EM) wird während der gesamten Programmier-, Kalibrier- und Ausregelzyklen 602A 604A 606A auf H-Pegel gehalten, um zu sichern, dass der dritte Schalttransistor 550 während dieser Zyklen ausgeschaltet bleibt (TEM).
  • Während des Programmierzyklus 602A sind sowohl der erste Schalttransistor 530 und der zweite Schalttransistor 540 eingeschaltet. Die Spannung des Speicherkondensators 560 und damit die Spannung VSG des Treibertransistors 510 wird auf einen Wert VMON - VDATA aufgeladen, wobei VMON eine Spannung der Überwachungsleitung und VDATA eine Spannung der Datenleitung ist. Diese Spannungen werden eingestellt entsprechend einer gewünschten Programmierspannung, die das Pixel 500 veranlasst, Licht einer gemäß den Bilddaten gewünschten Leuchtdichte zu emittieren.
  • Zu Beginn des Kalibrierzyklus 604A schaltet die Leseleitung (RD) auf H-Pegel, um den zweiten Schalttransistor 540 auszuschalten, damit ein Teil der Spannung (Ladung) des Speicherkondensators 560 über den Treibertransistor 510 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 510. Ist der Treibertransistor 510 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer IPC des Kalibrierzyklus 604A aus dem Speicherkondensator 560 über den Treibertransistor 510 entladen. Ist der Treibertransistor 510 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 604A aus dem Speicherkondensator 560 über den Treibertransistor 510 entladen. Als Ergebnis wird die im Speicherkondensator 560 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Treibertransistoren über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 604A findet vor der Emission erst noch ein Ausregelzyklus 606A statt. Während des Ausregelzyklus 606A bleiben der zweite und der dritte Schalttransistor 540, 550 ausgeschaltet, während das WR-Signal auf H-Pegel schaltet, um auch den ersten Schalttransistor 530 auszuschalten. Nach Beendigung der Dauer des Ausregelzyklus 606A, zu Beginn des Emissionszyklus 608A, schaltet das Emissionssignal (EM) auf L-Pegel, um den dritten Schalttransistor 550 einzuschalten, so dass Strom entsprechend der kalibrierten, im Speicherkondensator 560 gespeicherten Spannung durch das lichtemittierende Bauelement 520 fließen kann.
  • Unter Bezugnahme auch auf 6B soll nun eine beispielhafte Messzeittaktung 600B für den in 5 dargestellten 4T1C-Pixelschaltkreis 500 beschrieben werden. Die komplette Messzeittaktung 600B läuft typischerweise im Zeitraum eines Einzelbildes auf dem Display ab und schließt einen Programmierzyklus 602B, einen Kalibrierzyklus 604B, einen Ausregelzyklus 606B und einen Messzyklus 610B ein. Programmierzyklus 602B, Kalibrierzyklus 604B und Ausregelzyklus 606B werden im Wesentlichen in der gleichen Weise wie oben im Zusammenhang mit 6A beschrieben ausgeführt; jedoch werden eine Anzahl der für VDATA, VMON eingestellten und im Speicherkondensator 560 gespeicherten Spannungen bestimmt mit dem Ziel, den Pixelschaltkreis 500 zu messen, anstatt eine bestimmte, den Bilddaten entsprechende Leuchtdichte zu erzeugen.
  • Sobald der Programmierzyklus 602B, der Kalibrierzyklus 604B und der Ausregelzyklus 606B abgeschlossen sind, beginnt ein Messzyklus 610B mit der Dauer TMS. Zu Beginn des Messzyklus 610B schaltet das Emissionssignal (EM) auf H-Pegel und schaltet den dritten Schalttransistor 550 ab, während das Lesesignal (RD) auf L-Pegel schaltet und den zweiten Schalttransistor 540 einschaltet, um Lesezugang zur Überwachungsleitung zu erhalten.
  • Zur Messung des Treibertransistors 510 wird die Programmierspannung VSG für den Treibertransistor 510 durch die Programmier- und Kalibrierzyklen 602B bzw. 604B auf das gewünschte Niveau eingestellt und dann, während der Dauer TMS des Messzyklus 610B, der Strom (Ladung) in der Überwachungsleitung VMON beobachtet. Die Spannung VMON in der Überwachungsleitung wird auf einem Niveau gehalten, welches ausreicht, den Treibertransistor im Sättigungsmodus zur Messung des Treibertransistors 510 zu betreiben.
  • Zur Messung des lichtemittierenden Bauelements 520 wird die Programmierspannung VSG für den Treibertransistor 510 durch die Programmier- und Kalibrierzyklen 602B bzw. 604B auf die höchstmögliche in der Datenleitung VDATA verfügbare Spannung eingestellt, z.B. auf einen Wert entsprechend dem Weißpegel der Grauskala, um den Treibertransistor 510 im Triodenbereich (Schaltmodus) zu betreiben. In diesem Zustand kann während der Dauer TMS des Messzyklus 610B die Spannung/der Strom des lichtemittierenden Bauelements 520 über die Überwachungsleitung direkt moduliert/gemessen werden.
  • Mit Bezug auf 7 sei nun der Aufbau eines Pixelschaltkreises 700 mit sechs Transistoren und einem Kondensator (6T1C) an Hand einer Ausführungsform beschrieben. Der 6T1C-Pixelschaltkreis 700 entspricht beispielsweise einem einzelnen Pixel 110a des in 1 dargestellten Displaysystems 150, welches in manchen Ausführungsformen nicht unbedingt ein strom-vorgespanntes Pixel ist. Der in 7 dargestellte 6T1C-Pixelschaltkreis 700 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieses Pixels und seiner Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Der 6T1C-Pixelschaltkreis 700 enthält einen Treibertransistor 710 (T1), ein lichtemittierendes Bauelement 720, einen Speicherkondensator 730 (CS), einen ersten Schalttransistor 740 (T2), einen zweiten Schalttransistor 750 (T3), einen dritten Schalttransistor 760 (T4), einen vierten Schalttransistor 770 (T5) und einen fünften Schalttransistor 780 (T6). Der Treibertransistor 710 sowie der erste Schalttransistor 740, der zweite Schalttransistor 750, der dritte Schalttransistor 760, der vierte Schalttransistor 770 und der fünfte Schalttransistor 780 weisen jeweils einen ersten, einen zweiten und einen Gate-Anschluss auf; das lichtemittierende Bauelement 720 und der Speicherkondensator 730 weisen jeweils einen ersten und einen zweiten Anschluss auf.
  • Der Gate-Anschluss des Treibertransistors 710 ist mit einem ersten Anschluss des Speicherkondensators 730 verbunden, während der erste Anschluss des Treibertransistors 710 mit einem ersten Bezugspotential ELVDD und der zweite Anschluss des Treibertransistors 710 mit dem ersten Anschluss des dritten Schalttransistors 760 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 760 ist mit einer Lesesignalleitung (RD) und der zweite Anschluss des dritten Schalttransistors 760 ist mit einer Überwachungs-/Bezugsstromleitung VMON/IREF verbunden. Der Gate-Anschluss des vierten Schalttransistors 770 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des vierten Schalttransistors 770 mit dem ersten Anschluss des dritten Schalttransistors 760 und der zweite Anschluss des vierten Schalttransistors 770 mit dem ersten Anschluss des lichtemittierenden Bauelements 720 verbunden ist. Ein zweiter Anschluss des lichtemittierenden Bauelements 720 ist mit einem zweiten Bezugspotential ELVSS verbunden. Ein Kondensator des lichtemittierenden Bauelements 720 ist in 7 mit CLD bezeichnet. In einigen Ausführungsformen ist das lichtemittierende Bauelement 720 eine OLED. Der Gate-Anschluss des ersten Schalttransistors 740 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 740 mit dem ersten Anschluss des Speicherkondensators 730 und der zweite Anschluss des ersten Schalttransistors 740 mit dem ersten Anschluss des dritten Schalttransistors 760 verbunden ist. Der Gate-Anschluss des zweiten Schalttransistors 750 ist mit dem Schreibsignalleitung (WR) verbunden, während der erste Anschluss des zweiten Schalttransistors 750 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des zweiten Schalttransistors 750 mit dem zweiten Anschluss des Speicherkondensators 730 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 710 und des Speicherkondensators 730 sowie des ersten Schalttransistors 740 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des fünften Schalttransistors 780 ist mit der Emissionssignalleitung (EM) verbunden, während der erste Anschluss des fünften Schalttransistors 780 mit dem Bezugspotential VBP und der zweite Anschluss des fünften Schalttransistors 780 mit dem zweiten Anschluss des Speicherkondensators 730 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 730, des zweiten Schalttransistors 750 und des fünften Schalttransistors 780 ist in 7 mit seiner Spannung VCB bezeichnet.
  • Unter Bezugnahme auch auf 8A sei nun eine beispielhafte Display-Zeittaktung 800A für den in 7 dargestellten 6T1C-Pixelschaltkreis 700 beschrieben. Die komplette Display-Zeittaktung 800A erfolgt typischerweise einmal je Einzelbild und enthält einen Programmierzyklus 802A, einen Kalibrierzyklus 804A, einen Ausregelzyklus 806A und einen Emissionszyklus 808A. Während des Programmierzyklus 802A über einen Zeitraum TRD werden das Lesesignal (RD) und das Schreibsignal (WR) auf L-Pegel gehalten, während das Emissionssignal (EM) auf H-Pegel bleibt. Das Emissionssignal (EM) wird während der Programmier-, Kalibrier- und Ausregelzyklen 802A 804A 806A ständig auf H-Pegel gehalten, um zu sichern, dass der vierte Schalttransistor 770 und der fünfte Schalttransistor 780 während dieser Zyklen ausgeschaltet bleiben (TEM).
  • Während des Programmierzyklus 802A sind der erste Schalttransistor 740, der zweite Schalttransistor 750 und der dritte Schalttransistor 760 sämtlich eingeschaltet. Die Spannung des Speicherkondensators 730 VCS wird auf einen Wert VCB - VG = VDATA - (VDD - VSG(T1)) ≈ VDATA - VDD + Vth(T1) aufgeladen; dabei ist VDATA eine Spannung in der Datenleitung, VDD die Spannung des ersten Bezugspotentials (auch als ELVDD bezeichnet), VSG(T1) die Spannung zwischen dem Gate-Anschluss und dem ersten Anschluss des Treibertransistors 710 und Vth(T1) eine Schwellenspannung des Treibertransistors 710. VDATA wird hier eingestellt unter Berücksichtigung einer gewünschten Programmierspannung, welche das Pixel 700 veranlasst, Licht einer gewünschten Leuchtdichte entsprechend den Bilddaten zu emittieren.
  • Zu Beginn des Kalibrierzyklus 804A erhält die Leseleitung (RD) H-Pegel, um den dritten Schalttransistor 760 auszuschalten, damit ein Teil der Spannung (Ladung) des Speicherkondensators 730 über den Treibertransistor 710 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 710. Ist der Treibertransistor 710 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 804A aus dem Speicherkondensator 730 über den Treibertransistor 710 entladen. Ist der Treibertransistor 710 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während der festen Dauer des Kalibrierzyklus 804A aus dem Speicherkondensator 730 über den Treibertransistor 710 entladen. Als Ergebnis wird die im Speicherkondensator 730 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Treibertransistoren über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 804A findet vor dem Emissionszyklus 808A erst noch ein Ausregelzyklus 806A statt. Während des Ausregelzyklus 806A bleiben der dritte, vierte und fünfte Schalttransistor 760, 770 und 780 ausgeschaltet, während das WR-Signal auf H-Pegel schaltet, um auch den ersten und den zweiten Schalttransistor 740, 750 auszuschalten. Nach Beendigung der Dauer des Ausregelzyklus 806A, zu Beginn des Emissionszyklus 808A, schaltet das Emissionssignal (EM) auf L-Pegel, um den vierten und den fünften Schalttransistor 770, 780 einzuschalten. Dies verursacht, dass der Treibertransistor 710 mit einer Spannung VSG = VDD - VG = VDD - (VBP - VCS) = VDD - VBP + VDATA - VDD + Vth(T1) = VDATA + Vth(T1) - VBP betrieben wird. Dadurch kann Strom entsprechend der kalibrierten und im Speicherkondensator 730 gespeicherten Spannung durch das lichtemittierende Bauelement 720 fließen, was außerdem eine Funktion der Schwellenspannung Vth(T1) des Treibertransistors 710 und von VDD unabhängig ist.
  • Unter Bezugnahme auch auf 8B soll nun eine beispielhafte Messzeittaktung 800B für den in 7 dargestellten 6T1C-Pixelschaltkreis 700 beschrieben werden. Die komplette Messzeittaktung 800B erfolgt typischerweise im Zeitraum eines Einzelbildes auf dem Display und schließt einen Programmierzyklus 802B, einen Kalibrierzyklus 804B, einen Ausregelzyklus 806B und einen Messzyklus 810B ein. Programmierzyklus 802B, Kalibrierzyklus 804B und Ausregelzyklus 806B werden im Wesentlichen in der gleichen Weise wie oben im Zusammenhang mit 8A beschrieben ausgeführt; jedoch werden eine Anzahl der für VDATA, VMON, VPB eingestellten und im Speicherkondensator 730 gespeicherten Spannungen bestimmt mit dem Ziel, den Pixelschaltkreis 700 zu messen, anstatt eine bestimmte, den Bilddaten entsprechende Leuchtdichte zu erzeugen.
  • Sobald der Programmierzyklus 802B, der Kalibrierzyklus 804B und der Ausregelzyklus 806B abgeschlossen sind, beginnt ein Messzyklus 810B mit der Dauer TMS. Zu Beginn des Messzyklus 810B schaltet das Lesesignal (RD) auf L-Pegel und schaltet den dritten Schalttransistor 760 ein, um Lesezugang zur Überwachungsleitung zu erhalten. Das Emissionssignal (EM) wird auf L-Pegel gehalten, so dass der vierte und der fünfte Schalttransistor 770, 780 während der gesamten Messdauer TMS eingeschaltet bleiben.
  • Zur Messung des Treibertransistors 710 wird die Programmierspannung VSG für den Treibertransistor 710 durch die Programmier-, Kalibrier-, Ausregel- und Emissionszyklen 802B, 804B, 806B bzw. 808B auf das gewünschte Niveau eingestellt und dann, während der Dauer TMS des Messzyklus 810B, der Strom (Ladung) in der Überwachungsleitung VMON beobachtet. Die Spannung des zweiten Bezugspotentials (ELVSS) wird auf ein Niveau angehoben (z.B. auf ELVDD), welches ausreicht, eine Störung durch das lichtemittierende Bauelement 720 zu vermeiden.
  • Zur Messung des lichtemittierenden Bauelements 720 wird die Programmierspannung VSG für den Treibertransistor 710 durch die Programmier-, Kalibrier-, Ausregel- und Emissionszyklen 802B, 804B, 806B bzw. 808B auf die niedrigstmögliche in der Datenleitung VDATA verfügbare Spannung eingestellt, z.B. auf einen Wert entsprechend dem Schwarzpegel der Grauskala, um eine Störung des Stromes des lichtemittierenden Bauelements 720 zu vermeiden.
  • Mit Bezug auf 9 sei nun ein Diagramm für eine verbesserte Zeittaktung 900, ähnlich den hierin dargestellten Zeittaktzyklen, für das Ansteuern von Zeilen von Pixeln wie die vorstehend beschriebenen Pixel 4T1C und 6T1C beschrieben.
  • Zur besseren Veranschaulichung wird die verbesserte Zeittaktung 900 in Bezug auf ihre Anwendung auf vier aufeinanderfolgende Zeilen gezeigt, nämlich Zeile #(i-2), Zeile #(i-1), Zeile #(i) und Zeile #(i+1). Das hohe Emissionssignal EM erstreckt sich über drei Zeilen, nämlich Zeile #(i+1), Zeile #(i), Zeile #(i-1), wobei dem sich über Zeile #(i+l) erstreckenden Vorderflanken-EM-Token das sich über Zeile #(i) erstreckende aktive EM-Token folgt, das seinerseits gefolgt ist von dem sich über Zeile #(i-1) erstreckenden Rückflanken-EM-Token. Diese dienen dazu, für alle Pixel einer Zeile während der aktiven Programmierzeit der Zeile#(i) einen stationären Zustand zu sichern. Der Beginn eines aktiven RD-Tokens auf Zeile#(i) lässt das Vorderflanken-EM-Token abfallen, stimmt jedoch mit einem aktiven WR-Token überein und entspricht dem gleichzeitigen Schalten der RD- und WR-Signale auf L-Pegel zu Beginn des hierin in Zusammenhang mit anderen Zeittaktdiagrammen beschriebenen Programmierzyklus. Das aktive RD-Token endet vor dem Ende des aktiven WR-Tokens für Zeile#(i), was dem Kalibrierzyklus entspricht und die teilweise Entladung des Speicherkondensators über den Treibertransistor ermöglicht. Ein Rückflanken-RD-Token für Zeile#(i-2) wird geltend gemacht mit einer Lücke nach dem aktiven RD-Token (und nachdem EN auf L-Pegel ist und das Pixel gerade beginnt, Licht zu emittieren), um die Anode des lichtemittierenden Bauelements (OLED) und den Drain-Anschluss des Treibertransistors auf eine in der Überwachungsleitung verfügbare niedrige Bezugsspannung zurückzusetzen. Dieser weitere „Rücksetzzyklus“ über die Überwachungsleitung ist von besonderem Nutzen in Ausführungsformen wie die des 6T1C-Pixels 700, 1100 in 7 und 11.
  • Mit Bezug auf 10 sei nun der Aufbau eines im Strommodus betriebenen Pixelschaltkreises 1000 mit vier Transistoren und einem Kondensator (4T1C) an Hand einer Ausführungsform beschrieben. Der 4T1C-Pixelschaltkreis 1000 entspricht beispielsweise einem einzelnen Pixel 110a des in 1 dargestellten Displaysystems 150. Die in 10 dargestellte Ausführungsform ist ein strom-vorgespanntes Pixel. Ein zugehöriger Vorspannungsschaltkreis 1070 zum Vorspannen des 4T1C-Pixelschaltkreises 1000 ist dargestellt. Der Vorspannungsschaltkreis 1070 ist mit dem 4T1C-Pixelschaltkreis 1000 über die Überwachungs-/Vorspannungs-Leitung (VMON/IREF) verbunden. Der in 10 dargestellte 4T1C-Pixelschaltkreis 1000 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieses Pixels und seiner Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Der 4T1C Pixelschaltkreis 1000 weist im Wesentlichen den gleichen Aufbau auf wie der in 5 dargestellte 4T1C-Pixelschaltkreis 500. Der 4T1C-Pixelschaltkreis 1000 enthält einen Treibertransistor 1010 (T1), ein lichtemittierendes Bauelement 1020, einen ersten Schalttransistor 1030 (T2), einen zweiten Schalttransistor 1040 (T3), einen dritten Schalttransistor 1050 (T4) und einen Speicherkondensator 1060 (CS). Sowohl der Treibertransistor 1010 als auch der erste, zweite und dritte Schalttransistor 1030, 1040, 1050 haben jeweils einen ersten und einen zweiten Anschluss sowie Gate-Anschlüsse, und das lichtemittierende Bauelement 1020 und der Speicherkondensator 1060 haben jeweils einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1010 ist mit einem ersten Anschluss des Speicherkondensators 1060 verbunden, während der erste Anschluss des Treibertransistors 1010 mit dem zweiten Anschluss des Speicherkondensators 1060 und der zweite Anschluss des Treibertransistors 1010 mit dem ersten Anschluss des lichtemittierenden Bauelements 1020 verbunden ist. Der zweite Anschluss des lichtemittierenden Bauelements 1020 ist mit einem ersten Bezugspotential ELVSS verbunden. Ein Kondensator des lichtemittierenden Bauelements 1020 ist in 10 als CLD dargestellt. In einigen Ausführungsformen ist das lichtemittierende Bauelement 1020 eine OLED. Der Gate-Anschluss des ersten Schalttransistors 1030 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 1030 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des ersten Schalttransistors 1030 mit dem Gate-Anschluss des Treibertransistors 1010 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1010 und des Speicherkondensators 1060 sowie des ersten Schalttransistors 1030 ist in der Zeichnung durch seine Spannung VG bezeichnet. Der Gate-Anschluss des zweiten Schalttransistors 1040 ist mit einer Lesesignalleitung (RD) verbunden, während der erste Anschluss des zweiten Schalttransistors 1040 mit einer Überwachungssignalleitung (VMON/IREF) und der zweite Anschluss des zweiten Schalttransistors 1040 mit dem zweiten Anschluss des Speicherkondensators 1060 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 1050 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des dritten Schalttransistors 1050 mit einem zweiten Bezugspotential ELVDD und der zweite Anschluss des dritten Schalttransistors 1050 mit dem zweiten Anschluss des Speicherkondensators 1060 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1060, des Treibertransistors 1010, des zweiten Schalttransistors 1040 und des dritten Schalttransistors 1050 ist in der Zeichnung mit seiner Spannung VS bezeichnet.
  • Mit der Überwachungs-/Bezugsstromleitung verbunden ist ein Vorspannungsschaltkreis 1070 einschließlich einer Stromquelle 1072; diese liefert den Bezugsstrom IREF für die Strom-Vorspannung des Pixels sowie eine Bezugsspannung VREF, welche über einen durch ein Rückstellsignal (RST) betätigten Schalter 1074 wahlweise mit der Überwachungs-/Bezugsstromleitung verbunden ist.
  • Die Funktionsweise des 4T1C-Pixels 1000 gleicht im Wesentlichen der hierin mit Bezug auf das 4T1C-Pixel 500 von 5 beschriebenen. Das 4T1C-Pixel 1000 in 10 arbeitet jedoch, im Zusammenwirken mit dem Vorspannungsschaltkreis 1070, im Strommodus; eine Zeittaktung dieser Funktionsweise wird weiter unten in Zusammenhang mit 12 beschrieben.
  • Mit Bezug auf 11 sei nun der Aufbau eines im Strommodus betriebenen Pixelschaltkreises 1100 mit sechs Transistoren und einem Kondensator (6T1C) an Hand einer Ausführungsform beschrieben. Der 6T1C-Pixelschaltkreis 1100 entspricht beispielsweise einem einzelnen Pixel 110a des in 1 dargestellten Displaysystems 150. Die in 11 dargestellte Ausführungsform ist ein strom-vorgespanntes Pixel. Ein zugehöriger Vorspannungsschaltkreis 1190 zum Vorspannen des 6T1C-Pixelschaltkreises 1100 ist dargestellt. Der Vorspannungsschaltkreis 1190 ist mit dem 6T1C-Pixelschaltkreis 1100 über die Überwachungs-/Stromvorspannungs-Leitung (VMON/IREF) verbunden. Der in 11 dargestellte 6T1C-Pixelschaltkreis 11000 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieses Pixels und seiner Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Der 6T1C-Pixelschaltkreis 1100 weist im Wesentlichen den gleichen Aufbau auf wie der in 7 dargestellte 6T1C-Pixelschaltkreis 700. Der 6T1C-Pixelschaltkreis 1100 enthält einen Treibertransistor 1110 (T1), ein lichtemittierendes Bauelement 1120, einen Speicherkondensator 1130 (CS), einen ersten Schalttransistor 1140 (T2), einen zweiten Schalttransistor 1150 (T3), einen dritten Schalttransistor 1160 (T4), einen vierten Schalttransistor 1170 (T5) und einen fünften Schalttransistor 1180 (T6). Sowohl der Treibertransistor 1110 als auch der erste, zweite, dritte, vierte und fünfte Schalttransistor 1140, 1150, 1160, 1170, 1180 haben jeweils einen ersten und einen zweiten Anschluss sowie Gate-Anschlüsse, und das lichtemittierende Bauelement 1120 und der Speicherkondensator 1130 haben jeweils einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1110 ist mit einem ersten Anschluss des Speicherkondensators 1130 verbunden, während der erste Anschluss des Treibertransistors 1110 mit einem ersten Bezugspotential ELVDD und der zweite Anschluss des Treibertransistors 1110 mit dem ersten Anschluss des dritten Schalttransistors 1160 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 1160 ist mit einer Lesesignalleitung (RD) und der zweite Anschluss des dritten Schalttransistor 1160 mit einer Überwachungs-/Bezugsstromleitung VMON/IREF verbunden. Der Gate-Anschluss des vierten Schalttransistors 1170 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des vierten Schalttransistors 1170 mit dem ersten Anschluss des dritten Schalttransistors 1160 und der zweite Anschluss des vierten Schalttransistors 1170 mit dem ersten Anschluss des lichtemittierenden Bauelements 1120 verbunden ist. Ein zweiter Anschluss des lichtemittierenden Bauelements 1120 ist mit einem zweiten Bezugspotential ELVSS verbunden. Ein Kondensator des lichtemittierenden Bauelements 1120 ist in 11 als CLD abgebildet. In einigen Ausführungsformen ist das lichtemittierende Bauelement 1120 eine OLED. Der Gate-Anschluss des ersten Schalttransistors 1140 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 1140 mit dem ersten Anschluss des Speicherkondensators 1130 und der zweite Anschluss des ersten Schalttransistors 1140 mit dem ersten Anschluss des dritten Schalttransistors 1160 verbunden ist. Der Gate-Anschluss des zweiten Schalttransistors 1150 ist mit der Schreibsignalleitung (WR) verbunden, während der erste Anschluss des zweiten Schalttransistors 1150 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des zweiten Schalttransistors 1150 mit dem zweiten Anschluss des Speicherkondensators 1130 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1110 und des Speicherkondensators 1130 sowie auch des ersten Schalttransistors 1140 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des fünften Schalttransistors 1180 ist mit der Emissionssignalleitung (EM) verbunden, während der erste Anschluss des fünften Schalttransistors 1180 mit VBP und der zweite Anschluss des fünften Schalttransistors 1180 mit dem zweiten Anschluss des Speicherkondensators 1130 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1130, des zweiten Schalttransistors 1150 und des fünften Schalttransistors 1180 in 11 mit seiner Spannung VCS bezeichnet.
  • Mit der Überwachungs-/Bezugsstromleitung verbunden ist ein Vorspannungsschaltkreis 1190 einschließlich einer Stromsenke 1192; diese liefert den Bezugsstrom IREF für die Strom-Vorspannung des Pixels sowie eine Bezugsspannung VREF, welche über einen durch ein Rückstellsignal (RST) betätigten Schalter 1194 wahlweise mit der Überwachungs-/Bezugsstromleitung verbunden ist.
  • Unter Bezugnahme auch auf 12 sei nun eine beispielhafte Display-Zeittaktung 1200 für den in 10 dargestellten 4T1C-Pixelschaltkreis 1000 und den in 11 dargestellten 6T1C-Pixelschaltkreis 1100 beschrieben. Die komplette Display-Zeittaktung 1200 läuft typischerweise einmal je Einzelbild ab und enthält einen ersten und einen zweiten Programmierzyklus 1202, 1203, einen Kalibrierzyklus 1204, einen Ausregelzyklus 1206 und einen Emissionszyklus 1208. Während des ersten Programmierzyklus 1202 über einen Zeitraum TRST werden das Resetsignal (RST), das Lesesignal (RD) und das Schreibsignal (WR) auf L-Pegel gehalten, während das Emissionssignal (EM) auf H-Pegel bleibt. Das Emissionssignal (EM) wird während der Programmier-, Kalibrier- und Ausregelzyklen 1202, 1203, 1204, 1206 während deren Gesamtdauer TEM ständig auf H-Pegel gehalten, Während des zweiten Programmierzyklus 1203 sowie während der Kalibrier-, Ausregel- und Emissionszyklen 1204, 1206, 1208 fungieren die 4T1C- und 6T1C-Pixelschaltkreise 1000, 1100 wie oben im Zusammenhang mit 5 und 7 beschrieben, ausgenommen die Tatsache, dass sie strom-vorgespannt sind.
  • Beim 4T1C-Pixelschaltkreis 1000 wird während des ersten Programmierzyklus 1202 über den Schalter 1174 und den zweiten Schalttransistor 1040 eine Bezugsspannung VREF mit dem gemeinsamen Knotenpunkt des Speicherkondensators 1060, des Treibertransistors 1010 und des dritten Schalttransistors 1050 verbunden, um die Spannung VS auf VREF zurückzusetzen. Die Spannung des Speicherkondensators 1060 und damit die Spannung VSG des Treibertransistors 1010 wird auf einen Wert von VREF - VDATA aufgeladen, wobei VREF eine Spannung der Überwachungsleitung und VDATA eine Spannung der Datenleitung ist. Diese Spannungen werden entsprechend einer gewünschten Programmierspannung eingestellt, die das Pixel 1000 veranlasst, entsprechend den Bilddaten Licht einer gewünschten Leuchtdichte zu emittieren. Am Ende des ersten Programmierzyklus 1202 wird das Ruhesignal auf H-Pegel geschaltet, wodurch der Schalter 1074 ausgeschaltet und die Überwachungs-/Bezugsstromleitung von der Bezugsspannung VREF getrennt wird. Nach dem ersten Programmierzyklus bleibt das Lesesignal auf H-Pegel und ermöglicht es damit, dass der Bezugsstrom IREF auch während des zweiten Programmierzyklus 1203 weiterhin das Pixel 1000 vorspannt. Um einen gewünschten Grad der Kompensation sowohl für Schwellenwert- als auch für Mobilitätsschwankungen zu erzielen, wird jedes Pixel einer Zeile während seiner Programmierung mit einem Bezugsstrom IREF betrieben, einschließlich während sowohl des ersten als auch des zweiten Programmierzyklus 1202, 1203.
  • Beim 6T1C-Pixelschaltkreis 1100 wird während des ersten Programmierzyklus 1202 über den Schalter 1194 und den dritten Schalttransistor 1160 eine Bezugsspannung VREF mit dem gemeinsamen Knotenpunkt des ersten Schalttransistors 1140, des Treibertransistors 1110, des dritten Schalttransistors 1160 und des vierten Schalttransistors 1170 verbunden, um die Spannung VD auf VREF zurückzusetzen; dabei bleiben der erste Schalttransistor 1140, der zweite Schalttransistor 1150 und der dritte Schalttransistor 1160 sämtlich eingeschaltet. Die Spannung VCS des Speicherkondensators 1130 und damit die Spannung VSG des Treibertransistors 1010 wird auf einen Wert von VCB - VG = VDATA - (VDD - VSG(T1)) ≈ VDATA - VDD + Vth(T1) aufgeladen, wobei VDATA eine Spannung in der Datenleitung, VDD die Spannung des ersten Bezugspotentials (auch als ELVDD bezeichnet), VSG(T1) die Spannung zwischen dem Gate-Anschluss und dem ersten Anschluss des Treibertransistors 1110, und Vth(T1) eine Schwellenspannung des Treibertransistors 1110 ist. Hier wird VDATA entsprechend einer gewünschten Programmierspannung eingestellt, die der Pixel 1100 veranlasst, entsprechend den Bilddaten Licht einer gewünschten Leuchtdichte zu emittieren.
  • Am Ende des ersten Programmierzyklus 1202 schaltet das Ruhesignal (RST) auf H-Pegel, wodurch Schalter 1194 abgeschaltet und die Überwachungs-/Bezugsstromleitung von der Bezugsspannung VREF getrennt wird. Nach dem ersten Programmierzyklus 1202 bleibt das Lesesignal auf H-Pegel und ermöglicht es damit, dass die Bezugsstromquelle 1192 IREF auch während des zweiten Programmierzyklus 1203 weiterhin das Pixel 1000 vorspannt. Um einen gewünschten Grad der Kompensation sowohl für Schwellenwert- als auch für Mobilitätsschwankungen zu erzielen, wird jedes Pixel einer Zeile während seiner Programmierung mit einem Bezugsstrom IREF betrieben, einschließlich während sowohl des ersten als auch des zweiten Programmierzyklus 1202, 1203.
  • Zu Beginn des Kalibrierzyklus 1204 erhält die Leseleitung (RD) H-Pegel, um den dritten Schalttransistor 1260 auszuschalten, damit ein Teil der Spannung (Ladung) des Speicherkondensators 1130 über den Treibertransistor 1110 entladen und die Strom-Vorspannung durch den Vorspannungsschaltkreis 1190 abgebrochen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 1110. Ist der Treibertransistor 1110 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 1204 aus dem Speicherkondensator 1130 über den Treibertransistor 1110 entladen. Ist der Treibertransistor 1110 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 1204 aus dem Speicherkondensator 1130 über den Treibertransistor 1110 entladen. Als Ergebnis wird die im Speicherkondensator 1130 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Treibertransistoren über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 1204 findet vor dem Emissionszyklus 1208 erst noch ein Ausregelzyklus 1206 statt. Während des Ausregelzyklus 1206 bleiben der dritte, vierte und fünfte Schalttransistor 1160, 1170 und 1180 ausgeschaltet, während das WR-Signal auf H-Pegel schaltet, um auch den ersten und den zweiten Schalttransistor 1140, 1150 auszuschalten. Nach Beendigung der Dauer des Ausregelzyklus 1206, zu Beginn des Emissionszyklus 1208, schaltet das Emissionssignal (EM) auf L-Pegel, um den vierten und den fünften Schalttransistor 1170, 1180 einzuschalten. Dies verursacht, dass der Treibertransistor 1110 mit einer Spannung VSG = VDD - VG = VDD - (VBP - VCS) = VDD - VBP + VDATA - VDD + Vth(T1) = VDATA + Vth(T1) - VBP betrieben wird. Dadurch kann Strom entsprechend der kalibrierten und im Speicherkondensator 1130 gespeicherten Spannung durch das lichtemittierende Bauelement 1120 fließen, was außerdem eine Funktion der Schwellenspannung Vth(T1) des Treibertransistors 1110 und von VDD unabhängig ist.
  • Bezugnehmend auf 13 sei nun der Aufbau einer Bezugsstromsenke 1300 mit vier Transistoren und einem Kondensator (4T1C) an Hand einer Ausführungsform beschrieben. Die 4T1C-Bezugsstromsenke 1300 entspricht beispielsweise einer Senke 155a des in 1 abgebildeten Displaysystems 150 oder einer in 11 dargestellten Senke 1192. Die in 13 abgebildete 4T1C-Bezugsstromsenke 1300 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieser Stromsenke und ihrer Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Die 4T1C-Bezugsstromsenke 1300 enthält einen Treibertransistor 1310 (T1), einen ersten Schalttransistor 1330 (T2), einen zweiten Schalttransistor 1340 (T3), einen dritten Schalttransistor 1350 (T4) und einen Speicherkondensator 1360 (CS). Der Treibertransistor 1310, der erste Schalttransistor 1330, der zweite Schalttransistor 1340 und der dritte Schalttransistor 1350 haben jeweils einen ersten, einen zweiten und einen Gate-Anschluss, und der Speicherkondensator 1360 hat einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1310 ist mit einem ersten Anschluss des Speicherkondensators 1360 verbunden, während der erste Anschluss des Treibertransistors 1310 mit dem zweiten Anschluss des Speicherkondensators 1360, und der zweite Anschluss des Treibertransistors 1310 mit einem Bezugspotential VBS verbunden ist. Der Gate-Anschluss des ersten Schalttransistor 1330 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistor 1330 mit einer Datensignalleitung (VDATA), und der zweite Anschluss des ersten Schalttransistor 1330 mit dem Gate-Anschluss des Treibertransistors 1310 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1310 und des Speicherkondensators 1360 sowie des ersten Schalttransistors 1330 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des zweiten Schalttransistor 1340 ist verbunden mit einer Lesesignalleitung (RD), während der erste Anschluss des zweiten Schalttransistor 1340 verbunden ist mit einer Überwachungssignalleitung (VMON), und der zweite Anschluss des zweiten Schalttransistor 1340 verbunden ist mit dem zweiten Anschluss des Speicherkondensator 1360. Der Gate-Anschluss des dritten Schalttransistor 1350 ist verbunden mit einer Emissionssignalleitung (EM), während der erste Anschluss des dritten Schalttransistor 1350 verbunden ist mit dem Überwachungssignalleitung, und der zweite Anschluss des dritten Schalttransistor 1350 verbunden ist mit dem zweiten Anschluss des Speicherkondensator 1360. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1360, des Treibertransistors 1310, des zweiten Schalttransistors 1340, und des dritten Schalttransistors 1350 ist in der Zeichnung durch seine Spannung VS bezeichnet.
  • Die Funktionsweise der 4T1C-Bezugsstromsenke 1300 wird weiter unten im Zusammenhang mit dem Zeittaktungsdiagramm von 17 beschrieben.
  • Mit Bezug auf 14 sei nun der Aufbau einer Bezugsstromsenke 1400 mit sechs Transistoren und einem Kondensator (6T1C) an Hand einer Ausführungsform beschrieben. Die 6T1C-Bezugsstromsenke 1400 entspricht beispielsweise einer Senke 155a des in 1 dargestellten Displaysystems 150 oder einer in 11 gezeigten Senke 1192. Die in 14 abgebildete 6T1C-Bezugsstromsenke 1400 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieser Senke und ihrer Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Die 6T1C-Bezugsstromsenke 1400 enthält einen Treibertransistor 1410 (T1), einen Speicherkondensator 1430 (CS), einen ersten Schalttransistor 1440 (T2), einen zweiten Schalttransistor 1450 (T3), einen dritten Schalttransistor 1460 (T4), einen vierten Schalttransistor 1470 (T5) und einen fünften Schalttransistor 1480 (T6). Der Treibertransistor 1410, der erste Schalttransistor 1440, der zweite Schalttransistor 1450, der dritte Schalttransistor 1460, der vierte Schalttransistor 1470 und der fünfte Schalttransistor 1480 haben jeweils einen ersten, einen zweiten und einen Gate-Anschluss, und der Speicherkondensator 1430 hat einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1410 ist mit einem ersten Anschluss des Speicherkondensators 1430 verbunden, während der erste Anschluss des Treibertransistors 1410 mit der Überwachungs-/Bezugsstromleitung (VMON/IREF) und der zweite Anschluss des Treibertransistors 1410 mit dem ersten Anschluss des dritten Schalttransistors 1460 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 1460 ist mit einer Lesesignalleitung (RD) und der zweite Anschluss des dritten Schalttransistors 1460 ist mit VBS verbunden. Der Gate-Anschluss des vierten Schalttransistors 1470 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des vierten Schalttransistors 1470 mit dem ersten Anschluss des dritten Schalttransistors 1460 und der zweite Anschluss des vierten Schalttransistors 1470 mit dem zweiten Anschluss des dritten Schalttransistors 1460 verbunden ist. Der Gate-Anschluss des ersten Schalttransistors 1440 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 1440 mit dem ersten Anschluss des Speicherkondensators 1430 und der zweite Anschluss des ersten Schalttransistors 1440 mit dem ersten Anschluss des dritten Schalttransistor 1460 verbunden ist. Der Gate-Anschluss des zweiten Schalttransistors 1450 ist mit der Schreibsignalleitung (WR) verbunden, während der erste Anschluss des zweiten Schalttransistors 1450 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des zweiten Schalttransistors 1450 mit dem zweiten Anschluss des Speicherkondensators 1430 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1410 und des Speicherkondensators 1430 sowie des ersten Schalttransistors 1440 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des fünften Schalttransistors 1480 ist mit der Emissionssignalleitung (EM) verbunden, während der erste Anschluss des fünften Schalttransistors 1480 mit VBP und der zweite Anschluss des fünften Schalttransistors 1480 mit dem zweiten Anschluss des Speicherkondensators 1430 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1430, des zweiten Schalttransistors 1450 und des fünften Schalttransistors 1480 ist in 14 mit seiner Spannung VCB bezeichnet.
  • Die Funktionsweise der 6T1C-Bezugsstromsenke 1400 wird weiter unten beschrieben im Zusammenhang mit dem Zeittaktungsdiagramm von 17.
  • Mit Bezug auf 15 sei nun der Aufbau einer Bezugsstromquelle 1500 mit vier Transistoren und einem Kondensator (4T1C) an Hand einer Ausführungsform beschrieben. Die 4T1C-Bezugsstromquelle 1500 entspricht beispielsweise einer Stromquelle 155a des in 1 dargestellten Displaysystems 150 oder einer in 10 abgebildeten Quelle. Die 4T1C-Bezugsstromquelle 1500 in 15 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieser Quelle und ihrer Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Die 4T1C-Bezugsstromquelle 1500 enthält einen Treibertransistor 1510 (T1), einen ersten Schalttransistor 1530 (T2), einen zweiter Schalttransistor 1540 (T3), einen dritten Schalttransistor 1550 (T4) und einen Speicherkondensator 1560 (CS). Der Treibertransistor 1510, der erste Schalttransistor 1530, der zweite Schalttransistor 1540 und der dritte Schalttransistor 1550 haben jeweils einen ersten, einen zweiten und einen Gate-Anschluss, und der Speicherkondensator 1560 hat einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1510 ist mit einem ersten Anschluss des Speicherkondensators 1560 verbunden, während der erste Anschluss des Treibertransistors 1510 mit dem zweiten Anschluss des Speicherkondensators 1560 und der zweite Anschluss des Treibertransistors 1510 mit einer Überwachungs-/Bezugsstromleitung VMON/IREF verbunden ist. Der Gate-Anschluss des ersten Schalttransistors 1530 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 1530 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des ersten Schalttransistors 1530 mit dem Gate-Anschluss des Treibertransistors 1510 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1510 und des Speicherkondensators 1560 sowie des ersten Schalttransistors 1530 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des zweiten Schalttransistors 1540 ist mit einer Lesesignalleitung (RD) verbunden, während der erste Anschluss des zweiten Schalttransistors 1540 mit einem Bezugspotential (ELVDD) und der zweite Anschluss des zweiten Schalttransistors 1540 mit dem zweiten Anschluss des Speicherkondensators 1560 verbunden ist. Der Gate-Anschluss des dritten Schalttransistor 1550 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des dritten Schalttransistors 1550 mit ELVDD und der zweite Anschluss des dritten Schalttransistor 1550 mit dem zweiten Anschluss des Speicherkondensators 1560 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1560, des Treibertransistors 1510, des zweiten Schalttransistors 1540 und des dritten Schalttransistors 1550 ist in der Zeichnung mit seiner Spannung VS bezeichnet.
  • Die Funktionsweise der 4T1C-Bezugsstromquelle 1500 wird weiter unten im Zusammenhang mit dem Zeittaktungsdiagramm von 17 beschrieben.
  • Mit Bezug auf 16 sei nun der Aufbau einer Bezugsstromsenke 1600 mit sechs Transistoren und einem Kondensator (6T1C) an Hand einer Ausführungsform beschrieben. Die 6T1C-Bezugsstromsenke 1600 entspricht beispielsweise einer Quelle 155a des in 1 dargestellten Displaysystems 150 oder einer in 10 gezeigte Quellen 1072. Die in 16 abgebildete 6T1C-Bezugsstromquelle 1600 basiert auf NMOS-Transistoren. Es versteht sich, dass Varianten dieser Quelle und ihrer Funktionsweise ebenso denkbar sind, einschließlich unterschiedlicher Transistortypen (PMOS, NMOS oder CMOS) und Halbleitermaterialien (z.B. LTPS, Metalloxid usw.).
  • Die 6T1C-Bezugsstromquelle 1600 enthält einen Treibertransistor 1610 (T1), einen Speicherkondensator 1630 (CS), einen ersten Schalttransistor 1640 (T2), einen zweiten Schalttransistor 1650 (T3), einen dritten Schalttransistor 1660 (T4), einen vierten Schalttransistor 1670 (T5) und einen fünften Schalttransistor 1680 (T6). Der Treibertransistor 1610, der erste Schalttransistor 1640, der zweite Schalttransistor 1650, der dritte Schalttransistor 1660, der vierte Schalttransistor 1670 und der fünfte Schalttransistor 1680 haben jeweils einen ersten, einen zweiten und einen Gate-Anschluss, und der Speicherkondensator 1630 hat einen ersten und einen zweiten Anschluss.
  • Der Gate-Anschluss des Treibertransistors 1610 ist mit einem ersten Anschluss des Speicherkondensators 1630 verbunden, während der erste Anschluss des Treibertransistors 1610 mit einem Bezugspotential (ELVSS) und der zweite Anschluss des Treibertransistors 1610 mit dem ersten Anschluss des dritten Schalttransistors 1660 verbunden ist. Der Gate-Anschluss des dritten Schalttransistors 1660 ist mit einer Lesesignalleitung (RD) und der zweite Anschluss des dritten Schalttransistors 1660 ist mit einer Überwachungs-/Bezugsstromleitung VMON/IREF verbunden. Der Gate-Anschluss des vierten Schalttransistors 1670 ist mit einer Emissionssignalleitung (EM) verbunden, während der erste Anschluss des vierten Schalttransistors 1670 mit dem ersten Anschluss des dritten Schalttransistors 1660 und der zweite Anschluss des vierten Schalttransistors 1670 mit dem zweiten Anschluss des dritten Schalttransistors 1660 verbunden ist. Der Gate-Anschluss des ersten Schalttransistors 1640 ist mit einer Schreibsignalleitung (WR) verbunden, während der erste Anschluss des ersten Schalttransistors 1640 mit dem ersten Anschluss des Speicherkondensators 1630 und der zweite Anschluss des ersten Schalttransistors 1640 mit dem ersten Anschluss des dritten Schalttransistors 1660 verbunden ist. Der Gate-Anschluss des zweiten Schalttransistors 1650 ist mit der Schreibsignalleitung (WR) verbunden, während der erste Anschluss des zweiten Schalttransistors 1650 mit einer Datensignalleitung (VDATA) und der zweite Anschluss des zweiten Schalttransistors 1650 mit dem zweiten Anschluss des Speicherkondensators 1630 verbunden ist. Ein gemeinsamer Knotenpunkt des Gate-Anschlusses des Treibertransistors 1610 und des Speicherkondensators 1630 sowie des ersten Schalttransistors 1640 ist in der Zeichnung mit seiner Spannung VG bezeichnet. Der Gate-Anschluss des fünften Schalttransistors 1680 ist mit der Emissionssignalleitung (EM) verbunden, während der erste Anschluss des fünften Schalttransistors 1680 mit VBP und der zweite Anschluss des fünften Schalttransistors 1680 mit dem zweiten Anschluss des Speicherkondensators 1630 verbunden ist. Ein gemeinsamer Knotenpunkt des zweiten Anschlusses des Speicherkondensators 1630, des zweiten Schalttransistors 1650 und des fünften Schalttransistors 1680 ist in 16 mit seiner Spannung VCB bezeichnet.
  • Die Funktionsweise der 6T1C-Bezugsstromquelle 1600 wird weiter unten im Zusammenhang mit dem Zeittaktungsdiagramm von 17 beschrieben.
  • Unter Bezugnahme auch auf 17 soll nun eine beispielhafte Bezugs-Zeilenzeittaktung 1700 für die in 13 abgebildete 4T1C-Bezugsstromsenke 1300, die in 14 abgebildete 6T1C-Bezugsstromsenke 1400, die in 15 abgebildete 4T1C-Bezugsstromquelle 1500 und die in 16 abgebildete 6T1C-Bezugsstromquelle 1600 beschrieben werden. Alle diese Stromsenken und Stromquellen 1300, 1400, 1500, 1600 verwenden dieselben Steuersignale (EM, WR, RD) und eine ähnliche Zeittaktung wie die aktiven Zeilen, was vorteilhaft ist für ihre Integrierung in das Displaypanel, zum Beispiel in der ersten oder letzten Zeile des Displaypanels. Man beachte, dass die während der Programmierung strom-vorgespannten Pixelschaltkreise den von den Stromquellen (oder -senken) gelieferten Vorstrom als Input verwenden und dass, nach der Programmierung dieser Quellen und Senken selbst, angemessene Verzögerungen und Synchronisierung dafür sorgen, dass die Programmierung der Quellen und Senken zu Zeitpunkten erfolgt, an denen die Pixel keine Vorströme benötigen, während die Vorströme dann bereitgestellt werden, wenn sie von den Pixeln benötigt werden.
  • Die komplette Display-Zeittaktung 1700 läuft typischerweise einmal je Einzelbild ab und enthält einen Programmierzyklus 1702, einen Kalibrierzyklus 1704, einen Ausregelzyklus 1706 und einen Emissionszyklus 1708. Während des Programmierzyklus 1702 werden das Lesesignal (RD) und das Schreibsignal (WR) auf L-Pegel gehalten, während das Emissionssignal (EM) auf H-Pegel verbleibt. Das Emissionssignal (EM) bleibt während der Gesamtdauer TEM der Programmier-, Kalibrier- und Ausregelzyklen 1202, 1204, 1206 auf H-Pegel.
  • Im Fall der in 13 abgebildeten 4T1C-Bezugsstromsenke 1300 sind während des Programmierzyklus 1702 sowohl der erste Schalttransistor 1330 als auch der zweite Schalttransistor 1340 eingeschaltet. Die Spannung des Speicherkondensators 1360, und damit die Spannung VSG des Treibertransistors 1310, wird auf einen Wert VMON - VDATA aufgeladen, wobei VMON eine Spannung der Überwachungsleitung und VDATA eine Spannung der Datenleitung ist. These Spannungen werden entsprechend einer gewünschten Programmierspannung eingestellt, welche die Bezugsstromsenke 1300 veranlasst, einen Bezugsstrom von gewünschter Höhe zu erzeugen.
  • Zu Beginn des Kalibrierzyklus 1704 erhält die Leseleitung (RD) H-Pegel, um den zweiten Schalttransistor 1340 auszuschalten, so dass ein Teil der Spannung (Ladung) des Speicherkondensators 1360 über den Treibertransistor 1310 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 1310. Ist der Treibertransistor 1310 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 1704 aus dem Speicherkondensator 1360 über den Treibertransistor 1310 entladen. Ist der Treibertransistor 1310 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 1704 aus dem Speicherkondensator 1360 über den Treibertransistor 1310 entladen. Als Ergebnis wird die im Speicherkondensator 1360 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Bezugsströmen über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 1704 erfolgt vor der Emission erst noch ein Ausregelzyklus 1706. Während des Ausregelzyklus 1706 bleiben der zweite und der dritte Schalttransistor 1340, 1350 ausgeschaltet, während das Schreibsignal (WR) auf H-Pegel geht, um auch den ersten Schalttransistor 1330 auszuschalten. Nach Ablauf der Dauer des Ausregelzyklus 1706, zu Beginn des Emissionszyklus 1708, wird das Emissionssignal (EM) auf L-Pegel geschaltet, um den dritten Schalttransistor 1350 einzuschalten, wodurch der Bezugsstrom IREF entsprechend der kalibrierten und im Speicherkondensator 1360 gespeicherten Spannung in die Überwachungs-/Bezugsstromleitung eingeleitet werden kann.
  • Im Fall der in 14 abgebildeten 6T1C-Bezugsstromsenke 1400 sind während des Programmierzyklus 1702 der erste Schalttransistor 1440, der zweite Schalttransistor 1450 und der dritte Schalttransistor 1460 sämtlich eingeschaltet. Die Spannung VCS des Speicherkondensators 1430 wird auf ein Wert VCB - VG = VDATA - (VMON - VSG(T1)) ≈ VDATA - VMON + Vth(T1) aufgeladen, wobei VDATA eine Spannung in der Datenleitung, VMON die Spannung in der Überwachungs-/Bezugsstromleitung, VSG(T1) die Spannung zwischen dem Gate-Anschluss und dem ersten Anschluss des Treibertransistors 1410 sowie Vth(T1) eine Schwellenspannung des Treibertransistors 1410 ist. Die Einstellung von VDATA erfolgt hier unter Berücksichtigung einer gewünschten Programmierspannung, welche die Bezugsstromsenke 1400 veranlasst, einen Bezugsstrom von gewünschter Höhe zu erzeugen.
  • Zu Beginn des Kalibrierzyklus 1704 erhält die Leseleitung (RD) H-Pegel, um den dritten Schalttransistor 1460 auszuschalten, so dass ein Teil der Spannung (Ladung) des Speicherkondensators 1430 über den Treibertransistor 1410 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 1410. Ist der Treibertransistor 1410 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 1704 aus dem Speicherkondensator 1430 über den Treibertransistor 1410 entladen. Ist der Treibertransistor 1410 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 1704 aus dem Speicherkondensator 1430 über den Treibertransistor 1410 entladen. Als Ergebnis wird die im Speicherkondensator 1430 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Stromsenken 1400 über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 1704 erfolgt vor dem Emissionszyklus 1708 erst noch ein Ausregelzyklus 1706. Während des Ausregelzyklus 1706 bleiben der dritte, vierte und fünfte Schalttransistor 1460, 1470 und 1480 ausgeschaltet, während das Schreibsignal (WR) auf H-Pegel schaltet, um auch den ersten und den zweiten Schalttransistor 1440, 1450 auszuschalten. Nach Ablauf der Dauer des Ausregelzyklus 1706, zu Beginn des Emissionszyklus 1708, schaltet das Emissionssignal (EM) au L-Pegel, um den vierten und fünften Schalttransistor 1470, 1480 einzuschalten. Dies hat zur Folge, dass der Treibertransistor 1410 mit einer Spannung VSG = VMON - VG = VMON - (VBP - VCS) = VMON - VBP + VDATA - VMON + Vth(T1) = VDATA + Vth(T1) - VBP betrieben wird, wodurch der Bezugsstrom IREF entsprechend der kalibrierten und im Speicherkondensator 1430 gespeicherten Spannung in die Überwachungs-/Bezugsstromleitung eingeleitet werden kann. Dies ist außerdem eine Funktion der Schwellenspannung Vth(T1) des Treibertransistors 1410 und ist sowohl von VMON als auch von VDD unabhängig.
  • Im Fall der in 15 abgebildeten 4T1C- Bezugsstromquelle 1500 sind während des Programmierzyklus 1702 der erste Schalttransistor 1530 und der zweite Schalttransistor 1540 eingeschaltet. Die Spannung des Speicherkondensators 1560, und damit die Spannung VSG des Treibertransistors 1510, wird auf einen Wert VDD - VDATA aufgeladen, wobei VDD ist eine Spannung der Bezugspotentialleitung ELVDD und VDATA eine Spannung der Datenleitung ist. Mindestens eine dieser Spannungen wird entsprechend einer gewünschten Programmierspannung eingestellt, welche die Bezugsstromquelle 1500 veranlasst, einen Bezugsstrom von gewünschter Höhe zu erzeugen.
  • Zu Beginn des Kalibrierzyklus 1704 erhält die Leseleitung (RD) H-Pegel, um den zweiten Schalttransistor 1540 auszuschalten, so dass ein Teil der Spannung (Ladung) des Speicherkondensators 1560 über den Treibertransistor 1510 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 1510. Ist der Treibertransistor 1510 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 1704 aus dem Speicherkondensator 1560 über den Treibertransistor 1510 entladen. Ist der Treibertransistor 1510 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 1704 aus dem Speicherkondensator 1560 über den Treibertransistor 1510 entladen. Als Ergebnis wird die im Speicherkondensator 1560 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Bezugsströmen über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 1704 erfolgt vor dem Emissionszyklus erst noch ein Ausregelzyklus 1706. Während des Ausregelzyklus 1706 bleiben der zweite und der dritte Schalttransistor 1540, 1550 ausgeschaltet, während das Schreibsignal (WR) auf H-Pegel schaltet, um auch den ersten Schalttransistor 1530 auszuschalten. Nach Ablauf der Dauer des Ausregelzyklus 1706, zu Beginn des Emissionszyklus 1708, schaltet das Emissionssignal (EM) auf L-Pegel, um den dritten Schalttransistor 1550 einzuschalten, wodurch der Bezugsstrom IREF entsprechend der kalibrierten und im Speicherkondensator 1560 gespeicherten Spannung in die Überwachungs-/Bezugsstromleitung eingeleitet werden kann.
  • Im Fall der in 16 abgebildeten 6T1C-Bezugsstromquelle 1600 bleiben während des Programmierzyklus 1702 der erste Schalttransistor 1640, der zweite Schalttransistor 1650 und der dritte Schalttransistor 1660 eingeschaltet. Die Spannung VCS des Speicherkondensators 1630 wird auf einen Wert VCB - VG = VDATA - (VDD - VSG(T1)) ≈ VDATA - VDD + Vth(T1) aufgeladen, wobei VDATA eine Spannung in der Datenleitung, VDD die Spannung des Bezugspotentials ELVDD, VSG(T1) die Spannung zwischen dem Gate-Anschluss und dem ersten Anschluss des Treibertransistors 1610, und Vth(T1) eine Schwellenspannung des Treibertransistors 1610 ist. Die Einstellung von VDATA erfolgt hier unter Berücksichtigung einer gewünschten Programmierspannung, welche die Bezugsstromquelle 1600 veranlasst, einen Bezugsstrom von gewünschter Höhe zu erzeugen.
  • Zu Beginn des Kalibrierzyklus 1704 erhält die Leseleitung (RD) H-Pegel, um den dritten Schalttransistor 1660 auszuschalten, so dass ein Teil der Spannung (Ladung) des Speicherkondensators 1630 über den Treibertransistor 1610 entladen wird. Die Menge der Entladung ist eine Funktion der Kenngrößen des Treibertransistors 1610. Ist der Treibertransistor 1610 beispielsweise „stark“, so erfolgt die Entladung relativ rasch, und verhältnismäßig mehr Ladung wird während der festen Dauer TIPC des Kalibrierzyklus 1704 aus dem Speicherkondensator 1630 über den Treibertransistor 1610 entladen. Ist der Treibertransistor 1610 dagegen „schwach“, so erfolgt die Entladung relativ langsam, und verhältnismäßig weniger Ladung wird während des Kalibrierzyklus 1704 aus dem Speicherkondensator 1630 über den Treibertransistor 1610 entladen. Als Ergebnis wird die im Speicherkondensator 1630 gespeicherte Spannung (Ladung) bei relativ starken Treibertransistoren verhältnismäßig stärker verringert als bei relativ schwachen Treibertransistoren; hierdurch erfolgt eine gewisse Kompensierung von Ungleichförmigkeiten und Schwankungen in den Stromquellen 1600 über das Display, sei es auf Grund von Schwankungen in der Fertigung oder von unterschiedlicher Qualitätsverschlechterung im Laufe der Zeit.
  • Nach dem Kalibrierzyklus 1704 erfolgt vor dem Emissionszyklus 1708 erst noch ein Ausregelzyklus 1706. Während des Ausregelzyklus 1706 bleiben der dritte, vierte und fünfte Schalttransistor 1660, 1670 und 1680 ausgeschaltet, während das Schreibsignal (WR) auf H-Pegel schaltet, um auch den ersten und den zweiten Schalttransistor 1640, 1650 auszuschalten. Nach Ablauf der Dauer des Ausregelzyklus 1706, zu Beginn des Emissionszyklus 1708, schaltet das Emissionssignal (EM) auf L-Pegel und schaltet damit den vierten und den fünften Schalttransistor 1670, 1680 ein. Dies hat zur Folge, dass der Treibertransistor 1610 mit einer Spannung VSG = VDD - VG = VDD - (VBP - VCS) = VDD - VBP + VDATA - VDD + Vth(T1) = VDATA + Vth(T1) - VBP betrieben wird, wodurch der Bezugsstrom IREF entsprechend der kalibrierten und im Speicherkondensator 1630 gespeicherten Spannung in die Überwachungs-/Bezugsstromleitung eingeleitet werden kann. Dies ist außerdem eine Funktion der Schwellenspannung Vth(T1) des Treibertransistors 1610 und ist unabhängig von VDD.
  • Mit Bezug auf 18 soll nun noch das On-Panel-Multiplexing 1800 von Daten- und Überwachungsleitungen betrachtet werden. Ein Treiberchip (nicht dargestellt) liefert Treibersignale über die Daten-/Überwachungsleitungen DM_R, DM_G, und DM_B für rote, grüne und blaue Pixel z.B. einer Spalte. Jede dieser Leitungen ist über zwei Schalter mit einer separaten Daten- bzw. Überwachungsleitung verbunden. Beispielsweise ist DM_R verbunden mit Data_R und Mon_R für rote Subpixel, DM_G ist verbunden mit Data_G und Mon_G für grüne Subpixel, und DM_B ist verbunden mit Data_B und Mon_B für blaue Subpixel. Die Schalter demultiplexieren die DM_X-Signale in den Data_X- und Mon_X-Leitungen und werden gesteuert durch eine Datenfreigabe-Signalleitung (DEN) (entsprechend dem hierin beschriebenen WR-Signal) bzw. eine Überwachungsfreigabe-Signalleitung (MEN) (entsprechend dem hierin beschriebenen RD-Signal). Jede Überwachungsleitung ist über einen zusätzlichen Schalter mit einer separaten Bezugsspannung verbunden. Zum Beispiel ist MON_R verbunden mit VrefR, MON_G mit VrefG, und MON_B mit VrefB. Diese entsprechenden zusätzlichen Schalter, welche die Überwachungsleitungen mit den entsprechenden Bezugsspannungen verbinden, werden durch eine Rücksetzfreigabe-Signalleitung (REN) (entsprechend dem hierin beschriebenen RST-Signal) gesteuert. Das Multiplexing erlaubt eine Verringerung der Anzahl der Eingänge und Ausgänge des Treiberchips (nicht dargestellt).
  • Obwohl die vorliegende Offenbarung hierin an Hand spezifischer Realisierungen und Anwendungen dargestellt und beschrieben ist, ist sie wohlgemerkt nicht auf die hierin offenbarten genauen Bauweisen und Zusammensetzungen beschränkt. Vielmehr lassen die vorliegenden Beschreibungen diverse Modifikationen, Änderungen und Varianten zu, die dem Erfindungsgedanken und dem Umfang der durch die Patentansprüche definierten Erfindung entsprechen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15/361660 [0001]

Claims (16)

  1. System zur Erzeugung von Strömen für Pixel eines emittierenden Displaysystems, wobei jedes Pixel ein lichtemittierendes Bauelement aufweist, wobei das System Folgendes umfasst: eine Vielzahl von Pixeln, eine Vielzahl von stromerzeugenden Schaltkreisen zur Bereitstellung eines Stromes für mindestens ein jeweiliges Pixel und einen mit den stromerzeugenden Schaltkreisen verbundenen Controller zur Steuerung der stromerzeugenden Schaltkreise über eine Vielzahl von Signalleitungen, wobei jeder stromerzeugende Schaltkreis Folgendes umfasst: mindestens einen Treibertransistor zur Bereitstellung des Stromes für das Pixel und einen zu programmierenden Speicherkondensator zum Einstellen einer Stärke des von dem mindestens einen Treibertransistor bereitgestellten Stromes; wobei die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller Folgendes umfasst: Laden des Speicherkondensators auf ein definiertes Niveau während eines Programmierzyklus und teilweises Entladen des Speicherkondensators als Funktion von Kenngrößen des mindestens einen Treibertransistors während eines Kalibrierzyklus nach dem Programmierzyklus.
  2. System nach Anspruch 1, wobei der mindestens eine Treibertransistor einen Treibertransistor umfasst und die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller weiterhin Folgendes umfasst: während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer Schwellenspannung des Treibertransistors, so dass während eines Emissionszyklus eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss während des Emissionszyklus eine Funktion der Schwellenspannung des Treibertransistors ist.
  3. System nach Anspruch 1, wobei der mindestens eine Treibertransistor einen Treibertransistor umfasst und die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller weiterhin Folgendes umfasst: während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer ersten an einem Source-Anschluss des Treibertransistors anliegenden Spannung, so dass während eines Emissionszyklus, währenddessen am Source-Anschluss des Treibertransistors eine erste Spannung beibehalten wird, eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss von der ersten Spannung unabhängig ist.
  4. System nach Anspruch 3, wobei die erste Spannung entweder VDD oder VMON ist.
  5. System nach Anspruch 1, wobei jeder stromerzeugende Schaltkreis entweder eine Bezugsstromsenke oder eine Bezugsstromquelle zur Bereitstellung des Stromes für das mindestens eine jeweiligen Pixel umfasst, wobei der Strom für die Bezugsstrom-Vorspannung für das mindestens eine jeweiligen Pixel vorgesehen ist.
  6. System nach Anspruch 1, wobei jedes Pixel den stromerzeugenden Schaltkreis zur Bereitstellung des Stromes für das Pixel umfasst, wobei der Strom zum Ansteuern des lichtemittierenden Bauelements des Pixels vorgesehen ist.
  7. System nach Anspruch 6, wobei das lichtemittierende Bauelement eine organische Leuchtdiode (OLED) ist.
  8. System nach Anspruch 7, wobei die Steuerung jedes stromerzeugenden Schaltkreises durch den Controller weiterhin Folgendes umfasst: während eines Rückstellzyklus, der im Wesentlichen gleichzeitig mit einem Emissionszyklus beginnt, Rücksetzen auf eine niedrige Bezugsspannung an einer Anode der OLED und/oder einem Anschluss des mindestens einen Treibertransistors.
  9. Verfahren zur Erzeugung von Strömen für Pixel eines emittierenden Displaysystems, wobei jedes Pixel ein lichtemittierendes Bauelement aufweist, wobei das System eine Vielzahl von Pixeln und eine Vielzahl von stromerzeugenden Schaltkreisen zur Bereitstellung eines Stromes für mindestens ein jeweiliges Pixel umfasst, wobei jeder stromerzeugende Schaltkreis mindestens einen Treibertransistor zur Bereitstellung des Stromes für das Pixel und einen zu programmierenden Speicherkondensator zum Einstellen einer Stärke des von dem mindestens einen Treibertransistor bereitgestellten Stromes umfasst, wobei das Verfahren Folgendes umfasst: Steuerung jedes stromerzeugenden Schaltkreises über eine Vielzahl von Leitungen, umfassend: Laden des Speicherkondensators auf ein definiertes Niveau während eines Programmierzyklus; und teilweises Entladen des Speicherkondensators als Funktion von Kenngrößen des mindestens einen Treibertransistors während eines Kalibrierzyklus nach dem Programmierzyklus.
  10. Verfahren nach Anspruch 9, wobei der mindestens eine Treibertransistor einen Treibertransistor umfasst und die Steuerung jedes stromerzeugenden Schaltkreises weiterhin Folgendes umfasst: während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer Schwellenspannung des Treibertransistors, so dass während eines Emissionszyklus eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss eine Funktion der Schwellenspannung des Treibertransistors ist.
  11. Verfahren nach Anspruch 9, wobei der mindestens eine Treibertransistor einen Treibertransistor umfasst und die Steuerung jedes stromerzeugenden Schaltkreises weiterhin Folgendes umfasst: während des Programmierzyklus, Aufladen des mit einem Gate-Anschluss des Treibertransistors verbundenen Speicherkondensators einschließlich mindestens einer ersten an einem Source-Anschluss des Treibertransistors anliegenden Spannung, so dass während eines Emissionszyklus, währenddessen am Source-Anschluss des Treibertransistors eine erste Spannung beibehalten wird, eine Spannung zwischen dem Source-Anschluss und dem Drain-Anschluss von der ersten Spannung unabhängig ist.
  12. Verfahren nach Anspruch 11, wobei die erste Spannung entweder VDD oder VMON ist.
  13. Verfahren nach Anspruch 9, wobei jeder stromerzeugende Schaltkreis entweder eine Bezugsstromsenke oder eine Bezugsstromquelle zur Bereitstellung des Stromes für das mindestens eine jeweiligen Pixel umfasst, wobei der Strom für die Bezugsstrom-Vorspannung für das mindestens eine jeweiligen Pixel vorgesehen ist.
  14. Verfahren nach Anspruch 9, wobei jedes Pixel den stromerzeugenden Schaltkreis zur Bereitstellung des Stromes für das Pixel umfasst, wobei der Strom zum Ansteuern des lichtemittierenden Bauelements des Pixels vorgesehen ist.
  15. Verfahren nach Anspruch 14, wobei das lichtemittierende Bauelement eine organische Leuchtdiode (OLED) ist.
  16. Verfahren nach Anspruch 15, wobei die Steuerung jedes stromerzeugenden Schaltkreises weiterhin Folgendes umfasst: während eines Rückstellzyklus, der im Wesentlichen gleichzeitig mit einem Emissionszyklus beginnt, Rücksetzen auf eine niedrige Bezugsspannung an einer Anode der OLED und/oder einem Anschluss des mindestens einen Treibertransistors.
DE102017221266.7A 2016-11-28 2017-11-28 Pixel, Bezugsschaltkreise und Zeittaktverfahren Pending DE102017221266A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/361,660 US10373554B2 (en) 2015-07-24 2016-11-28 Pixels and reference circuits and timing techniques
US15/361,660 2016-11-28

Publications (1)

Publication Number Publication Date
DE102017221266A1 true DE102017221266A1 (de) 2018-05-30

Family

ID=62117525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017221266.7A Pending DE102017221266A1 (de) 2016-11-28 2017-11-28 Pixel, Bezugsschaltkreise und Zeittaktverfahren

Country Status (2)

Country Link
CN (1) CN108154849B (de)
DE (1) DE102017221266A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187782A1 (de) * 2021-11-26 2023-05-31 InnoLux Corporation Elektronische vorrichtung
US12021518B2 (en) 2022-08-14 2024-06-25 Innolux Corporation Electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112965328A (zh) * 2021-02-03 2021-06-15 麦克赛尔数字映像（中国）有限公司 一种投影机的部分光源失效时的画面自动补救方法及装置
CN114023262B (zh) * 2021-11-25 2023-12-29 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150361660A1 (en) 2014-05-30 2015-12-17 Adolfson & Peterson, Inc. Modular Vertical Stacking Load Bearing Wall and Shoring System

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594856B2 (ja) * 1999-11-12 2004-12-02 パイオニア株式会社 アクティブマトリクス型表示装置
JP2002032058A (ja) * 2000-07-18 2002-01-31 Nec Corp 表示装置
CA2631683A1 (en) * 2008-04-16 2009-10-16 Ignis Innovation Inc. Recovery of temporal non-uniformities in active matrix displays
JP2010117475A (ja) * 2008-11-12 2010-05-27 Sony Corp 表示装置、電子機器および表示装置の駆動方法
US8283967B2 (en) * 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
CN201690428U (zh) * 2010-06-01 2010-12-29 深圳市蓝韵实业有限公司 一种简易逻辑时序产生电路
CN102426851B (zh) * 2011-11-25 2014-02-19 中国科学院微电子研究所 读取时序产生电路
CN203118487U (zh) * 2012-11-09 2013-08-07 苏州兆芯半导体科技有限公司 一种时序追踪电路
CN105225638B (zh) * 2014-06-06 2019-06-07 伊格尼斯创新公司 用于amoled显示器的像素电路
CN204031152U (zh) * 2014-09-13 2014-12-17 重庆尊来科技有限责任公司 一种具有时序性的双码接收电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150361660A1 (en) 2014-05-30 2015-12-17 Adolfson & Peterson, Inc. Modular Vertical Stacking Load Bearing Wall and Shoring System

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187782A1 (de) * 2021-11-26 2023-05-31 InnoLux Corporation Elektronische vorrichtung
US12021518B2 (en) 2022-08-14 2024-06-25 Innolux Corporation Electronic device

Also Published As

Publication number Publication date
CN108154849B (zh) 2020-12-01
CN108154849A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
DE112013005918B4 (de) Pixelschaltungen für Amoled-Displays
DE112016003607T5 (de) Systeme und Verfahren zur Pixelkalibrierung auf der Basis von verbesserten Referenzwerten
DE602005004878T2 (de) Datentreiberschaltung, OLED (organische lichtemittierende Diode)-Anzeige mit der Datentreiberschaltung und Verfahren zur Ansteuerung der OLED-Anzeige
DE102017222059A1 (de) Pixelschaltungen zur Minderung von Hysterese
DE102010061736B4 (de) Organische Licht-emittierende Diodenanzeigevorrichtung und Verfahren zum ansteuern derselben
DE102013112721B4 (de) Verfahren zum Treiben einer organischen Licht emittierenden Anzeigevorrichtung
DE112006002427B4 (de) Steuersysteme für Aktiv-Matrix-Anzeige-Treiber
DE112016002765T5 (de) Pixelschaltungen für Amoled-Displays
DE102012112130B4 (de) Organische lichtemittierende Anzeigevorrichtung mit Signalleitungen zum Übertragen sowohl von Datensignalen als auch Erfassungssignalen
DE102014112933B4 (de) Pixel-Kompensationsschaltung, Anzeigefeld und Anzeigegerät für organische Leuchtdioden
DE102019134478A1 (de) Organische Lichtemissionsanzeigevorrichtung
DE102018217781A1 (de) Pixelschaltung, Anzeige und Verfahren
DE102017129797A1 (de) Elektrolumineszenz-anzeigevorrichtung und ansteuerungsverfahren derselben
DE102014219631B4 (de) Anzeige mit organischer Leuchtdiode, Bildpunktschaltung sowie Verfahren zur Ansteuerung der Bildpunktschaltung
DE102004022424A1 (de) Schaltung und Ansteuerverfahren für eine Leuchtanzeige
DE102017123472A1 (de) Organische leuchtdiodenanzeige und verfahren zur kompensation von ansteuerungsmerkmalen davon
DE102016213263A1 (de) Pixelschaltung, Ansteuerverfahren und Anzeigetafel
US10657895B2 (en) Pixels and reference circuits and timing techniques
DE102015107326A1 (de) Organische Leuchtdiodenanzeigevorrichtung und Ansteuerverfahren dafür
DE102015210399A1 (de) Pixelschaltungen für Amoled-Displays
DE112014002117T5 (de) Anzeigesystem mit Kompensationstechniken und/oder gemeinsam genutzten Ebenenressourcen
DE102020132136A1 (de) Pixelansteuerschaltung und Elektrolumineszenz-Anzeigevorrichtung, die sie enthält
US10410579B2 (en) Systems and methods of hybrid calibration of bias current
DE102018219989A1 (de) Pixelschaltung, Anzeige und Verfahren
DE102017221266A1 (de) Pixel, Bezugsschaltkreise und Zeittaktverfahren

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: IGNIS INNOVATION INC., VG

Free format text: FORMER OWNER: IGNIS INNOVATION INC., WATERLOO, ONTARIO, CA