KR101635252B1 - 유기발광 표시장치 - Google Patents

유기발광 표시장치 Download PDF

Info

Publication number
KR101635252B1
KR101635252B1 KR1020130060547A KR20130060547A KR101635252B1 KR 101635252 B1 KR101635252 B1 KR 101635252B1 KR 1020130060547 A KR1020130060547 A KR 1020130060547A KR 20130060547 A KR20130060547 A KR 20130060547A KR 101635252 B1 KR101635252 B1 KR 101635252B1
Authority
KR
South Korea
Prior art keywords
power
voltage
data
during
period
Prior art date
Application number
KR1020130060547A
Other languages
English (en)
Other versions
KR20140081652A (ko
Inventor
김승태
안병철
김준영
윤중선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US13/939,956 priority Critical patent/US9183780B2/en
Priority to CN201310336862.7A priority patent/CN103871359B/zh
Priority to EP13180252.2A priority patent/EP2743907A1/en
Publication of KR20140081652A publication Critical patent/KR20140081652A/ko
Application granted granted Critical
Publication of KR101635252B1 publication Critical patent/KR101635252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기발광 표시장치에 관한 것으로, 서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및 파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함한다. 상기 패널 구동회로는 상기 파워 온 지연 시간 동안 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급한다.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY}
본 발명은 픽셀들이 발광되지 않는 전원 오프 이후에 픽셀들의 구동 특성 변화를 보상하도록 한 유기발광 표시장치에 관한 것이다.
유기발광 표시장치의 픽셀들은 자발광 소자인 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다. OLED는 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL) 등의 유기 화합물층이 적층된다. OLED는 형광 또는 인광 유기물 박막에 전류를 흐르게 하여 전자와 정공이 유기물층에서 결합할 때 발광한다.
액티브 매트릭스(Active matrix) 타입의 유기발광 다이오드 표시장치의 픽셀 들에는 구동 소자와 스위치 소자가 형성되어 있다. 구동 소자와 스위치 소자는 MOSFET(metal oxide semiconductor Field Effect Transistor) 구조의 TFT(Thin Film Transistor)로 표시패널의 기판 상에 형성된다. OLED는 극성을 갖기 때문에 OLED에 역바이어스가 인가되면 OLED는 발광되지 않는다. 구동 소자는 OLED에 흐르는 전류를 입력 영상의 데이터에 따라 제어한다. 구동 소자의 게이트에는 정상 구동시에 같은 극성의 데이터 전압이 반복적으로 공급된다. 그런데, MOSFET 특성상 게이트에 같은 극성이 반복 인가되면 게이트 바이어스 스트레스(gate bias stress)로 인하여 구동 소자의 문턱 전압(Vth)이 시프트(shift)되고 구동 소자가 열화하여 픽셀들의 신뢰성이 떨어진다. 이러한 게이트 바이어스 스트레스는 구동 소자를 열화시켜 유기발광 표시장치의 수명을 낮춘다.
본 발명은 구동 소자의 특성을 복원시킬 수 있는 유기발광 표시장치를 제공한다.
본 발명의 유기발광 표시장치는 서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및 파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함한다. 상기 패널 구동회로는 상기 파워 온 지연 시간 동안 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급한다.
본 발명은 파워 오프 시퀀스 과정에서 구동 소자의 게이트에 역극성 복원 전압을 공급하거나 구동 소자의 소스 단자에 게이트 전압 보다 높은 복원 전압을 공급하여 구동 소자의 특성을 복원시킨다.
그 결과, 본 발명은 입력 영상의 표시품질과 무관한 파워 오프 시퀀스 과정에서 구동 소자의 특성을 복원시키므로 파워 온 기간의 정상 구동 방법을 변경하지 않고 구동 소자의 특성을 낮은 전압으로 복원시킬 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다.
도 2는 사용 시간이 증가함에 따라 구동 소자의 특성이 변화되는 예를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치의 구동 방법을 보여주는 흐름도이다.
도 4는 파워 오프 시퀀스 과정에서 로직 전원 지연시간을 보여 주는 파형도이다.
도 5 및 도 6은 파워 온 지연 시간 동안 발생되는 역극성 복원 전압을 보여 주는 파형도들이다.
도 7은 픽셀들의 구동 소자 특성 센싱 방법을 보여 주는 도면이다.
도 8 및 도 9는 본 발명의 실시예에 따른 유기발광 표시장치의 파워 온 기간과 파워 오프 기간에서 구동 소자의 특성 변화를 보여 주는 도면들이다.
도 10은 데이터 전압이 클수록 또는 구동 소자의 문턱 전압 변화량이 클수록 복원 전압을 크게 설정한 예를 보여 주는 도면이다.
도 11은 파워 온 기간이 클수록 복원 전압을 크게 설정한 예를 보여 주는 도면이다.
도 12 및 도 13은 복원 시간을 제어하는 방법을 보여 주는 도면들이다.
도 14는 데이터 전압에 대한 구동 소자의 문턱 전압 변화량을 보여 주는 그래프이다.
도 15는 파워 온 기간에 대한 구동 소자의 문턱 전압 변화량을 보여 주는 그래프이다.
도 16은 데이터 전압에 대한 비례상수를 보여 주는 그래프이다.
도 17은 파워 온 기간에 대한 비례상수를 보여 주는 그래프이다.
도 18은 구동 소자의 문턱 전압 변화량에 대한 복원 전압을 보여 주는 그래프이다.
도 19는 파워 오프 기간에 대한 비례상수를 보여 주는 그래프이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 유기발광 표시장치는 전원이 오프된 이후에 패널 구동회로의 구동이 정지되기 전까지의 파워 온 지연 시간 동안 픽셀들에 역극성 복원 전압을 공급하거나 구동 소자의 소스(source) 단자에 높은 전압을 인가하여 픽셀들의 신뢰성을 향상시킨다. 여기서, 역극성 복원 전압은 입력 영상의 데이터 전압 극성과는 반대 극성의 전압이다.
도 1를 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 표시패널(10)에 데이터를 기입하기 위한 패널 구동회로, 및 패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(20)를 포함한다.
패널 구동회로는 센싱부(30), 데이터 구동회로(12), 게이트 구동회로(13), 타이밍 콘트롤러(11) 등을 포함한다. 또한, 패널 구동회로는 도 7에 도시된 기준 전압 발생부(22)를 더 포함한다. 패널 구동회로는 전원 입력 신호(EL_ON)의 변화를 감지하여 파워 오프 스타트 시점을 판단한다.
전원 입력 신호(EL_ON)는 유기발광 표시장치의 전원이 턴-온(turn-on)되어 파워 온 상태로 될 때 하이 로직 레벨 3.3V로 상승하고, 유기발광 표시장치가 파워 오프 상태로 전환되기 전까지 하이 로직 레벨 3.3V을 유지된다. 유기발광 표시장치의 전원이 사용자나 다른 원인에 의해 턴-오프(turn-off)될 때 유기발광 장치는 파워 오프 기간으로 전환된다. 파워 오프 기간에서, 미리 설정된 파워 오프 시퀀스(Power off sequence)에 따라 유기발광 표시장치의 구동 전압들이 순차적으로 오프된다. 전원 입력 신호(EL_ON)는 파워 오프 기간으로 전환되면 로우 로직(Low logic) 레벨 0V로 낮아진다. 따라서, 전원 입력 신호(EL_ON)는 유기발광 표시장치의 전원 유무를 나타낸다.
패널 구동회로는 파워 온 지연 시간 동안 로직 전원(Power)을 공급 받아 추가로 구동되어 입력 영상과 무관하게 픽셀들 각각에 형성된 구동 소자의 게이트에 역극성 복원 전압을 공급하거나 구동 소자의 소스 단자에 복원 전압을 인가하여 픽셀들의 신뢰성을 향상시킨다. 역극성 복원 전압은 파워 온 기간이 유지되는 정상 구동 모드에서 데이터 전압의 극성과 상반된 극성의 복원 전압이다. 예를 들어, 구동 소자(도 7, DT)가 n 타입 MOSFET로 구현되면, 정상 구동시에 입력 영상의 데이터 전압은 정극성 전압(또는 제1 극성 전압)인데 비하여, 역극성 복원 전압은 부극성 전압(또는 제2 극성 전압)이다.
구동 소자의 소스 단자에 인가되는 복원 전압은 파워 온 기간에 인가되는 구동 소자의 게이트 전압 보다 높은 전압으로 설정된다. 역극성 복원 전압과, 구동 소자의 소스 단자에 인가되는 복원 전압은 파워 온 지연 시간(Toff) 동안 발생된다.
본 발명에서 추가로 설정된 파워 온 지연 시간(Toff)은 유기발광 표시장치의 전원이 턴-오프된 이후에 패널 구동회로의 전원이 실제로 턴-오프될 때까지 로직 전원(Power)을 더 유지하는 시간이다. 파워 온 지연 시간(Toff)은 전원 입력 신호(EL_ON)가 로우 로직 레벨로 떨어질 때부터 로직 전원(Power)이 그라운드 레벨로 떨어지는 파워 오프 스타트 타임까지의 시간으로 미리 설정된다.
로직 전원(Power)은 패널 구동회로의 구동 전원으로서 도 4와 같이 파워 오프 스타트 이후 파워 온 지연 시간(Toff) 동안 12V를 유지한 후에 그라운드 레벨 OV로 낮아진다. 패널 구동회로는 로직 전원(Power)이 인가되면 정상 구동하므로 파워 온 기간과 파워 온 지연 시간(Toff) 동안 정상 동작하여 출력을 발생하는 반면, 그 이후에 로직 전원(Power)이 인가되지 않으므로 구동되지 않는다. 따라서, 패널 구동회로는 파워 온 지연 시간(Toff) 이후의 파워 오프 기간 동안 출력을 발생하지 않는다. 한편, 패널 구동회로는 파워 오프 기간 내에서 미리 설정된 방전 시간에 도달할 때 입력되는 로직 전원(Power)에 의해 일시적으로 구동되어 픽셀들을 방전시킬 수도 있다.
표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차된다. 픽셀들(P)은 데이터 라인들(14)과 게이트 라인들(15)의 교차에 의해 정의된 매트릭스 형태로 배치된다. 게이트 라인들(15)은 스캔라인들(15a), 에미션라인들(15b), 초기화라인들(15c) 등을 포함할 수 있다. 픽셀들(P) 각각은 도 7과 같이 OLED, 구동 소자(DT), 스위치 소자들(S1, S2, S3), 커패시터(Cst) 등을 포함할 수 있다. 픽셀들(P) 각각은 내부 보상 회로를 포함할 수 있다. 내부 보상 회로는 구동 소자(DT)의 문턱 전압(Vth)을 센싱(sensing)하여 그 문턱 전압(Vth)를 입력 영상의 데이터 전압(Vdata)에 더하여 문턱 전압(Vth)을 보상하는 회로이다. 이러한 내부 보상 회로는 공지된 어떤 것도 가능하다. 예를 들어, 내부 보상 회로는 본원 출원인에 의해 기출원된 대한민국 특허 출원 10-2008-0015064(2008. 02. 19.), 미국 특허 출원 12/292,849(2008. 11. 26.), 대한민국 특허 출원 10-2008-0016503(2008. 02. 22.), 미국 특허 출원 12/289,190(2008. 10. 22.), 대한민국 특허 출원 10-2009-0113979(2009. 11. 24.), 미국 특허 출원 12/953,028(2010. 11. 23.), 대한민국 특허 출원 10-2010-0082938(2010. 08. 26.), 미국 특허 출원 13/213,794(2011, 08. 19.) 등에 개시된 내부 보상 회로가 픽셀들 각각에 내장될 수 있다.
센싱부(30)는 픽셀들 각각에서 구동 소자의 특성 변화를 센싱하여 타이밍 콘트롤러(11)에 공급한다. 구동 소자(DT)의 특성은 구동 소자(DT)의 문턱 전압(Vth), 이동도(mobility), 기생용량(Cox) 등을 포함한다. 구동 소자(DT)의 특성 변화를 센싱하는 방법은 공지된 어떠한 방법도 가능하다. 예를 들어, 구동 소자(DT)의 특성 변화 센싱 방법은 본원 출원인에 의해 기출원된 대한민국 특허 출원 10-2012-0078520(2012. 07. 19.)에 개시된 방법으로 구현될 수 있다. 센싱부(30)는 픽셀들 각각에서 구동 소자의 특성 차이를 아날로그 디지털 변환기(Analog-to-digital converter, 이하 "ADC"라 함)를 통해 디지털 데이터로 변환하여 타이밍 콘트롤러(11)로 전송한다. 타이밍 콘트롤러(11)는 후술하는 외부 보상 방법에서 센싱부(30)로부터 수신된 픽셀들 각각의 구동 소자의 특성 차이 변화에 비례하는 역극성 복원 전압을 제어한다.
타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 외부의 호스트 시스템(host system)으로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 픽셀 배치에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 그 데이터와 동기되는 타이밍 신호들(Vsync, Hsync, CLK, DE)을 타이밍 콘트롤러(11)로 전송한다.
타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인 클럭신호(CLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들을 이용하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 발생한다. 소스 타이밍 제어신호는 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 스타트 펄스(SSP)는 데이터 구동회로(12)의 샘플링 스타트 타이밍을 제어하고, 소스 샘플링 클럭(SSC)은 데이터 구동회로(12)에 내장된 시프트 레지스터의 시프트 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(12)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 전압과 역극성 복원 전압의 극성을 제어한다. 극성제어신호(POL)는 정상 구동 모드에서 데이터 전압의 극성이 제1 극성으로 유지되도록 정상 구동 모드에서 제1 로직 레벨(예를 들어, 하이 로직 레벨(high logic level))로 유지되고, 파워 온 지연 시간(Toff) 동안 역극성 복원 전압이 제2 극성으로 발생되도록 제2 로직 레벨(예를 들어, 로우 로직 레벨(low logic level))로 유지된다. 극성제어신호(POL)는 정상 구동 모드에서 제2 로직 레벨로 발생되지 않는다.
게이트 타이밍 제어신호는 게이트 신호들의 스타트 타이밍을 정의하는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 신호의 시프트 타이밍을 정의하는 시프트 클럭(shift clock, GSC), 게이트 신호의 출력 타이밍을 정의하는 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다.
데이터 구동회로(12)는 파워 온 기간이 유지되는 정상 구동 모드에서 타이밍 콘트롤러(11)로부터 입력되는 입력 영상의 디지털 비디오 데이터(RGB)를 정극성(또는 제1 극성)의 감마보상전압으로 변환하여 아날로그 데이터 전압(도 2, Vdata)을 발생하고, 그 데이터 전압(Vdata)을 데이터 라인들(14)에 공급한다. 게이트 구동회로(13)는 정상 구동 모드에서 타이밍 콘트롤러(11)의 제어 하에 게이트 신호들을 발생하여 데이터 전압(Vdata)이 충전될 픽셀들(P)을 선택하고 그 게이트 신호들을 픽셀 어레이의 로우 라인 단위로 순차적으로 시프트(shift)한다. 게이트 신호들은 도 5와 같이 스캔신호(SCAN), 센스 신호(SENSE) 등을 포함함 수 있으나 이에 한정되지 않는다. 스캔신호(SCAN)와 센스 신호(SENSE)는 정상 구동 모드에서 입력 영상의 데이터 전압(Vdata)과 동기되고, 파워 온 지연 시간 동안 역극성 복원 전압과 동기된다. 스캔신호(SCAN), 센스 신호(SENSE) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙(swing)한다. 게이트 하이 전압(VGH)은 픽셀들(P)에 형성된 스위치 TFT들의 문턱 전압 이상의 높은 전압으로 설정되는 반면, 게이트 로우 전압(VGL)은 픽셀들(P)에 형성된 스위치 TFT들의 문턱 전압 보다 낮은 전압으로 설정된다.
전원부(20)는 전원 입력 신호(EL_ON)가 하이 로직 레벨(high logic level)의 전압으로 입력되면 패널 구동회로를 구동시키는 로직 전원(Power)을 12V로 발생한다. 전원부(20)는 파워 온 기간이 유지되는 정상 구동 모드에서 로직 전원을 12V로 유지한다. 전원부(20)는 파워 온 기간에서 픽셀들의 구동에 필요한 전원 예를 들어, 고전위 전원 전압(EVDD), 저전위 전원 전압(EVSS), 기준전압(Vref) 등을 생성한다. 전원부(20)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 낮아질 때 고전위 전원 전압(EVDD)을 그라운드 전위 혹은 0V로 낮추다. 그리고 전원부(20)는 파워 온 지연 시간(Toff) 동안 패널 구동회로가 정상적으로 동작할 수 있도록 로직 전원(Power)의 출력을 12V로 유지한 다음에, 그 로직 전원(Power)을 출력하지 않는다. 고전위 전원 전압(EVDD)이 그라운드 전위로 낮아지면 픽셀들(P)의 OLED에 전류가 흐르지 않으므로 픽셀들(P)은 발광될 수 없다.
전원부(20)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 떨어진 이후에 파워 온 지연 시간(Toff) 동안 로직 전원(Power)을 그대로 유지한 다음, 그 로직 전원(Power)의 출력을 차단한다. 따라서, 패널 구동 회로는 파워 오프 시퀀스 과정에서 파워 온 지연 시간(Toff) 동안 정상적으로 동작하고 그 이후에 출력을 발생하지 않는다. 파워 온 지연 시간(Toff)은 1 프레임 기간 이상이고 대략 50 msec 이상의 시간으로 설정될 수 있으나 이에 한정되지 않는다.
타이밍 콘트롤러(11)는 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하여 구동 소자(DT)의 특성을 복원(recovery)시켜 픽셀들의 신뢰도를 향상시킨다. 사용자는 파워 오프 스타트 타이밍 이후에 픽셀들이 발광되지 않으므로 파워 온 지연 시간(Toff) 동안 행해지는 구동 소자(DT)의 특성 복원 동작을 인지하지 못한다.
파워 온 지연 시간(Toff) 동안, 구동 소자의 특성을 복원시키는 방법은 전술한 바와 같이, 데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압을 공급하는 방법과, 픽셀들(P)의 구동 소자의 소스(source) 단자에 높은 전압을 인가하는 방법 중 어느 하나를 이용할 수 있다.
데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압을 공급하는 방법은 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)를 이용하여 역극성 복원 전압을 발생시키는 방법이다. 이 방법에서, 데이터 구동회로(12)는 파워 온 지연 시간(Toff) 동안 추가 구동되어 타이밍 콘트롤러(11)로부터 입력되는 디지털 신호 형태의 복원값을 부극성(또는 제2 극성)의 감마보상전압으로 변환하여 역극성 복원 전압(도 5 및 도 6, Vcomp)을 발생하고, 그 역극성 복원 전압(Vcomp)을 데이터 라인들(14)에 공급한다. 게이트 구동회로(13)는 파워 온 지연 시간(Toff) 동안 타이밍 콘트롤러(11)의 제어 하에 게이트 신호들을 발생하여 역극성 복원 전압(Vcom)이 공급될 픽셀들(P)을 선택하고, 그 게이트 신호들을 픽셀 어레이의 로우 라인 단위로 순차적으로 시프트한다.
구동 소자(DT)의 소스 단자에 높은 전압을 인가하는 방법은 파워 온 지연 시간 동안 픽셀들(P)의 구동 소자(DT)의 소스 단자에 공급되는 전압을 게이트 전압 보다 높이는 방법이다. 이 방법에서, 구동 소자(DT)의 게이트 전압이 소스 전압 보다 낮아져 구동 소자(DT)의 특성이 복원된다. 이 방법은 기준 전압 발생부(22)를 제어하여 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 공급되는 기준 전압(Vref)을 높이는 방법으로 구현될 수 있다. 이 방법은 데이터 구동회로(12)로부터 역극성 복원 전압이 출력될 필요가 없다.
파워 온 기간이 유지되는 정상 구동 모드에서 구동 소자의 특성을 복원하는 방법이 고려될 수 있다. 이러한 정상 구동 모드에서의 보상 방법은 복원 전압을 픽셀들에 인가하기 위한 복원 시간을 확보하기 위하여 정상 구동 모드에서 프레임 레이트를 체배하거나 프레임 기간을 분할하여 복원 시간을 확보하여야 한다. 따라서, 정상 구동 모드에서의 보상 방법은 복원 시간만큼 픽셀들의 데이터 표시기간이 상대적으로 짧아지므로 표시 품질이 떨어질 수 있다. 복원 시간을 줄이기 위해서는 충분히 큰 복원 전압을 픽셀들에 인가하여야 하는데 이 경우에 소비 전력이 증가된다. 이에 비하여, 본 발명은 유기발광 표시장치의 전원이 오프된 이후에 픽셀들에 복원 전압을 공급하므로 정상 구동 방법을 변경하지 않고 입력 영상의 화질에 영향을 주지 않는 시간에 구동 소자의 특성을 복원시킬 수 있다. 그리고 본 발명은 충분히 긴 파워 온 지연 시간 동안 픽셀들에 복원 전압을 공급할 수 있으므로 복원 전압을 저전압으로 발생할 수 있다.
도 2는 사용 시간이 증가함에 따라 구동 소자의 특성이 변화되는 예를 보여 주는 도면이다.
도 2를 참조하면, 파워 온 기간에서 전원 입력 신호(EL_ON)는 하이 로직 레벨 신호이고, 파워 오프 기간에서 전원 입력 신호(EL_ON)는 로우 로직 레벨 신호로 낮아진다. 파워 온 기간을 유지하는 정상 구동 모드에서, 픽셀들(P)의 구동 소자에는 입력 영상의 데이터 전압(Vdata)이 공급된다. 데이터 전압(Vdata)은 어느 한 극성을 갖는 데이터 전압이다. 예를 들어, 구동 소자(DT)가 n 타입 MOSFET로 구현되면, 데이터 전압(Vdata)은 정극성 전압이다. 만약, 구동 소자(DT)가 n 타입 MOSFET일 때 데이터 전압(Vdata)이 부극성 전압이면 게이트 전압이 소스 전압 보다 낮아져 구동 소자(DT)는 오프 상태를 유지하여 OLED에 전류가 흐를 수 없다. 따라서, 정상 구동 모드에서 구동 소자(DT)의 게이트에는 같은 극성의 데이터 전압(Vdata)이 반복적으로 인가된다. 이 때문에 구동 소자(DT)의 문턱전압(Vth)은 파워 온 기간에서 포지티브 게이트 바이어스 스트레스(Positive gate bias stress)로 인하여 시간이 갈수록 상승하고 그 결과, 구동 소자(DT)의 게이트-소스 간 전압(VGS)이 상승한다.
파워 오프 기간에서 전원 입력 신호(EL_ON)는 로우 로직 레벨 신호로 낮아진다. 일반적으로, 파워 오프 기간에서 구동 소자(DT)의 특성은 이전 상태를 유지한다. 유기발광 표시장치의 전원이 켜져, 유기발광 표시장치가 다시 파워 온 기간으로 정상 구동되면 같은 구동 소자(DT)의 게이트 바이어스 스트레스가 가중되어 구동 소자의 문턱전압(Vth)과 게이트-소스 간 전압(VGS)이 다시 상승한다. 이렇게 구동 소자(DT)의 문턱전압(Vth)과 게이트-소스 간 전압(VGS)이 상승하면, 같은 데이터 전압(Vdata)에서 OLED에 흐르는 전류가 달라져 같은 계조에서 픽셀들(P)의 휘도가 변동되어 픽셀들(P)의 신뢰성이 떨어지고 구동 소자(DT)의 열화로 인하여 유기발광 표시장치의 수명이 낮아진다. 본 발명의 유기발광 표시장치는 도 3 및 도 4와 같이 파워 온 지연 시간(Toff) 마다 복원 전압을 픽셀들에 인가하여 파워 오프 기간 마다 구동 소자(DT)의 특성을 복원시킨다.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치의 구동 방법을 보여주는 흐름도이다. 도 4는 파워 오프 시퀀스 과정에서 파워 온 지연 시간(Toff)을 보여 주는 파형도이다.
도 3 및 도 4를 참조하면, 타이밍 콘트롤러(11)는 전원 입력 신호(EL_ON)의 변화를 감지하여 전원 입력 신호가 소정의 기준값 이하로 낮아질 때 파워 오프 스타트 타이밍으로 판단한다.(S1 및 S2) 타이밍 콘트롤러(11)는 파워 오프 스타트 타이밍으로부터 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하여 데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압(도 5 및 도 6, Vcomp)을 공급하거나 구동 소자(DT)의 소스에 복원 전압을 공급하여 구동 소자(DT)의 특성을 복원시킨다.(S3) 따라서, 본 발명의 유기발광 표시장치는 파워 오프 기간 마다 픽셀들(P)의 구동 소자 특성을 복원시킨다. 사용자는 파워 오프 기간에서 픽셀들이 발광하지 않고 화면이 검게 보이므로 구동 소자(DT)의 특성 복원을 인지하지 못한다.
타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 입력 영상의 디지털 비디오 데이터를 데이터 구동회로(12)에 전송하고 데이터 구동회로(12)와 게이트 구동회로(13)를 정상적인 방법으로 제어하여 입력 영상의 데이터를 픽셀들(P)에 기입한다. 픽셀들(P)에는 데이터가 매 프레임 기간마다 업데이트된다. 도 4에서 "정상 프레임"은 파워 온 기간에서 입력 영상의 데이터가 픽셀들(P)에 기입되는 1 프레임기간을 나타낸다. 도 4에서 파워 온 기간과 파워 오프 기간 사이에서 교차되는 정상 프레임은 파워 온 기간에서 픽셀들에 데이터를 기입하는 과정에서 파워 오프 기간으로 전환될 때 나머지 데이터들이 픽셀들에 기입되는 프레임 기간이다.
타이밍 콘트롤러(11)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 낮아질 때 파워 오프 스타트 타이밍으로 판단하여 로직 전원(Power)이 유지되는 파워 온 지연 시간(Toff) 동안 픽셀들에 나머지 데이터를 정상적으로 기입한 후에 구동 소자의 특성 복원을 제어한다. 도 4에서 "Off 프레임"은 파워 온 지연 시간(Toff) 내에서 구동 소자의 특성이 복원되는 1 프레임 기간을 나타낸다. 파워 온 지연 시간(Toff) 내에는 하나 이상의 Off 프레임 기간이 할당될 수 있다.
도 5 및 도 6은 파워 온 지연 시간(Toff) 동안 발생되는 역극성 복원 전압을 보여 주는 파형도들이다. 도 7은 픽셀들(P)의 구동 소자 특성 센싱 방법을 보여 주는 도면이다.
도 5 내지 도 7을 참조하면, 픽셀들(P)은 스위치 소자들(S1, S2, S3), 구동 소자(DT), 스토리지 커패시터(Cst), OLED 등을 포함한다. 픽셀들(P)은 도시하지 않은 내부 보상 회로를 포함할 수 있다. 스위치 소자(S1, S2, S3)과 구동 소자(DT)는 n 타입 MOSFET로 구현될 수 있으나 이에 한정되지 않는다.
제1 스위치 소자(S1)는 스캔신호(SCAN)에 응답하여 데이터라인(14)으로부터의 데이터 전압(Vdata) 또는 역극성 복원 전압(Vcomp)을 구동 소자(DT)의 게이트에 공급한다. 제1 스위치 소자(S1)의 게이트 단자는 스캔라인(15a)에 연결되고, 그 드레인 단자는 데이터라인(14)에 연결된다. 제1 스위치 소자(S1)의 소스 단자는 구동 소자(DT)의 게이트 단자에 연결된다.
제2 스위치 소자(S2)는 정상 구동 모드에서 센스신호(SENSE)에 응답하여 파워 온 기간에서 저전위의 기준전압(Vref)을 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드에 공급하여 OLED의 애노드를 초기화할 수 있다. 또한, 제2 스위치 소자(S2)는 센싱 모드에서 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드를 센싱부(30)를 연결한다. 제2 스위치 소자(S2)의 게이트 단자는 초기화라인(15c)에 연결되고, 그 드레인 단자는 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드에 연결된다. 제2 스위치 소자(S2)의 소스 단자는 제3 스위치 소자(S3)에 연결된다.
센싱 모드는 파워 온 기간과 파워 온 지연 시간(Toff) 내에서 픽셀들(P)의 구동 특성이 센싱될 필요가 있을 때마다 활성화된다. 제3 스위치(S3)는 파워 온 기간의 정상 구동 모드에서 제2 스위치 소자(S2)를 기준 전압 발생부(22)에 연결한다. 반면에, 제3 스위치(S3)는 센싱 모드에서 제2 스위치 소자(S2)를 센싱부(30)에 연결한다.
기준전압 발생부(22)는 정상 구동 모드에서 픽셀들의 OLED 애노드를 초기화하기 위한 저전위의 기준전압(Vref)을 발생한다. 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 복원 전압을 인가하는 방법에서, 기준전압 발생부(22)는 파워 온 지연 시간(Toff) 동안 기준 전압(Vref)을 높여 구동 소자(DT)의 소스 전압을 게이트 전압 보다 높일 수 있다.
센싱부(30)는 제1 및 제2 스위치 소자들(S1, S2)이 턴-온되어 제3 스위치(S3)를 통해 제2 스위치(S2)와 연결될 때 구동 소자(DT)의 특성 변화를 센싱한다. 센싱부(30)는 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드를 통해 흐르는 전압 또는 전류의 변화를 센싱하여 구동 소자(DT)의 특성 예컨대, 구동 소자(DT)의 문턱 전압(Vth), 이동도(mobility) 등의 변화를 센싱하고, 수신 신호를 ADC를 통해 디지털 데이터로 변환하여 타이밍 콘트롤러(11)로 전송한다.
타이밍 콘트롤러(11)는 센싱부(30)로부터 데이터(이하, "센싱 데이터"라 함)를 도시하지 않은 메모리에 저장한다. 타이밍 콘트롤러(11)는 메모리에 저장된 센싱 데이터를 분석하여 구동 소자(DT)의 특성 변화량에 비례하여 복원값을 계산한다. 타이밍 콘트롤러(11)는 복원값을 이용하여 구동 소자(DT)의 특성 변화량에 비례하여 역극성 복원 전압의 전압 레벨을 제어한다. 또한, 타이밍 콘트롤러(11)는 메모리에 저장된 센싱 데이터를 분석하여 파워 온 기간 동안 픽셀들(P)에 기입된 데이터 전압의 평균에 비례하여 복원값을 계산하여 데이터 전압의 평균에 비례하여 역극성 복원 전압의 전압 레벨을 제어할 수 있다. 또한, 타이밍 콘트롤러(11)는 기준 전압 발생부(22)를 제어하여 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 인가되는 전압을 파워 온 기간 동안 픽셀들(P)에 기입된 데이터 전압의 평균 또는 구동 소자(DT)의 특성 변화량에 비례하여 조절할 수 있다.
본 발명의 실시예에 따른 유기발광 표시장치에서, 파워 온 지연 시간(Toff) 동안 행해지는 구동 소자(DT)의 특성을 복원시키는 방법은 내부 보상 방법과 외부 보상 방법으로 나뉘어질 수 있다.
내부 보상 방법은 픽셀들 각각에 내부 보상 회로가 내장된다.
내부 보상 회로는 픽셀들 각각에서 구동 소자(DT)의 문턱 전압(Vth)을 센싱할 수 있으나 구동 소자(DT)의 특성 복원을 위한 복원 전압을 생성하기가 어렵다. 따라서, 타이밍 콘트롤러(11)는 내부 보상 방법에서 복원값을 생성하고 그 복원값을 데이터 구동회로(12) 또는 기준전압 발생부(22)에 공급한다. 데이터 구동회로(12)는 파워 온 지연 시간(Toff) 동안, 복원값을 역극성 복원 전압으로 변환하여 데이터라인들(14)을 통해 픽셀들(P)에 공급한다. 기준전압 발생부(22)는 파워 온 지연 시간(Toff) 동안 복원값에 응답하여 구동 소자(DT)의 소스 단자에 인가되는 기준 전압(Vref)을 구동 소자(DT)의 게이트 전압 보다 높인다.
타이밍 콘트롤러(11)는 내부 보상 방법에서 픽셀들(P) 각각에 인가되는 데이터 전압(Vdata)의 평균에 비례하는 값으로 복원값을 선택할 수 있다. 타이밍 콘트롤러(11)는 데이터 전압을 추정하는 방법의 하나로, 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 픽셀 별로 메모리에 저장하여 합산하고 데이터 전압(Vdata)의 평균을 추정할 수 있다. 또한, 타이밍 콘트롤러(11)는 데이터 전압을 추정하는 방법의 다른 하나로, 파워 온 기간 동안 일정 주기 단위로 입력 영상의 디지털 비디오 데이터를 샘플링하여 픽셀 별로 메모리에 저장하여 합산하고 데이터 전압(Vdata)의 평균을 추정할 수 있다.
타이밍 콘트롤러(11)는 내부 보상 방법에서 메모리 용량을 줄이기 위하여 표시패널(10)의 모든 픽셀들(P)에 기입될 디지털 비디오 데이터들의 평균을 계산하여 그 평균에 비례하는 보상값을 선택할 수 있다. 복원값은 데이터 라인들(14)을 통해 픽셀들(P)에 공급되는 역극성 복원 전압이나, 구동 소자(DT)의 소스 단자에 공급되는 복원 전압을 제어한다. 또한, 타이밍 콘트롤러(11)는 내부 보상 방법에서 메모리 용량을 줄이기 위하여 컬러별 평균을 계산하여 그 평균에 비례하는 보상값을 선택할 수 있다. 픽셀들(P)이 적색(Red, R), 녹색(Green, G), 청색(Blue, B) 및 백색(White, W)의 4 색 서브픽셀들을 포함할 수 있다. 이 예에서, 타이밍 콘트롤러(11)는 적색 데이터의 평균, 녹색 데이터의 평균, 청색 데이터의 평균, 백색 데이터의 평균 각각을 계산하여 적색 데이터의 평균에 비례하는 적색 서브 데이터의 보상값, 녹색 데이터의 평균에 비례하는 녹색 서브 데이터의 보상값, 청색 데이터의 평균에 비례하는 청색 서브 데이터의 보상값, 백색 데이터의 평균에 비례하는 백색 서브 데이터의 보상값을 선택할 수 있다. 컬러별 평균은 파워 온 기간 동안 계산된 컬러별 평균 또는 파워 온 기간 내에서 일정 주기 별로 샘플링된 컬러별 평균으로 계산될 수 있다.
외부 보상 방법은 내부 보상 방법에서 적용되는 보상값 선택 방법을 모두 사용할 수 있다. 외부 보상 방법은 센싱부(30)를 통해 픽셀들(P) 각각에서 구동 소자(DT)의 특성 변화를 정확하게 센싱할 수 있으므로 픽셀들 각각의 특성 변화량에 비례하는 보상값을 선택할 수 있다. 여기서, 구동 소자(DT)의 특성 변화는 문턱 전압(Vth)의 변화와 이동도(mobility)의 변화를 포함할 수 있다.
도 8은 본 발명의 실시예에 따른 유기발광 표시장치의 파워 온 기간과 파워 오프 기간에서 구동 소자의 특성 변화를 보여 주는 도면이다. 본 발명의 유기발광 표시장치는 도 8과 같이 파워 오프 기간마다 구동 소자(DT)의 특성을 복원시킨다. 따라서, 본 발명의 유기발광 표시장치는 구동 소자의 문턱 전압(Vth)이나 게이트-소스간 전압(VGS)의 시프트를 주기적으로 복원시킨다. 타이밍 콘트롤러(11)는 데이터 전압(Vdata)의 평균 또는 구동 소자(DT)의 특성 변화량에 비례상수 -A를 곱한 값으로 보상값을 선택하여 데이터 전압(Vdata)의 평균 또는 구동 소자의 특성 변화량에 비례하는 역극성 복원 전압을 제어할 수 있다.
구동 소자(DT)가 p 타입 MOSFET로 구현되면, 정상 구동시에 입력 영상의 데이터 전압은 부극성 전압(또는 제2 극성 전압)인데 비하여, 역극성 복원 전압은 정극성 전압(또는 제1 극성 전압)이다. 이 경우에, 구동 소자(DT)는 도 9와 같이 지속적으로 부극성 데이터 전압(-Vdata)가 인가되므로 네가티브 게이트 바이어스 스트레스(Negative gate bias stress)를 받아 그 문턱 전압(Vth)이 시간이 갈수록 낮아진다. 이러한 네가티브 게이트 바이어스 스트레스를 보상하여 구동 소자(DT)의 특성을 복원시키기 위하여, 패널 구동회로는 도 9와 같이 파워 온 지연 시간(Toff) 동안 정극성 복원 전압을 공급하거나 구동 소자(DT)의 소스 단자에 게이트 전압 보다 낮은 전압을 공급한다.
일반적으로, 표시패널에서 누설 전류(leakage current)가 크지 않기 때문에 전체 파워 오프 기간 동안 복원 전압을 픽셀에 계속 인가할 필요가 없다. 본 발명의 유기발광 표시장치는 도 8 내지 도 13과 같이 로직 전원(Power)이 턴-오프되기 직전에 설정된 파워 온 지연 시간(Toff) 동안에 픽셀들에 복원 전압을 인가한다. 이렇게 픽셀들에 복원 전압이 인가된 후에 로직 전원(Power)이 턴-오프되면 픽셀들은 다음 파워 온 기간이 시작되기 전까지 복원 전압을 유지한다.
픽셀들의 구동 특성 복원은 복원 전압과 복원 시간에 영향을 받는다. 복원 시간은 픽셀에 복원 전압이 충전된 이후 파워 오프 기간 내에서 픽셀에 복원 전압이 유지되는 시간이다. 복원 전압과 복원 시간은 데이터 전압, 파워 온 기간 동안의 구동 소자(DT)의 문턱 전압 변화량(ΔVth) 등을 고려하여 적절히 정해져야 한다. 이를 도 10 내지 도 19를 결부하여 상세히 설명하기로 한다.
도 10을 참조하면, 파워 온 기간 동안 픽셀에 인가된 데이터 전압(Vdata)이 클수록 또는 구동 소자(DT)의 문턱 전압 변화량(ΔVth)이 클수록 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압도 크게 설정된다. 여기서, 데이터 전압(Vdata)은 1 파워 온 기간 동안의 평균 데이터 전압일 수 있다. 도 10의 예에서, 제1 파워 온 기간(ON1) 동안 픽셀에 인가된 제1 데이터 전압(Vdata1=Va1) 보다 제2 파워 온 기간(ON2) 동안 픽셀에 인가된 제2 데이터 전압(Vdata2=Va2)이 더 크면, 제2 복원 전압 -Vcomp2 = -B(Vdata2 or ΔVth)은 제1 복원 전압 -Vcomp1 = -A(Vdata1 or ΔVth) 보다 크다. 제1 복원 전압은 제1 파워 온 기간(ON1)이 끝난 직후 제1 파워 오프 기간(OFF1)의 초기에 설정된 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압이다. 제2 복원 전압은 제2 파워 온 기간(ON2)이 끝난 직후 제2 파워 오프 기간(OFF2)의 초기에 설정된 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압이다. 따라서, 본 발명은 도 10과 같은 경우에 제1 비례상수(A) 보다 제2 비례상수(B)를 더 크게 하여 제2 복원 전압을 더 크게 제어한다.
도 11을 참조하면, 구동 소자의 구동 특성 변화로 인한 픽셀의 열화는 동작 시간 즉, 데이터 전압(Vdata) 뿐만 아니라 파워 온 기간에 영향을 받는다. 파워 온 기간(ON1, ON2)이 증가하면, 구동 소자(DT)의 게이트 바이어스 스트레스 지속 시간이 증가하기 때문에 그에 비례하여 구동 소자(DT)의 문턱 전압 변화량(ΔVth)도 커진다. 이러한 동작 시간을 고려하여 복원 전압은 파워 온 기간에 비례하여 증가되도록 설정된다. 도 11의 예에서, 제1 파워 온 기간(ON1=T1) 보다 제2 파워 온 기간(ON2=T2)이 더 길면, 제2 복원 전압 -Vcomp2 = -B(Vdata or ΔVth)은 제1 복원 전압 -Vcomp1 = -A(Vdata or ΔVth) 보다 크다. 따라서, 본 발명은 도 11과 같은 경우에 제1 비례상수(A) 보다 제2 비례상수(B)를 더 크게 하여 제2 복원 전압을 더 크게 제어한다.
과거 복원 시간이 많을수록 픽셀들의 열화가 작아진다. 이 때문에 복원 전압은 과거의 파워 오프 기간을 고려하여 적절히 계산될 필요가 있다. 예를 들어, 복원 전압은 과거의 평균 파워 오프 기간이 길수록 작아질 수 있다. 따라서, 비례상수(A, B)는 파워 온 기간(ON1, ON2) 뿐만 아니라 픽셀의 복원 시간인 파워 오프 기간(OFF1, OFF2)도 고려하여 적절히 결정될 수 있다. 파워 온 기간(ON1, ON2)과 파워 오프 기간(OFF1, OFF2)은 호스트 시스템의 타이머(timer)로 측정될 수 있다. 호스트 시스템은 타이머로 측정된 과거 파워 온 기간(ON1, ON2)의 평균을 계산하고 그 결과를 바탕으로 앞으로의 복원 시간을 추정하여 비례상수를 결정할 수 있다. 비례상수는 과거의 평균 파워 오프 기간이 길수록 작은 값으로 계산된다.
픽셀의 열화는 복원 시간에 영향을 많이 받는다. 복원 시간은 전술한 비례상수와 마찬가지로, 데이터 전압(Vdata), 파워 온 기간, 파워 오프 기간 등을 고려하여 적절히 계산될 수 있다. 예를 들어, 1 파워 오프 기간 내에서의 복원 시간은 데이터 전압(Vdata)과 구동 소자(DT)의 문턱 전압 변화량(△Vth)이 클수록 길게, 파워 온 기간이 길수록 길게 계산된다. 또한, 복원 시간은 과거의 평균 파워 오프 기간이 길수록 짧게 계산될 수 있다. 복원 시간(Tr)은 도 12 및 도 13과 같은 방법으로 제어될 수 있다.
호스트 시스템은 타이머를 통해 복원 시간을 측정하고 미리 설정된 복원 시간(Tr)에 도달하면 전원부(20)에 입력 전압을 공급하여 패널 구동회로를 일시적으로 구동한다. 패널 구동회로는 방전 시간(Tr)에 도달할 때 도 13과 같이 스캔 라인들에 스캔신호를 인가하여 구동 소자(DT)의 게이트 전압 즉, 복원 전압을 방전시킨다. 구동 소자(DT)의 게이트 전압은 스위치 소자(S1)와 데이터라인(14)을 통해 방전된다.
도 14는 데이터 전압에 대한 구동 소자의 문턱 전압 변화량(△Vth)을 보여 주는 그래프이다. 구동 소자(DT)의 문턱 전압 변화량(△Vth)은 도 14와 같이 파워 온 기간 동안 구동 소자(DT)의 게이트에 인가된 데이터 전압(Vdataβ)에 비례한다. β는 1보다 적은 값이다.
도 15는 파워 온 기간(ON1, ON2)에 대한 구동 소자(DT)의 문턱 전압 변화량(△Vth)을 보여 주는 그래프이다. 구동 소자(DT)의 문턱 전압 변화량(△Vth)은 도 15와 같이 게이트 바이어스 스트레스가 증가하는 파워 온 기간(ON1, ON2)의 시간 timeΘ에 비례한다. Θ는 1보다 적은 값이다.
도 16은 데이터 전압에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 16과 같이 데이터 전압(Vdata)에 비례하는 값으로 계산된다.
도 17은 파워 온 기간(On time)에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 17과 같이 파워 온 기간(On time)에 비례하는 값으로 계산된다.
도 18은 구동 소자(DT)의 문턱 전압 변화량(△Vth)에 대한 복원 전압(Vcomp)을 보여 주는 그래프이다. 복원 전압(Vcomp)은 구동 소자(DT)의 문턱 전압 변화량(△Vth)에 비례하는 값으로 계산다. 이 그래프는 도 14에서 x축과 y축을 바꾼 그래프와 유사하다.
도 19는 파워 오프 기간(Off time)에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 17과 같이 파워 오프 기간(On time)에 반비례하는 값으로 계산된다. 예를 들어, 비례상수(A, B)는 복원 기간인 파워 오프 기간(Off time)이 짧을수록 큰 값으로 계산된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터 라인 15 : 게이트 라인
20 : 전원부 22 : 기준전압 발생부
30 : 센싱부

Claims (23)

  1. 서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및
    파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함하고,
    상기 패널 구동회로의 타이밍 콘트롤러는 상기 소정의 파워 온 지연 시간 동안 복원값을 생성하고, 상기 복원값을 데이터 구동회로에 공급하고, 상기 데이터 구동회로는 상기 파워 온 지연 시간 동안, 상기 복원값을 역극성 복원 전압으로 변환하여 데이터라인들을 통해 픽셀들에 공급하여, 상기 패널 구동회로는 상기 소정의 파워 온 지연 시간 동안 상기 픽셀들에 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나
    상기 타이밍 콘트롤러는 상기 소정의 파워 온 지연 시간 동안 상기 복원값을 생성하고 상기 복원값을 기준전압 발생부에 공급하고, 상기 기준전압 발생부는 상기 파워 온 지연 시간 동안 상기 복원값에 응답하여 구동 소자의 소스 단자에 인가되는 기준 전압을 구동 소자의 게이트 전압 보다 높여, 상기 패널 구동회로는 상기 소정의 파워 온 지연 시간 동안 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급하고,
    상기 소정의 파워 온 지연 시간은 유기발광 표시장치의 전원이 턴-오프된 때부터 상기 패널 구동회로의 전원이 턴-오프된 때까지의 기간으로 결정되는 것을 특징으로 하는 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 패널 구동회로는 상기 구동 소자가 상기 파워 온 기간 동안 포지티브 게이트 바이어스 스트레스를 받으면, 상기 구동 소자의 소스 단자에 공급되는 복원 전압을 상기 구동 소자의 게이트 전압 보다 높은 전압으로 발생하는 것을 특징으로 하는 유기발광 표시장치.
  3. 제 1 항에 있어서,
    상기 패널 구동회로는 상기 구동 소자가 상기 파워 온 기간 동안 네가티브 게이트 바이어스 스트레스를 받으면, 상기 구동 소자의 소스 단자에 공급되는 복원 전압을 상기 구동 소자의 게이트 전압 보다 낮은 전압으로 발생하는 것을 특징으로 하는 유기발광 표시장치.
  4. 제 1 항에 있어서,
    전원 입력 신호가 하이 로직 레벨일 때 상기 패널 구동회로의 구동에 필요한 로직 전원을 발생하고, 상기 전원 입력 신호가 로우 로직 레벨로 낮아진 후 상기 파워 온 지연 시간 동안 상기 로직 전원의 출력을 유지하여 상기 패널 구동회로를 상기 파워 온 지연 시간에 추가 구동시키는 전원부를 더 포함하는 것을 특징으로 하는 유기발광 표시장치.
  5. 제 1 항에 있어서,
    상기 패널 구동회로는,
    상기 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 상기 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하고, 상기 파워 온 지연 시간 동안 복원값을 상기 역극성 복원 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로;
    상기 파워 온 기간과 상기 파워 온 지연 시간 동안, 상기 게이트 라인들에 게이트 신호들을 순차적으로 공급하는 게이트 구동회로; 및
    상기 파워 온 기간 동안 상기 입력 영상의 디지털 비디오 데이터를 상기 데이터 구동회로로 전송하고, 상기 파워 온 지연 시간 동안 상기 복원값을 상기 데이터 구동회로로 전송하며, 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 유기발광 표시장치.
  6. 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 디지털 비디오 데이터의 평균에 비례하는 보상값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  7. 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  8. 삭제
  9. 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    파워 온 기간 동안, 컬러 별로 계산된 상기 디지털 비디오 데이터의 평균에 비례하는 값으로 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  10. 삭제
  11. 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 데이터전압 또는 상기 구동 소자의 특성 변화량에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  12. 제 11 항에 있어서,
    상기 비례상수는 상기 데이터 전압에 비례하는 것을 특징으로 하는 유기발광 표시장치.
  13. 제 11 항에 있어서,
    상기 비례상수는 상기 파워 온 기간에 비례하는 것을 특징으로 하는 유기발광 표시장치.
  14. 제 11 항에 있어서,
    상기 복원 전압은 상기 구동 소자의 문턱 전압 변화량에 비례하는 것을 특징으로 하는 유기발광 표시장치.
  15. 제 11 항에 있어서,
    상기 픽셀들에 인가된 상기 복원 전압은 파워 오프 기간 동안 유지되고,
    상기 비례상수는 상기 파워 오프 기간에 반비례하는 것을 특징으로 하는 유기발광 표시장치.
  16. 서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및
    파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함하고,
    상기 패널 구동회로의 타이밍 콘트롤러는 상기 소정의 파워 온 지연 시간 동안 복원값을 생성하고, 상기 복원값을 데이터 구동회로에 공급하고, 상기 데이터 구동회로는 상기 파워 온 지연 시간 동안, 상기 복원값을 역극성 복원 전압으로 변환하여 데이터라인들을 통해 픽셀들에 공급하여, 상기 패널 구동회로는 상기 소정의 파워 온 지연 시간 동안 상기 픽셀들에 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나
    상기 타이밍 콘트롤러는 상기 소정의 파워 온 지연 시간 동안 상기 복원값을 생성하고 상기 복원값을 기준전압 발생부에 공급하고, 상기 기준전압 발생부는 상기 파워 온 지연 시간 동안 상기 복원값에 응답하여 구동 소자의 소스 단자에 인가되는 기준 전압을 구동 소자의 게이트 전압 보다 높여, 상기 패널 구동회로는 상기 소정의 파워 온 지연 시간 동안 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급하고,
    상기 패널 구동회로는,
    상기 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 상기 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로;
    상기 파워 온 기간과 상기 파워 온 지연 시간 동안, 상기 게이트 라인들에 게이트 신호들을 순차적으로 공급하는 게이트 구동회로;
    상기 파워 온 기간 동안 상기 구동 소자의 소스 단자에 소정의 기준 전압을 공급하고, 상기 파워 온 지연 시간 동안 상기 구동 소자의 소스 단자에 공급되는 기준 전압을 상기 구동 소자의 게이트 전압 보다 높이는 기준전압 발생부; 및
    상기 파워 온 기간 동안 상기 입력 영상의 디지털 비디오 데이터를 상기 데이터 구동회로로 전송하고, 상기 파워 온 지연 시간 동안 상기 복원값으로 상기 기준전압 발생부의 출력 전압을 제어하며, 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 유기발광 표시장치.
  17. 제 16 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 디지털 비디오 데이터의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  18. 제 16 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 16 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 픽셀들에 공급된 상기 데이터전압의 평균에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
  23. 제 16 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파워 온 기간 동안 상기 구동 소자의 특성 변화량에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.
KR1020130060547A 2012-12-13 2013-05-28 유기발광 표시장치 KR101635252B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/939,956 US9183780B2 (en) 2012-12-13 2013-07-11 Organic light emitting display
CN201310336862.7A CN103871359B (zh) 2012-12-13 2013-08-05 有机发光显示器
EP13180252.2A EP2743907A1 (en) 2012-12-13 2013-08-13 Organic Light Emitting Display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120145352 2012-12-13
KR20120145352 2012-12-13

Publications (2)

Publication Number Publication Date
KR20140081652A KR20140081652A (ko) 2014-07-01
KR101635252B1 true KR101635252B1 (ko) 2016-07-01

Family

ID=51732903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130060547A KR101635252B1 (ko) 2012-12-13 2013-05-28 유기발광 표시장치

Country Status (1)

Country Link
KR (1) KR101635252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702207B (zh) 2016-04-15 2019-01-18 京东方科技集团股份有限公司 防止关机时显示面板的画面残影的驱动方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066252A1 (en) 2004-09-30 2006-03-30 Lg Philips Lcd Co., Ltd. Organic electro-luminescent display device and method for driving the same
US20060187154A1 (en) 2005-01-31 2006-08-24 Pioneer Corporation Display apparatus and method of driving same
US20090167644A1 (en) 2007-12-28 2009-07-02 White Christopher J Resetting drive transistors in electronic displays
US20090262101A1 (en) 2008-04-16 2009-10-22 Ignis Innovation Inc. Pixel circuit, display system and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066252A1 (en) 2004-09-30 2006-03-30 Lg Philips Lcd Co., Ltd. Organic electro-luminescent display device and method for driving the same
US20060187154A1 (en) 2005-01-31 2006-08-24 Pioneer Corporation Display apparatus and method of driving same
US20090167644A1 (en) 2007-12-28 2009-07-02 White Christopher J Resetting drive transistors in electronic displays
US20090262101A1 (en) 2008-04-16 2009-10-22 Ignis Innovation Inc. Pixel circuit, display system and driving method thereof

Also Published As

Publication number Publication date
KR20140081652A (ko) 2014-07-01

Similar Documents

Publication Publication Date Title
US9183780B2 (en) Organic light emitting display
JP6606580B2 (ja) 有機発光表示装置とその劣化センシング方法
US11348520B2 (en) Organic light emitting display device and driving method thereof
US10475386B2 (en) Display panel and electroluminescence display using the same
KR102290613B1 (ko) 유기발광 표시장치와 그 구동방법
KR102633409B1 (ko) 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR101983764B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR102573916B1 (ko) 유기발광 표시장치 및 이의 구동방법
US9047823B2 (en) Organic light emitting display and method of erasing afterimage thereof
US10504429B2 (en) Electroluminescent display and method of driving the same
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
KR101572302B1 (ko) 유기발광 표시장치
US20220036818A1 (en) A pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus
US11341916B2 (en) Display apparatus having varied driving frequency and gate clock signal
JP2008203478A (ja) 表示装置とその駆動方法
KR101578761B1 (ko) 픽셀 트랜지스터 이동도에서의 변화를 보상하는 디스플레이 디바이스
JP2014109703A (ja) 表示装置および駆動方法
KR101947810B1 (ko) 유기 발광 표시장치
KR101907959B1 (ko) 유기 발광 다이오드 표시장치
KR101635252B1 (ko) 유기발광 표시장치
KR102494924B1 (ko) 유기발광 표시장치와 그 구동방법
KR101572271B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102369366B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
US20240161705A1 (en) Light-emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4