CN112946932B - 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 - Google Patents

配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 Download PDF

Info

Publication number
CN112946932B
CN112946932B CN202110337811.0A CN202110337811A CN112946932B CN 112946932 B CN112946932 B CN 112946932B CN 202110337811 A CN202110337811 A CN 202110337811A CN 112946932 B CN112946932 B CN 112946932B
Authority
CN
China
Prior art keywords
line
nmos
level
analog
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110337811.0A
Other languages
English (en)
Other versions
CN112946932A (zh
Inventor
代永平
代玉
刘艳艳
高健珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Original Assignee
Nankai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University filed Critical Nankai University
Priority to CN202110337811.0A priority Critical patent/CN112946932B/zh
Publication of CN112946932A publication Critical patent/CN112946932A/zh
Application granted granted Critical
Publication of CN112946932B publication Critical patent/CN112946932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法，属于集成电路技术的硅基显示芯片集成电路应用领域，由10个MOS晶体管、2个MIM电容器、1个寄生电容器构成的硅基有源寻址矩阵像素电路，像素输出电极寄生电容器采用工作电压在2.5V～6.5V范围的MOS管、MIM电容器、像素输出电极组成，且像素输出电极的面积不少于像素电路占用硅基面积的85％。本发明的效果是，实现了测试每一个像素输出电平的功能、避免输入信号存储MIM电容器与像素输出电极寄生电容器之间发生串扰现象、做到完全与常规2.5V～6.5V的MOS半导体芯片生产工序相匹配。

Description

配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路及其 驱动方法
技术领域
本发明属于集成电路技术的硅基显示芯片集成电路应用领域，特别是涉及一种属于可测模拟型硅基液晶显示芯片像素电路领域。
背景技术
单晶硅平面器件制造技术分别与液晶(LCD，Liquid Crystal Display)技术、有机发光二极管(OLED，Organic Light-Emitting Diode)技术等主动式或者被动式显示技术相融合，产生出各类硅基显示器，比如与液晶显示技术结合产生的硅基-液晶-玻璃的“三明治”结构式器件技术，该技术制造出一种新型的反射式LCD显示器件，它首先在单晶硅片上运用金属氧化物半导体(MOS，Metal Oxide Semiconductor)工艺制作包含有源寻址矩阵芯片的硅基板，然后镀上表面光洁的金属层既充当反射镜面又当作所谓像素输出电极，然后将硅基板与含有透明电极的玻璃基板保持数微米距离贴合，这里玻璃基板的透明电极成为所谓公共电极，最后在这个数微米距离中灌入液晶材料构建反射式液晶屏。实际上，像素输出电极上的电平将与液晶像素公共电极上的电平之间建立电场，因此通过调制硅基板上每个像素单元电路输出至像素输出电极上的电平，从而控制液晶材料对反射光幅度强弱(灰度)实现图像显示。(Chris Chinnock.“Microdisplays and ManufacturingInfrastructure Mature at SID2000”《Information Display》，2000年9，P18)。
通常，芯片有源寻址矩阵的像素单元电路由1个N型沟道金属氧化物半导体(NMOS，N-channel Metal Oxide Semiconductor)晶体管和1个电容器串联构成(R.Ishii,S.Katayama,H.Oka,S.yamazaki,S.lino“U.Efron,I.David,V.Sinelnikov,B.Apter“ACMOS/LCOS Image Transceiver Chip for Smart GoggleApplications”《IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS FORVIDEO TECHNOLOGY》,14卷，第2期，2004年2月，P269)，其中NMOS管的栅极连接行扫描器寻址信号输出端。但是，单个NMOS管在传输高电平时不仅存在阈值电压损失，而且传输过程的瞬态特性也不理想(陈贵灿等编著，《CMOS集成电路设计》，西安交通大学出版社，1999.9，P110)。
发明内容
常规模拟型硅基液晶显示芯片像素电路通常存在一个缺陷：在像素电路结构中缺少电信号通路来检测像素电路工作状态，特别是无法确认像素输出电极的输出信号完整性，导致无法判别每个像素是否能够正常工作。本发明提出的一种由10个MOS晶体管、2个MIM(Metal-Insulator-Metal Capacitor)电容器、1个寄生电容器构成的硅基有源寻址矩阵像素电路，具备测试每一个像素输出信号的功能，且内置放大器能隔断MIM电容器与寄生电容器之间的电信号串扰。
本发明的技术方案是：
配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路，由第1-PMOS管、第1-MIM电容器、第1-NMOS管、第3-NMOS管、第5-NMOS管、第3-PMOS管和第2-PMOS管、第2-MIM电容器、第2-NMOS管、第4-NMOS管、第6-NMOS管、第4-PMOS管、像素输出电极寄生电容器采用工作电压在2.5V～6.5V范围的MOS管、MIM电容器、像素输出电极组成，且像素输出电极的面积不少于像素电路占用硅基面积的85％，且还配置有：第1选择控制线、第2选择控制线、扫描寻址线、第1偏置电压供给线、第2偏置电压供给线、第1模拟电平线、第2模拟电平线、第1测试控制线、第2测试控制线、第1连接线、第2连接线、第3连接线、第4连接线、第5连接线、电源供给线、接地线；
其中，所述第1模拟电平线、所述第1-PMOS管、所述第1-MIM电容器、所述第1连接线连接成能将所述第1模拟电平线上的电信号输入所述第1-MIM电容器的第1存储电路；所述第1-MIM电容器的一端连接所述接地线，另一端通过所述第1连接线连接所述第1-PMOS源极和所述第3-NMOS栅极。
其中，所述第2模拟电平线、所述第2-PMOS管、所述第2-MIM电容器、所述第2连接线连接成能将所述第2模拟电平线上的电信号输入所述第2-MIM电容器的第2存储电路；所述第2-MIM电容器的一端连接所述接地线，另一端通过所述第2连接线连接所述第4-NMOS栅极和所述第2-PMOS源极。
其中，所述第1-NMOS管、所述第3-NMOS管连接成能将所述第1连接线上的电信号输出至所述第3连接线上、且输出电压增益不低于0.8的第1-NMOS型共漏放大电路；
其中，所述第2-NMOS管、所述第4-NMOS管连接成能将所述第2连接线上的电信号输出至所述第4连接线上、且输出电压增益不低于0.8的第2-NMOS型共漏放大电路；
其中，所述第3连接线、所述第5-NMOS管、所述第5连接线、所述第6-NMOS管、所述第4连接线与由所述像素输出电极与周边相邻且连通至所述接地线的非接触导体之间构成的所述像素输出电极寄生电容器连接成输出控制电路，且所述第5-NMOS管、所述第6-NMOS管分别被所述第1选择控制线、所述第2选择控制线上的信号控制将所述第3连接线上的电信号、所述第4连接线上的电信号交替传输至所述第5连接线，且所述第5连接线连通至所述像素输出电极；
其中，所述第1模拟电平线、所述第3-PMOS管、连通所述像素输出电极的所述第5连接线、所述第4-PMOS管、所述第2模拟电平线串联形成测试控制电路，且所述第3-PMOS管、所述第4-PMOS管分别被所述第1测试控制线、所述第2测试控制线上的信号控制有选择地将所述像素输出电极上的电信号传输至所述第1模拟电平线、所述第2模拟电平线；
本发明配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路的驱动方法包括：显示驱动方法和测试驱动方法，
其中，显示驱动方法：
第一步涉及所述测试控制电路、所述像素输出电极、所述第1测试控制线、所述第2测试控制线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述第1测试控制线、所述第2测试控制线使得所述测试控制电路关闭而导致所述像素输出电极与所述第1模拟电平线、所述第2模拟电平线之间处于断路状态；
第二步涉及所述第1存储电路、所述第2存储电路、所述扫描寻址线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述扫描寻址线同时使得所述第1存储电路从所述第1模拟电平线上的模拟信号电平取样并存储、且使得所述第2存储电路从所述第2模拟电平线上的模拟信号电平取样并存储；
第三步涉及所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路、所述输出控制电路、所述像素输出电极：当且仅当所述第1存储电路、所述第2存储电路取样并存储模拟信号电平的周期是所述公共电极上传输的方波信号周期的正整数倍关系时，在所述公共电极上传输的方波信号任意一个周期内，
其中，在所述公共电极上传输的方波信号变为低电平时，
所述第1-NMOS型共漏放大电路同时至少一次配置为放大状态把所述第1存储电路存储的电平传输至所述第3连接线，且所述输出控制电路同时至少一次将所述第3连接线上的电平传输至所述像素输出电极，
其中，在所述公共电极上传输的方波信号变为高电平时，
所述第2-NMOS型共漏放大电路同时至少一次配置为放大状态把所述第2存储电路存储的稳定电平传输至所述第4连接线，且所述输出控制电路同时至少一次将所述第4连接线上的电平传输至所述像素输出电极；
如此持续进行，并对应于公共电极上传输的方波信号连续多个高低电平信号周期，则在所述像素输出电极上连续输出多个电信号脉冲，且输出的各个电信号脉冲的电平值将分别以所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路的电压增益为比例交替取样于所述第1模拟电平线、所述第2模拟电平线上传输的模拟信号对应电平值；
该显示驱动方法还包括：第一步必须发生在第二步、第三步之前，且重复发生第二步、第三步之前必须发生第一步，且每发生一次第二步至少发生一次第三步；
其中，测试驱动方法：
第一步涉及所述第1存储电路、所述第2存储电路、所述扫描寻址线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述扫描寻址线使得所述第1存储电路与所述第1模拟电平线之间、所述第2存储电路与所述第2模拟电平线之间均处于断路状态；
第二步涉及所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路、所述输出控制电路、所述像素输出电极、所述第1偏置电压供给线、所述第2偏置电压供给线、所述第1选择控制线、所述第2选择控制线：或者所述第1-NMOS型共漏放大电路被所述第1偏置电压供给线上的信号电平配置为放大状态将所述第1存储电路存储的模拟信号电平传输至所述输出控制电路，或者所述第2-NMOS型共漏放大电路被所述第2偏置电压供给线上的信号电平配置为放大状态将所述第2存储电路存储的模拟信号电平传输至所述输出控制电路，且在所述第1选择控制线、所述第2选择控制线上传输的高电平互不交叠信号将导致所述输出控制电路只能将所述第1-NMOS型共漏放大电路和所述第2-NMOS型共漏放大电路输出的信号之一传输至所述像素输出电极；
第三步涉及所述测试控制电路、所述像素输出电极、所述第1测试控制线、所述第2测试控制线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过或者所述第1测试控制线或者所述第2测试控制线施加于所述测试控制电路使得所述像素输出电极与或者所述第1模拟电平线、或者所述第2模拟电平线之间处于通路状态，
结果在所述第1模拟电平线、所述第2模拟电平线上均能测试到或者由所述第1存储电路输出至所述像素输出电极的模拟信号电平、或者由所述第2存储电路输出至所述像素输出电极的模拟信号电平；
该测试驱动方法还包括：第一步必须发生在第二步、第三步之前；
本发明的有益效果是：
与现有技术相比，本发明具备三点优势：一是在每一个像素单元电路中设置了第1模拟电平线、第2模拟电平线分别与像素输出电极之间的可控制连通路径，实现了测试每一个像素输出电平的功能；二是在同一像素单元中配置共漏放大器可以避免输入信号存储MIM电容器与像素输出电极寄生电容器之间发生串扰现象；三是提供了一种由10个MOS晶体管、2个MIM电容器、1个像素输出电极寄生电容器构成的像素单元电路，做到完全与常规2.5V～6.5V的MOS半导体芯片生产工序相匹配。
附图说明
图1是配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路原理图；
其中：1：第1-PMOS管，2：第1-PMOS栅极，3：第1存储电路，4：第3连接线，5：第5-NMOS漏极，6：第5-NMOS源极，7：第1-NMOS漏极，8：第1模拟电平线，9：第3-PMOS管，10：电源供给线，11：第3-PMOS栅极，12：第2偏置电压供给线，13：第4-PMOS漏极，14：第4-PMOS栅极，15：第4-PMOS源极，16：第2-NMOS管，17：第2-NMOS源极，18：第2-NMOS栅极，19：第2选择控制线，20：第2模拟电平线，21：第2-NMOS漏极，22：第4-NMOS漏极，23：第2-PMOS栅极，24：第2-PMOS管，25：第2-PMOS漏极，26：第2-PMOS源极，27：第2-MIM电容上极板，28：第2-MIM电容器，29：第2-MIM电容下极板，30：接地线，31：像素输出电极寄生电容器，32：第4-NMOS栅极，33：第4-NMOS源极，34：第4-NMOS管，35：第4-PMOS管，36：像素输出电极，37：第3-PMOS漏极，38：第3-PMOS源极，39：第1-NMOS管，40：第3-NMOS漏极，41：第3-NMOS源极，42：第3-NMOS栅极，43：第1-MIM电容上极板，44：第1-MIM电容下极板，45：第1-MIM电容器，46：第1-PMOS源极，47：第1-PMOS漏极，48：第1-NMOS源极，49：第3-NMOS管，50：第5-NMOS栅极，51：第5-NMOS管，52：第1-NMOS栅极，53：第6-NMOS栅极，54：第6-NMOS管，55：第6-NMOS源极，56：第6-NMOS漏极，57：第1连接线，58：第2连接线，59：扫描寻址线，60：第4连接线，61：第5连接线，62：第1偏置电压供给线，63：第2测试控制线，64：第1测试控制线，65：第1选择控制线，66：第2存储电路，67：第1-NMOS型共漏放大电路，68：第2-NMOS型共漏放大电路，69：输出控制电路，70：测试控制电路。
图2是所述第1存储电路和所述第2存储电路应用场景之一的波形图，其中：
Sg：所述扫描寻址线上传输的脉冲波信号；
Da1：所述第1模拟电平线上传输的模拟信号；
Ca1：所述第1连接线上传输的模拟信号；
Ca2：所述第2连接线上传输的模拟信号；
Da2：所述第2模拟电平线上传输的模拟信号；
Ca1_V1：模拟信号Ca1在T1结束时刻的模拟信号电平；
Ca1_V3：模拟信号Ca1在T3结束时刻的模拟信号电平；
Ca2_V1：模拟信号Ca2在T1结束时刻的模拟信号电平；
Ca2_V3：模拟信号Ca2在T3结束时刻的模拟信号电平；
图3是所述第1-NMOS型共漏放大电路和所述第2-NMOS型共漏放大电路应用场景之一的波形图，其中：
Vcom：所述公共电极上传输的方波信号；
SB1：所述第1偏置电压供给线上传输的脉冲波信号；
Ca1：所述第1连接线上传输的模拟信号；
Ca3：所述第3连接线上传输的模拟信号；
Ca4：所述第4连接线上传输的模拟信号；
Ca2：所述第2连接线上传输的模拟信号；
SB2：所述第2偏置电压供给线上传输的脉冲波信号；
图4是所述输出控制电路应用场景之一的波形图，其中：
Vcom：所述公共电极上传输的方波信号；
SB1：所述第1偏置电压供给线上传输的脉冲波信号；
SS1：所述第1选择控制线上传输的脉冲波信号；
Ca3：所述第3连接线上传输的模拟信号；
VPE：所述像素输出电极上传输的模拟信号
Ca4：所述第4连接线上传输的模拟信号；
SS2：所述第2选择控制线上传输的脉冲波信号；
SB2：所述第2偏置电压供给线上传输的脉冲波信号；
图5是本发明模拟像素电路的显示驱动方法应用场景之一的波形图示意，其中：VPE：所述像素输出电极上传输的模拟信号；
VPE_av：所述像素输出电极上传输的模拟信号平均电平；
Vpe_P：所述像素输出电极上传输的模拟信号正场电平；
Vpe_N：所述像素输出电极上传输的模拟信号负场电平；
Vcom：所述公共电极上传输的方波信号；
Vcom_av：所述公共电极上传输的方波信号平均电平；
V1：所述公共电极上传输的方波信号高电平；
V0：所述公共电极上传输的方波信号低电平；
图6是本发明模拟像素电路的测试驱动方法应用场景之一的波形图示意，其中：ST1：所述第1测试控制线上传输的脉冲波信号；
SB1：所述第1偏置电压供给线上传输的脉冲波信号；
SS1：所述第1选择控制线上传输的脉冲波信号；
Ca1：所述第1连接线上传输的模拟信号；
Ca3：所述第3连接线上传输的模拟信号；
Da1：所述第1模拟电平线上传输的模拟信号；
VPE：所述像素输出电极上传输的模拟信号；
Da2：所述第2模拟电平线上传输的模拟信号；
Ca4：所述第4连接线上传输的模拟信号；
Ca2：所述第2连接线上传输的模拟信号；
SS2：所述第2选择控制线上传输的脉冲波信号；
SB2：所述第2偏置电压供给线上传输的脉冲波信号；
ST2：所述第2测试控制线上传输的脉冲波信号；
具体实施方式
下面结合附图1对本发明技术作进一步具体的说明：
本发明的配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路主要由第1-PMOS管1、第1-MIM电容器45、第1-NMOS管39、第3-NMOS管49、第5-NMOS管51、第3-PMOS管9和第2-PMOS管24、第2-MIM电容器28、第2-NMOS管16、第4-NMOS管34、第6-NMOS管54、第4-PMOS管35、像素输出电极寄生电容器31采用工作电压在2.5V～6.5V范围的MOS管、MIM电容器、像素输出电极36组成，且像素输出电极36的面积不少于像素电路占用硅基面积的85％，且配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路还配置有：第1选择控制线65、第2选择控制线19、扫描寻址线59、第1偏置电压供给线62、第2偏置电压供给线12、第1模拟电平线8、第2模拟电平线20、第1测试控制线64、第2测试控制线63、第1连接线57、第2连接线58、第3连接线44、第4连接线60、第5连接线61、电源供给线10、接地线30；
其中，所述第1模拟电平线8、所述第1-PMOS管1、所述第1-MIM电容器45、所述第1连接线57连接成能将所述第1模拟电平线8上的电信号输入所述第1-MIM电容器45的第1存储电路3；所述第1-MIM电容器45的一端连接所述接地线30，另一端通过所述第1连接线57连接所述第1-PMOS源极46和所述第3-NMOS栅极42。
其中，所述第2模拟电平线20、所述第2-PMOS管24、所述第2-MIM电容器28、所述第2连接线58连接成能将所述第2模拟电平线20上的电信号输入所述第2-MIM电容器28的第2存储电路66；所述第2-MIM电容器28的一端连接所述接地线30，另一端通过所述第2连接线58连接所述第4-NMOS栅极32和所述第2-PMOS源极26。
其中，所述第1-NMOS管39、所述第3-NMOS管49连接成能将所述第1连接线57上的电信号输出至所述第3连接线4上、且输出电压增益不低于0.8的第1-NMOS型共漏放大电路67；
其中，所述第2-NMOS管16、所述第4-NMOS管34连接成能将所述第2连接线58上的电信号输出至所述第4连接线60上、且输出电压增益不低于0.8的第2-NMOS型共漏放大电路68；
其中，所述第3连接线4、所述第5-NMOS管51、所述第5连接线61、所述第6-NMOS管54、所述第4连接线60与由所述像素输出电极36与周边相邻且连通至所述接地线30的非接触导体之间构成的所述像素输出电极寄生电容器31连接成输出控制电路69，且所述第5-NMOS管51、所述第6-NMOS管54分别被所述第1选择控制线65、所述第2选择控制线19上的信号控制将所述第3连接线4上的电信号、所述第4连接线60上的电信号交替传输至所述第5连接线61，且所述第5连接线61连通至所述像素输出电极36；
其中，所述第1模拟电平线8、所述第3-PMOS管9、连通所述像素输出电极36的所述第5连接线61、所述第4-PMOS管35、所述第2模拟电平线20串联形成测试控制电路，且所述第3-PMOS管9、所述第4-PMOS管35分别被所述第1测试控制线64、所述第2测试控制线63上的信号控制有选择地将所述像素输出电极36上的电信号传输至所述第1模拟电平线8、所述第2模拟电平线20；
具体的电路连接方式如下：
在所述第1存储电路3中，所述第1-PMOS漏极47与所述第1模拟电平线8相连接，且所述第1-PMOS栅极2与所述扫描寻址线59相连，且所述第1-PMOS源极46、所述第1-MIM电容上极板43均与所述第1连接线57相连接，且所述第1-MIM电容下极板44与所述接地线30相连接；
在所述第2存储电路66中，所述第2-PMOS漏极25与所述第2模拟电平线20相连接，且所述第2-PMOS栅极23与所述扫描寻址线59相连，且所述第2-PMOS漏极26、所述第2-MIM电容上极板27均与所述第3连接线4相连接，且所述第2-MIM电容下极板29与所述接地线30相连接；
在所述第1-NMOS型共漏放大电路67中，所述第3-NMOS栅极42与所述第1连接线57相连接，且所述第3-NMOS源极41与所电源供给线10相连接，且所述第1-NMOS漏极7与所述接地线30相连接，且所述第1-NMOS栅极52连接至所述第1偏置电压供给线62，且所述第1-NMOS源极48、所述第3-NMOS漏极40、所述第3连接线4之间相互连通；
在所述第2-NMOS型共漏放大电路68中，所述第4-NMOS栅极32与所述第2连接线58相连接，且所述第4-NMOS源极22与所电源供给线10相连接，且所述第2-NMOS漏极17与所述接地线30相连接，且所述第2-NMOS栅极18连接至所述第2偏置电压供给线12，且所述第2-NMOS源极21、所述第4-NMOS漏极33、所述第4连接线60之间相互连通；
在所述输出控制电路69中，所述第5-NMOS漏极5与所述第3连接线4相连接，且所述第6-NMOS漏极56与所述第4连接线60相连接，且所述第5-NMOS栅极50连接至所述第1选择控制线65，且所述第6-NMOS栅极53连接至所述第2选择控制线19，且所述像素输出电极36、所述第5-NMOS源极6、所述第6-NMOS源极55均与所述第5连接线61相连接，且所述像素输出电极36与周边相邻且连通至所述接地线30的非接触导体之间构成所述像素输出电极寄生电容器31；
在所述测试控制电路中，所述第3-PMOS源极38与所述第1模拟电平线8相连接，且所述第4-PMOS源极15与所述第2模拟电平线20相连接，且所述第3-PMOS栅极11连接至所述第1测试控制线64，且所述第4-PMOS栅极14连接至所述第2测试控制线63，且所述第3-PMOS漏极37、所述第4-PMOS漏极13均与连接着所述像素输出电极36的所述第5连接线61相连接。
本发明配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路的驱动方法包括：显示驱动方法和测试驱动方法，
其中，显示驱动方法：
第一步涉及所述测试控制电路、所述像素输出电极36、所述第1测试控制线64、所述第2测试控制线63、所述第1模拟电平线8、所述第2模拟电平线20：控制信号通过所述第1测试控制线64、所述第2测试控制线63使得所述测试控制电路关闭而导致所述像素输出电极36与所述第1模拟电平线8、所述第2模拟电平线20之间处于断路状态；
第二步涉及所述第1存储电路3、所述第2存储电路66、所述扫描寻址线59、所述第1模拟电平线8、所述第2模拟电平线20：控制信号通过所述扫描寻址线59同时使得所述第1存储电路3从所述第1模拟电平线8上的模拟信号电平取样并存储、且使得所述第2存储电路66从所述第2模拟电平线20上的模拟信号电平取样并存储；
第三步涉及所述第1-NMOS型共漏放大电路67、所述第2-NMOS型共漏放大电路68、所述输出控制电路69、所述像素输出电极36：当且仅当所述第1存储电路3、所述第2存储电路66取样并存储模拟信号电平的周期是所述公共电极上传输的方波信号周期的正整数倍关系时，在所述公共电极上传输的方波信号任意一个周期内，
其中，在所述公共电极上传输的方波信号变为低电平时，
所述第1-NMOS型共漏放大电路67同时至少一次配置为放大状态把所述第1存储电路3存储的电平传输至所述第3连接线4，且所述输出控制电路69同时至少一次将所述第3连接线4上的电平传输至所述像素输出电极36，
其中，在所述公共电极上传输的方波信号变为高电平时，
所述第2-NMOS型共漏放大电路68同时至少一次配置为放大状态把所述第2存储电路66存储的稳定电平传输至所述第4连接线60，且所述输出控制电路69同时至少一次将所述第4连接线60上的电平传输至所述像素输出电极36；
如此持续进行，并对应于公共电极上传输的方波信号连续多个高低电平信号周期，则在所述像素输出电极36上连续输出多个电信号脉冲，且输出的各个电信号脉冲的电平值将分别以所述第1-NMOS型共漏放大电路67、所述第2-NMOS型共漏放大电路68的电压增益为比例交替取样于所述第1模拟电平线8、所述第2模拟电平线20上传输的模拟信号对应电平值；
该显示驱动方法还包括：第一步必须发生在第二步、第三步之前，且重复发生第二步、第三步之前必须发生第一步，且每发生一次第二步至少发生一次第三步；
具体实现方法如下：
在所述测试控制电路中，
当所述第1测试控制线64、所述第2测试控制线63上均出现高电平时所述测试控制电路关闭，其中：
所述第3-PMOS栅极11受到所述第1测试控制线64上高电平的作用而导致所述第3-PMOS管9关闭断开了连接在所述第5连接线61上的所述像素输出电极36与所述第1模拟电平线8之间的连通，
且所述第4-PMOS栅极14受到所述第2测试控制线63上高电平的作用而导致所述第4-PMOS管35关闭断开了连接在所述第5连接线61上的所述像素输出电极36与所述第2模拟电平线20之间的连通，
当所述第1测试控制线64、所述第2测试控制线63上没有同时出现高电平时该显示驱动方法的第一步没有完成；
在所述第1存储电路3、所述第2存储电路66中，
当所述扫描寻址线59上出现低电平时所述第1存储电路3、所述第2存储电路66进入取样模拟信号电平状态，其中：
所述第1-PMOS栅极2受到所述扫描寻址线59上低电平的作用而导致所述第1-PMOS管1导通使得所述第1模拟电平线8上的模拟信号传输至所述第1连接线57和所述第1-MIM电容上极板43上，即所述第1存储电路3中原有存储信号电平将被从所述第1模拟电平线8输入的电信号更新，
且所述第2-PMOS栅极23受到所述扫描寻址线59上低电平的作用而导致所述第2-PMOS管24导通使得所述第2模拟电平线20上的模拟信号传输至所述第2连接线58和所述第2-MIM电容上极板27上，即所述第2存储电路66中原有存储信号电平将被从所述第2模拟电平线20输入的电信号更新，
当所述扫描寻址线59上出现高电平的时候所述第1存储电路3、所述第2存储电路66进入锁存模拟信号电平状态，其中：
所述第1-PMOS栅极2受到所述扫描寻址线59上高电平的作用而导致所述第1-PMOS管1关闭断开了所述第1模拟电平线8与所述第1连接线57、所述第1-MIM电容上极板43之间的连通，且所述第1-PMOS管1关断时刻从所述第1模拟电平线8输入至所述第1-MIM电容上极板43的模拟信号电平将存储在所述第1存储电路3中直至所述扫描寻址线59再次出现低电平导致所述第1-PMOS管1导通之后，
且所述第2-PMOS栅极23受到所述扫描寻址线59上高电平的作用而导致所述第2-PMOS管24关闭断开了所述第2模拟电平线20与所述第2连接线58、所述第2-MIM电容上极板27之间的连通，且所述第2-PMOS管24关断时刻从所述第2模拟电平线20输入至所述第2-MIM电容上极板27的模拟信号电平将存储在所述第2存储电路66中直至所述扫描寻址线59再次出现低电平导致所述第2-PMOS管24导通之后；
如图2所示应用场景之一的波形图示意(图中阴影部分表示省略的波形)，
这里描述了所述第1存储电路3、所述第2存储电路66分别对所述第1模拟电平线上传输的模拟信号Da1、所述第2模拟电平线上传输的模拟信号Da2进行取样存储构成所述第1连接线上传输的模拟信号Ca1、所述第2连接线上传输的模拟信号Ca2的波形示意图，且特征之一包括：
在T1时间内所述扫描寻址线59上传输的脉冲波信号Sg为低电平导致所述第1存储电路3、所述第2存储电路66进入取样模拟信号电平状态，其中：
所述第1模拟电平线上传输的模拟信号Da1中被椭圆1标识的信号部分如单向箭头线1所示意传输至所述第1连接线57、且对所述第1-MIM电容上极板43完成充放电后形成所述第1连接线上传输的模拟信号Ca1中被椭圆2标识的信号部分，
且同时有所述第2模拟电平线上传输的模拟信号Da2中被椭圆3标识的信号部分如单向箭头线2所示意传输至所述第2连接线58、且对所述第2-MIM电容上极板27完成充放电后形成所述第2连接线上传输的模拟信号Ca2中被椭圆4标识的信号部分，
当在T2时间内所述扫描寻址线59上传输的脉冲波信号Sg为高电平导致所述第1存储电路3、所述第2存储电路66进入锁存模拟信号电平状态，其中：
在T2开始时刻也是T1结束时刻，
所述第1-PMOS管1关断导致被椭圆2标识的信号部分在T1结束时刻的模拟信号电平Ca1_V1将被锁存为被椭圆11标识的固定电平信号直至更新；
且同时有所述第2-PMOS管24关断导致被椭圆4标识的信号部分在T1结束时刻的模拟信号电平Ca2_V1将被锁存为被椭圆12标识的固定电平信号直至更新，
在T3时间内所述扫描寻址线59上传输的脉冲波信号Sg为低电平导致所述第1存储电路3、所述第2存储电路66进入取样模拟信号电平状态，其中：
所述第1模拟电平线上传输的模拟信号Da1中被椭圆5标识的信号部分如单向箭头线3所示意传输至所述第1连接线57、且对所述第1-MIM电容上极板43完成充放电后形成所述第1连接线上传输的模拟信号Ca1中被椭圆6标识的信号部分，
且同时有所述第2模拟电平线上传输的模拟信号Da2中被椭圆7标识的信号部分如单向箭头线4所示意传输至所述第2连接线58、且对所述第2-MIM电容上极板27完成充放电后形成所述第2连接线上传输的模拟信号Ca2中被椭圆8标识的信号部分，
当在T4时间内所述扫描寻址线59上传输的脉冲波信号Sg为高电平导致所述第1存储电路3、所述第2存储电路66进入锁存模拟信号电平状态，其中：
在T4开始时刻也是T3结束时刻，
所述第1-PMOS管1关断导致被椭圆6标识的信号部分在T3结束时刻的模拟信号电平Ca1_V3将被锁存为被椭圆13标识的固定电平信号直至更新，
且同时有所述第2-PMOS管24关断导致被椭圆8标识的信号部分在T3结束时刻的模拟信号电平Ca2_V3将被锁存为被椭圆14标识的固定电平信号直至更新；
在所述第1-NMOS型共漏放大电路67、所述第2-NMOS型共漏放大电路68中，
当且仅当所述第1存储电路3、所述第2存储电路66取样并存储模拟信号电平的周期是所述公共电极上传输的方波信号周期的正整数倍关系时，
当所述公共电极上传输的方波信号Vcom变为低电平的时候，
在所述第1-NMOS型共漏放大电路67中，且当所述第1偏置电压供给线62上同时出现大于地电平、且使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态的固定电平的时候，且所述第1连接线57上的信号电平通过作用在作为所述第1-NMOS型共漏放大电路67输入端的所述第3-NMOS栅极42上，且将同时在作为所述第1-NMOS型共漏放大电路67输出端的所述第3-NMOS源极41输出信号电平至所述第3连接线4，
且同时在所述第2-NMOS型共漏放大电路68中，所述第2偏置电压供给线12上没有出现大于地电平的固定电平使得所述第2-NMOS型共漏放大电路68没有进入放大状态，
当所述公共电极上传输的方波信号Vcom变为高电平的时候，
在所述第2-NMOS型共漏放大电路68中，且当所述第2偏置电压供给线12上同时出现大于地电平、且使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态的固定电平的时候，且所述第2连接线58上的信号电平通过作用在作为所述第2-NMOS型共漏放大电路68输入端的所述第4-NMOS栅极32上，且将同时在作为所述第2-NMOS型共漏放大电路68输出端的所述第4-NMOS源极33输出信号电平至所述第4连接线60，
且同时在所述第1-NMOS型共漏放大电路67中，所述第1偏置电压供给线62上没有出现大于地电平的固定电平使得所述第1-NMOS型共漏放大电路67没有进入放大状态；
所述第1-NMOS型共漏放大电路67在所述公共电极上传输的方波信号Vcom为低电平时间内至少处于放大状态一次，且所述第2-NMOS型共漏放大电路68在所述公共电极上传输的方波信号Vcom为高电平时间内至少处于放大状态一次；
如图3所示应用场景之一的波形图示意(图中阴影部分表示省略的波形)，
这里描述了所述第1存储电路3、所述第2存储电路66采用图2应用场景取样并存储模拟信号电平的周期是所述公共电极上传输的方波信号周期的正整数倍关系时，所述第1-NMOS型共漏放大电路67进入放大状态后将所述第1连接线上传输的模拟信号Ca1传输至所述第3连接线4上形成所述第3连接线上传输的模拟信号Ca3、所述第2-NMOS型共漏放大电路68进入放大状态后将所述第2连接线上传输的模拟信号Ca2传输至所述第4连接线60上形成所述第4连接线上传输的模拟信号Ca4的波形示意图，且特征之一包括：
所述公共电极上传输的方波信号Vcom在T11时间为低电平、T12时间为高电平，且T11时间与T12时间之和与所述第1存储电路3、所述第2存储电路66取样并存储模拟信号电平的周期T10为正整数倍关系，
在T11时间内特别是以所述公共电极上传输的方波信号Vcom变为低电平的时刻为起始时间的T20时间，
所述第1偏置电压供给线上传输的脉冲波信号SB1出现被椭圆31标识的使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分，所述第1连接线上传输的模拟信号Ca1中被椭圆21标识的信号部分如单向箭头线11所示意输出信号电平至所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆22标识的信号部分，且所述第2偏置电压供给线上传输的脉冲波信号SB2在T11时间内保持地电平，
在T12时间内特别是以所述公共电极上传输的方波信号Vcom变为高电平的时刻为起始时间的T21时间，
所述第2偏置电压供给线上传输的脉冲波信号SB2出现被椭圆32标识的使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分，所述第2连接线上传输的模拟信号Ca2中被椭圆23标识的信号部分如单向箭头线12所示意输出信号电平至所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆24标识的信号部分，且所述第1偏置电压供给线上传输的脉冲波信号SB1在T12时间内保持地电平；
在所述输出控制电路69中，
所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号是一对高电平互不交叠信号，即：不允许所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号同时为高电平，但允许所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号同时为低电平，当且仅当所述第1存储电路3、所述第2存储电路66取样并存储模拟信号电平的周期是所述公共电极上传输的方波信号周期的正整数倍关系时，
在所述公共电极上传输的方波信号Vcom为低电平期间，当所述第1-NMOS型共漏放大电路67处于放大状态如图3应用场景示意将所述第1存储电路3存储的模拟信号电平传输至所述第3连接线4上、且所述第2选择控制线19上的电信号保持低电平使得第6-NMOS管54关闭断开了所述第4连接线60与所述第5连接线61之间的连通时，所述第1选择控制线65上的电信号为高电平使得所述第5-NMOS管51导通将所述第3连接线4上的信号电平输入至连接在所述第5连接线61上的所述像素输出电极36上；
在所述公共电极上传输的方波信号Vcom为高电平期间，当所述第2-NMOS型共漏放大电路68处于放大状态如图3应用场景示意将所述第2存储电路66存储的模拟信号电平传输至所述第4连接线60上、且所述第1选择控制线65上的电信号保持高电平使得第5-NMOS管51关闭断开了所述第3连接线4与所述第5连接线61之间的连通时，所述第2选择控制线19上的电信号为低电平使得所述第6-NMOS管54导通将所述第4连接线60上的信号电平输入至连接在所述第5连接线61上的所述像素输出电极36上；
如图4所示应用场景之一的波形图示意(图中阴影部分表示省略的波形)，
这里描述了在所述公共电极上传输的方波信号Vcom为低电平期间，当所述第1偏置电压供给线上传输的脉冲波信号SB1出现大于地电平且使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态的固定电平、且所述第1选择控制线上传输的脉冲波信号SS1为高电平的时候，所述第3连接线上传输的模拟信号Ca3通过所述输出控制电路69传输至连接在所述第5连接线61上的所述像素输出电极36；
且在所述公共电极上传输的方波信号Vcom为相邻高电平期间，当所述第2偏置电压供给线上传输的脉冲波信号SB2出现大于地电平且使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态的固定电平、且所述第2选择控制线上传输的脉冲波信号SS2为高电平的时候，所述第4连接线上传输的模拟信号Ca4通过所述输出控制电路69传输至连接在所述第5连接线61上的所述像素输出电极36；
且当所述公共电极上传输的方波信号Vcom为连线多个高低电平时，则可以在所述像素输出电极36上连续输出多个电信号脉冲，且特征之一包括：
在所述公共电极上传输的方波信号Vcom的任意两个相邻周期，其中低电平的T13时间和高电平的T14时间组成前一个周期，低电平的T15时间和高电平的T16时间组成后一个周期，
在前一个周期的T13时间内，
所述第2选择控制线上传输的脉冲波信号SS2保持的低电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54关闭阻断了所述第4连接线60上的模拟信号电平传输至所述第5连接线61上，
且在T13时间内特别是以所述公共电极上传输的方波信号Vcom变为低电平的时刻为起始时间的T22时间，
示意了首次发生所述第1-NMOS型共漏放大电路67处于放大状态、且所述第1选择控制线65上的电信号为高电平，具体来说，
所述第1偏置电压供给线上传输的脉冲波信号SB1出现被椭圆51标识的使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分的时候，所述第1-NMOS型共漏放大电路67将所述第1存储电路3存储的模拟信号电平传输至所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆33标识的信号部分，
且所述第1选择控制线上传输的脉冲波信号SS1中被椭圆41标识的高电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51导通致使所述第3连接线4上的模拟信号电平中被椭圆33标识的信号部分如单向箭头线14所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极36上传输的模拟信号VPE中被椭圆34标识的信号部分，
接下来在与T22时间相邻的T23时间段内，
所述第1选择控制线上传输的脉冲波信号SS1中被椭圆42标识的低电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51关断，导致被椭圆34标识的信号部分中在所述第5-NMOS管51关断时刻的电平将如单向箭头线13所示意传输并锁存在所述像素输出电极寄生电容器31中的所述像素输出电极36上形成被椭圆44标识的信号部分直至被更新，
接下来在与T23时间相邻的T24时间段内，
示意了再次发生所述第1-NMOS型共漏放大电路67处于放大状态、且所述第1选择控制线65上的电信号为高电平，具体来说，
所述第1偏置电压供给线上传输的脉冲波信号SB1出现被椭圆52标识的使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分的时候，所述第1-NMOS型共漏放大电路67将所述第1存储电路3存储的模拟信号电平传输至所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆35标识的信号部分，
且所述第1选择控制线上传输的脉冲波信号SS1中被椭圆43标识的高电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51导通致使所述第3连接线4上的模拟信号电平中被椭圆35标识的信号部分如单向箭头线15所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆36标识的信号部分，且完成了对椭圆44标识的信号部分的更新，
接下来在与T24时间相邻的T25时间段内，
所述第1选择控制线上传输的脉冲波信号SS1中被椭圆49标识的低电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51关断，导致被椭圆36标识的信号部分中在所述第5-NMOS管51关断时刻的电平将如单向箭头线16所示意传输并锁存在所述像素输出电极寄生电容器31中的所述像素输出电极36上形成被椭圆50标识的信号部分直至被更新，
且在T13时间内所述像素输出电极上传输的模拟信号VPE至少由被椭圆34标识的信号部分、或者还有被椭圆44标识的信号部分、或者还有被椭圆36标识的信号部分、或者还有被椭圆50标识的信号部分组成；
在前一个周期的T14时间内，
所述第1选择控制线上传输的脉冲波信号SS1保持的低电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51关闭阻断了所述第3连接线4上的模拟信号电平传输至所述第5连接线61上，
且在T14时间内特别是以所述公共电极上传输的方波信号Vcom变为高电平的时刻为起始时间的T26时间，
示意了首次发生所述第2-NMOS型共漏放大电路68处于放大状态、且所述第2选择控制线19上的电信号为高电平，具体来说，
所述第2偏置电压供给线上传输的脉冲波信号SB2出现被椭圆53标识的使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分的时候，所述第2-NMOS型共漏放大电路68将所述第2存储电路66存储的模拟信号电平传输至所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆37标识的信号部分，
且所述第2选择控制线上传输的脉冲波信号SS2中被椭圆45标识的高电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54导通，致使所述第4连接线60上的模拟信号电平中被椭圆37标识的信号部分如单向箭头线17所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆38标识的信号部分，
接下来在与T26时间相邻的T27时间段内，
所述第2选择控制线上传输的脉冲波信号SS2中被椭圆46标识的低电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54关断，导致被椭圆38标识的信号部分中在所述第5-NMOS管51关断时刻的电平将如单向箭头线19所示意传输并锁存在所述像素输出电极寄生电容器31中的所述像素输出电极36上形成被椭圆48标识的信号部分直至被更新，
接下来与T27时间相邻的T28时间段内，
示意了再次发生所述第2-NMOS型共漏放大电路68处于放大状态、且所述第2选择控制线19上的电信号为高电平，具体来说，
所述第2偏置电压供给线上传输的脉冲波信号SB2出现被椭圆54标识的使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态、且大于地电平的固定电平信号部分的时候，所述第2-NMOS型共漏放大电路68将所述第2存储电路66存储的模拟信号电平输送至所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆30标识的信号部分，
且所述第2选择控制线上传输的脉冲波信号SS2中被椭圆47标识的高电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54导通致使所述第4连接线60上的模拟信号电平中被椭圆30标识的信号部分如单向箭头线18所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆39标识的信号部分，且完成了对椭圆48标识的信号部分的更新；
接下来在与T28时间相邻的T29时间段内，
所述第2选择控制线上传输的脉冲波信号SS2中被椭圆55标识的低电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54关断，导致被椭圆39标识的信号部分中在所述第5-NMOS管51关断时刻的电平将如单向箭头线20所示意传输并锁存在所述像素输出电极36寄生电容器31中的所述像素输出电极36上形成被椭圆56标识的信号部分直至被更新，
且在T14时间内所述像素输出电极上传输的模拟信号VPE至少由被椭圆38标识的信号部分、或者还有被椭圆48标识的信号部分、或者还有被椭圆39标识的信号部分、或者还有被椭圆56标识的信号部分组成；
在后一个周期的T15时间内，
所述第3连接线上传输的模拟信号Ca3和所述第4连接线上传输的模拟信号Ca4发生更新，且当所述第1偏置电压供给线上传输的脉冲波信号SB1、所述第2偏置电压供给线上传输的脉冲波信号SB2、所述第1选择控制线上传输的脉冲波信号SS1、所述第2选择控制线上传输的脉冲波信号SS2分别同时重复在前一周期的T13时间内发生的脉冲波将导致在所述像素输出电极上传输的模拟信号VPE至少由电平取样于所述第3连接线4和所述第4连接线60上更新的模拟信号电平的脉冲波构成；
在后一个周期的T16时间内，
所述第3连接线上传输的模拟信号Ca3和所述第4连接线上传输的模拟信号Ca4保持T15时间的电平，且当所述第1偏置电压供给线上传输的脉冲波信号SB1、所述第2偏置电压供给线上传输的脉冲波信号SB2、所述第1选择控制线上传输的脉冲波信号SS1、所述第2选择控制线上传输的脉冲波信号SS2分别同时重复在前一周期的T14时间内发生的脉冲波将导致在T16时间内所述像素输出电极上传输的模拟信号VPE至少由电平取样于所述第3连接线4和所述第4连接线60上模拟信号电平的脉冲波构成；
显然，所述像素输出电极36上输出的脉冲波与公共电极上施加的方波信号之间出现电压差就会产生电场，该电场将用于控制填充在所述像素输出电极36与公共电极之间的液晶材料的物理特性；
如图5是本发明模拟像素电路显示驱动方法应用场景之一的波形图示意(图中阴影部分表示省略的波形)，
这里描述了在任意一个周期内采用图4应用场景生成的所述像素输出电极上传输的模拟信号VPE与所述公共电极上传输的方波信号Vcom之间的电场关系，其中：
在T31时间内所述像素输出电极上传输的模拟信号VPE由所述像素输出电极上传输的模拟信号正场电平Vpe_P构成、所述公共电极上传输的方波信号Vcom为所述公共电极上传输的方波信号低电平V0，
在T32时间内所述像素输出电极上传输的模拟信号VPE由所述像素输出电极上传输的模拟信号负场电平Vpe_N构成、所述公共电极上传输的方波信号Vcom为所述公共电极上传输的方波信号高电平V1，
且所述像素输出电极上传输的模拟信号平均电平VPE_av为所述像素输出电极上传输的模拟信号正场电平Vpe_P与所述像素输出电极上传输的模拟信号负场电平Vpe_N之和的一半，即：
VPE_av＝(Vpe_P+Vpe_N)/2 (公式1)
且所述公共电极上传输的方波信号平均电平Vcom_av为所述公共电极上传输的方波信号高电平V1与所述公共电极上传输的方波信号低电平V0之和的一半，即：
Vcom_av＝(V1+V0)/2 (公式2)
在T31、T32时间内示例了所述像素输出电极上传输的模拟信号VPE与所述公共电极上传输的方波信号Vcom之间出现的电场关系特征，
且特征之一包括：所述像素输出电极上传输的模拟信号正场电平Vpe_P与所述公共电极上传输的方波信号低电平V0构成正电场，即：(Vpe_P–V0)，
所述像素输出电极上传输的模拟信号负场电平Vpe_N与所述公共电极上传输的方波信号高电平V1构成负电场，即：(Vpe_N–V1)，
且特征之二包括：通过控制所述第1模拟电平线8在T31时间输入的信号电平以及所述第2模拟电平线20在T32时间输入的信号电平，还有控制所述公共电极上传输的方波信号的高电平V1与所述公共电极上传输的方波信号的低电平V0，最终使得所述公共电极上传输的方波信号平均电平Vcom_av与所述像素输出电极上传输的模拟信号平均电平VPE_av之间保持固定电压差V_offset，即满足：
VPE_av–Vcom_av＝V_offset (公式3)
显然，当调整V1和V0的取值可以有：V_offset＝0V，则：
VPE_av＝Vcom_av (公式4)，
且特征之三包括：顺序采用图2应用场景、图3应用场景、图4应用场景直至最终生成的所述像素输出电极上传输的模拟信号VPE具备如此特性：在所述公共电极上传输的方波信号Vcom的任意周期内对应于相邻低电平和高电平将出现一对绝对值相同、电场方向相反实现交流驱动作用的相邻正电场、负电场，即将所述公式1和所述公式2代入所述公式4：
(Vpe_P–V0)＝–(Vpe_N–V1)
该相邻正电场、负电场构成对液晶材料物理特性产生控制作用；
具体来说，
在T31时间内，所述像素输出电极上传输的模拟信号正场电平Vpe_P中被椭圆72标识的电平部分如单向箭头线6所示意与所述公共电极上传输的方波信号低电平V0构成正电场，
在T32时间内，所述像素输出电极上传输的模拟信号负场电平Vpe_N中被椭圆74标识的电平部分如单向箭头线7所示意与所述公共电极上传输的方波信号高电平V1构成负电场，
结果形如相邻时间T31、T32内的相邻正电场与负电场构成交流驱动状态，以符合被驱动液晶材料需要交流驱动的特征。
其中，测试驱动方法：
第一步涉及所述第1存储电路3、所述第2存储电路66、所述扫描寻址线59、所述第1模拟电平线8、所述第2模拟电平线20：控制信号通过所述扫描寻址线59使得所述第1存储电路3与所述第1模拟电平线8之间、所述第2存储电路66与所述第2模拟电平线20之间均处于断路状态；
第二步涉及所述第1-NMOS型共漏放大电路67、所述第2-NMOS型共漏放大电路68、所述输出控制电路69、所述像素输出电极36、所述第1偏置电压供给线62、所述第2偏置电压供给线12、所述第1选择控制线65、所述第2选择控制线19：或者所述第1-NMOS型共漏放大电路67被所述第1偏置电压供给线62上的信号电平配置为放大状态将所述第1存储电路3存储的模拟信号电平传输至所述输出控制电路69，或者所述第2-NMOS型共漏放大电路68被所述第2偏置电压供给线12上的信号电平配置为放大状态将所述第2存储电路66存储的模拟信号电平传输至所述输出控制电路69，且在所述第1选择控制线65、所述第2选择控制线19上传输的高电平互不交叠信号将导致所述输出控制电路69只能将所述第1-NMOS型共漏放大电路67和所述第2-NMOS型共漏放大电路68输出的信号之一传输至所述像素输出电极36；
第三步涉及所述测试控制电路、所述像素输出电极36、所述第1测试控制线64、所述第2测试控制线63、所述第1模拟电平线8、所述第2模拟电平线20：控制信号通过或者所述第1测试控制线64或者所述第2测试控制线63施加于所述测试控制电路使得所述像素输出电极36与或者所述第1模拟电平线8、或者所述第2模拟电平线20之间处于通路状态，
结果在所述第1模拟电平线8、所述第2模拟电平线20上均能测试到或者由所述第1存储电路3输出至所述像素输出电极36的模拟信号电平、或者由所述第2存储电路66输出至所述像素输出电极36的模拟信号电平；
该测试驱动方法还包括：第一步必须发生在第二步、第三步之前；
具体实现方法如下：
在所述第1存储电路3、所述第2存储电路66中，
当所述扫描寻址线59上出现低电平的时候所述第1存储电路3、所述第2存储电路66进入锁存信号电平状态，其中：所述第1-PMOS栅极2受到所述扫描寻址线59上高电平的作用而导致所述第1-PMOS管1关闭断开了所述第1模拟电平线8与所述第1连接线57、所述第1-MIM电容上极板43之间的连通，且所述第2-PMOS栅极23受到所述扫描寻址线59上高电平的作用而导致所述第2-PMOS管24关闭断开了所述第2模拟电平线20与所述第2连接线58、所述第2-MIM电容上极板27之间的连通；
当所述扫描寻址线59上没有出现高电平的时候该测试驱动方法的第一步没有完成；
在所述第1-NMOS型共漏放大电路67中，
且当所述第1偏置电压供给线62上出现大于地电平、且使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态的固定电平的时候，且所述第1连接线57上的信号电平通过作用在作为所述第1-NMOS型共漏放大电路67输入端的所述第3-NMOS栅极42上，且将同时在作为所述第1-NMOS型共漏放大电路67输出端的所述第3-NMOS源极41输出信号电平至所述第3连接线4；
在所述第2-NMOS型共漏放大电路68中，
且当所述第2偏置电压供给线12上出现大于地电平、且使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态的固定电平的时候，且所述第2连接线58上的信号电平通过作用在作为所述第2-NMOS型共漏放大电路68输入端的所述第4-NMOS栅极32上，且将同时在作为所述第2-NMOS型共漏放大电路68输出端的所述第4-NMOS源极33输出信号电平至所述第4连接线60；
在所述输出控制电路69中，
所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号是一对高电平互不交叠信号，即：不允许所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号同时为高电平，但允许所述第1选择控制线65上的电信号与所述第2选择控制线19上的电信号同时为低电平，
当所述第1选择控制线65上的信号为高电平、且所述第2选择控制线19上的信号为低电平时，所述第5-NMOS栅极50受到所述第1选择控制线65上高电平的作用而导致所述第5-PMOS管导通进而使得所述第3连接线4与连接在所述像素输出电极36上的所述第5连接线61之间连通，
当所述第2选择控制线19上的信号为高电平、且所述第1选择控制线65上的信号为低电平时，所述第6-NMOS栅极53受到所述第2选择控制线19上高电平的作用而导致所述第6-PMOS管导通进而使得所述第4连接线60与连接在所述像素输出电极36上的所述第5连接线61之间连通；
当所述第1选择控制线65和所述第2选择控制线19均没有出现高电平的时候该测试驱动方法的第二步没有完成；
在所述测试控制电路中，
当或者所述第1测试控制线64、或者所述第2测试控制线63上出现低电平时，所述测试控制电路进入测试状态，其中，
所述第3-PMOS栅极11受到所述第1测试控制线64上低电平的作用而导致所述第3-PMOS管9导通使得连接在所述第5连接线61上的所述像素输出电极36与所述第1模拟电平线8之间形成通路，即可以从所述第1模拟电平线8测试到所述像素输出电极36上的电信号，
所述第4-PMOS栅极14受到所述第2测试控制线63上低电平的作用而导致所述第4-PMOS管35导通使得连接在所述第5连接线61上的所述像素输出电极36与所述第2模拟电平线20之间形成通路，即可以从所述第2模拟电平线20测试到所述像素输出电极36上的电信号；
当所述第1测试控制线64、所述第2测试控制线63上均没有出现低电平时，第三步没有完成；
如图6是本发明模拟像素电路的显示驱动方法应用场景之一的波形图示意(图中阴影部分表示省略的波形)，这里描述了该测试驱动方法完成第一步后，在T18时间内通过第二步、第三步将由所述第1存储电路3传输至所述像素输出电极36的模拟信号电平输出至所述第1模拟电平线8、所述第2模拟电平线20，接着在T19时间内再次通过第二步、第三步将由所述第2存储电路66传输至所述像素输出电极36的模拟信号电平输出至所述第1模拟电平线8、所述第2模拟电平线20，具体来说，
在T18时间内，
所述第2选择控制线上传输的脉冲波信号SS2保持低电平，
其中T18时间内的T41时间段示意了所述第1偏置电压供给线上传输的脉冲波信号SB1出现被椭圆62标识的大于地电平、且使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态的固定电平的时候，所述第1存储电路3存储的、且输入到所述第1连接线57上构成所述第1连接线上传输的模拟信号Ca1中被椭圆64标识的信号部分如单向箭头线21所示意被所述第1-NMOS型共漏放大电路67传输至所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆65标识的信号部分，
且同时有所述第1选择控制线上传输的脉冲波信号SS1中被椭圆63标识的高电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51导通致使所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆65标识的信号部分如单向箭头线22所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆67标识的信号部分，
且同时有所述第1测试控制线上传输的脉冲波信号ST1出现被椭圆61标识的低电平施加于所述第3-PMOS栅极11使得所述第3-PMOS管9导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆67标识的信号部分通过所述第5连接线61如单向箭头线23所示意通过所述第3-PMOS管9传输至所述第1模拟电平线8上构成所述第1模拟电平线上传输的模拟信号Da1中被椭圆66标识的信号部分，
且同时有所述第2测试控制线上传输的脉冲波信号ST2出现被椭圆69标识的低电平施加于所述第4-PMOS栅极14使得所述第4-PMOS管35导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆67标识的信号部分也通过所述第5连接线61如单向箭头线24所示意通过所述第4-PMOS管35传输至所述第2模拟电平线20上构成所述第2模拟电平线上传输的模拟信号Da2中被椭圆68标识的信号部分，
则在所述第1模拟电平线8和所述第2模拟电平线20上均能测试到由所述第1存储电路3传输至所述像素输出电极36的模拟信号电平；
其中T18时间内的T42时间段示意了所述第1偏置电压供给线上传输的脉冲波信号SB1出现被椭圆72标识的大于地电平、且使得所述第1-NMOS型共漏放大电路67进入电压增益不低于0.8的放大状态的固定电平的时候，所述第1存储电路3存储的、且输入到所述第1连接线57上构成所述第1连接线上传输的模拟信号Ca1中被椭圆74标识的信号部分如单向箭头线25所示意被所述第1-NMOS型共漏放大电路67传输至所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆75标识的信号部分，
且同时有所述第1选择控制线上传输的脉冲波信号SS1中被椭圆73标识的高电平施加于所述第5-NMOS栅极50使得所述第5-NMOS管51导通致使所述第3连接线4上构成所述第3连接线上传输的模拟信号Ca3中被椭圆75标识的信号部分如单向箭头线26所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆77标识的信号部分，
且同时有所述第1测试控制线上传输的脉冲波信号ST1出现被椭圆71标识的低电平施加于所述第3-PMOS栅极11使得所述第3-PMOS管9导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆77标识的信号部分通过所述第5连接线61如单向箭头线27所示意通过所述第3-PMOS管9传输至所述第1模拟电平线8上构成所述第1模拟电平线上传输的模拟信号Da1中被椭圆76标识的信号部分，
且同时有所述第2测试控制线上传输的脉冲波信号ST2出现被椭圆79标识的高电平施加于所述第4-PMOS栅极14使得所述第4-PMOS管35关闭断开了所述第5连接线61与所述第2模拟电平线20之间的连通关系，
则仅在所述第1模拟电平线8上能测试到由所述第1存储电路3传输至所述像素输出电极36的模拟信号电平；
在T19时间内，
所述第1选择控制线上传输的脉冲波信号SS1保持低电平，
其中T19时间内的T43时间段示意了所述第2偏置电压供给线上传输的脉冲波信号SB2出现被椭圆82标识的大于地电平、且使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态的固定电平的时候，所述第2存储电路66存储的、且输入到所述第2连接线58上构成所述第2连接线上传输的模拟信号Ca2中被椭圆84标识的信号部分如单向箭头线28所示意被所述第2-NMOS型共漏放大电路68传输至所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆85标识的信号部分，
且同时有所述第2选择控制线上传输的脉冲波信号SS2中被椭圆83标识的高电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54导通致使所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆85标识的信号部分如单向箭头线29所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆87标识的信号部分，
且同时有所述第2测试控制线上传输的脉冲波信号ST2出现被椭圆81标识的低电平施加于所述第4-PMOS栅极14使得所述第4-PMOS管35导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆87标识的信号部分通过所述第5连接线61如单向箭头线30所示意通过所述第4-PMOS管35传输至所述第2模拟电平线20上构成所述第2模拟电平线上传输的模拟信号Da2中被椭圆86标识的信号部分，
且同时有所述第1测试控制线上传输的脉冲波信号ST1出现被椭圆89标识的低电平施加于所述第3-PMOS栅极11使得所述第3-PMOS管9导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆87标识的信号部分也通过所述第5连接线61如单向箭头线31所示意通过所述第3-PMOS管9传输至所述第1模拟电平线8上构成所述第1模拟电平线上传输的模拟信号Da1中被椭圆88标识的信号部分，
则在所述第1模拟电平线8和所述第2模拟电平线20上均能测试到由所述第2存储电路66传输至所述像素输出电极36的模拟信号电平；
其中T19时间内的T44时间段示意了所述第2偏置电压供给线上传输的脉冲波信号SB2出现被椭圆92标识的大于地电平、且使得所述第2-NMOS型共漏放大电路68进入电压增益不低于0.8的放大状态的固定电平的时候，所述第2存储电路66存储的、且输入到所述第2连接线58上构成所述第2连接线上传输的模拟信号Ca2中被椭圆94标识的信号部分如单向箭头线32所示意被所述第2-NMOS型共漏放大电路68传输至所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆95标识的信号部分，
且同时有所述第2选择控制线上传输的脉冲波信号SS2中被椭圆93标识的高电平施加于所述第6-NMOS栅极53使得所述第6-NMOS管54导通致使所述第4连接线60上构成所述第4连接线上传输的模拟信号Ca4中被椭圆95标识的信号部分如单向箭头线33所示意通过所述第5连接线61传输至所述像素输出电极36上构成所述像素输出电极上传输的模拟信号VPE中被椭圆97标识的信号部分，
且同时有所述第2测试控制线上传输的脉冲波信号ST2出现被椭圆91标识的低电平施加于所述第4-PMOS栅极14使得所述第4-PMOS管35导通致使所述像素输出电极上传输的模拟信号VPE中被椭圆97标识的信号部分通过所述第5连接线61如单向箭头线34所示意通过所述第4-PMOS管35传输至所述第2模拟电平线20上构成所述第2模拟电平线上传输的模拟信号Da2中被椭圆96标识的信号部分，
且同时有所述第1测试控制线上传输的脉冲波信号ST1出现被椭圆99标识的高电平施加于所述第3-PMOS栅极11使得所述第3-PMOS管9关闭断开了所述第5连接线61与所述第1模拟电平线8之间的连通关系，
则仅在所述第2模拟电平线20上能测试到由所述第2存储电路66传输至所述像素输出电极36的模拟信号电平；
应当明确的是，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，按本发明构思所做出的显而易见的改进和修饰都应该在本发明的保护范围之内。

Claims (4)

1.配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路，其特征是：由第1-PMOS管、第1-MIM电容器、第1-NMOS管、第3-NMOS管、第5-NMOS管、第3-PMOS管和第2-PMOS管、第2-MIM电容器、第2-NMOS管、第4-NMOS管、第6-NMOS管、第4-PMOS管、像素输出电极寄生电容器采用工作电压在2.5V～6.5V范围的MOS管、MIM电容器、像素输出电极组成，且像素输出电极的面积不少于像素电路占用硅基面积的85％，且还配置有：第1选择控制线、第2选择控制线、扫描寻址线、第1偏置电压供给线、第2偏置电压供给线、第1模拟电平线、第2模拟电平线、第1测试控制线、第2测试控制线、第1连接线、第2连接线、第3连接线、第4连接线、第5连接线、电源供给线、接地线；
所述第1模拟电平线、所述第1-PMOS管、所述第1-MIM电容器、所述第1连接线连接成能将所述第1模拟电平线上的电信号输入所述第1-MIM电容器的第1存储电路；所述第1-MIM电容器的一端连接所述接地线，另一端通过所述第1连接线连接所述第1-PMOS源极和所述第3-NMOS栅极；
所述第2模拟电平线、所述第2-PMOS管、所述第2-MIM电容器、所述第2连接线连接成能将所述第2模拟电平线上的电信号输入所述第2-MIM电容器的第2存储电路；所述第2-MIM电容器的一端连接所述接地线，另一端通过所述第2连接线连接所述第4-NMOS栅极和所述第2-PMOS源极；
所述第1-NMOS管、所述第3-NMOS管连接成能将所述第1连接线上的电信号输出至所述第3连接线上、且输出电压增益不低于0.8的第1-NMOS型共漏放大电路；
所述第2-NMOS管、所述第4-NMOS管连接成能将所述第2连接线上的电信号输出至所述第4连接线上、且输出电压增益不低于0.8的第2-NMOS型共漏放大电路；
所述第3连接线、所述第5-NMOS管、所述第5连接线、所述第6-NMOS管、所述第4连接线与由所述像素输出电极与周边相邻且连通至所述接地线的非接触导体之间构成的所述像素输出电极寄生电容器连接成输出控制电路，且所述第5-NMOS管、所述第6-NMOS管分别被所述第1选择控制线、所述第2选择控制线上的信号控制将所述第3连接线上的电信号、所述第4连接线上的电信号交替传输至所述第5连接线，且所述第5连接线连通至所述像素输出电极；
所述第1模拟电平线、所述第3-PMOS管、连通所述像素输出电极的所述第5连接线、所述第4-PMOS管、所述第2模拟电平线串联形成测试控制电路，且所述第3-PMOS管、所述第4-PMOS管分别被所述第1测试控制线、所述第2测试控制线上的信号控制有选择地将所述像素输出电极上的电信号传输至所述第1模拟电平线、所述第2模拟电平线；
电路连接方式如下：
在所述第1存储电路中，所述第1-PMOS漏极与所述第1模拟电平线相连接，且所述第1-PMOS栅极与所述扫描寻址线相连，且所述第1-PMOS源极、所述第1-MIM电容上极板均与所述第1连接线相连接，且所述第1-MIM电容下极板与所述接地线相连接；
在所述第2存储电路中，所述第2-PMOS漏极与所述第2模拟电平线相连接，且所述第2-PMOS栅极与所述扫描寻址线相连，且所述第2-PMOS漏极、所述第2-MIM电容上极板均与所述第3连接线相连接，且所述第2-MIM电容下极板与所述接地线相连接；
在所述第1-NMOS型共漏放大电路中，所述第3-NMOS栅极与所述第1连接线相连接，且所述第3-NMOS源极与所电源供给线相连接，且所述第1-NMOS漏极与所述接地线相连接，且所述第1-NMOS栅极连接至所述第1偏置电压供给线，且所述第1-NMOS源极、所述第3-NMOS漏极、所述第3连接线之间相互连通；
在所述第2-NMOS型共漏放大电路中，所述第4-NMOS栅极与所述第2连接线相连接，且所述第4-NMOS源极与所电源供给线相连接，且所述第2-NMOS漏极与所述接地线相连接，且所述第2-NMOS栅极连接至所述第2偏置电压供给线，且所述第2-NMOS源极、所述第4-NMOS漏极、所述第4连接线之间相互连通；
在所述输出控制电路中，所述第5-NMOS漏极与所述第3连接线相连接，且所述第6-NMOS漏极与所述第4连接线相连接，且所述第5-NMOS栅极连接至所述第1选择控制线，且所述第6-NMOS栅极连接至所述第2选择控制线，且所述像素输出电极、所述第5-NMOS源极、所述第6-NMOS源极均与所述第5连接线相连接，且所述像素输出电极与周边相邻且连通至所述接地线的非接触导体之间构成所述像素输出电极寄生电容器；
在所述测试控制电路中，所述第3-PMOS源极与所述第1模拟电平线相连接，且所述第4-PMOS源极与所述第2模拟电平线相连接，且所述第3-PMOS栅极连接至所述第1测试控制线，且所述第4-PMOS栅极连接至所述第2测试控制线，且所述第3-PMOS漏极、所述第4-PMOS漏极均与连接着所述像素输出电极的所述第5连接线相连接。
2.权利要求1所述的配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路的驱动方法，其特征是包括：显示驱动方法和测试驱动方法，
其中，显示驱动方法：
第一步涉及所述测试控制电路、所述像素输出电极、所述第1测试控制线、所述第2测试控制线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述第1测试控制线、所述第2测试控制线使得所述测试控制电路关闭而导致所述像素输出电极与所述第1模拟电平线、所述第2模拟电平线之间处于断路状态；
第二步涉及所述第1存储电路、所述第2存储电路、所述扫描寻址线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述扫描寻址线同时使得所述第1存储电路从所述第1模拟电平线上的模拟信号电平取样并存储、且使得所述第2存储电路从所述第2模拟电平线上的模拟信号电平取样并存储；
第三步涉及所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路、所述输出控制电路、所述像素输出电极：当且仅当所述第1存储电路、所述第2存储电路取样并存储模拟信号电平的周期是公共电极上传输的方波信号周期的正整数倍关系时，在所述公共电极上传输的方波信号任意一个周期内，
其中，在所述公共电极上传输的方波信号变为低电平时，
所述第1-NMOS型共漏放大电路同时至少一次配置为放大状态把所述第1存储电路存储的电平传输至所述第3连接线，且所述输出控制电路同时至少一次将所述第3连接线上的电平传输至所述像素输出电极，
其中，在所述公共电极上传输的方波信号变为高电平时，
所述第2-NMOS型共漏放大电路同时至少一次配置为放大状态把所述第2存储电路存储的稳定电平传输至所述第4连接线，且所述输出控制电路同时至少一次将所述第4连接线上的电平传输至所述像素输出电极；
如此持续进行，并对应于公共电极上传输的方波信号连续多个高低电平信号周期，则在所述像素输出电极上连续输出多个电信号脉冲，且输出的各个电信号脉冲的电平值将分别以所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路的电压增益为比例交替取样于所述第1模拟电平线、所述第2模拟电平线上传输的模拟信号对应电平值；
其中，测试驱动方法：
第一步涉及所述第1存储电路、所述第2存储电路、所述扫描寻址线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过所述扫描寻址线使得所述第1存储电路与所述第1模拟电平线之间、所述第2存储电路与所述第2模拟电平线之间均处于断路状态；
第二步涉及所述第1-NMOS型共漏放大电路、所述第2-NMOS型共漏放大电路、所述输出控制电路、所述像素输出电极、所述第1偏置电压供给线、所述第2偏置电压供给线、所述第1选择控制线、所述第2选择控制线：或者所述第1-NMOS型共漏放大电路被所述第1偏置电压供给线上的信号电平配置为放大状态将所述第1存储电路存储的模拟信号电平传输至所述输出控制电路，或者所述第2-NMOS型共漏放大电路被所述第2偏置电压供给线上的信号电平配置为放大状态将所述第2存储电路存储的模拟信号电平传输至所述输出控制电路，且在所述第1选择控制线、所述第2选择控制线上传输的高电平互不交叠信号将导致所述输出控制电路只能将所述第1-NMOS型共漏放大电路和所述第2-NMOS型共漏放大电路输出的信号之一传输至所述像素输出电极；
第三步涉及所述测试控制电路、所述像素输出电极、所述第1测试控制线、所述第2测试控制线、所述第1模拟电平线、所述第2模拟电平线：控制信号通过或者所述第1测试控制线或者所述第2测试控制线施加于所述测试控制电路使得所述像素输出电极与或者所述第1模拟电平线、或者所述第2模拟电平线之间处于通路状态，
结果在所述第1模拟电平线、所述第2模拟电平线上均能测试到或者由所述第1存储电路输出至所述像素输出电极的模拟信号电平、或者由所述第2存储电路输出至所述像素输出电极的模拟信号电平。
3.根据权利要求2所述的配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路的驱动方法，其特征是：显示驱动方法还包括：第一步必须发生在第二步、第三步之前，且重复发生第二步、第三步之前必须发生第一步，且每发生一次第二步至少发生一次第三步。
4.根据权利要求2所述的配置NMOS放大器可测模拟型硅基液晶显示芯片像素电路的驱动方法，其特征是：测试驱动方法还包括：第一步必须发生在第二步、第三步之前。
CN202110337811.0A 2021-03-30 2021-03-30 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 Active CN112946932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110337811.0A CN112946932B (zh) 2021-03-30 2021-03-30 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110337811.0A CN112946932B (zh) 2021-03-30 2021-03-30 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法

Publications (2)

Publication Number Publication Date
CN112946932A CN112946932A (zh) 2021-06-11
CN112946932B true CN112946932B (zh) 2022-04-22

Family

ID=76227354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110337811.0A Active CN112946932B (zh) 2021-03-30 2021-03-30 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN112946932B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577453A (zh) * 2003-07-07 2005-02-09 三星Sdi株式会社 有机发光器件像素电路及其驱动方法
CN102047310A (zh) * 2008-04-16 2011-05-04 伊格尼斯创新公司 像素电路、显示系统及其驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425940B2 (en) * 2004-02-09 2008-09-16 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
JP2009223322A (ja) * 2008-02-19 2009-10-01 Victor Co Of Japan Ltd 液晶表示装置、液晶表示装置の駆動回路及び液晶表示装置の駆動方法
JP2011034620A (ja) * 2009-07-31 2011-02-17 Eastman Kodak Co シフトレジスタ
JP5887973B2 (ja) * 2012-02-13 2016-03-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
CN102622965B (zh) * 2012-04-25 2015-02-25 上海大学 硅基微型显示器驱动电路
KR102456297B1 (ko) * 2016-04-15 2022-10-20 삼성디스플레이 주식회사 화소 회로 및 이의 구동 방법
CN106782272B (zh) * 2017-01-18 2021-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN210110311U (zh) * 2019-06-28 2020-02-21 南开大学 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577453A (zh) * 2003-07-07 2005-02-09 三星Sdi株式会社 有机发光器件像素电路及其驱动方法
CN102047310A (zh) * 2008-04-16 2011-05-04 伊格尼斯创新公司 像素电路、显示系统及其驱动方法

Also Published As

Publication number Publication date
CN112946932A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN109935187B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11328672B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN109935204B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2018040321A1 (zh) 一种goa驱动单元及驱动电路
US11244619B2 (en) Shift register unit, gate driving circuit, display device and driving method
CN109285505A (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN110858469B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN210110311U (zh) 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路
US12057046B2 (en) Shift register unit, driving method, gate driving circuit, and display device
CN114913828B (zh) 栅极驱动电路、栅极驱动电路的驱动方法以及显示面板
CN101593561B (zh) 液晶显示器
CN112946933B (zh) 配置pmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法
US12087241B2 (en) Light emitting circuit having bistable circuit module for changing potential of gate of driving transistor, backlight module and display panel
US11443543B2 (en) Ultrasonic signal detecting circuit, ultrasonic signal detecting method, and display panel
CN109119036A (zh) 液晶面板
US11651614B2 (en) Pixel driving circuit, driving method thereof and display panel
CN112946932B (zh) 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法
CN101178882A (zh) 液晶显示器件的时钟发生器、数据驱动器和时钟生成方法
CN210110310U (zh) 一种由8个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路
CN107909960A (zh) 移位寄存器单元、移位寄存器电路及显示面板
US20240169892A1 (en) Driving circuit, display panel, and driving method thereof
US20200302874A1 (en) Scan driving circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant