CN210110311U - 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 - Google Patents
一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 Download PDFInfo
- Publication number
- CN210110311U CN210110311U CN201920987075.1U CN201920987075U CN210110311U CN 210110311 U CN210110311 U CN 210110311U CN 201920987075 U CN201920987075 U CN 201920987075U CN 210110311 U CN210110311 U CN 210110311U
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos
- line
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种由10个MOS晶体管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路，由第1‑NMOS管和第1‑MIM电容器、第1‑PMOS管和第3‑PMOS管、第3‑NMOS管和第5‑PMOS管并同第2‑NMOS管和第2‑MIM电容器、第2‑PMOS管和第4‑PMOS管、第4‑NMOS管和第6‑PMOS管构成，并分别形成开关电容结构、CMOS传输门结构、共漏放大器结构，且该共漏放大器的输入与开关电容形成电学串联，且该共漏放大器的输出与CMOS传输门形成电学串联。其效果是，提供了一种由10个MOS晶体管和2个MIM电容器构成的像素单元电路，做到完全与常规5V～8V的MOS半导体芯片生产工序相匹配，且能提高像素单元电路输出到镜面电极的电压摆幅，另外，在单元电路中配置两个MIM电容器有利于存储一对差分模拟电平信号。
Description
技术领域
本实用新型属于微电子科学技术的硅基显示系统集成电路应用领域，特别是涉及一种属于硅基有源寻址矩阵芯片的像素单元电路领域。
背景技术
单晶硅平面器件制造技术分别与液晶(LCD，Liquid Crystal Display)技术、有机发光二极管(OLED，Organic Light-Emitting Diode)技术等主动式或者被动式显示技术相融合，产生出各类硅基显示器，比如与液晶显示技术结合产生的硅基-液晶-玻璃的“三明治”结构式器件技术，该技术制造出一种新型的反射式 LCD显示器件，它首先在单晶硅片上运用金属氧化物半导体(MOS，Metal Oxide Semiconductor)工艺制作包含有源寻址矩阵芯片的硅基板，然后镀上表面光洁的金属层既充当驱动电极又当作反射镜面，最后将该硅基板与含有透明电极的玻璃基板贴合，并在中间灌入液晶材料形成反射式液晶屏，通过调制硅基板上有源寻址矩阵中每个像素电极的输出电平，从而控制液晶材料对反射光幅度强弱(灰度)实现图像显示。(Chris Chinnock.“Microdisplays and ManufacturingInfrastructure Mature at SID2000”《Information Display》，2000年9，P18)。
通常，芯片有源寻址矩阵的像素单元电路由1个N型沟道金属氧化物半导体(NMOS，N-channel Metal Oxide Semiconductor)晶体管和1个电容器串联构成(R.Ishii,S.Katayama,H.Oka,S.yamazaki,S.lino“U.Efron,I.David,V.Sinelnikov, B.Apter“ACMOS/LCOS Image Transceiver Chip for Smart Goggle Applications”《IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY》,14卷，第2期，2004年2月，P269)，其中NMOS管的栅极连接行扫描器寻址信号输出端。但是，单个NMOS管在传输高电平时不仅存在阈值电压损失，而且传输过程的瞬态特性也不理想(陈贵灿等编著，《CMOS集成电路设计》，西安交通大学出版社，1999.9，P110)。
发明内容
常规硅基有源寻址矩阵像素单元电路为了满足所驱动的液晶材料工作在交流状态，需要将电源电压的二分之一设置为固定的公共电平，即该公共电平值不小于液晶材料的最大线性工作电压值，结果使得电源电压供给值不低于是液晶材料工作电压的二倍，这种高压模式带来高功耗、高压工艺难度等问题。本实用新型提出的一种由10个MOS晶体管和2个MIM(Metal-Insulator-Metal Capacitor)电容器构成的硅基有源寻址矩阵像素单元电路，可以大幅度降低供给电源电压值，且能提高像素单元电路输出到镜面电极的电压摆幅。
本实用新型的技术方案是：
一种由10个MOS晶体管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路，主要由第1-NMOS管和第1-MIM电容器、第1-PMOS管和第3-PMOS 管、第3-NMOS管和第5-PMOS管并同第2-NMOS管和第2-MIM电容器、第 2-PMOS管和第4-PMOS管、第4-NMOS管和第6-PMOS管构成；
其中，第1-NMOS管和第1-MIM电容器串联形成开关电容结构，第3-NMOS 管和第5-PMOS管并联形成CMOS传输门结构，第1-PMOS管和第3-PMOS管串联形成共漏放大器结构，且该共漏放大器的输入与由第1-NMOS管和第 1-MIM电容器构成的开关电容形成电学串联，且该共漏放大器的输出与由第 3-NMOS管和第5-PMOS管构成的CMOS传输门形成电学串联；
同样，第2-NMOS管和第2-MIM电容器串联形成开关电容结构，第4-NMOS 管和第6-PMOS管并联形成CMOS传输门结构，第2-PMOS管和第4-PMOS管串联形成共漏放大器结构，且该共漏放大器的输入与由第2-NMOS管和第 2-MIM电容器构成的开关电容形成电学串联，且该共漏放大器的输出与由第 4-NMOS管和第6-PMOS管构成的CMOS传输门形成电学串联；
同时，该硅基有源寻址矩阵像素单元电路还配置有：第1选择控制线、第2 选择控制线、扫描寻址线、电源供给线、偏置电压供给线、第1模拟电平输入线、第2模拟电平输入线、接地线、接固定电位线。
所述第1-NMOS栅极与所述扫描寻址线相连，且所述第1-NMOS漏极与所述第1模拟电平输入线相连接；
所述第1-MIM电容上极板与所述第1-NMOS源极、所述第3-PMOS栅极相连接，且所述第1-MIM电容下极板与所述接固定电位线相连接，输入至所述接固定电位线的固定电平值不低于像素电路的地电平，且不高于像素电路的最大供给电源电平；
所述第1-PMOS栅极连接至所述偏置电压供给线，且所述第1-PMOS源极连接至所述电源供给线，且所述第1-PMOS漏极、所述第3-NMOS源极、所述第5-PMOS源极、所述第3-PMOS漏极之间相互连通，且第3-PMOS源极与所述接地线相连接，所述第3-NMOS栅极连接至所述第1选择控制线，所述第 5-PMOS栅极连接至所述第2选择控制线；
所述第2-NMOS栅极与所述扫描寻址线相连，且所述第2-NMOS漏极与所述第2模拟电平输入线相连接；
所述第2-MIM电容上极板与所述第2-NMOS源极、所述第4-PMOS栅极相连接，且所述第2-MIM电容下极板与所述接固定电位线相连接；
所述第2-PMOS栅极连接至所述偏置电压供给线，且所述第2-PMOS源极连接至所述电源供给线，且所述第2-PMOS漏极、所述第4-NMOS源极、所述第6-PMOS源极、所述第4-PMOS漏极之间相互连通，且第4-PMOS源极与所述接地线相连接，所述第4-NMOS栅极连接至所述第2选择控制线，所述第 6-PMOS栅极连接至所述第1选择控制线；
所述第3-NMOS漏极、所述第5-PMOS漏极、所述第4-NMOS漏极、所述第6-PMOS漏极之间相互连通，且连接至所述镜面电极；
本实用新型的有益效果是：
与现有技术相比，本实用新型有四点优势。一是提供了一种由10个MOS 晶体管和2个MIM电容器构成的像素单元电路，做到完全与常规5V～8V的MOS 半导体芯片生产工序相匹配；二是在同一像素单元中配置两个MIM电容器有利于存储一对查分模拟电平；三是在同一像素单元中配置共漏放大器可以避免输 MIM电容器与像素单元的镜面电极的寄生电容之间发生串扰现象；四是在同一像素单元中的共漏放大器与镜面电极之间配置的CMOS传输门可以提高镜面电极的输出电压摆幅。
附图说明
图1是一种由10个MOS管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路原理图；
其中：1：第1-NMOS管，2：第1-NMOS栅极，3：第1选择控制线，4：扫描寻址线，5：第3-PMOS管，6：第1-PMOS栅极，7：第1-PMOS管，8：第1-PMOS源极，9：第3-NMOS管，10：电源供给线，11：第3-NMOS栅极， 12：偏置电压供给线，13：第4-NMOS漏极，14：第4-NMOS栅极，15：第4-NMOS 源极，16：第2-PMOS管，17：第2-PMOS源极，18：第2-PMOS栅极，19：第2选择控制线，20：第2模拟电平输入线，21：第2-PMOS漏极，22：第4-PMOS 漏极，23：第2-NMOS栅极，24：第2-NMOS管，25：第2-NMOS漏极，26：第2-NMOS源极，27：第2-MIM电容上极板，28：第2-MIM电容器，29：第 2-MIM电容下极板，30：接地线，31：接固定电位线，32：第4-PMOS栅极， 33：第4-PMOS源极，34：第4-PMOS管，35：第4-NMOS管，36：镜面电极， 37：第3-NMOS漏极，38：第3-NMOS源极，39：第1-PMOS漏极，40：第3-PMOS 漏极，41：第3-PMOS源极，42：第3-PMOS栅极，43：第1-MIM电容上极板， 44：第1-MIM电容下极板，45：第1-MIM电容器，46：第1-NMOS源极，47：第1-NMOS漏极，48：第1模拟电平输入线,49：第5-PMOS源极，50：第5-PMOS 栅极，51：第5-PMOS管，52：第5-PMOS漏极，53：第6-PMOS栅极，54：第6-PMOS管，55：第6-PMOS源极，56：第6-PMOS漏极。
具体实施方式
下面结合附图1对本实用新型技术作进一步具体的说明：
本实用新型的硅基有源寻址矩阵像素单元电路主要由第1-NMOS管1、第 1-PMOS管7、第3-NMOS管9、第3-PMOS管5、第5-PMOS管51、第1-MIM 电容器45和第2-NMOS管24、第2-PMOS管16、第4-NMOS管35、第4-PMOS 管34、第6-PMOS管54、第2-MIM电容器28组成；其中第1-NMOS管1与第1-MIM电容器45串联形成开关电容结构，第3-NMOS管9和第5-PMOS管51 并联形成CMOS传输门结构，第1-PMOS管7与第3-PMOS管5串联形成共漏放大器结构，且该共漏放大器的输入与由第1-NMOS管1与第1-MIM电容器45 构成的开关电容形成电学串联，且该共漏放大器的输出与由第3-NMOS管9和第5-PMOS管51构成的CMOS传输门形成电学串联；同样，第2-NMOS管24 与第2-MIM电容器28串联形成开关电容结构，第4-NMOS管35和第6-PMOS54 管并联形成CMOS传输门结构，第2-PMOS管16与第4-PMOS管34串联形成共漏放大器结构，且该共漏放大器的输入与由第2-NMOS管24与第2-MIM电容器28构成的开关电容形成电学串联，且该共漏放大器的输出与由第4-NMOS 管35和第6-PMOS54管构成的CMOS传输门形成电学串联。该硅基有源寻址矩阵像素单元电路还配置有：第1选择控制线3、第2选择控制线19、扫描寻址线4、电源供给线10、偏置电压供给线12、第1模拟电平输入线48、第2模拟电平输入线20、接地线30、接固定电位线31，分别与10个MOS晶体管和2 个MIM电容器电连接，具体的电路连接方式如下：
所述第1-NMOS栅极2与所述扫描寻址线4相连，且所述第1-NMOS漏极 47与所述第1模拟电平输入线48相连接；
所述第1-MIM电容上极板43与所述第1-NMOS源极46、所述第3-PMOS 栅极42相连接，且所述第1-MIM电容下极板44与所述接固定电位线31相连接，输入至所述接固定电位线31的固定电平值不低于像素电路的地电平，且不高于像素电路的最大供给电源电平；
所述第-1PMOS栅极6连接至所述偏置电压供给线12，且所述第1-PMOS 源极8连接至所述电源供给线10，且所述第1-PMOS漏极39、所述第3-NMOS 源极38、所述第5-PMOS源极49、所述第3-PMOS漏极40之间相互连通，且第3-PMOS源极41与所述接地线30相连接，所述第3-NMOS栅极11连接至所述第1选择控制线3，所述第5-PMOS栅极50连接至所述第2选择控制线19；
所述第2-NMOS栅极23与所述扫描寻址线4相连，且所述第2-NMOS漏极25与所述第2模拟电平输入线20相连接；
所述第2-MIM电容上极板27与所述第2-NMOS源极26、所述第4-PMOS 栅极32相连接，且所述第2-MIM电容下极板29与所述接固定电位线31相连接；
所述第-2PMOS栅极18连接至所述偏置电压供给线12，且所述第2-PMOS 源极17连接至所述电源供给线10，且所述第2-PMOS漏极21、所述第4-NMOS 源极15、所述第6-PMOS源极55、所述第4-PMOS漏极22之间相互连通，且第4-PMOS源极33与所述接地线30相连接，所述第4-NMOS栅极14连接至所述第2选择控制线19，所述第6-PMOS栅极53连接至所述第1选择控制线3；
所述第3-NMOS漏极37、所述第5-PMOS漏极52、所述第4-NMOS漏极 13、所述第6-PMOS漏极56之间相互连通，且连接至所述镜面电极36。
应当明确的是，本实用新型不限于这里的实施例，本领域技术人员根据本实用新型的揭示，按本实用新型构思所做出的显而易见的改进和修饰都应该在本实用新型的保护范围之内。
Claims (6)
1.一种由10个MOS晶体管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路，其特征是：第1-NMOS管(1)与第1-MIM电容器(45)串联形成开关电容结构，第3-NMOS管(9)和第5-PMOS管(51)并联形成CMOS传输门结构，第1-PMOS管(7)与第3-PMOS管(5)串联形成共漏放大器结构，且该共漏放大器的输入与由第1-NMOS管(1)与第1-MIM电容器(45)构成的开关电容形成电学串联，且该共漏放大器的输出与由第3-NMOS管(9)和第5-PMOS管(51)构成的CMOS传输门形成电学串联；同样，第2-NMOS管(24)与第2-MIM电容器(28)串联形成开关电容结构，第4-NMOS管(35)和第6-PMOS(54)管并联形成CMOS传输门结构，第2-PMOS管(16)与第4-PMOS管(34)串联形成共漏放大器结构，且该共漏放大器的输入与由第2-NMOS管(24)与第2-MIM电容器(28)构成的开关电容形成电学串联，且该共漏放大器的输出与由第4-NMOS管(35)和第6-PMOS(54)管构成的CMOS传输门形成电学串联，该硅基有源寻址矩阵像素单元电路还配置有：第1选择控制线(3)、第2选择控制线(19)、扫描寻址线(4)、电源供给线(10)、偏置电压供给线(12)、第1模拟电平输入线(48)、第2模拟电平输入线(20)、接地线(30)、接固定电位线(31)，分别与10个MOS晶体管和2个MIM电容器电连接。
2.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第1-NMOS栅极(2)与所述扫描寻址线(4)相连，且第1-NMOS漏极(47)与所述第1模拟电平输入线(48)相连接，且第1-MIM电容上极板(43)与第1-NMOS源极(46)、第3-PMOS栅极(42)相连接，且第1-MIM电容下极板(44)与所述接固定电位线(31)相连接，输入至所述接固定电位线(31)的固定电平值不低于像素电路的地电平，且不高于像素电路的最大供给电源电平。
3.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第1-PMOS栅极(6)连接至所述偏置电压供给线(12)，且第1-PMOS源极(8)连接至所述电源供给线(10)，且第1-PMOS漏极(39)、第3-NMOS源极(38)、第5-PMOS源极(49)、第3-PMOS漏极(40)之间相互连通，且第3-PMOS源极(41)与所述接地线(30)相连接，第3-NMOS栅极(11)连接至所述第1选择控制线(3)，第5-PMOS栅极(50)连接至所述第2选择控制线(19)。
4.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第2-NMOS栅极(23)与所述扫描寻址线(4)相连，且第2-NMOS漏极(25)与所述第2模拟电平输入线(20)相连接，且第2-MIM电容上极板(27)与第2-NMOS源极(26)、第4-PMOS栅极(32)相连接，且第2-MIM电容下极板(29)与所述接固定电位线(31)相连接。
5.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第2-PMOS栅极(18)连接至所述偏置电压供给线(12)，且第2-PMOS源极(17)连接至所述电源供给线(10)，且第2-PMOS漏极(21)、第4-NMOS源极(15)、第6-PMOS源极(55)、第4-PMOS漏极(22)之间相互连通，且第4-PMOS源极(33)与所述接地线(30)相连接，第4-NMOS栅极(14)连接至所述第2选择控制线(19)，第6-PMOS栅极(53)连接至所述第1选择控制线(3)。
6.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第3-NMOS漏极(37)、第5-PMOS漏极(52)、第4-NMOS漏极(13)、第6-PMOS漏极(56)之间相互连通，且连接至镜面电极(36)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920987075.1U CN210110311U (zh) | 2019-06-28 | 2019-06-28 | 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920987075.1U CN210110311U (zh) | 2019-06-28 | 2019-06-28 | 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210110311U true CN210110311U (zh) | 2020-02-21 |
Family
ID=69566027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920987075.1U Active CN210110311U (zh) | 2019-06-28 | 2019-06-28 | 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210110311U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111429860A (zh) * | 2020-04-26 | 2020-07-17 | 南开大学 | 数字型11t1c硅基液晶显示芯片像素电路及其驱动方法 |
| CN111429861A (zh) * | 2020-04-26 | 2020-07-17 | 南开大学 | 数字型16管硅基液晶显示芯片像素电路及其驱动方法 |
| CN111477456A (zh) * | 2020-04-17 | 2020-07-31 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| CN112946933A (zh) * | 2021-03-30 | 2021-06-11 | 南开大学 | 配置pmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
| CN112946932A (zh) * | 2021-03-30 | 2021-06-11 | 南开大学 | 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
-
2019
- 2019-06-28 CN CN201920987075.1U patent/CN210110311U/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477456A (zh) * | 2020-04-17 | 2020-07-31 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| CN111477456B (zh) * | 2020-04-17 | 2021-11-16 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| CN111429860A (zh) * | 2020-04-26 | 2020-07-17 | 南开大学 | 数字型11t1c硅基液晶显示芯片像素电路及其驱动方法 |
| CN111429861A (zh) * | 2020-04-26 | 2020-07-17 | 南开大学 | 数字型16管硅基液晶显示芯片像素电路及其驱动方法 |
| CN111429860B (zh) * | 2020-04-26 | 2021-02-02 | 南开大学 | 数字型11t1c硅基液晶显示芯片像素电路及其驱动方法 |
| CN112946933A (zh) * | 2021-03-30 | 2021-06-11 | 南开大学 | 配置pmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
| CN112946932A (zh) * | 2021-03-30 | 2021-06-11 | 南开大学 | 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210110311U (zh) | 一种由10个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 | |
| CN101334983B (zh) | 液晶装置及电子设备 | |
| CN104103242A (zh) | 显示器件以及包含显示器件的电子器件 | |
| US11854509B2 (en) | Display substrate and driving method conducive to reduce total number of gate scan lines narrowing bezel of display substate | |
| US20240078976A1 (en) | Pixel circuit and driving method therefor, and display apparatus | |
| CN110176202B (zh) | 信号处理电路及其驱动方法、显示面板及显示装置 | |
| JP2017504055A (ja) | アレイ基板及び液晶表示パネル並びにその駆動方法 | |
| CN104700801B (zh) | Pmos栅极驱动电路 | |
| CN114724511B (zh) | 像素驱动电路、像素驱动方法及显示面板 | |
| CN210110310U (zh) | 一种由8个mos晶体管和2个mim电容器构成的硅基有源寻址矩阵像素单元电路 | |
| US20150009111A1 (en) | Pixel circuit and display device | |
| WO2021249164A1 (zh) | 像素电路及其驱动方法、显示面板和显示装置 | |
| US11783777B2 (en) | Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus | |
| CN112992071A (zh) | 像素电路及其驱动方法、显示装置 | |
| KR100472270B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| CN108962120A (zh) | 显示基板、显示面板、显示装置和显示驱动方法 | |
| US20150295016A1 (en) | Double-sided display and control method thereof | |
| CN100412626C (zh) | 有源矩阵型显示装置 | |
| WO2022166484A1 (zh) | 液晶显示面板、薄膜晶体管及其制作方法 | |
| CN101776825B (zh) | 液晶显示器及其像素单元 | |
| CN101178882A (zh) | 液晶显示器件的时钟发生器、数据驱动器和时钟生成方法 | |
| CN109100894B (zh) | Goa电路结构 | |
| US9407267B2 (en) | Level conversion circuit and liquid crystal display device using the same | |
| CN112946933B (zh) | 配置pmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 | |
| US8710571B2 (en) | Polarity switching member of dot inversion system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |