JP2006259374A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2006259374A JP2006259374A JP2005077968A JP2005077968A JP2006259374A JP 2006259374 A JP2006259374 A JP 2006259374A JP 2005077968 A JP2005077968 A JP 2005077968A JP 2005077968 A JP2005077968 A JP 2005077968A JP 2006259374 A JP2006259374 A JP 2006259374A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply line
- driver element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 238000005401 electroluminescence Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Images
Abstract
【解決手段】正電源線17の電圧を負電源線18の電圧より低くし、第1スイッチング素子11をオフし、第2スイッチング素子20をオンすることで、信号線15を切り離した状態で、ドライバー素子12のドレインゲート間を負電源線18に接続し、静電容量13にドライバー素子12の閾値電圧Vtを充電する。つぎに、第2スイッチング素子20をオフし、信号線15にデータ電圧が供給されている状態で第1スイッチング素子11をオンし、ドライバー素子12のゲート電圧にデータ電圧を加算する。そして、正電源線17の電圧を通常の電源電圧に設定することでドライバー素子12にゲート・ソース間電圧に応じた駆動電流を流し、発光素子14をこの駆動電流で発光させる。
【選択図】図1
Description
この電位差Vgsは、静電容量205によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。
図1に本発明が適用された第1の実施の形態に係る表示装置を、図2にそのタイミングチャートを示す。
まず、リセット線19を高レベルにすることにより第2スイッチング素子20をオン状態とし、ドライバー素子12のゲートを負電源線18に導通させることで、ドライバー素子12のゲート・ソース電極間の電位差を0Vとしてオフ状態にする。その後に、正電源線17を負電源線18の電位VSS以下の電位Vpに設定する。
VSS−Vt(TFT)≧VDD−Voled
+{Coled/(Cs+Coled)}(Vp−VDD)・・・(式2)
となるようにVpを設定する。
つぎに、信号線15の電位をVdataとした後、走査線16を高レベルとしてスイッチング素子11が導通状態となるようにし、各画素への画素信号の書き込み工程(2)に入る。ドライバー素子12のゲート電位をVdata(<VSS)とすると、ドライバー素子12のドレイン電極はVSS−Vt+{Cs/(Cs+Coled)}(Vdata−VSS)となる(図3−2)。
つぎに、正電源線17を発光素子14に印加される電圧が発光素子14の閾値電圧より充分大きくなるようにVDDとする。これによって、そのときのドライバー素子のゲート・ソース間電圧Vgsに応じて、ドライバー素子12に駆動電流が流れ、発光素子14が発光する。
Vgs=VDD−VSS−Voled+(Vdata−VSS){Coled/(Cs+Coled)}+Vt・・・(式3)
となる(図3−3)。
id=(β/2)(Vgs−Vt)2=(β/2)(VDD−VSS−Voled+(Vdata−VSS){Coled/(Cs+Coled)})2・・・(式4)
Vgs=VDD−VSS−Voled+(Vdata−Vp){Coled/(Cs+Coled)}+Vt・・・(式3)
となる。
図6に本発明が適用された別の画素回路を示す。この画素回路は、正電源線137に接続された発光素子34と、ドレイン電極が発光素子34のカソード電極とソース電極が負電源線138に接続されたドライバー素子32と、ドライバー素子32のゲート電極とドレイン電極との間に接続された静電容量33と、ソースもしくはドレイン電極がドライバー素子32のゲート電極に接続され、ドレインもしくはソース電極が信号線135に接続され、ゲート電極が走査線136にそれぞれ接続された第1スイッチング素子31と、ドライバー素子32のゲート電極にドレインもしくはソース電極が接続され、参照電源線140にソースもしくはドレイン電極が接続され、リセット線139にゲート電極が接続された、第2スイッチング素子35を有する。第1スイッチング素子31および第2スイッチング素子35はn形もしくはp形TFT(図示の例ではn型)およびドライバー素子32はn型TFTである。
Vgs=VDD−VSS−Voled+(Vdata−Vr){Coled/(Cs+Coled)}+Vt・・・(式5)
となる。
id=(β/2)(Vgs−Vt)2=(β/2)(VDD−VSS−Voled+(Vdata−Vr){Coled/(Cs+Coled)})2・・・(式6)
となり、第1の実施の形態と同様に、ドライバー素子32の閾値電圧が補償される。なお、この例では、正電源線137の電圧をVDDとVpに切り替える。負電源線138の電圧を切り替える場合には、参照電圧も負電源線138の電圧と同様に切り替える必要がある。
図7に本発明が適用された別の画素回路を、図8にそのタイミングチャートを示す。このように、カソード電極が負電源線148に接続された発光素子44と、ドレイン電極が発光素子44のアノード電極と接続されソース電極が正電源線147に接続されたドライバー素子42と、ドライバー素子42のゲート電極とドレイン電極との間に接続された静電容量43と、ソースもしくはドレイン電極がドライバー素子42のゲート電極に接続され、ドレインもしくはソース電極が信号線145に接続され、ゲート電極が走査線146に接続された第1スイッチング素子41と、ドライバー素子42のゲート電極にドレインもしくはソース電極が接続され、正電源線147にソースもしくはドレイン電極が接続され、リセット線149にゲート電極が接続された第2スイッチング素子45を有する。
VDD−Vt(TFT)≦Voled+VSS+{Coled/(Cs+Coled)}(Vp−VDD)・・・(式7)
となるようにVpを設定する。
Vsg=VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)}−Vt・・・(式8)
となる。
id=(β/2)(Vsg+Vt)2=(β/2)(VDD−Voled−VSS+(Vdata−VDD){Coled/(Cs+Coled)})2 (式9)
となる。
Claims (13)
- 発光輝度に対応する電圧を書き込むデータ書き込み手段と、
前記データ書き込み手段によって書き込まれた電圧に応じて駆動電流を制御する電流値制御手段と、
前記電流値制御手段によって制御された駆動電流の供給を受け発光する発光手段と、
前記データ書き込み手段によって書き込まれた電圧をその電圧書き込み前に書き込まれていたデータ電圧とは無関係の状態にするための電源線制御手段と、
を備え、マトリクス状に配置された画素毎の発光を制御して表示を行うアクティブマトリックス型の表示装置において、
前記データ書き込み手段は、
発光輝度に対応したデータ電圧を供給する信号線と、
前記信号線に画素毎のデータ電圧を供給する信号線駆動回路と、
前記信号線のデータ電圧の画素内への取り込みを制御する第1スイッチング素子と、
前記第1スイッチング素子を制御する走査線と、
前記走査線を制御する走査線駆動回路と、
を備え、
前記電流値制御手段は、
前記第1スイッチング素子により取り込まれたデータ電圧に応じた駆動電流を流すドライバー素子と、
前記ドライバー素子のゲート電極とドレイン電極間の閾値電圧を検出し、前記ドライバー素子のドレイン電極に前記閾値電圧に応じた電圧を設定する第2スイッチング素子と、
前記ドライバー素子のゲート電極とドレイン電極との間に設けられ、ドライバー素子の閾値電圧と前記データ電圧に応じた電圧を保持する静電容量と、
前記第2スイッチング素子を制御するリセット線と、
参照電圧を前記第2スイッチング素子を通して前記ドライバー素子のゲート電極に供給するための参照電源線と、
を備え、
前記発光手段は、
前記ドライバー素子のドレイン電極に接続された発光素子と、
を備え、
前記電源線制御手段は、
前記発光素子に駆動電流を供給する一対の電源線と、
前記一対の電源線の電位を、発光素子に逆バイアスを掛ける電位と、前記発光素子に電流を流す電位に切り替える電源供給回路と、
を備えたことを特徴とする表示装置。 - 前記一対の電源線は、正電源線と負電源線とからなり、前記電源線制御手段は正電源線または負電源線のいずれか一方の電位を切り替えることを特徴とする請求項1に記載の表示装置。
- 前記ドライバー素子はn型であり、ドレイン電極が前記発光素子に接続され、ソース電極が前記負電源線に接続されていることを特徴とする請求項2に記載の表示装置。
- 前記参照電源線は、前記負電源線と接続されていることを特徴とする請求項3に記載の表示装置。
- 前記ドライバー素子はp型であり、ドレイン電極が前記発光素子に接続され、ソース電極が前記正電源線に接続されていることを特徴とする請求項2に記載の表示装置。
- 前記参照電源線は、前記正電源線と接続されていることを特徴とする請求項5に記載の表示装置。
- 前記データ書き込み手段によって行われる前記画素電圧書き込み、前記電流値制御手段によって行われる前記閾値電圧検出は、前記走査線毎の順次走査によって行われることを特徴とする請求項1〜6のいずれか1つに記載の表示装置。
- 前記静電容量に保持される電圧は、前記ドライバー素子の駆動閾値電圧に電流値制御電圧を加えたものであることを特徴とする請求項1〜7のいずれか1つに記載の表示装置。
- 前記駆動閾値電圧は前記ドライバー素子のゲート電極とドレイン電極との間における駆動閾値電圧であることを特徴とする請求項1〜8のいずれか1つに記載の表示装置。
- 前記スイッチング素子および前記ドライバー素子は電界効果トランジスタであることを特徴とする請求項1〜9のいずれか1つに記載の表示装置。
- 前記電界効果トランジスタは薄膜トランジスタであることを特徴とする請求項10に記載の表示装置。
- 前記発光素子は有機ELであることを特徴とする請求項1〜11のいずれか1つに記載の表示装置。
- 駆動電流に応じて発光する発光素子と、
この発光素子に直列接続され、発光素子の駆動電流を制御するドライバー素子と、
これら発光素子と、ドライバー素子との直列接続の両端側にそれぞれ接続された正電源線および負電源線と、
前記ドライバー素子のドレイン電極とゲート電極の間に接続される静電容量と、
前記ドライバー素子のゲート電極をデータ電圧が供給される信号線に接続する第1スイッチング素子と、
前記ドライバー素子のゲート電極を一定の参照電圧が供給されている参照電源線に接続する第2スイッチング素子と、
を含み、
前記正電源線の正電圧または負電源線の負電圧を変更して、正電源線の電圧を負電源線の電圧より低い電圧として前記発光素子に逆バイアスを掛け、この状態で前記第1スイッチング素子をオフ、第2スイッチ部素子をオンして、前記ドライバー素子のドレイン電極とゲート電極の間にドライバー素子の閾値電圧に応じた電圧を発生させて、前記静電容量を充電し、
つぎに、第2スイッチ素子をオフして、第1スイッチング素子をオンすることで、ドライバー素子のゲート電極にデータ電圧を重畳して前記静電容量を充電し、
その後、前記正電源線および負電源線の電圧をそれぞれ正電圧および負電圧に戻すことで、ドライバー素子によって制御された駆動電流を発光素子に供給することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077968A JP5015428B2 (ja) | 2005-03-17 | 2005-03-17 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077968A JP5015428B2 (ja) | 2005-03-17 | 2005-03-17 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006259374A true JP2006259374A (ja) | 2006-09-28 |
JP5015428B2 JP5015428B2 (ja) | 2012-08-29 |
Family
ID=37098704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005077968A Active JP5015428B2 (ja) | 2005-03-17 | 2005-03-17 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015428B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203478A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 表示装置とその駆動方法 |
JP2008203661A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法 |
JP2009163275A (ja) * | 2009-04-24 | 2009-07-23 | Sony Corp | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 |
KR20120022720A (ko) | 2009-05-22 | 2012-03-12 | 파나소닉 주식회사 | 표시 장치 및 그 구동 방법 |
US8654111B2 (en) | 2005-11-14 | 2014-02-18 | Sony Corporation | Pixel circuit and display apparatus |
KR101519919B1 (ko) * | 2006-11-27 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기 전계발광 표시 장치 및 그 제조방법 |
JP2016126328A (ja) * | 2014-12-26 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | 検出回路及び有機発光表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004531772A (ja) * | 2001-06-22 | 2004-10-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Oled電流駆動画素回路 |
JP2005031629A (ja) * | 2003-06-19 | 2005-02-03 | Sharp Corp | 表示素子および表示装置 |
JP2005215102A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 画素回路、表示装置およびその駆動方法 |
-
2005
- 2005-03-17 JP JP2005077968A patent/JP5015428B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004531772A (ja) * | 2001-06-22 | 2004-10-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Oled電流駆動画素回路 |
JP2005031629A (ja) * | 2003-06-19 | 2005-02-03 | Sharp Corp | 表示素子および表示装置 |
JP2005215102A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 画素回路、表示装置およびその駆動方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654111B2 (en) | 2005-11-14 | 2014-02-18 | Sony Corporation | Pixel circuit and display apparatus |
US10410585B2 (en) | 2005-11-14 | 2019-09-10 | Sony Corporation | Pixel circuit and display apparatus |
US11170721B2 (en) | 2005-11-14 | 2021-11-09 | Sony Corporation | Pixel circuit and display apparatus |
KR101519919B1 (ko) * | 2006-11-27 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기 전계발광 표시 장치 및 그 제조방법 |
JP2008203478A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 表示装置とその駆動方法 |
US8174466B2 (en) | 2007-02-20 | 2012-05-08 | Sony Corporation | Display device and driving method thereof |
JP2008203661A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法 |
JP2009163275A (ja) * | 2009-04-24 | 2009-07-23 | Sony Corp | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 |
KR20120022720A (ko) | 2009-05-22 | 2012-03-12 | 파나소닉 주식회사 | 표시 장치 및 그 구동 방법 |
US8633874B2 (en) | 2009-05-22 | 2014-01-21 | Panasonic Corporation | Display device and method of driving the same |
JP2016126328A (ja) * | 2014-12-26 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | 検出回路及び有機発光表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5015428B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5037795B2 (ja) | 表示装置 | |
JP5037858B2 (ja) | 表示装置 | |
CN110520922B (zh) | 显示驱动电路、方法、以及显示设备 | |
US20240119897A1 (en) | Pixel Circuit and Driving Method Therefor and Display Panel | |
US8299984B2 (en) | Pixel circuit, display system and driving method thereof | |
US9070646B2 (en) | Organic light emitting display device | |
JP4398413B2 (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
JP4734529B2 (ja) | 表示装置 | |
WO2016146053A1 (zh) | 显示装置及其像素电路和驱动方法 | |
CN113838420B (zh) | 像素电路、显示装置和驱动方法 | |
WO2016150372A1 (zh) | 像素电路及其驱动方法和一种显示装置 | |
US9324258B2 (en) | Display apparatus | |
JP2006251453A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
JP5015428B2 (ja) | 表示装置 | |
JP2009237068A (ja) | 表示装置およびその駆動方法 | |
JP2008051990A (ja) | 表示装置 | |
US11017730B2 (en) | Display device and driving method of the same | |
JP5685700B2 (ja) | 画像表示装置の駆動方法 | |
JP2006106141A (ja) | 有機el画素回路 | |
JP5028207B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
US20210225273A1 (en) | Display system | |
JP5037832B2 (ja) | 表示装置 | |
US11127351B2 (en) | Display device and method of driving the same using fake data insertion | |
JP2014145851A (ja) | 発光装置およびその電源立ち上げ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100319 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5015428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |