JP2011170557A - データ処理装置およびその制御方法、プログラム - Google Patents

データ処理装置およびその制御方法、プログラム Download PDF

Info

Publication number
JP2011170557A
JP2011170557A JP2010032902A JP2010032902A JP2011170557A JP 2011170557 A JP2011170557 A JP 2011170557A JP 2010032902 A JP2010032902 A JP 2010032902A JP 2010032902 A JP2010032902 A JP 2010032902A JP 2011170557 A JP2011170557 A JP 2011170557A
Authority
JP
Japan
Prior art keywords
data
data processing
processing
input
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010032902A
Other languages
English (en)
Other versions
JP2011170557A5 (ja
JP5546278B2 (ja
Inventor
Hiroo Inoue
博夫 井上
Takashi Ishikawa
尚 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010032902A priority Critical patent/JP5546278B2/ja
Priority to US13/012,375 priority patent/US8520693B2/en
Priority to CN201110038530.1A priority patent/CN102163181B/zh
Priority to KR1020110013956A priority patent/KR101340438B1/ko
Publication of JP2011170557A publication Critical patent/JP2011170557A/ja
Publication of JP2011170557A5 publication Critical patent/JP2011170557A5/ja
Application granted granted Critical
Publication of JP5546278B2 publication Critical patent/JP5546278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

【課題】リング状バスにおいて処理モジュールの接続順序に従わないデータ処理順序を設定しても、処理性能に劣化を生じさせないデータ処理技術を提供する。
【解決手段】複数の通信モジュールがリング状のバスに接続され、各通信モジュールが隣接する通信モジュールへ所定の周期信号に同期してパケットを送出することにより、リング状バス上でパケットを巡回させるデータ処理装置は、複数の通信モジュールの各々と接続され、パケットの有するデータを処理する複数のデータ処理モジュールと、複数の通信モジュールの少なくとも一つと接続され、通信モジュールにデータを入出力する入出力モジュールと、入出力モジュールによって通信モジュールの1つに入力されたデータが、所定の処理を完了して入出力モジュールが受信するまでにリング状のバスを周回する周回数を取得する取得手段と、周回数に応じて周期信号の周波数を変更する変更手段とを備える。
【選択図】図3

Description

本発明は、リング状バスを用いたデータ処理装置およびその制御方法、プログラムに関する。
従来は、データ処理を行う方法として、処理回路を並列してデータ処理を実行する、バス型のパイプライン接続による方法があった。この接続方式では、入力端において外部メモリや外部I/Fなどから入力されたデータが、接続された順序で処理された後に、出力端において外部メモリ等へ出力される。この場合、処理順序の入れ替えなどを行いたくても、順序を入れ替えることはできなかった。
このため、特許文献1では、データ処理回路間の接続をリング状バスで接続する方法が提案された。また、特許文献2では、画像のフィルタ処理を並列処理する技術が提案された。ここでは、データに制御コードを付けてリング状バスに送出し、制御コードに従ってデータの取り込みの制御を行うことで、データ処理回路間のデータ転送においてオーバーラップするデータを複数のプロセッサで受信できるようにした。このように、リング状バスにおいて順序入れ替えを行う様々な方法が提案されてきた。
特開平01-023340号公報、 特開昭63−247858号公報
しかしながら、これまで、リング状バスの接続において接続順序に従わないデータ処理の順序が設定されると、そのリング状バス内の処理モジュール間の通信路にデータの流れに重複する区間が生じ、どちらかの処理モジュールの通信が待たされることがあった。この重複区間では、転送データ量が増大するため、そのため通信処理の性能が低下するという課題があった。
従って本発明は、係る課題に鑑みて、リング状バスにおいて処理モジュールの接続順序に従わないデータ処理順序を設定しても、処理性能に劣化を生じさせないデータ処理技術を提供することを目的とする。
本発明は、以上の課題を解決するために、複数の通信モジュールがリング状のバスに接続され、各通信モジュールが隣接する通信モジュールへ所定の周期信号に同期してパケットを送出することにより、前記リング状バス上でパケットを巡回させるデータ処理装置は、前記複数の通信モジュールの各々と接続され、パケットの有するデータを処理する複数のデータ処理モジュールと、前記複数の通信モジュールの少なくとも一つと接続され、当該通信モジュールにデータを入出力する入出力モジュールと、前記入出力モジュールによって前記通信モジュールの1つに入力されたデータが、所定の処理を完了して前記入出力モジュールが受信するまでに前記リング状のバスを周回する周回数を取得する取得手段と、前記周回数に応じて前記周期信号の周波数を変更する変更手段とを備えることを特徴とする。
リング状バスにおいて処理モジュールの接続順序に従わないデータ処理順序を設定しても、処理性能が低下することを抑制できる。
リング状バスに接続するモジュールの構成を示す図。 (a)パケットデータのフォーマット、(b)リング状バスとそれを用いたモジュールの構成を示す図。 データ処理システムの構成を示す図。 接続順序に従った処理手順での、リング状バスのデータ転送を示す図。 接続順序に従わない処理順での、リング状バスのデータ転送を示す図。 接続順序に従わない処理順での、リング状バスの動作速度を2倍に下場合の、リング状バスのデータ転送を示す図。 リング状バス動作周波数設定処理の処理フローを示す図。 (a)リング状バスの構成、(b)パケットデータのフォーマットを示す図。 リング状バスのデータ周回数検知部の処理フローを示す図。 リング状バスとそれに接続されたモジュールの構成を示す図。 リング状バスのデータ量検知部の処理フローを示す図。
<実施形態1>
図1は、実施形態1のモジュールの構成例を示すものである。
100は、リング状バスに接続されている単体のモジュールを示す。110は、単方向にデータを巡回させるリング状バスである。120は、リング状バスとモジュールとの間でのデータの送受信を行うと共に、リング状バス上を流れるデータパケットを保持する役目も果たす通信部である。130は、通信部120にて受信されたデータを処理するデータ処理部である。
121は、通信部120において、リング状バス上を流れるデータパケットのうち、当該モジュールにて処理すべきデータを受信する受信部である。122は、データ処理部130において処理済みのデータ、または、通信部120において何らかの処理が行われるデータについての送信パケットの生成並びに送信パケットの出力を行う送信部である。123は、送信部122の判断に応じて、リング状バス110より入力されたパケット、または、送信部122で生成されたパケットのいずれかを選択して出力するセレクタである。
124は、セレクタ123の出力を一時保持するバッファである。リング状バスに接続されるデータの一時保持は、このバッファ124で行なわれる。125は、通信部120の動作に必要なクロックを供給する通信部クロック供給部である。そして、外部からの設定に従って動作周波数の指示を行う動作周波数指示部126によって指示された周波数のクロックを、通信部クロック供給部125は通信部120に供給する。
なお、このクロックの周波数は、実装上よく用いられる技術としては、ある特定の原発振周波数の整数倍の逓倍、あるいは、整数分の1の周波数を用いることが多い。更に、通信路の同期に関係する問題発生を回避するために、原発振周波数を高くしておき、動作に応じてその整数分の1、あるいは、2のべき乗分の1の低周波数への切換を行うような制御を行うことが一般的である。ただし、それらの生成周波数についての実装上の制約は本発明の意図・効果に直接関係しないので、本発明の説明においては特に発振周波数や指示可能な周波数に関する制約を設けないこととする。
本実施形態の説明において算出された周波数が、実際に選択可能な周波数として存在しない場合は、算出された周波数よりも高い周波数で最も近い周波数を選択して指示することとする。これは、通信路の速度を高速にすることにより、通信路上に保持できる見かけのデータ量を多くすることによって、通信路上でのデータの遅滞を抑制するためである。
また、図において明示した通信部クロック供給部125の他に、データ処理部やその他の構成部分に対して適切にクロックを供給する手段が存在する。しかし、これらは、本発明において特筆すべき効果につながらないため図示を省略している。これらのクロック供給手段は、特定の周期(周波数)を有する動作クロック(駆動用の周期信号である。以降、単にクロック)を供給するものとする。処理手段に対するクロック供給手段がどのような形で動作周波数を決定するかについては、本実施形態においては言及しない。ただし、処理手段に対するクロック供給手段は、通信部クロック供給手段とは独立のクロック供給を行うこととする。
図2(a)にリング状バスを巡回するパケットの構成を示す。200は、パケット全体を示す。201は、パケットが有効かどうかを示すvalidフラグであり、202は、パケットが受信できず保留であることを示すstallフラグである。そして、203は、データの送信元を示すnode IDであり、204はデータの送信順を示すカウント値であり、更に205は、送信データである。
以下、画像処理モジュール100の例について、リングバッファの動作を説明する。リング状バスにデータを出力する際は、まず、リング状バスを構成するバッファ124に保持される入力パケットのvalidフラグ201を検出し、無効パケット(空きパケット)を探す。入力パケットのvalidフラグ201が「有効」を示す場合、バッファ124には入力パケットを格納し、次のクロックでこのパケットをリング状バスに出力する。
一方、入力パケットのvalidフラグ201が「無効」を示す場合で、かつ、当該モジュールのデータ処理部により処理済みの出力可能なデータがある場合、次のパケットを生成し、バッファ124に保持し、このパケットをリング状バスに出力する。すなわち、このパケットは、この出力可能なデータに、validフラグ201(「有効」)、stallフラグ202(「無効」)、自身のモジュールID(node ID)、および出力データ数のカウント値を付加することで生成される。このパケットをリング状バスに出力するとき、出力カウンタは、インクリメントされる。
データの受信側では、入力パケットのvalidフラグ201、node ID203、カウント値204を監視する。そして、validフラグ201が「有効」で、node ID203が予め設定されている待ち受けIDと一致し、カウント値204が入力カウンタ値と一致するパケットが入力されたとする。そして、データ処理部130がデータを受信可能な状態にある場合、入力パケットが、データ処理部130に取り込まれる。そして、validフラグ201を「無効」にして次のバッファへ出力する。このとき、入力データ数をカウントするカウンタがインクリメントされ、入力カウンタ値が更新される。
一方、当該モジュール内のデータ処理部130がデータを受信不可能な状態にある場合、入力パケットのstallフラグ202のみ「有効」にし(即ち、データの取り込みを保留)、他のフィールドは変更せず、このパケットはバッファ124へ出力される。なお、入力カウンタと出力カウンタは、同期を取るため、データ転送開始前に同じ値に初期化される。
図2(b)は、図1において説明した個々のモジュールを接続してリング状バスを構成した際の構成例を示す。300は、リング状バスを示す。310は、リング状バス300に対して外部のデータバスとの接続360を介して外部からのデータをパケット化してそのパケットを投入するターミナルモジュールである。また、このターミナルモジュール310は、リング状バスに接続されたモジュールにおいてパケットの処理が完了したパケットからデータを取り出し、外部データバスとの接続350を介して外部に出力する機能を持つ。
320、330、340は、リング状バスに接続されるモジュールである。これらの隣接するモジュール310,320,330,340の各々には、リング状バスとのデータの送受信を行う通信モジュールである通信部311,321,331,341、および個々のモジュールごとに処理を行うデータ処理部312,322,332,342が備えられている。これらのデータ処理部は、モジュールごとに異なる処理を行っても、またいくつかのモジュールで同じ処理を行ってもよい。
また、ここでは4つのモジュールによって構成されるリング状バスを例示しているが、リング状バスを構成するモジュールの数には特に制約はなく、4つ以上のモジュールを用いてリング状バスを構成してもよい。ここで、通信部クロック供給部125は、通信部311,321,331,341に対して、あらかじめ動作周波数指示部126に設定された動作周波数に従って、クロックを供給する。このクロック供給により、通信部311,321,331,341および通信部間を接続するデータバスは、供給クロックに同期してデータ通信を行う。
図3は、データ処理装置を配置するシステムの構成例を示す。システム400は、演算ならびに制御用のCPU401、固定データやプログラムを格納するROM402、データの一時保存やプログラムのロードに使用されるRAM403、および外部データを保持する外部記憶装置404などにより構成される。
410は、処理すべきデータをシステム外部またはシステム制御部より取り込むデータ入力部である。データ入力部410は、たとえばイメージスキャナおよびA/D変換器などのデバイスによって構成される画像読み込み装置や、マイクおよびA/D変換などのデバイスによって構成される音声入力装置などであってもよい。また、当然のことながら、システム制御部や外部に配置されるメモリ等からのデータ読出しを行うDMA(Direct Memory Access)モジュールであってもよい。
420は、データ処理装置である。430は、システムにおいて処理済みのデータを外部もしくはシステム制御部に出力するデータ出力部である。たとえばこのデータ処理装置420は、画像データを印字ドットパターンに変換して出力するプリンタデバイスを含む画像出力装置であるか、または音声データをD/A変換器等を通して出力する音声出力装置であってもよい。また、システム制御部や外部に配置されるメモリ等へのデータ書き出しを行うDMAモジュールであってもよい。
データ入力部410において入力されたデータは、システム制御部に送られてCPU401で処理されても良いし、そのままRAM403や外部記憶装置404に一時的に記録されても良い。従って、データ処理装置420は、データ入力部410からの入力データを直接受け取って処理を行っても良く、またシステム制御部400からの指示ならびにデータ供給によって処理を行っても良い。
また、データ処理装置420の出力は、再度システム制御部400に送られても、直接データ出力部430に送られても良い。更に、データ処理装置420は、システム制御部400の制御によって、種々のデータ処理内容が設定され、また種々の処理データが供給されて動作する。
次に、図4を用いて、動作周波数算出方法の例を説明する。図4(a)は、リング状バスに8つのモジュールが接続された状態を示している。このような接続のリング状バスにおいて、501に示すデータ入出力モジュール(以下「モジュールTE0」)からリング状バスに投入されたデータは、まず502に示すデータ処理モジュール(以下「モジュールPE1」)で処理される。そしてこの処理の後、503に示すデータ処理モジュール(以下「モジュールPE2」)で処理されて出力されるように予め処理モジュールの使用順序が規定されているものとする。尚、図4に示すように、(a)から(b)へ移動するデータの移動の要する時間は、Tとしている。また、図4における各データモジュールでデータを処理する時間は、一律に2Tと仮定している。
つまりこの場合、この処理順序は、接続順序に従った順序となっている。ここで、モジュールTE0は、図2におけるモジュール310に相応するものであり、502,503で示すモジュールは、図2におけるモジュール320,330,340に相応する。リング状バスにおけるデータの動作を説明するに当たり、これらの処理モジュールについては簡素な形で示している。
また、本実施例の説明図の図4においては、リング状バスにおけるデータの転送方向は反時計回り単方向であるとする。まず図4(b)においてデータ504が投入されると、データは、図4(c)から(d)に示すように反時計回りにリング状バスを周回していき、図4(d)において、データ505は処理のため502で示すPE1に取り込まれる。
本実施例の説明においては、モジュールPE1およびモジュールPE2は、2Tの時間で処理を終了する。従って、図4(d)から2T経過後の図4(f)において、モジュールPE1は、処理済のデータ506をリング状バスに送出し、次の処理データ507を入れ替わりに取り込む。その後、モジュールPE1から送出された処理済データ506は、図4(f)から図4(h)にかけてリング状バスを移動して行き、図4(h)において、次の処理順序にあたるモジュールPE2が処理データ508を取り込む。
モジュールPE2についても、2Tで処理を終了し、その後図4(j)において、処理済データ509が、モジュールPE2からリング状バスに送出され、入れ替わりに次の処理データ510を取り込む。ここで送出された処理済データ509は、その後、図4(j)から図4(l)にかけてリング状バスを移動して行き、モジュールTE0に到達したところで出力データ511として外部へ出力される。
このように、接続順に沿った処理順の設定がされた場合には、1回の周回でデータが処理されて出力されることがわかる。その後の図4(m)から図4(u)に示すように、この後は2T間隔でデータが出力される。これとともに、リング状バスにおいて、例えばパケット512のように、データ転送をしていない空パケットは、常に4つあり、リング状バスが余裕を持って、かつ、定常的な状態でデータ転送を行うことができることがわかる。
このような場合、8つのパケットのうち、4つを1つのデータフローで定常的に占有している。従って、いま、このPEの組み合わせとは別のデータフローをこのリング状バスで構成すると、リング状バスは、ちょうど100%の状態となる。すなわち、このリング状バスは、この異なる2つのデータフローを転送可能であることがわかる。
次に図5を用いて、本発明の動作周波数算出方法の例を示す。図5の(a)は、リング上のバスに8つのモジュールが接続された状態を示している。いま、このような接続のリング状バスにおいて、図5の処理順序とは異なる順序で処理する場合を考える。つまり、データ入出力モジュール601(以下「TE0(図5)」)からリング状バスに投入されたデータは、まずモジュール603(以下「モジュールPE2(図5)」)で処理された後、モジュール602(以下「モジュールPE1(図5)」)で処理されて出力されるように予め処理順序が指定されているものとする。
まず、図5(b)においてデータ604が投入されると、データは、図5(c)から(h)に示すように反時計回りにリング状バスを周回していき、図5(h)において、データ605は処理のためモジュールPE2(図5)に取り込まれる。処理モジュールは、前述のとおり2Tの時間で処理を終了するので、図5(h)から2T経過後の図5(j)において、モジュールPE2は、処理済のデータ606をリング状バスに送出し、次の処理データ607を入れ替わりに取り込む。
その後、モジュールPE2から送出された処理済データ606は、図5(k)から図5(n)にかけてリング状バスを移動して行く。そして、図5(n)において、次の処理順序にあたる、モジュールPE1(図5)が処理データ608を取り込む。モジュールPE1(図5)も2Tで処理を終了するので、その後、図5(p)において、処理済データ609が、モジュールPE1(図5)からリング状バスに送出され、入れ替わりに次の処理データ610を取り込む。
ここで送出された処理済データ609は、その後、図5(q)から図5(v)にかけてリング状バスを移動して行き、モジュールTE0(図5)に到達したところで出力データ611として処理済みデータ609が外部へ出力される。このような経路を通ってデータが処理される場合に、リング状バスのデータ転送クロックは、時間Tでひとつ隣の処理モジュールにデータを転送する速度により与えられる。このとき、定常状態においては、図5(ah)の612に示すように、空伝送パケットは1つしか存在しない状態となり、リング状バスのデータ転送の能力の余裕が少なくなっていることがわかる。
図4で説明したように、接続順序に沿った処理順序を指定して、各々の処理モジュールが2Tで処理を行う場合は、リング状バス上のデータは1つおきに存在する状態となる。しかし、図5に示したように、処理順序を入れ替えて、逆の順序で指定した例では、データは、リング状バスを2回周回して出て行くことになり、リング状バスのデータ保持可能量のほぼ全てを使用してしまう状態となる。この状態では、更にもう一つのデータフローを処理させることはほぼ不可能となる。すなわち、処理順序の入れ替えによって、リング状バスの帯域占有率が上がるために、データ処理装置としての処理能力が半分になる。すなわち、単一のデータフローしか処理できない状態にあるということである。
本発明では、処理順序を入れ替えて、逆の順序で指定した場合にも、通常の処理順序のときと同様に、2つのデータフローを処理できるようにするための対策をとる。この対策として、実施形態1では、リング状バスの動作速度を決めるクロックの周波数を変更する技術を開示する。つまり、リング状バスを回り処理が終了するまでにデータが周回する回数が多いほど、データ転送クロックの周波数を高くする。即ち転送する周期を短くするように周期が変更される。
図6に、リング状バスのデータ転送速度を2倍に速めた場合について示す。この2倍という転送速度は、処理モジュールPE1からPE2へのデータフローの流れに対して、処理順序をデータフローの流れと逆に設定した場合に、入力データはリング状バスを2周回するという解析の結果に基づいて設定されている。このように、転送速度を2倍にすると、図7における時間軸は、2倍の速度で表示される。従って、例えば、図4や図5では、(a)と(b)との間で経過する時間は、Tであったが、図6においては、リング状バスの転送速度が2倍と成るので、転送に要する時間は、図4における転送時間Tの半分のT/2となる。しかし、処理モジュールに供給するクロック周波数は、制御しないので、この結果、リング状バスの速度は、これまでの処理モジュールに対して4倍の速度で動作することになる。
図6(a)は、図4および図5と同様の構成であり、リング上のバスに8つのモジュールが接続された状態を示している。このような接続のリング状バスにおいて、データ入出力モジュール701(以下「モジュールTE0(図6)」)からリング状バスに投入されたデータは、まず703に示すPE2(以下「モジュールPE2(図6)」)で処理された後、702に示すPE1(以下「モジュールPE1(図6)」)で処理されて出力されるように予め処理順序が指定されているものとする。
まず図6(b)においてデータ704が投入されると、データは、図6(c)から(h)に示すように反時計回りにリング状バスを周回していき、図6(h)において、データ705は、処理のため処理モジュールPE2(図6)に取り込まれる。処理モジュールは、前述のとおり2Tで処理を終了するが、この場合、データ転送にかかる時間が、T/2であることから、図6(h)から2T経過した時点では、図6(l)に示す状態となっている。この時点において、処理モジュールPE2は、処理済のデータ706をリング状バスに送出し、次の処理データ707を入れ替わりに取り込む。
その後、処理モジュールPE2(図6)から送出された処理済データ706は、図6(m)から図6(p)にかけてリング状バスを移動して行く。そして、図6(p)において、次の処理順序にあたるモジュールPE1(図6)が処理データ708を取り込む。この処理データ708は、処理済データ706と同一の内容を持つものである。
702で示す処理モジュールPE1(図6)も、2Tで処理を終了するので、その後、図6(t)において、処理済データ709が、処理モジュールPE1(図6)からリング状バスに送出され、入れ替わりに次の処理データ710を取り込む。ここで送出された処理済データ709は、その後、図6(u)から図6(z)にかけてリング状バスを移動して行き、入出力モジュールTE0(図6)に到達したところで出力データ711として外部へ出力される。
このときに、注意する必要があるのは、入出力モジュールTE0(図6)は、図4および図5で示したと同様に、2T間隔でデータを投入している点である。このことにより、モジュールPE1(図6)、モジュールPE2(図6)の処理と同期してデータが供給される状況を生み出している。ただし、図6(n)において、ちょうどモジュールTE0(図6)が出力するタイミングで、処理済データ712が通過する。従って、一つのパケットに2つのデータを載せられないことから、モジュールTE0(図6)からのデータ投入がT/2だけ遅れる。このことによる遅延は、図6(am)の出力が、通常の2T間隔よりもT/2遅れていることにつながる。しかしながら、リング状バスの上でのデータの占有率は、たとえば図6(aa)の空パケット713がほぼ常に4つある状態となっており、これは、図4の場合の例と同様であると言える。
このように、接続順序と逆の処理順序を指定することにより、リング状バスをデータが2回周回する場合、リング状バスの動作速度を決めるクロックを2倍にすることで、リング状バスのデータ転送容量を向上し、更にもう一つのデータフローを流せる能力を得ることができる。
ここでは、接続順序と逆の処理順序が予め設定されることにより、リング状バスをデータが、2回周回する場合を例示した。しかし、更に多くのデータ処理モジュールを処理に参加させ、接続順序と逆の処理順序に設定した場合に、データがリング状バスをN回周回する場合においても、図6と同様、リング状バスのデータ転送容量を向上させることができる。つまり、データがリング状バスをN回周回する場合には、リング状バスの動作速度をN倍に上げることによって、図4から図6において説明したのと同様の効果を得ることが可能である。このように、データのリング状バスの周回数に応じて、リング状バスの動作速度を速める理由の1つは、省エネルギー対策である。すなわち、速める必要のない場合は、リング状バスの動作速度を低く保つことで、系全体の消費電力をセーブする。例えば、周回数が少ない場合は周波数を低く変更する(周期を長く変更する)ようにしてもよい。周回数は自然数とする。
実際の回路実現においては、クロックを基本原発信周波数(基準となる周期信号)のN倍に逓倍するようにすると、クロックの波形がなまるなどの弊害が生じる可能性がある。従って、たとえば、予め周回数の上限を定めるなどして、基本クロックを予め通常のN倍の速度に設計しておき、周回数が少ない場合にはこのクロックを分周して低速に制御して供給するなどの方法を用いても良い。また、本実施形態においては、周回数にあわせてリング状バスの処理速度を変更することを開示しているが、原発信周波数をN倍にするか、1/Nにするかは、実装形態に依存する。
図7は、接続順序と逆の処理順序に設定した場合に、図3のCPUなどの制御装置のデータ処理装置の内部にある、図1の動作周波数指示装置126に対して指示を行う場合の処理フローを示す。まずS801において処理が開始される。次にS802において、処理モジュールの接続順序情報O[n]の読み込みを行う。ここでO[j]は、たとえば接続順序j番目に接続されているモジュールの識別IDを保持するものとする。
次にS803において予め指定された処理順序P[n]の読み込みを行う。ここでP[i]は、たとえば処理順序i番目に処理することを指定されているモジュールの識別IDを保持するものとする。また、S804において、処理順序検索カウンタiを0に初期化する。更に、S805において、現在の処理モジュールの接続順序を保持する変数posを0に初期化する。なお、ここで接続順序および処理順序は0以上の整数とする。通常は、先頭の接続モジュールを0とするならば、{0,1,2,3,4、・・・}が、接続順序を示す数列として定義される。
次にS806において、周回数Nを0に初期化する。また、S807において、接続順検索カウンタjを0に初期化する。更に、S808において、P[i]が示す処理モジュールとO[j]が示す処理モジュールが一致するかどうかを判定し、一致する場合にはS810に進み、一致しない場合S809に進む。S809では、jに1を加算して、S808に戻る。S810では、カレント処理モジュール順序を保持する変数である、posとjとを比較し、pos≧jである場合には、S811へ進み、それ以外の場合にはS812に進む。
S811では、周回数Nを1つカウントアップする。S812では、posにjを代入する。そしてS813では、iを1つカウントアップする。次にS814において、iが全ての予め指定された処理順序に従ったモジュールついて検索をしたかを確認し、検索終了であればS815に進み、それ以外はS807に戻る
S815では、求められたNを元に、動作周波数指示部126の周波数の設定を行う。たとえば、動作周波数指示部126が実装されている場合には、原発振のN倍の周波数を設定するように、Nを設定し、原発振の1/Nを指定するように、動作周波数指示部126が実装されている場合は、仕様で定める最大の周回数をMとすると、この場合、N/Mの周波数を指定する。その後、S816に進んで設定処理を終了する。
本実施形態においては、上述のごとく、求められた周回数Nを用いて、リング状バスのデータの転送速度を決定する動作周波数をNで逓倍すれば良い。その周回数の値は、上述のように図1の動作周波数指示部126の実装方法や、原発振の設定によって異なる。つまり、周回数の値は、動作周波数指示部126の実装に依存する。
また、実施形態1では、データ転送速度を決定する動作周波数を制御する例を示したが、各データ処理モジュール側の処理速度を制御しても同様の効果が得られることは、明らかであろう。つまり、データの周回数が2のとき、リング状バスの転送速度を2倍にしたが、リング状バスの転送速度をそのままにして、各データ処理モジュール側の処理速度を1/2にしても良い。このように、データ処理モジュールの速度を遅くすることは、限られた場合に行なわれるが、リング状バスの全体のデータ処理を滞らせないという点で、同様の効果がある。なお、本実施形態では処理の便宜上周回数を0に初期化しているが、基本的に周回数は自然数として扱う。
<実施形態2>
図8(a)は、実施形態2におけるリング状バスに接続された処理モジュールの構成ついて示したものである。また、図8(a)は、図2に示した構成に加えて、2つの新しい機能部を備えている。1つは、リング状バスに接続されリング状バスの有効データを監視し、同一のデータフローにおいてデータが予め指定された処理を行うルートで、リング状バスを何回周回しているかを計数するデータ周回数検知部901である。もう1つは、データ周回数検知部901により検知され、取得された周回数Nに基づき、動作周波数指示部126に対して指示する設定値を求める動作周波数指示値算出部902である。
また、データフローの開始や終了のタイミングに応じ、データ周回数検知部901に初期化のトリガを与えるリセット信号ならびに初期化するためのデータフロー識別情報を通知する制御信号接続903を備えても良い。更に、データ処理装置全体の初期化リセット信号などは、通常の実装に従ってデータ処理装置全体に対して存在しても良い。また、そうしたリセットによる場合、データ処理装置全体のリセットに応じて全てのデータ周回数がリセットされるように実装することが考えられる。また、データ周回数検知部901は、図3のシステム制御部400、あるいは、CPU401などから直接初期化の指示を受け取っても良い。この際にも、システム制御部400、もしくはCPU401が、これから処理を開始しようとするデータフローについての周回数のみを初期化するように選択的に初期化を行っても、また全ての周回数を初期化するように制御を行っても良い。また、これら2つの初期化の方法を選択的に指示しても良い。
図8(b)は、データ周回数検知部901において、同一のデータフローに属するデータの周回数を検知するときに必要な情報を保持するデータパケットの例を示す。このデータパケットは、図2にて説明した情報に加えて、データ処理の異なるデータフローを識別するための情報であるデータフロー識別情報F1001を保持する。
図9に従って、データ周回数検知部901が、このデータフロー識別情報F1001と、各モジュールのノードの識別タグであるノードID203とを用いて、周回数を検知し、周回数決定を行う処理を例示する。S1101において処理が開始されると、S1102において、データパスfに対する周回数N[f]を0に初期化する。S1103において、全データ処理モジュール数Nに対して、有効データ処理モジュールカウントCOUNT[f][N]を全て0に初期化する。
S1104において、データ処理開始トリガを待つ。データ処理が開始されるとS1105に進む。S1105において、入力データを確認し、S1106において、有効なデータであるかどうかを判別する。有効なデータである場合はS1107に進み、それ以外はS1105に戻る。
S1107において、データのフローの識別タグであるフロー識別情報F1001とノードID203とから、COUNT[F][ノードID]を参照し、その値が0である場合には、ステップ1108に進み、それ以外はS1109に進む。
S1108では、周回数N[F]に1を加算する。S1109では、COUNT[F][ノードID]に1を代入し、再びS1105に戻る。
本処理は、データ処理装置が動作している間、常にリング状バスの状態を監視するため、データ処理装置が停止、もしくは再度初期化されるまで上記処理を繰り返す。初期化のタイミングは、たとえばデータ入出力部において、特定のデータ処理が開始もしくは終了したタイミングでもよい。すなわち、初期化のタイミングは、必ずしもシステム全体やデータ処理装置全体がリセットされるタイミングや起動されるタイミングでなくても良い。
また、当然のことながら、図8のデータ周回数計測部901は、複数のデータフローに対して監視を行うものである。そのため、データ入出力部310において特定のデータフローの開始もしくは終了時に初期化を行う場合、すなわちS1102に示す周回数Nの初期化については、フロー毎に初期化可能とすることが望ましい。
図9に示した処理フローは、すなわち、特定のデータ処理モジュールからの特定のデータフロー識別番号F1001データについて1回ずつ周回数をカウントすることで、データフロー固有の周回数を検知している。これは、当然のことながらデータ処理においては、同一データ処理モジュールからの出力データ量は、処理するデータ量の大きさに応じて大きくなる。そのため、後述の実施形態3における図11のフロー図に示すように、一度カウントしたモジュールからの連続する処理データをカウントしてしまうと、そのカウント値は処理データ量となってしまう。
そこで、例えば、図9に開示するような処理によって、データパスとしてリング状バスを通って再度上流に戻るデータのノードID203に対してカウントを行う。こうすることで、データがどのようにリング状バスを定常的に周回しているかがカウントされる。
図9の処理例においては、周回数をデータフロー識別情報F1001に対して別に求めているが、これを全てのFについて総和して、リング状バス全体としてのデータ周回数として換算することで、この値を制御に用いることも有効である。その場合は、図9における[f]および[F]の記載を削除することでこうした技術を実現することができる。ただし、その場合、ノードID203は、リング状バスに接続された全てのデータ処理モジュール間で競合しない値を割り振ることとする。これによって、カウントにおいて他のデータ処理モジュールのノードID203での重複により周回数のカウントにミスが生じないよう制御することが必要となる。
<実施形態3>
図10に、実施形態3におけるリング状バスに接続された処理モジュールの構成ついて例示する。
図10は、図2に示した構成に加えて、2つの新しい機能部を備えている。1つは、リング状バスに接続されリング状バス上の有効データを監視し、リング状バスを流れる所定の時間当たりの有効なデータの量を測定するデータ量計測部1201である。もう1つは、データ量計測部1201により検知されたデータ量Mに基づき、リング状バスの転送速度を決定する設定値を求める動作周波数指示値算出部1202である。この設定値は、動作周波数指示部126へ送られる。
また、他の実施形態と同様に、データ処理装置全体の初期化リセット信号などは、通常の実装に従ってデータ処理装置全体に対して存在してもよい。また、そうしたリセットに関しては、データ処理装置全体のリセットに応じて、保持しているデータ量もリセットするように実装することが考えられる。更に、データ量検知部1201は、図3のシステム制御部400、あるいはCPU401などから直接初期化の指示を受信しても良い。
図11は、この実施形態においてデータ量を計測する処理フローを示す。S1301において、処理が開始されると、次にS1302において、リング状バスをデータが一周する時間Lが読み込まれる。次にS1303において、リングバス上のデータ量を表わす変数Mを初期化する。
S1304において、データ処理の開始トリガを待ち、データ処理の開始トリガを受け取ると、S1305に進む。次にS1305において、入力されるデータを確認する。この入力データが有効データかどうかを確認するまでに、S1306において、この入力データについて所定の時間が経過したかどうかを判定し、経過している場合はS1309に進む。それ以外はS1307に進み、ここで入力データが有効データであるかどうかを確認する。有効データであるかどうかは、図2において示したValidフラグ201を確認することによって行われる。その判定の結果、有効データでない場合には、S1305に戻り、有効データである場合にはS1308に進む。
S1308では、有効データ量Mに1を加算し、再びS1305に戻る。一方、S1306において所定の時間が経過していた場合には、S1309において、測定値Mを出力値として保持する。続いてS1310において、リングバス上のデータ量Mを再び初期化して、S1305に戻る。
本処理も、データ処理装置が途中で停止される場合、もしくはリセットがかかるまで動作し続ける。ここで、S1309においては、所定の時間当たりに測定した有効データ量Mを出力として保持する処理のほかに、過去数回の有効データ量Mの保持値との平均を取るなどの測定値のばらつきを抑えるような統計処理を行っても良い。また、更に特定の予測係数等を使用して、過去の測定値から次回、次々回の測定値を予測し、これを出力として保持しても良い。
こうして保持された出力は、動作周波数指示値算出部1202によって読み出され、所定の時間当たりに、このリング状バスに与えられた標準データ量と比較される。この動作周波数の設定は、データ量の測定値Mの大きさに応じて、動作周波数を整数倍にして増加させる。例えば、有効データ量の測定値Mが、通常時の値を越え、通常時の2倍以下の場合は、動作周波数を2倍に設定する。一般的に言えば、計測されたデータ量が標準データ量を越え、標準データ量のN−1(N:2以上の整数)倍を超え、かつ、N倍以下の場合に、動作周波数指示値算出部1202は、リング状バスで処理を行う処理モジュール間のデータの転送速度を整数Nで乗じた転送速度に設定されるように、動作周波数が設定される。このようにすることで、データ処理の効率を向上させることができる。
この際にも、実際の動作においては、頻繁に動作周波数を切り替えることにより波形の乱れ等を生じ、データ処理に不具合が発生しかねないケースもありうる。こうしたことから、動作周波数指示値算出部においては、動作周波数を上げることを即座に実行し、動作周波数を下げる指示を行う場合には、所定のヒステリシス処理等を用いて制御するなどして、動作周波数が頻繁に切り替わらないように抑制するような処理を実施しても良い。
<実施形態4>
本実施形態では、動作周波数指定部126に対して動作周波数を指示する際に、システム制御部400において、データ処理装置420に対して同時に実行を指示するデータフローの数をFとした場合、このFの値に基づき設定値を求めて指示する例を説明する。
実施形態1の図6に示したように、リング状バスのデータ転送速度を2倍にすることで、リング状バスのデータ保持能力が、パケット総数のうち半分が空状態となり、余裕が生まれることを示した。このことから、動作周波数を上げることによって、リング状バスを流れるデータ量を増やすことが可能であることがわかる。
一方で、複数のデータフローをリング状バスに設定する場合には、当然、リング状バスを流れるデータ量は増大することになる。システム制御部は、データ処理部に同時に実行させるデータフローの数Fを把握することができる。従って、システム制御部は、把握されたデータフロー数Fにより、たとえばリング状バスの動作周波数をこれまでの周波数のF倍に設定するなどの制御を行っても良い。
実際には、図4や図5で説明したとおり、接続順序に対して処理順序を逆にすることによって、リング状バスを流れるデータの量は変化する。そのため、データフロー数Fだけでは十分に周波数をどのように設定するか判断できない。しかし、そもそも運用としてリング状バスを使用する際に、接続順に従わない処理によるリング状バスの周回数を特定すると、フロー数Fに比例した形で制御を行うことが可能となる。
例えば、実施形態1の図6に示したように、処理順序の逆転が1回しかなく、データはリング状バスを2周するフローを同時に2つ処理させる場合には、データフロー数Fとデータの周回数2から、たとえば転送速度を決定する周波数を2xF倍に設定することが考えられる。これにより、データの周回数Nとデータフロー数Fの両方を考慮した転送速度の変更が実現できる。
また、図6の例では、データ処理モジュール702,703が、ともに2Tの処理時間を要することから、実施形態4で述べた2Fを2で割って、動作周波数の設定をF倍とすることが考えられる。実施形態5では、このように、データ周回数Nと同時処理データフロー数Fとデータ処理モジュールの処理時間2Tの各パラメータを組み合わせて、適切な動作周波数の設定値を決定し、動作周波数指示手段への設定値を求めてもよい。
<その他の実施形態>
上述の実施形態では入出力モジュールとして表現しているが、入力用のモジュールと出力用のモジュールが夫々異なる通信モジュールと接続されていてもよい。また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (11)

  1. 複数の通信モジュールがリング状のバスに接続され、各通信モジュールが隣接する通信モジュールへ所定の周期信号に同期してパケットを送出することにより、前記リング状バス上でパケットを巡回させるデータ処理装置であって、
    前記複数の通信モジュールの各々と接続され、パケットの有するデータを処理する複数のデータ処理モジュールと、
    前記複数の通信モジュールの少なくとも一つと接続され、当該通信モジュールにデータを入出力する入出力モジュールと、
    前記入出力モジュールによって前記通信モジュールの1つに入力されたデータが、所定の処理を完了して前記入出力モジュールが受信するまでに前記リング状のバスを周回する周回数を取得する取得手段と、
    前記周回数に応じて前記周期信号の周波数を変更する変更手段と
    を備えることを特徴とするデータ処理装置。
  2. 前記変更手段は、前記周回数が多いほど前記周波数を高く変更することを特徴とする請求項1に記載のデータ処理装置。
  3. 前記変更手段は、前記周回数が少ないほど前記周波数を低く変更することを特徴とする請求項1又は2に記載のデータ処理装置。
  4. 前記複数の通信手段に基準となる周期信号を供給するクロック供給手段を更に有し、前記変更手段は前記基準となる周期信号と前記取得手段の取得する周回数とに基づいて周期信号の周波数を変更することを特徴とする請求項1から3のいずれか1項に記載のデータ処理装置。
  5. 前記入出力モジュールはデータをパケット化してリング状のバスへ送出するとともに、複数のデータ処理モジュールで定められた処理をされたデータを受信することを特徴とする請求項1に記載のデータ処理装置。
  6. 前記取得手段は、使用順序と複数の処理モジュールの並び順から回数を算出することを特徴とする請求項1又は2に記載のデータ処理装置。
  7. 前記取得手段は、前記入力されたデータが、前記リング状バスを周回する回数を計数することを特徴とする請求項1に記載のデータ処理装置。
  8. 前記変更手段は、前記周期を決定する周波数を前記回数で乗じた周波数に設定することで、前記周期を短くすることを特徴とする請求項1から3のいずれか1項に記載のデータ処理装置。
  9. 複数の通信モジュールがリング状のバスに接続され、各通信モジュールが隣接する通信モジュールへ所定の周期信号に同期してパケットを送出することにより、前記リング状バス上でパケットを巡回させるデータ処理装置であって、
    前記複数の通信モジュールの各々と接続され、パケットの有するデータを処理する複数のデータ処理モジュールと、
    前記複数の通信モジュールの少なくとも一つと接続され、当該通信モジュールにデータを入出力する入出力モジュールと、
    リング状のバスに流れるデータ量を測定する測定手段と、
    前記測定手段の測定したデータ量に基づいて前記周期信号の周波数を変更する変更手段と
    を備えることを特徴とするデータ処理装置。
  10. 複数の通信モジュールがリング状のバスに接続され、各通信モジュールが隣接する通信モジュールへ所定の周期信号に同期してパケットを送出することにより、前記リング状バス上でパケットを巡回させるデータ処理装置の制御方法であって、
    前記複数の通信モジュールの各々と接続されているデータ処理モジュールが、パケットの有するデータを処理する複数のデータ処理工程と、
    前記複数の通信モジュールの少なくとも一つにデータを入出力する入出力工程と、
    前記入出力工程で入力されたデータが、所定の処理を完了して出力されるまでに前記リング状のバスを周回する周回数を取得する取得工程と、
    前記周回数に応じて前記周期信号の周波数を変更する変更工程と
    を備えることを特徴とする制御方法。
  11. 請求項1から9のいずれか1項に記載されたデータ処理装置の各手段による処理をコンピュータに実行させるためのプログラム。
JP2010032902A 2010-02-17 2010-02-17 データ処理装置およびその制御方法、プログラム Active JP5546278B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010032902A JP5546278B2 (ja) 2010-02-17 2010-02-17 データ処理装置およびその制御方法、プログラム
US13/012,375 US8520693B2 (en) 2010-02-17 2011-01-24 Data processing apparatus, method of controlling the same, and storage medium storing program
CN201110038530.1A CN102163181B (zh) 2010-02-17 2011-02-14 数据处理设备及其控制方法
KR1020110013956A KR101340438B1 (ko) 2010-02-17 2011-02-17 데이터 처리장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010032902A JP5546278B2 (ja) 2010-02-17 2010-02-17 データ処理装置およびその制御方法、プログラム

Publications (3)

Publication Number Publication Date
JP2011170557A true JP2011170557A (ja) 2011-09-01
JP2011170557A5 JP2011170557A5 (ja) 2013-04-04
JP5546278B2 JP5546278B2 (ja) 2014-07-09

Family

ID=44370424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010032902A Active JP5546278B2 (ja) 2010-02-17 2010-02-17 データ処理装置およびその制御方法、プログラム

Country Status (4)

Country Link
US (1) US8520693B2 (ja)
JP (1) JP5546278B2 (ja)
KR (1) KR101340438B1 (ja)
CN (1) CN102163181B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047046A (ja) * 2018-09-20 2020-03-26 Necエンベデッドプロダクツ株式会社 データ出力装置、制御装置、制御方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10949200B2 (en) * 2013-06-16 2021-03-16 President And Fellows Of Harvard College Methods and apparatus for executing data-dependent threads in parallel
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
JP6465843B2 (ja) 2016-09-13 2019-02-06 キヤノン株式会社 リング型バスシステム
DE102017208825B4 (de) * 2017-05-24 2019-01-17 Wago Verwaltungsgesellschaft Mbh Übertragen von Daten auf einem Lokalbus
WO2019051699A1 (zh) * 2017-09-14 2019-03-21 保定市泰科电气有限公司 一种通信架构下的计算机控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182161A (ja) * 1985-02-08 1986-08-14 Hitachi Ltd マルチプロセツサ処理方式
JPH0367350A (ja) * 1989-08-07 1991-03-22 Canon Inc ネットワークインタフェース装置
JP2007096642A (ja) * 2005-09-28 2007-04-12 Fujitsu Ltd リング型ネットワーク帯域増減速方法およびノード装置
JP2008059047A (ja) * 2006-08-29 2008-03-13 Oki Electric Ind Co Ltd 情報処理システム及びこの制御方法
JP2010277429A (ja) * 2009-05-29 2010-12-09 Canon Inc リングバスを用いたデータ処理装置、データ処理方法およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63247858A (ja) 1987-04-03 1988-10-14 Hitachi Ltd デ−タ転送方法及び装置
JP2522952B2 (ja) 1987-07-20 1996-08-07 三洋電機株式会社 リング状ネットワ−ク装置
JP2000505604A (ja) * 1996-01-29 2000-05-09 レクロイ・コーポレーション パケットネットワークモニター装置
CN1227599C (zh) 1998-09-18 2005-11-16 Lg情报通信株式会社 总线主控保留和仲裁电路及其使用方法
DE19926075A1 (de) 1999-06-08 2000-12-14 Endress Hauser Gmbh Co Verfahren zur zeitlichen Koordination der Versendung von Daten auf einem Bus
CN1366240A (zh) 2001-01-18 2002-08-28 深圳市中兴集成电路设计有限责任公司 实现多总线到一总线进行不间断流水切换的方法和装置
US8122279B2 (en) * 2008-04-21 2012-02-21 Kabushiki Kaisha Toshiba Multiphase clocking systems with ring bus architecture
US10264029B2 (en) * 2009-10-30 2019-04-16 Time Warner Cable Enterprises Llc Methods and apparatus for packetized content delivery over a content delivery network

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182161A (ja) * 1985-02-08 1986-08-14 Hitachi Ltd マルチプロセツサ処理方式
JPH0367350A (ja) * 1989-08-07 1991-03-22 Canon Inc ネットワークインタフェース装置
JP2007096642A (ja) * 2005-09-28 2007-04-12 Fujitsu Ltd リング型ネットワーク帯域増減速方法およびノード装置
JP2008059047A (ja) * 2006-08-29 2008-03-13 Oki Electric Ind Co Ltd 情報処理システム及びこの制御方法
JP2010277429A (ja) * 2009-05-29 2010-12-09 Canon Inc リングバスを用いたデータ処理装置、データ処理方法およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047046A (ja) * 2018-09-20 2020-03-26 Necエンベデッドプロダクツ株式会社 データ出力装置、制御装置、制御方法
JP7152104B2 (ja) 2018-09-20 2022-10-12 Necエンベデッドプロダクツ株式会社 制御装置、制御方法

Also Published As

Publication number Publication date
US20110202700A1 (en) 2011-08-18
US8520693B2 (en) 2013-08-27
KR101340438B1 (ko) 2013-12-12
KR20110095201A (ko) 2011-08-24
CN102163181A (zh) 2011-08-24
CN102163181B (zh) 2014-11-05
JP5546278B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5546278B2 (ja) データ処理装置およびその制御方法、プログラム
JP5922898B2 (ja) 情報処理装置、通信方法およびプログラム
US9742847B2 (en) Network node physical/communication pins, state machines, interpreter and executor circuitry
JP2012108729A5 (ja)
EP2808789A2 (en) Multi-core apparatus and job scheduling method thereof
CN107533353A (zh) 控制设备在正常状态与静止状态之间的转换
US20170249282A1 (en) Configurable pre-processing array
CN107533352A (zh) 控制在标准状态和静态状态之间的转换
JP5550261B2 (ja) リングバスを用いたデータ処理装置、データ処理方法およびプログラム
CN103514133A (zh) 一种用于pcie高速链路管理的方法
CN110968972A (zh) 基于fpga的模拟速度的脉冲生成装置、方法,及计算机设备
CN115904719A (zh) 数据采集方法、装置、电子设备及存储介质
JP5404294B2 (ja) データ演算装置の制御回路及びデータ演算装置
JP2006252015A (ja) データ転送制御装置
CN102103405B (zh) 数据处理装置
JP2012234315A (ja) データ処理装置
US10014072B2 (en) Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium
JP5534711B2 (ja) 情報処理装置、情報処理方法およびプログラム
US20180102810A1 (en) Method and device for data transmission and counter unit
JPS5968069A (ja) アクセス優先制御方式
JP2008113295A (ja) 映像信号処理装置
JP5070609B2 (ja) 通信装置、通信システム及び通信方法
JP2007257462A (ja) バスリセット・システム及び方法
JP2012247907A (ja) 情報処理装置
JP2022134510A (ja) 通信装置、通信装置の制御方法、プログラム、および記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R151 Written notification of patent or utility model registration

Ref document number: 5546278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151