CN102103405B - 数据处理装置 - Google Patents

Abstract

本发明提供数据处理装置。该数据处理装置包括：接收单元，其被配置为从外部接收包括处理对象数据的输入数据；测定单元，其被配置为测定所接收的输入数据中包括的所述处理对象数据的数据量；数据处理单元，其被配置为对所述处理对象数据进行预定处理，并输出所述处理的结果，作为输出数据；以及控制单元，其被配置为：基于所述接收单元对所述输入数据的接收，将所述数据处理单元设置为激活状态，并且，当所述输出数据的数据量达到通过对由所述测定单元测定的数据量的数据进行所述预定处理而获得的数据的数据量时，将所述数据处理单元设置为睡眠状态。

Description

数据处理装置

技术领域

本发明一般性地涉及数据处理装置，尤其涉及用于在数据处理装置中实现省电的技术。

背景技术

迄今为止，数据处理中使用的LSI(大规模集成电路，Large ScaleIntegration)在其处理速度和其他能力方面受到的关注，超过了其功耗方面。然而，近年来，随着LSI的速度和集成密度的增加，为了抑制整个芯片的功耗，用于减少功耗的技术逐渐变得重要。

已经提出的在LSI中实现减少功耗的一种方式，包括在不需要操作处理模块的周期(period)期间停止时钟信号的供给。例如，在日本特开平08-054954号公报(文献1)中公开的电路检测数据向处理电路的输入，并对预设周期提供对于处理电路处理输入数据而言足够长的时钟。然后，在除了通过降低时钟频率来进行处理时的以外的周期中，减少不必要的功耗。

然而，使用上述文献1中提出的技术，存在如下问题，即尽管能够针对预定数据长度的输入数据、对规定的周期进行时钟供给，但是不能够灵活地对可变长度的输入数据进行处理。

发明内容

本发明提供能够合适地处理可变长度的输入数据的数据处理装置。

根据本发明的一方面，提供了一种数据处理装置，该数据处理装置包括：接收单元，其被配置为从外部接收包括处理对象数据的输入数据；测定单元，其被配置为测定所接收的输入数据中包括的所述处理对象数据的数据量；数据处理单元，其被配置为对所述处理对象数据进行预定处理，并输出所述预定处理的结果，作为输出数据；以及控制单元，其被配置为：通过基于所述接收单元对所述输入数据的接收、开始向所述数据处理单元供给时钟，来将所述数据处理单元设置为激活状态，并且，当所述输出数据的数据量达到通过对由所述测定单元测定的数据量的数据进行所述预定处理而获得的数据的数据量时，通过停止向所述数据处理单元供给所述时钟，将所述数据处理单元设置为睡眠状态，在所述睡眠状态中，功耗比在所述激活状态中小。

根据本发明的另一方面，提供了一种数据处理装置，该数据处理装置包括：接收单元，其被配置为从外部接收包括处理对象数据的输入数据；测定单元，其被配置为测定所接收的输入数据中包括的所述处理对象数据的数据量；数据处理单元，其被配置为对所述处理对象数据进行预定处理，并输出所述预定处理的结果，作为输出数据；以及控制单元，其被配置为：通过基于所述接收单元对所述输入数据的接收、向所述数据处理单元供给第一电压，来将所述数据处理单元设置为激活状态，并且，当所述输出数据的数据量达到通过对由所述测定单元测定的数据量的数据进行所述预定处理而获得的数据的数据量时，通过向所述数据处理单元供给比所述第一电压低的第二电压，将所述数据处理单元设置为睡眠状态，在所述睡眠状态中，功耗比在所述激活状态中小。

通过以下参照附图对示例性实施例的描述，本发明的其他特征将变得清楚。

附图说明

包含在说明书中并构成说明书的一部分的附图例示了本发明的实施例，并且与文字说明一起用来解释本发明的原理。

图1是处理电路模块的框图。

图2是处理电路模块的时序图。

图3是处理电路模块的框图。

图4是处理电路模块的时序图。

图5是处理电路模块的框图。

图6是处理电路模块的时序图。

图7是处理电路模块的框图。

图8是处理电路模块的时序图。

图9是计数单元的操作流程图。

图10是处理电路模块的框图。

图11是处理电路模块的时序图。

图12是时钟停止单元的状态转变图。

图13示出了示例时钟停止单元。

图14示出了示例电压控制单元。

具体实施方式

图1是根据本发明的示例性实施例的处理电路模块的框图。图2是处理电路模块的时序图。本发明中的处理模块例如表示打印机图像处理流程中的处理模块。图2中的示例示出了在处理页面图像数据的情况下的处理时序图的一部分。该处理流程中的预处理模块被描述为进行诸如图像的线细化的间歇数据输出操作(例如，包括输出四个数据、并在短的时间间隔之后输出随后的四个数据的操作)的模块。

下文中，将使用图2的时序图描述与图1所示的框图的各种功能相关的操作。与未示出的预处理模块(外部数据处理电路)相连接的输入请求信号205被激活(assert)为“H”，输入请求信号205用于请求数据的输入、以便开始要在时刻t0从预处理模块发送到本发明的处理电路的数据的输入。向图1中的FIFO 15持续供给时钟。因此，通过处理电路持续接收要作为处理对象的输入数据206，从而使得能够在时刻t1引进数据输入。

现在，处理电路能够接收输入数据206的输入，并且假定输入许可信号204处于“H”状态。从而，由于输入请求信号205和输入许可信号204均被激活为“H”，因此，输入检测单元(AND电路)14在通过这些信号的激活而触发时，在将其输出设置为“H”之后作为输入请求检测信号输出。基于该输入请求检测信号，锁存(latch)电路12以“H”输出锁存输出信号202。

随着该锁存电路12的输出，时钟停止单元11解除停止向处理电路模块16供给的基准时钟信号201的时钟的措施，并且在时刻t1恢复时钟供给并供给操作时钟203。计数单元13响应于输入检测单元14的被激活为“H”的输出，在时刻t1开始计数。计数器数据从初始值0计数至1，并且Up(上行)信号210改变为“H”。结果，“Zero(0)信号”213被去激活(de-assert)，并回到0，这表示存在未处理的数据。当然应当这样配置锁存电路12，也就是使得来自输入检测单元14的输出信号优先于从计数单元13输出的“Zero信号”。

在时刻t2、t3和t4输入数据，并且计数器数据212每次输入时增加并累积1。同时，从输入时起延迟输出由该处理模块处理并输出的数据，延迟时间与处理模块中的处理有关。在图2的示例中，处理模块被描述为能够在输入之后经过两个时钟，便进行输出。换句话说，在t3之后立即激活输出请求信号208。然而，时序被描述为假定后处理模块(未示出)在时刻t4未准备好接收数据。也就是说，输出许可信号207在t4的时刻点，仍然未被激活。因此，处理电路模块16保持输出数据。

在该示例中，输入请求信号205通过在时刻t4改变为“L”，来向输入检测单元14通知输入数据206的结束，从而取消输入请求。作为输入请求信号205改变为“L”的结果，输入检测单元14的输出改变为“L”。在时刻t5，输出许可信号207改变为“H”，并且计数单元13的Down(下行)信号211改变为“H”，从而激活倒数。

在图2中，时序被描述为假定后处理模块在t5变得能够输入数据。输出数据在时刻t6、t7、t8和t9被输出到后处理模块。之后，计数器数据212在t9的时刻点返回为0，Zero信号213在t9被激活为“H”。响应于Zero信号213被激活，锁存输出在t9周期期间被去激活，结果，时钟停止单元11从t10周期开始停止向处理电路模块16供给的操作时钟信号，并且处理模块进入睡眠状态。作为输入检测单元14再次检测到数据输入的结果，恢复临时停止的操作时钟信号的供给，并且处理模块进入激活状态(t12)。

如上所述，作为来自预处理电路的输入请求信号改变为“H”的结果，开始向数据处理电路的时钟供给。然后，在输入请求信号为“H”的持续期间，对输入数据的数据长度(数据量)进行计数，并且在输入请求信号改变为“L”、输入数据结束的时间点，激活倒数。然后，在数据处理电路的处理结束之后，每当输出数据时便从累积值中倒数1，并且在计数达到0的时刻点停止时钟供给。

以此方式控制向数据处理电路的时钟供给产生如下效果：仅仅对可变长度(可变量)的输入数据的数据处理所需的周期激活处理模块，并通过在剩余时间将数据处理电路置于睡眠状态中来减少不必要的功耗。

FIFO 15不包括在时钟供给/停止控制对象范围内，但是在另一示例性实施例中，将时钟供给/停止控制对象范围扩展为包括FIFO。图3示出了在时钟供给控制扩展为包括输入侧的FIFO的情况下的示例。

在本实施例中，由于不是持续供给时钟，因此与FIFO 15不同，直到为数据处理电路36供给操作时钟之前不能够存储输入数据。因此，对于输入数据的头数据，有必要供给相同的数据并可靠地输入头数据，直到通过供给操作时钟而激活数据处理电路36和预处理电路为止。

因此，在本实施例中，同时向包括图2中描述的FIFO和数据处理电路的范围供给操作时钟。因此，在本实施例中，所谓的“缓冲电路”是足够的，而不需要以存储数据为目的的FIFO。在这种情况下，可以使用对FIFO的输入请求信号，来替代对输入检测单元14的输入请求信号。这种情况下的时序图如图4所示。

在图4中，来自预处理模块(未示出)的输入请求信号405被激活。锁存电路12的锁存信号在被该激活而触发时，被激活为“H”。同时，由于对输入缓冲器35的时钟处于停止状态，因此输入许可信号此时仍未被激活。在锁存信号被激活为“H”之后，在时刻t1开始向电路范围39所示的范围中的电路供给操作时钟信号403。

在开始时钟供给和激活输入请求信号405之后，在时刻t2激活输入许可信号404，并在时刻t3开始接收输入数据406。之后，计数单元13的计数值增加，并从t3开始去激活Zero信号。

在完成所需数量的数据输出的t6，将输入请求信号405去激活为“L”。响应于该去激活，在时刻t7将输入许可信号404去激活为“L”。

如上所述，作为连续发送输入数据的头数据、直到来自预处理电路的输入请求信号改变为“H”并且向数据处理电路的上游的缓冲器供给时钟的结果，开始向数据处理电路的时钟供给。在输入请求信号为“H”的持续期间，对输入数据的数据长度进行计数，并且在输入请求信号改变为“L”、输入数据结束的时间点，激活倒数。由此在数据处理电路进行的处理结束之后，每当数据输出时，便进行倒数，并且在计数达到0的时间点，停止时钟供给。

以此方式在包括数据处理电路的上游的处理的电路范围中，进行时钟供给的控制，产生如下效果：仅仅对可变长度的输入数据的数据处理所需的周期激活处理模块，并减少不必要的功耗。

在另一实施例中，将示出在将本发明应用于图像处理电路之外的电路的情况下的示例。

图5是将本发明应用于异步串行通信的发送电路的情况的示意框图。在图5中，附图标记51表示时钟停止单元，52表示锁存电路，53表示计数单元，54表示输入计数AND电路，55表示输入缓冲器，56表示异步串行通信的发送电路，57表示时钟停止对象电路范围。

图6示出了本实施例的发送电路的时序图。在本示例中，为了简化描述，假定异步串行通信包括以两个内部时钟周期的速率进行数据输出，并采用发送流控制。

在图6中，在t0激活(“H”)用于将发送数据写入输入缓冲器55的输入请求信号605。在该输入请求信号605的激活(“H”)之后，锁存输出信号被激活(“H”)，并且从t1开始向时钟停止对象电路范围57中的各块的时钟供给。由于输入请求信号605被激活(“H”)，因此在开始时钟供给之后，输入缓冲器55在t2激活(“H”)输入许可信号604。

用于将数据写入输入缓冲器55的预处理电路完成写入所需数量的数据(在本示例中，数据的数量为1)，并在t3去激活输入许可信号605。由于输入请求信号605和输入许可信号604均被激活(“H”)，因此，计数单元13的计数值从0计数至1，并在相同的时刻去激活(“L”)Zero信号。

同时，串行通信的发送电路56等待而不进行输出，直到激活(“H”)通信对方的输出许可信号607为止，并在t5确认来自通信对方的输出许可之后，从t6开始输出。在本实施例中，使用均为1位的起始位和停止位描述串行通信。发送电路56在t6和t7输出起始位之后，从t8开始逐位输出发送数据。

在tn+2进行了最后位输出之后，发送电路56开始发送停止位，并在停止位末尾，在tn+3输出表示一个数据的发送结束的Down信号。响应于该输出，计数单元13将计数值从1返回到0，并作为结果激活(“H”)Zero信号。响应于Zero信号的激活(“H”)，去激活(“L”)锁存输出信号，并且时钟停止单元11由此从tn+5开始，停止操作时钟信号的时钟供给。

在本实施例中，以此方式在包括使用起始位和停止位的串行数据发送电路的上游的处理的电路范围中，进行时钟供给的控制。由此产生的效果如下：能够仅对可变长度数据的数据处理所需的周期激活处理模块，并减少不必要的功耗。

在另一实施例中，将描述将本发明应用于输入数据的数量与输出数据的数量的比被唯一确定为N比1的处理电路的示例，其中，N为正整数。也就是说，与上述实施例类似，可以通过计数器测定输入数据量，并且能够在预定的数据处理之后，当输出数据的数据量达到1/N时，停止时钟。上述实施例相当于N＝1的情况。

该示例在图7和图8中示出。该示例是例如使输入数据的数量为输出数据的数量的两倍(相当于N＝2)、来对图像数据进行混合处理的情况。在图7中，处理模块76是图像数据混合处理电路，图8示出了在输入数据的数量为8、输出数据的数量为4的情况下的时序图。

在图8中，通过预处理电路(未示出)激活输入请求信号805。之后，激活(“H”)锁存信号。同时，由于输入缓冲器35也是时钟停止对象，因此输入许可信号804未被同时激活。

在锁存信号的激活(“H”)之后，在t1开始向由时钟控制范围79表示的范围中的块的操作时钟信号803的时钟供给。在开始操作时钟信号803的时钟供给、以及激活(“H”)输入请求信号805之后，在t2激活(“H”)输入许可信号804，并在t3开始八个数据的接收。之后，计数单元73的计数值增加，并在t3去激活(“L”)Zero信号813。

从t3到t9对计数单元73的计数器数据812进行计数。同时，从t9开始连续输出四个输出数据。由此，计数单元73的计数器数据812从累加值每隔N(＝2)个数据倒数一次，并在t13返回为0，之后，Zero信号被激活(“H”)，并在t14停止向操作时钟停止对象电路范围79的时钟供给。

作为图7中的计数单元73和系数单元78进行图9所示的流程图的操作的结果，可实现实际的计数单元。也就是说，在步骤S901中，通过重置信号(输入许可信号)将计数值重置为0。在步骤S902中，判断是否Up信号为H、且Down信号为H。如果是，则处理进行到步骤S907。如果否，则处理进行到步骤S903。

在步骤S903中，判断是否Up信号为L、且Down信号为H。如果是，则处理进行到步骤S905。如果否，则处理进行到步骤S904。在步骤S904中，判断是否Up信号为H、且Down信号为L。如果是，则处理进行到步骤S906。如果否，则处理结束。在步骤S905中，从计数值中减去2，然后，处理结束。在步骤S906中，向计数值加1，然后，处理结束。在步骤S907中，从计数值中减去1，然后，处理结束。

在本实施例中，示出了处理电路的示例，其中，在输出侧应用系数单元，并唯一确定输入数据的数量与输出数据的数量的关系，但是，根据处理内容，还可以在输入侧应用系数单元，或者在输入侧和输出侧两者应用系数单元。也就是说，本发明还可以应用于输入数据与输出数据的比为1比N(N为正整数)、处理的输出数据的量大于输入数据的量的情况。

以此方式，本发明能够将可应用范围扩展到任意处理电路，其中，输入数据的数量与输出数据的数量的关系被唯一确定。

图10示出了用于进行时钟控制和供给电压控制的框图的示例。

此外，在图11中示出例示本实施例的电路操作的时序图示例。在图11中，来自预处理电路(未示出)的输入请求信号被激活。之后，从锁存电路12输出的控制信号被激活(“H”)。作为该信号被激活的结果，电压控制单元99将向省电控制对象电路范围98供给的供给电压，从睡眠模式电压改变为激活模式电压。睡眠模式电压比激活模式电压低。

响应于来自锁存电路12的控制信号的激活(“H”)、以及电压控制单元99使省电控制对象电路范围98的供给电压1103返回到激活模式电压，时钟停止单元11激活时钟控制信号1105(图11中的t2)。时钟控制信号1105的激活时刻取决于电压控制单元99的配置以及省电控制对象电路范围98的电路大小。该时刻可以通过在设计阶段期间设置的时间(时钟的数量)、或通过监视实际的供给电压电平来确定。

响应于时钟控制信号1105的激活(“H”)，时钟输出信号被激活。时钟输出信号1106可以通过使用锁存电路接收时钟控制信号1105，来进行配置。时钟输出信号1106被激活(“H”)，并且开始向省电控制对象电路范围98的操作时钟供给(t3)。在操作时钟信号的时钟供给开始、以及输入请求信号1109的激活(“H”)之后，输入缓冲器35在t4激活(“H”)输入许可信号1108，并开始引进输入数据。之后，计数单元13进行计数，对计数器数据1116进行计数，并去激活(“L”)Zero信号1117(t5)。

从t8开始作为处理结果输出的输出数据1113的输出，之后，计数单元13进行倒数，计数单元13的计数器数据1116在t12返回0，并去激活(“L”)Zero信号1117。响应于Zero信号1117的去激活，时钟停止单元11去激活(“L”)时钟控制信号1105，之后，针对锁存电路12的重置输入，激活(“H”)结束信号1104，以便将电压控制单元99设置为睡眠电压。作为激活(“H”)结束信号1104的结果，锁存电路12去激活(“L”)电压控制信号1102，并且电压控制单元99将向省电控制对象电路范围98的供给电压1103切换为睡眠模式电压。

可以使用图12所示的状态转变图来实现遵照图11的时序图的时钟停止单元11。在图12中，停止单元首先处于“睡眠状态”1201，“睡眠状态”1201是计时计数器值为0的初始状态。该计时计数器测定待机时间。该待机时间表示从对电压控制单元99指示电压控制信号以用于指示使电压返回到激活状态电压、直到电压实际返回到操作电压的时间。如果电路具有检查实际电压的功能，则该计时计数器不是必要的。

此外，在“睡眠状态”1201中，结束信号和时钟控制信号均被设置为0。当激活电压控制信号时，状态转至“电源返回待机”1202。在该状态中，计时计数器的值每个时钟增加1，同时等待经过预设时间。在计时计数器的值达到设置值的时间点，状态转至“激活状态”1203。在该状态中，进行时钟供给，以便操作处理电路，并且从状态转变时激活时钟控制信号。从“激活状态”1203转至“睡眠状态”1201的条件是Zero信号被激活，此时，激活结束信号并去激活时钟控制信号。

此外，可以使用图13所示的D锁存和AND电路的配置，来实现图10和图11所示的用于时钟停止的具体配置。换句话说，作为将时钟控制信号1105激活为“H”的结果，D锁存1301的输出改变为“H”，并且从AND电路1302的输出开始，基准时钟信号1101作为操作时钟信号1107而被输出。

使用诸如图14所示的开关电路1401可实现实际电压控制电路的具体示例。换句话说，作为激活(“H”)或去激活(“L”)电压控制信号1102的结果，进行操作电压1402与睡眠电压1403之间的切换。这里所指的睡眠电压可以是将电路维持在当前状态的电压，因为在睡眠模式中不进行时钟供给。

如上所述，通过采用本实施例的配置，可以产生如下效果：除了进行对输入数据的输入和输出最佳的时钟控制以外，还能够通过控制对处理模块的供给电压，来进一步减少不必要的功耗。

虽然参照示例性实施例对本发明进行了描述，但是应当理解，本发明并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以使其涵盖所有这些变型例以及等同的结构和功能。

Claims (6)

1.一种数据处理装置，该数据处理装置包括：

接收单元，其被配置为从外部接收处理对象数据；

测定单元，其被配置为测定所述处理对象数据的数据量；

数据处理单元，其被配置为对所述处理对象数据进行预定处理，并输出所述预定处理的结果，作为输出数据，其中，所述输出数据的数据量与所述处理对象数据的数据量成预定比；以及

控制单元，其被配置为：通过基于所述接收单元对所述处理对象数据的接收、开始向所述数据处理单元供给时钟，来将所述数据处理单元设置为激活状态，并且，当所述输出数据的数据量达到通过对由所述测定单元测定的数据量的数据进行所述预定处理而获得的数据的数据量时，通过停止向所述数据处理单元供给所述时钟，将所述数据处理单元设置为睡眠状态，在所述睡眠状态中，功耗比在所述激活状态中小。

2.根据权利要求1所述的数据处理装置，所述数据处理装置还包括：存储单元，其被配置为存储所述处理对象数据，

其中，所述数据处理单元使用所供给的时钟、从所述存储单元中读出所述处理对象数据。

3.根据权利要求1所述的数据处理装置，

其中，所述预定处理为所述处理对象数据的量与所述输出数据的量的比为N比1的处理，其中，N为正整数，

所述测定单元测定接收所述处理对象数据所需的接收的时钟的数量，并且，

当从所述输出数据的输出开始起的时钟的数量超过所述接收的时钟的数量的1/N时，所述控制单元停止时钟的供给。

4.根据权利要求1所述的数据处理装置，所述数据处理装置还包括：数据供给单元，其被配置为向所述接收单元供给所述处理对象数据，

其中，在从所述接收单元接收所述处理对象数据直到所述数据处理单元接收所述时钟的供给并被激活的期间，所述数据供给单元反复地发送所述处理对象数据的头数据。

5.一种数据处理装置，该数据处理装置包括：

接收单元，其被配置为从外部接收处理对象数据；

测定单元，其被配置为测定所述处理对象数据的数据量；

数据处理单元，其被配置为对所述处理对象数据进行预定处理，并输出所述预定处理的结果，作为输出数据，其中，所述输出数据的数据量与所述处理对象数据的数据量成预定比；以及

控制单元，其被配置为：通过基于所述接收单元对所述处理对象数据的接收、向所述数据处理单元供给第一电压，来将所述数据处理单元设置为激活状态，并且，当所述输出数据的数据量达到通过对由所述测定单元测定的数据量的数据进行所述预定处理而获得的数据的数据量时，通过向所述数据处理单元供给比所述第一电压低的第二电压，将所述数据处理单元设置为睡眠状态，在所述睡眠状态中，功耗比在所述激活状态中小。

6.根据权利要求5所述的数据处理装置，

其中，所述预定处理为所述处理对象数据的量与所述输出数据的量的比为N比1的处理，其中，N为正整数，

所述测定单元测定接收所述处理对象数据所需的接收的时钟的数量，并且，

当从所述输出数据的输出开始起的时钟的数量超过所述接收的时钟的数量的1/N时，所述控制单元供给所述第二电压。