JP5152330B2 - 情報処理装置及びデータ転送回路の運用方法 - Google Patents
情報処理装置及びデータ転送回路の運用方法 Download PDFInfo
- Publication number
- JP5152330B2 JP5152330B2 JP2010515699A JP2010515699A JP5152330B2 JP 5152330 B2 JP5152330 B2 JP 5152330B2 JP 2010515699 A JP2010515699 A JP 2010515699A JP 2010515699 A JP2010515699 A JP 2010515699A JP 5152330 B2 JP5152330 B2 JP 5152330B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- circuit
- control circuit
- transfer amount
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
2a,2b 記憶回路
3a,3b 制御回路
4,4’,4a〜4f 計数部
5a,5b データ転送回路
6,6’ システム制御装置
7 クロック供給部
8 電源供給部
9 入出力制御回路
(i)第1の演算処理回路1aと第1の記憶回路2aとに接続される第1の制御回路3aと、(ii)第2の演算処理回路1bと第2の記憶回路2bに接続される第2の制御回路3bと、(iii)第1の制御回路3aと第2の制御回路3bとの間のデータを第1の経路<1>を介して転送するとともに、第1の制御回路3aと第2の制御回路3bとの間の第1のデータ転送量D1を計数する第1の計数部4を備えた第1のデータ転送回路5aと、(iv)第1の制御回路3aと第2の制御回路3bとの間のデータを第2の経路<2>を介して転送するとともに、第1の制御回路3aと第2の制御回路3bとの間の第2のデータ転送量D2を計数する第2の計数部4’を備えた第2のデータ転送回路5bと、(v)第1のデータ転送量Dと第2のデータ転送量D’を合計した結果である合計値が第1の閾値(TH1)よりも小さい場合には、第1のデータ転送回路5aに第1の経路<1>を縮退させるか、又は、第2のデータ転送回路5bに第2の経路<2>を縮退させるシステム制御装置6と、を有する。
(i)第1の演算処理回路1aと第1の記憶回路2aに接続される第1の制御回路3aと、(ii)第2の演算処理回路1bと第2の記憶回路2bに接続される第2の制御回路3bと、(iii)入出力装置I/Oに接続される入出力制御回路9と、(iv)第1の制御回路3aと第2の制御回路3bと入出力制御回路9との間のデータを第1の経路<1>を介して転送するとともに、第1の制御回路3aに対する第1のデータ転送量D1を計数する第1の計数部4aと、第2の制御回路3bに対する第2のデータ転送量D2を計数する第2の計数部4bと、入出力制御回路9に対する第3のデータ転送量D3を計数する第3の計数部4cとを備えた第1のデータ転送回路5aと、(v)第1の制御回路3aと第2の制御回路3bと入出力制御回路9との間のデータを第2の経路<2>を介して転送するとともに、第1の制御回路3aに対する第4のデータ転送量D4を計数する第4の計数部4dと、第2の制御回路3bに対する第5のデータ転送量D5を計数する第5の計数部4eと、入出力制御回路9に対する第6のデータ転送量D6を計数する第6の計数部4fとを備えた第2のデータ転送回路5bと、を有している。
他の方法として、(vi)第1のデータ転送量D1と第4のデータ転送量D4とを合計した結果である第1の合計値(S1)と、第2のデータ転送量D2と第5のデータ転送量D5を合計した結果である第2の合計値(S2)と、第3のデータ転送量D3と第6のデータ転送量D6とを合計した結果である第3の合計値(S3)の全てが第1の閾値TH1よりも小さい場合には、第1のデータ転送回路5aに第1の経路<1>を縮退させるか、あるいは、第2のデータ転送回路5bに第2の経路<2>を縮退させるようにしてもよい。
図6は図4のシステム制御装置6’によるデータ転送回路(5a,5b)の運用方法を表すフローチャートである。
ステップS11:第1の経路<1>について、第1の制御回路3aに対する第1のデータ転送量D1を算出する第1の計算処理と、第2の制御回路3bに対する第2のデータ転送量D2を算出する第2の計数処理と、入出力制御装置9に対する第3のデータ転送量D3を算出する第3の計数処理とを行う第1の計数工程であり、
ステップS12:第2の経路<2>について、第1の制御回路3aに対する第4のデータ転送量D4を求める第4の計数処理と、第2の制御回路3bに対する第5のデータ転送量D5を求める第5の計数処理と、入出力制御装置9に対する第6のデータ転送量D6を求める第6の計数処理とを行う第2の計数工程である。
ステップS15:第1、第2および第3の合計値S1,S2,S3のうちのいずれか、または全ての合計値が、所定の閾値THよりも小さいときに、第1のデータ転送回路5aに対し前記第1の経路<1>を縮退させるか、あるいは、第2のデータ転送回路5bに対し第2の経路<2>を縮退させる縮退工程である。他の方法として、第1、第2および第3の合計値S1,S2,S3のうちの全ての合計値が、所定の閾値THよりも小さいときに、第1のデータ転送回路5aに対し前記第1の経路<1>を縮退させるか、あるいは、第2のデータ転送回路5bに対し第2の経路<2>を縮退させるようにしてもよい。
ステップS21:上記S11と同じ
ステップS22:上記S12と同じ
ステップS23:第1、第2、第3、第4、第5及び第6のデータ転送量(D1,D2,D3,D4,D5)の平均値AVを求める算出工程である。
ステップS25:平均値AVが、所定の閾値THよりも小さいときに、第1のデータ転送回路5aに対し第1の経路<1>を縮退させるか、あるいは、第2のデータ転送回路5bに対し第2の経路<2>を縮退させる縮退工程である。
以上説明した実施態様について、以下にその具体例を示す。
図16は同図(その2)
図17は同図(その3)である。なお各構成要素が具体的に示されている図面の番号を併記している。この中で特に注目すべき部分は、バス使用率測定回路(図16)とSVP(図15)との連携である。そしてまた、SVP(図15)と、電源供給部/クロック供給部(図15)及びクロスバ・ユニット(図15)との連携である。
まず、通常運用から第1又は第2バス縮退運用に至るまでの動作を説明する。ここで図22を参照する。図22は通常運用時のシステム構成図である。XBU0/1に接続されているバスを2つとも使用して運用している。通常運用中、SVPのシステム制御部61は、図中の4a〜4fの各ポイントに設置されているパケット入力側及び出力側のバス使用率測定回路41に、測定クロック数:150×109にて測定開始の指示を行う。
次に、通常運用から、まずクロック供給のみを停止した第1バス縮退運用へ遷移し、ある時間Cの間、第1バス縮退運用状態にあったならば、不使用XBUへの電源供給も停止した第2バス縮退運用へ遷移するまでについて、説明をする。
バス使用率の測定を開始し(S32)、
バス使用率測定を終了して、使用率を送信する(S33)。
上記表1により運用の形態を決定して(S35)、「通常運用継続」ならば、
測定間隔待ちとなる(S36)。
バスの切離しを開始し(S39)、
バス切離しを完了し完了通知を送信する(S40)。
電源・クロック供給部へ供給停止を指示して(S42)、
不使用XBUへの供給停止を開始するとともに、停止完了の通知を送信する(S43)。
バス使用率の測定を開始し(S52)、
バス使用率測定を終了して、使用率を送信する(S53)。
上記表2により運用の形態を決定して(S55)、「第1又は第2バス縮退運用継続」ならば、
測定間隔待ちとなる(S56)。
電源・クロック供給部へ供給の指示を行い(S57)、
不使用XBUへの供給を開始するとともに、その供給完了の通知を行う(S58)。
動作準備が開始される(S60)。
動作準備完了の通知を行う(S62)。
バス組込みを開始し、その後、その組込み完了の通知を行う(S64)。
クロック供給部へ供給指示を行い(S66)、
不使用XBUへのクロック供給を開始して、その供給完了の通知を行う(S67)。
そのバス組込みを開始し、その後組込みの完了通知を行う(S69)。
バス使用率の測定を開始する(S72)。
上記表1により運用の形態を決定する(S75)。「通常運用継続」ならば、
測定間隔を持つ(S76)。
そのバス切離しを開始する(S79)。
クロック供給部へ供給の停止を指示し(S82)、
不使用XBUへの供給停止を開始して、その停止完了の通知を行う(S83)。
第1バス縮退運用が開始される。
バス使用率の測定が開始される(S86)。
上記表2により運用の形態が決定される(S89)。
経過していなければ、次の測定まで測定間隔を待ち(S91)。
その不使用XBUへの供給停止を開始して、その後、停止完了の通知を行う(S93)。
バス使用率の測定が開始される(S96)。
上記表2により運用の形態が決定される(S99)。
不使用XBUへの供給を開始する。またその供給の完了を通知する(S102)。
その動作準備が開始される(S104)。
動作準備の完了を通知する(S106)。
バス組込みを開始し、その後、その組込みの完了通知を行う(S108)。
クロック供給部に対して供給の指示を行い(S110)、
不使用XBUへのクロック供給を開始し、その後、その供給完了の通知を行う(S111)。
そのバス組込みが開始される。その後、その組込みの完了通知が行われる(S113)。
第1の経路<1>について、第1の制御回路3aに対する第1のデータ転送量D1を算出する第1の計数処理と、第2の制御回路3bに対する第2のデータ転送量D2を算出する第2の計数処理と、入出力制御装置9に対する第2のデータ転送量D3を算出する第3の計数処理とを行う第1の機能と、
第2の経路<2>について、第1の制御回路3aに対する第4のデータ転送量D4を求める第4の計数処理と、第2の制御回路3bに対する第5のデータ転送量D5を求める第5の計数処理と、入出力制御装置9に対する第6のデータ転送量D6を求める第6の計数処理とを行う第2の機能と、
第1のデータ転送量D1と前記第4のデータ転送量D4との第1の合計値S1を求める第1の加算処理と、第2のデータ転送量D2と前記第5のデータ転送量D5との第2の合計値S2を求める第2の加算処理と、第3のデータ転送量D3と前記第6のデータ転送量D6との第3の合計値S3を求める第3の加算処理とを行う第3の機能と、
第1、第2及び第3の合計値S1,S2およびS3の各々と所定の閾値との大小を比較する第4の機能と、
前記第1、第2および第3の合計値のうちのいずれか、または全ての合計値が、前記所定の閾値よりも小さいときに、第1のデータ転送回路3aに対し第1の経路<1>を縮退させるか、又は、第2のデータ転送回路3bに対し第2の経路<2>を退縮させる第5の機能と、
を実現させるための、情報処理装置におけるデータ転送回路の運用プログラムである。
第1の経路<1>について、第1の制御回路3aに対する第1のデータ転送量D1を算出する第1の計数処理と、第2の制御回路3bに対する第2のデータ転送量D2を算出する第2の計数処理と、入出力制御装置9に対する第3のデータ転送量D3を算出する第3の計数処理とを行う第1の機能と、
第2の経路<2>について、第1の制御回路3aに対する第4のデータ転送量D4を求める第4の計数処理と、第2の制御回路3bに対する第5のデータ転送量D5を求める第5の計数処理と、入出力制御装置9に対する第6のデータ転送量D6を求める第6の計数処理とを行う第2の機能と、
第1、第2、第3、第4第5および第6のデータ転送量D1〜D6の平均値を求める第3の機能と、
上記平均値と所定の閾値との大小を比較する第5の機能と、
上記平均値が、上記所定の閾値よりも小さいときに、第1のデータ転送回路5aに対し第1の経路<1>を縮退させるか、又は、第2のデータ転送回路5bに対し第2の経路<2>を縮退させる第6の機能と、
を実現させるための、情報処理装置におけるデータ転送回路の運用プログラムである。
Claims (8)
- 第1の演算処理回路と第1の記憶回路に接続される第1の制御回路と、
第2の演算処理回路と第2の記憶回路に接続される第2の制御回路と、
前記第1の制御回路と前記第2の制御回路の間のデータを第1の経路を介して転送するとともに、前記第1の制御回路と前記第2の制御回路の間の第1のデータ転送量を計数する第1の計数部を備えた第1のデータ転送回路と、
前記第1の制御回路と前記第2の制御回路の間のデータを第2の経路を介して転送するとともに、前記第1の制御回路と前記第2の制御回路の間の第2のデータ転送量を計数する第2の計数部を備えた第2のデータ転送回路と、
前記第1のデータ転送量と前記第2のデータ転送量を合計した結果である合計値が第1の閾値よりも小さい場合には、前記第1または第2のデータ転送回路へのクロック及び/又は電力の供給を停止して、前記第1の転送回路に前記第1の経路を縮退させ、または、前記第2の転送回路に前記第2の経路を縮退させるシステム制御装置と、
を有することを特徴とする情報処理装置。 - 前記情報処理装置はさらに、
前記第1及び前記第2のデータ転送回路にクロックを供給するクロック供給部を有し、
前記システム制御装置は、前記第1のデータ転送回路に前記第1の経路を縮退させる場合には、前記クロック供給部に前記第1のデータ転送回路へのクロック供給を停止させ、前記第2のデータ転送回路に前記第2の経路を縮退させる場合には、前記クロック供給部に前記第2のデータ転送回路へのクロック供給を停止させることを特徴とする請求項1記載の情報処理装置。 - 前記情報処理装置はさらに、
前記第1及び前記第2のデータ転送回路に電力を供給する電源供給部を有し、
前記システム制御装置は、前記第1のデータ転送回路に前記第1の経路を縮退させる場合には、前記電源供給部に前記第1のデータ転送回路への電力供給を停止させ、前記第2のデータ転送回路に前記第2の経路を縮退させる場合には、前記電源供給部に前記第2のデータ転送回路への電力供給を停止させることを特徴とする請求項1又は2記載の情報処理装置。 - 前記情報処理装置はさらに、
前記第1のデータ転送量と前記第2のデータ転送量を合計した結果である合計値が第2の閾値よりも大きい場合には、前記システム制御装置が前記第1又は第2のデータ転送回路に縮退させた前記第1又は第2のいずれかの経路を動作させることを特徴とする請求項1〜3のいずれか一項に記載の情報処理装置。 - 前記情報処理装置において、
前記第2の閾値は、前記第1の閾値よりも大きいことを特徴とする請求項1〜4のいずれか一項に記載の情報処理装置。 - 第1の演算処理回路と第1の記憶回路に接続される第1の制御回路と、
第2の演算処理回路と第2の記憶回路に接続される第2の制御回路と、
入出力装置に接続される入出力制御回路と、
前記第1の制御回路と前記第2の制御回路と前記入出力制御回路の間のデータを第1の経路を介して転送するとともに、前記第1の制御回路に対する第1のデータ転送量を計数する第1の計数部と、前記第2の制御回路に対する第2のデータ転送量を計数する第2の計数部と、前記入出力制御回路に対する第3のデータ転送量を計数する第3の計数部とを備えた第1のデータ転送回路と、
前記第1の制御回路と前記第2の制御回路と前記入出力制御回路との間のデータを第2の経路を介して転送するとともに、前記第1の制御回路に対する第4のデータ転送量を計数する第4の計数部と、前記第2の制御回路に対する第5のデータ転送量を計数する第5の計数部と、前記入出力制御回路に対する第6のデータ転送量を計数する第6の計数部とを備えた第2のデータ転送回路と、
前記第1のデータ転送量と前記第4のデータ転送量とを合計した結果である第1の合計値と、前記第2のデータ転送量と前記第5のデータ転送量とを合計した結果である第2の合計値と、前記第3のデータ転送量と前記第6のデータ転送量とを合計した結果である第3の合計値のいずれかが、第1の閾値よりも小さい場合には、前記第1のデータ転送回路に前記第1の経路を縮退させるか、又は、前記第2のデータ転送回路に前記第2の経路を縮退させるシステム制御装置と、
を有することを特徴とする情報処理装置。 - 第1の演算処理回路と第1の記憶回路とに接続される第1の制御回路と、第2の演算処理回路と第2の記憶回路とに接続される第2の制御回路と、入出力装置に接続される入出力制御装置と、前記第1の制御回路と前記第2の制御回路と前記入出力制御装置との間のデータを第1の経路を介して転送する第1のデータ転送回路と、前記第1の制御回路と前記第2の制御回路と前記入出力制御装置との間のデータを第2の経路を介して転送する第2のデータ転送回路と、を有する情報処理装置における前記第1のデータ転送回路または前記第2のデータ転送回路の運用方法であって、
前記第1の経路について、前記第1の制御回路に対する第1のデータ転送量を算出する第1の計数処理と、前記第2の制御回路に対する第2のデータ転送量を算出する第2の計数処理と、前記入出力制御装置に対する第3のデータ転送量を算出する第3の計数処理とを行う第1の計数工程と、
前記第2の経路について、前記第1の制御回路に対する第4のデータ転送量を求める第4の計数処理と、前記第2の制御回路に対する第5のデータ転送量を求める第5の計数処理と、前記入出力制御装置に対する第6のデータ転送量を求める第6の計数処理とを行う第2の計数工程と、
前記第1のデータ転送量と前記第4のデータ転送量との第1の合計値を求める第1の加算処理と、前記第2のデータ転送量と前記第5のデータ転送量との第2の合計値を求める第2の加算処理と、前記第3のデータ転送量と前記第6のデータ転送量との第3の合計値を求める第3の加算処理とを行う加算工程と、
前記第1、第2および第3の合計値の各々と所定の閾値との大小を比較する比較工程と、
前記第1、第2および第3の合計値のうちのいずれかの合計値が、前記所定の閾値よりも小さいときに、前記第1のデータ転送回路に対し前記第1の経路を縮退させるか、又は、前記第2のデータ転送回路に対し前記第2の経路を縮退させる縮退工程と、
を有することを特徴とする、情報処理装置におけるデータ転送回路の運用方法。 - 第1の演算処理回路と第1の記憶回路とに接続される第1の制御回路と、第2の演算処理回路と第2の記憶回路とに接続される第2の制御回路と、入出力装置に接続される入出力制御装置と、前記第1の制御回路と前記第2の制御回路と前記入出力制御装置との間のデータを第1の経路を介して転送する第1のデータ転送回路と、前記第1の制御回路と前記第2の制御回路と前記入出力制御装置との間のデータを第2の経路を介して転送する第2のデータ転送回路と、を有する情報処理装置における前記第1のデータ転送回路または前記第2のデータ転送回路の運用プログラムであって、コンピュータに、
前記第1の経路について、前記第1の制御回路に対する第1のデータ転送量を算出する第1の計数処理と、前記第2の制御回路に対する第2のデータ転送量を算出する第2の計数処理と、前記入出力制御装置に対する第3のデータ転送量を算出する第3の計数処理とを行う第1の機能と、
前記第2の経路について、前記第1の制御回路に対する第4のデータ転送量を求める第4の計数処理と、前記第2の制御回路に対する第5のデータ転送量を求める第5の計数処理と、前記入出力制御装置に対する第6のデータ転送量を求める第6の計数処理とを行う第2の機能と、
前記第1のデータ転送量と前記第4のデータ転送量との第1の合計値を求める第1の加算処理と、前記第2のデータ転送量と前記第5のデータ転送量との第2の合計値を求める第2の加算処理と、前記第3のデータ転送量と前記第6のデータ転送量との第3の合計値を求める第3の加算処理とを行う第3の機能と、
前記第1、第2および第3の合計値の各々と所定の閾値との大小を比較する第4の機能と、
前記第1、第2および第3の合計値のうちのいずれかの合計値が、前記所定の閾値よりも小さいときに、前記第1のデータ転送回路に対し前記第1の経路を縮退させるか、又は、前記第2のデータ転送回路に対し前記第2の経路を縮退させる第5の機能と、
を実現させるための、情報処理装置におけるデータ転送回路の運用プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/060224 WO2009147730A1 (ja) | 2008-06-03 | 2008-06-03 | 情報処理装置及びデータ転送回路の運用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147730A1 JPWO2009147730A1 (ja) | 2011-10-20 |
JP5152330B2 true JP5152330B2 (ja) | 2013-02-27 |
Family
ID=41397822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515699A Expired - Fee Related JP5152330B2 (ja) | 2008-06-03 | 2008-06-03 | 情報処理装置及びデータ転送回路の運用方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8566629B2 (ja) |
JP (1) | JP5152330B2 (ja) |
WO (1) | WO2009147730A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2237197A1 (en) * | 2009-03-31 | 2010-10-06 | Siemens Aktiengesellschaft | Method for evaluating key production indicators (KPI) in a manufacturing execution system (MES) |
JP2011128813A (ja) * | 2009-12-16 | 2011-06-30 | Canon Inc | データ処理回路 |
US8898447B2 (en) | 2011-12-02 | 2014-11-25 | International Business Machines Corporation | Computer device separable into multiple sub-computers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06227499A (ja) * | 1993-02-03 | 1994-08-16 | Hitachi Ltd | 宇宙機搭載システムの制御装置 |
JP2002259327A (ja) * | 2001-02-28 | 2002-09-13 | Hitachi Ltd | バス制御回路 |
JP2004320609A (ja) * | 2003-04-18 | 2004-11-11 | Nec Access Technica Ltd | データ転送システム |
JP2006060637A (ja) * | 2004-08-23 | 2006-03-02 | Nec Corp | 受信側装置、送信側装置、フェールセーフシステム、受信側方法、送信側方法、および、プログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334107A (ja) | 1992-05-29 | 1993-12-17 | Nec Corp | システムバスバッファ制御装置 |
JPH1127292A (ja) | 1997-07-04 | 1999-01-29 | Yokogawa Electric Corp | 通信制御装置 |
US7188263B1 (en) * | 2003-05-07 | 2007-03-06 | Nvidia Corporation | Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one |
US7426597B1 (en) * | 2003-05-07 | 2008-09-16 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization of a graphics system |
US7809969B2 (en) * | 2005-12-28 | 2010-10-05 | Intel Corporation | Using asymmetric lanes dynamically in a multi-lane serial link |
US8817817B2 (en) * | 2007-06-06 | 2014-08-26 | Hewlett-Packard Development Company, L.P. | Method for ethernet power savings on link aggregated groups |
EP2419151B1 (en) * | 2009-04-16 | 2016-10-19 | The Procter and Gamble Company | Volatile composition dispenser |
-
2008
- 2008-06-03 JP JP2010515699A patent/JP5152330B2/ja not_active Expired - Fee Related
- 2008-06-03 WO PCT/JP2008/060224 patent/WO2009147730A1/ja active Application Filing
-
2010
- 2010-12-01 US US12/957,844 patent/US8566629B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06227499A (ja) * | 1993-02-03 | 1994-08-16 | Hitachi Ltd | 宇宙機搭載システムの制御装置 |
JP2002259327A (ja) * | 2001-02-28 | 2002-09-13 | Hitachi Ltd | バス制御回路 |
JP2004320609A (ja) * | 2003-04-18 | 2004-11-11 | Nec Access Technica Ltd | データ転送システム |
JP2006060637A (ja) * | 2004-08-23 | 2006-03-02 | Nec Corp | 受信側装置、送信側装置、フェールセーフシステム、受信側方法、送信側方法、および、プログラム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009147730A1 (ja) | 2011-10-20 |
US20110131435A1 (en) | 2011-06-02 |
WO2009147730A1 (ja) | 2009-12-10 |
US8566629B2 (en) | 2013-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7623460B2 (en) | Cluster system, load distribution method, optimization client program, and arbitration server program | |
US8656003B2 (en) | Method for controlling rack system using RMC to determine type of node based on FRU's message when status of chassis is changed | |
US8312312B2 (en) | Data storage system using multiple communication protocols | |
US7536584B2 (en) | Fault-isolating SAS expander | |
US7058703B2 (en) | System management controller (SMC) negotiation protocol for determining the operational mode of SMCs | |
EP2052326B1 (en) | Fault-isolating sas expander | |
CN107783882B (zh) | 一种服务器功耗管理方法及设备 | |
US20080043769A1 (en) | Clustering system and system management architecture thereof | |
US20060117195A1 (en) | Host apparatus, device, and method for controlling communication system | |
US7895375B2 (en) | Data transfer apparatus and data transfer method | |
EP3367538B1 (en) | Smart power supply management for high standby power system | |
EP3884612B1 (en) | Intermediary device for extracting power supplied over a data connection | |
US9985893B2 (en) | Load sharing method and apparatus, and board | |
US20060028993A1 (en) | Apparatus, method and system for selectively coupling a LAN controller to a platform management controller | |
KR20150027463A (ko) | 전자 기기, 전자 기기의 제어 방법 및 화상 형성 장치 | |
JP5152330B2 (ja) | 情報処理装置及びデータ転送回路の運用方法 | |
US8457121B1 (en) | Heterogeneous network switch system | |
CN105549696A (zh) | 具有机箱管理功能的机架式服务器系统 | |
US20140237153A1 (en) | Device-ready-status to function-ready-status conversion | |
US20120011384A1 (en) | Network Apparatus Having Routing Function and Power Management Method Thereof | |
US9088490B2 (en) | Network switching device, network switching system, and method of changing power state of network switching device | |
WO2023029375A1 (zh) | 一种四路服务器电源功耗管理装置 | |
JP2016126409A (ja) | 情報処理装置、情報処理システムおよび通信装置 | |
JP4630234B2 (ja) | 二重系システム | |
JP6762032B2 (ja) | 受電装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |