JP2011128813A - データ処理回路 - Google Patents

Abstract

【課題】データ長の変化する入力データに対して必要なデータ処理期間だけ処理モジュールを動作可能にするデータ処理回路を提供する。
【解決手段】データ処理回路は、外部から処理対象データを含む入力データを受信する受信手段と、受信した入力データのうちの処理対象データのデータ量を計測する計測手段と、処理対象データに対して所定の処理を行い、その処理結果を出力データとして出力するデータ処理手段と、入力データの受信に基づいてデータ処理手段にクロック供給を行うことで該データ処理手段を動作状態に設定し、出力データの量が計測手段により計測されたデータ量のデータに所定の処理を行うことで得られるデータのデータ量まで達した場合に、クロック供給を停止することでデータ処理手段を動作状態よりも消費電力の少ないスリープ状態に設定する制御手段とを備える。
【選択図】図１

Description

本発明は、データ処理回路における省電力を実現する技術に関する。

従来、データ処理回路に用いられるＬＳＩは、消費電力よりも動作速度などの性能のほうが重視されてきた。しかし、近年では、ＬＳＩの高速化、高集積化に伴い、チップ全体での消費電力を抑えるために、低消費電力化のための技術の重要性が高まってきている。

特許文献１および特許文献２には、ＬＳＩの低消費電力化を実現する手法として、処理モジュールを動作させる必要の無い期間にクロック信号の供給を停止する手法が記載されている。例えば、特許文献１に開示された回路では、処理回路へのデータの入力を検知し、あらかじめ設定された、処理回路がその入力データを処理するのに十分な時間の間クロックを供給する。そして、処理を行う以外の時間はクロック周波数を低くすることで無駄な消費電力を低減している。

特開平０８-０５４９５４号公報

しかしながら、特許文献１に記載された技術では、所定のデータ長の入力データに対して、規定された期間にクロック供給を行うことができるが、データ長の変化する入力データに対して柔軟に処理を行うことができないという問題がある。

本発明は従来の係る課題を鑑み、データ長の変化する入力データに対して必要なデータ処理期間だけ処理モジュールを動作可能にするデータ処理回路を提供することを目的とする。

上記目的を達成するために、データ処理回路は、外部から処理対象データを含む入力データを受信する受信手段と、前記受信した入力データのうちの処理対象データのデータ量を計測する計測手段と、前記処理対象データに対して所定の処理を行い、その処理結果を出力データとして出力するデータ処理手段と、前記入力データの受信に基づいて前記データ処理手段に動作可能な動作電圧を供給することで前記データ処理手段を動作状態に設定し、前記出力データのデータ量が前記計測手段により計測されたデータ量のデータに前記所定の処理を行うことで得られるデータ量まで達した場合に、前記動作電圧から該動作電圧よりも低いスリープ電圧を供給することで前記データ処理手段をスリープ状態に設定する制御手段と、を備えることを特徴とする。

本発明を用いることで、データ長の変化する入力データに対して必要なデータ処理期間だけ処理モジュールを動作可能にするデータ処理回路を提供できる。

実施形態１の処理回路モジュールのブロック図である。 実施形態１の処理回路モジュールのタイミングチャートである。 実施形態２の処理回路モジュールのブロック図である。 実施形態２の処理回路モジュールのタイミングチャートである。 実施形態３の処理回路モジュールのブロック図である。 実施形態３の処理回路モジュールのタイミングチャートである。 実施形態４の処理回路モジュールのブロック図である。 実施形態４の処理回路モジュールのタイミングチャートである。 実施形態４のカウント手段の動作フローチャートである。 実施形態５の処理回路モジュールのブロック図である。 実施形態５の処理回路モジュールのタイミングチャートである。 実施形態５のクロック停止手段の動作を示す状態遷移図である。 クロック停止手段の一例を示す図である。 電圧制御手段の一例を示す図である。

＜実施形態１＞
図１は、実施形態１の処理回路モジュールのブロック図である。また、図２は実施形態１の処理回路モジュールのタイミングチャートである。本発明における処理モジュールとは、例えば、プリンター画像処理フロー内の処理モジュールを言う。図２の例は、ページ画像データを処理する場合の一部の処理タイミングチャートを示している。また、この前段の処理モジュールは、画像のライン間引き処理のような間欠的なデータ出力動作（例えば、４つのデータを出力した後、しばらく間隔を空けて次の４つのデータを出力する動作）を行うものとして図に示してある。

以下、図２のタイミングチャートを用いて、図１で示したブロック図の各機能に関する動作説明を行う。不図示の前段の処理回路モジュール(外部データ処理回路）に接続され、前段処理回路モジュールからｔ０のタイミングで本発明の処理回路１へ送られるデータ入力という）を開始すべく、データの入力を要求する入力要求信号２０５を"Ｈ"としてアサートする。図１のＦＩＦＯ１５は、常時クロック供給がなされている。従って、処理回路１で処理対象データとなる入力データ２０６を常時受け付けられる状態にあるので、ｔ１のタイミングで入力されてくるデータの取り込みを行うことができる。

いま処理回路１は、入力データ２０６を入力可能である状態にあり、入力許可信号２０４が"Ｈ"の状態にあると仮定する。従って、入力検知手段（ＡＮＤ回路）１４は、入力要求信号２０５および入力許可信号２０４が共に"Ｈ"でアサートされているので、これをトリガにしてその出力を"Ｈ"とし、入力要求検出信号として出力する。この入力要求検出信号に基づき、ラッチ回路１２は、ラッチ出力信号２０２"Ｈ"を出力する。

このラッチ回路１２の出力に従い、クロック停止手段１１は、処理回路モジュール１６に供給する基準クロック信号２０１のクロックの停止措置を解除し、タイミングｔ１においてクロック供給を再開し動作クロック２０３を供給する。カウント手段１３は入力検出手段１４の出力"Ｈ"がアサートされたことを受けてタイミングｔ１にてカウントアップ動作を開始する。カウンターデータは、初期値の０から１にカウントアップを行って、Ｕｐ信号２１０が"Ｈ"となる。その結果、"Ｚｅｒｏ信号"２１３はデアサートされ、ゼロになり、未処理データの存在を示す。ラッチ回路１２は入力検出手段１４からの出力信号をカウント手段１３からの"Ｚｅｒｏ信号"出力よりも優先するように構成すべきであることは言うまでも無い。

タイミングｔ２、ｔ３、ｔ４にて各々データが入力され、カウンターデータ２１２が１づつ増加し積算される。一方、この処理モジュールから処理され出力されるデータは処理モジュール内の処理に依存した時間だけ入力から遅延して出力される。図２の例では、入力後２クロック経過した後に、出力可能となるとして図示してある。つまり出力要求信号２０８は、ｔ３直後にアサートされる。ただし、不図示の後段の処理モジュールは、ｔ４のタイミングで、データの受け取り準備ができていないと仮定してタイミングを図示してある。すなわち、出力許可信号２０７は、ｔ４時点ではまだデアサートされている。このため、処理回路モジュール１６は出力データを保持している。

この例では、入力要求信号２０５は、入力要求解除を行うため、ｔ４のタイミングで"Ｌ"となることで、入力データ２０６の終了を入力検出手段１４に知らせる。入力要求信号２０５が"Ｌ"となることで、入力検出手段１４の出力は"Ｌ"となる。そして、ｔ５のタイミングで、出力許可信号２０７が"Ｈ"となり、カウント手段１３のＤｏｗｎ信号２１１が"Ｈ"となり、カウントダウンが開始可能となる。

図２では、後段の処理回路モジュールがｔ５にてデータ入力が可能となったと仮定して図示してある。出力データはｔ６、ｔ７、ｔ８、ｔ９のタイミングで後段の処理回路モジュールに出力される。これに伴い、カウンターデータ２１２はｔ９時点で０となり、Ｚｅｒｏ信号２１３が、ｔ９でアサートされ"Ｈ"となる。Ｚｅｒｏ信号２１３のアサートを受けて、ラッチ出力は、ｔ９のサイクル中にデアサートされ、その結果、処理回路モジュール１６に供給される動作クロック信号はｔ１０のサイクルからクロック停止手段１１により停止され、処理モジュールは、スリープ状態となる。いったん停止された動作クロック信号は入力検出手段１４の再度のデータ入力検出により供給を再開し、処理モジュールは動作状態となる（ｔ１２）。

以上のように、実施形態１のデータ処理回路は、前段の処理回路からの入力要求信号が"Ｈ"となることで、データ処理回路のクロック供給を開始する。そして、入力要求信号の"Ｈ"期間にわたり、入力データのデータ長をカウントアップし、入力要求信号が"Ｌ"となって、入力データの終了時点で、カウントダウンが可能となる。そして、データ処理回路の処理が終わり、データの出力毎に積算値から１ずつカウントダウンし、カウントがゼロになった時点で、クロックの供給を停止する。

このようにして、データ処理回路のクロック供給の制御を行うことで、データ長の変化する入力データに対し必要なデータ処理期間だけ処理モジュールの動作を可能にし、それ以外の期間は、データ処理回路をスリープ状態して無駄な消費電力を低減するという効果を生み出す。

＜実施形態２＞
実施形態１では、クロックの供給／停止の制御対象からＦＩＦＯ１５を除外していたが、実施形態２では、クロックの供給／停止の制御対象にＦＩＦＯの機能範囲まで含める。図３は、入力側のＦＩＦＯの機能範囲を含めてクロック供給を制御した場合の例を示す。

実施形態２では、実施形態１のＦＩＦＯ１５のように常時クロックが供給されていないので、データ処理回路１６に動作クロックが供給されるまで、入力データを格納することができない。従って、入力データの先頭データについては、データ処理回路１６およびその前段回路に動作クロックが供給される動作可能になるまで、同じデータを供給して確実に先頭データを入力する必要がある。

このように、実施形態２では、実施形態１のＦＩＦＯとデータ処理回路の範囲に、動作クロックが同時に供給される。従って、実施形態２では、データを格納する目的のＦＩＦＯは必要なく、いわゆるバッファ回路でよい。この場合の入力検知手段１４の実施形態１における入力要求信号は、ＦＩＦＯへの入力要求信号そのもので代用できる。この場合のタイミングチャートは、図４で示すようになる。

図４にて、不図示の前段回路からの入力要求信号４０５がアサートされる。このアサートをトリガとして、ラッチ回路１２のラッチ信号はアサートされ、"Ｈ"となる。一方、入力バッファ３５へのクロックは停止状態にあるので、このときは、入力許可信号が、まだアサートされていない。ラッチ信号"Ｈ"のアサートに伴い、ｔ１のタイミングで、回路範囲３９で示される範囲の回路に、動作クロック信号４０３の供給が開始される。

クロック供給開始および入力要求信号４０５のアサートに伴い、ｔ２のタイミングで、入力許可信号４０４をアサートし、ｔ３のタイミングで入力データ４０６の受信を開始する。これに伴い、カウント手段１３のカウント値が増加し、Ｚｅｒｏ信号はｔ３よりデアサートされる。

入力要求信号３０５は、必要数のデータ出力を完了したｔ６にて、デアサートされ"Ｌ"となる。このデアサートを受けて入力許可信号３０４は、ｔ７のタイミングでデアサートされ"Ｌ"となる。これ以降のカウンタ手段のカウントダウンや動作クロック信号の供給停止に関しては、実施形態１と同様であるので説明を省略する。

以上のように、実施形態２のデータ処理回路は、前段の処理回路からの入力要求信号が"Ｈ"となり、データ処理回路の前段のバッファにクロックが供給されるまで、入力データの先頭データを連続して送信することで、データ処理回路のクロック供給を開始する。そして、入力要求信号の"Ｈ"期間にわたり、入力データのデータ長をカウントアップし、入力要求信号が"Ｌ"となって、入力データの終了時点で、カウントダウンが可能となる。これにより、データ処理回路の処理が終わり、データの出力毎にカウントダウンし、カウントがゼロになった時点で、クロックの供給を停止する。

このようにして、データ処理回路の前段を含めた回路範囲に対して、クロック供給の制御をおこなうことで、データ長の変化する入力データに対して必要なデータ処理期間だけ処理モジュールの動作を可能にし、無駄な消費電力を低減するという効果を生み出す。

＜実施形態３＞
実施形態１と２では、画像処理回路を対象にした例を示し、すべて同期回路を前提とした。実施形態３では、画像処理回路以外に本発明を適用する場合の例を示す。

図５は、非同期シリアル通信の送信回路に適用した場合の概略ブロック図を示す。図５にて５１はクロック停止手段、５２はラッチ回路、５３はカウント手段、５４は入力カウント用ＡＮＤ回路、５５は入力バッファ、５６は非同期シリアル通信の送信回路であり、５７は動作クロックが停止される対象回路範囲である。

図６は、実施形態３における送信回路のタイミングチャートを示す。この例では説明を簡略化するため、非同期シリアル通信は、内部クロックを２分周したレートでデータ出力を行い、また、送信フロー制御を用いるものと仮定する。

図６にて、ｔ０にて送信されるデータを入力バッファ３５に書き込むための入力要求信号６０５がアサート（"Ｈ"）される。この入力要求信号６０５のアサート（"Ｈ"）に従って、ラッチ出力信号がアサート（"Ｈ"）され、ｔ１よりクロック停止対象範囲５７の各ブロックにクロック供給が開始される。入力バッファ３５は、クロック供給の開始後、入力要求信号６０５がアサート（"Ｈ"）されているので、入力許可信号６０４をｔ２にてアサート（"Ｈ"）する。

入力バッファ３５にデータを書き込む前段回路は、必要数（この例ではデータ個数は１）の書き込みを終え、ｔ３にて入力要求信号６０５をデアサートする。同じタイミングで、入力要求信号６０５と入力許可信号６０４が共にアサート（"Ｈ"）されたのでカウント手段１３はカウント手段１３のカウント値を０から１にカウントアップし、Ｚｅｒｏ信号はデアサート（"Ｌ"）される。

一方、シリアル通信の送信回路５６は、通信相手の出力許可信号４０７がアサート（"Ｈ"）されるまで出力を行わずに待機を行い、ｔ５にて相手側からの出力許可を確認し、ｔ６より出力を開始する。本実施形態ではシリアル通信は、スタートビット、ストップビットは共に１ビットとして図示している。送信回路５６は、ｔ６、ｔ７でスタートビット出力を行った後ｔ８より送信データをビット毎に出力する。

最後のビット出力がｔｎ＋２で出力された後、送信回路５６はストップビットの送信を開始し、ストップビットの最後に１個のデータの送信完了を示すＤｏｗｎ信号をｔｎ＋３にて出力する。この出力をうけてカウント手段１３はカウント値を１から０に戻し、この結果を受けてＺｅｒｏ信号がアサート（"Ｈ"）される。Ｚｅｒｏ信号のアサート（"Ｈ"）を受けてラッチ出力信号はデアサート（"Ｌ"）され、これによりクロック停止手段１１は、ｔｎ＋５より動作クロック信号のクロック供給を停止する。

このようにして、実施形態３においては、スタートビットとストップビットによるシリアルデータの送信回路の前段を含めた回路範囲に対して、クロック供給の制御を行う。こうして、データ長の変化する入力データに対して必要なデータ処理期間だけ処理モジュールの動作を可能にし、無駄な消費電力を低減することができるという効果を生み出す。

＜実施形態４＞
実施形態１から３では、入力されるデータ数と処理回路モジュールが出力するデータ数との比が１対１になる場合について述べた。実施形態４では、入力データ数と出力データ数との比が１対Ｎ（自然数）となる、一意に決定される処理回路に対して本発明を適用した例を説明する。すなわち、これまでの実施例と同様に、カウンタにより入力データ量を計測し、所定のデータ処理の後、出力データのデータ量が１／Ｎになったとき、クロックを停止すればよい。これまでの実施例は、Ｎ＝１の場合に相当していた。

図７および図８にてその例を示す。これは例えば、画像データのブレンド処理を行った場合であり、入力データ数は、出力データ数の２倍となる場合で、Ｎ＝２に相当する。図８において、処理モジュール７６は、画像データのブレンド処理回路であり、入力が８データ、出力が４データの場合のタイミングチャートを示す。

図８にて、不図示の前段回路から入力要求信号８０５がアサートされる。これに伴いラッチ信号はアサート（"Ｈ"）される。一方、入力バッファ３５もクロック停止対象であるので、このときの入力許可信号８０４はアサートされていない。

ラッチ信号のアサート（"Ｈ"）に伴い、ｔ１で動作クロック信号８０３がクロック制御範囲７９で示される範囲のブロックにクロック供給を開始する。動作クロック信号８０３のクロック供給開始および入力要求信号８０５のアサート（"Ｈ"）に伴い、ｔ２で入力許可信号８０４をアサート（"Ｈ"）し、ｔ３で８個のデータの受信を開始する。これに伴い、カウント手段７３のカウント値が増加し、Ｚｅｒｏ信号８１３は、ｔ３でデアサート（"Ｌ"）される。

カウント手段７３のカウンターデータ８１２は、ｔ３からｔ９まで順にカウントアップを行う。一方、出力データは、ｔ９より連続して４データを出力する。これによりカウント手段７３のカウンターデータ８１２は、積算値からＮ（＝２）ずつカウントダウンし、ｔ１３にて０に戻り、Ｚｅｒｏ信号が、アサート（"Ｈ"）され、ｔ１４で動作クロック停止対象回路範囲７９へのクロック供給が停止される。

実際のカウント手段は、図７のカウント手段７３および係数手段７８により、図９に示すフローチャートで動作することで、実現可能である。すなわち、ステップ９０１で、リセット信号（入力許可信号）により、カウント値をゼロにする。ステップＳ９０２で、Ｕｐ信号がＨで、かつ、Ｄｏｗｎ信号がＨであるかを判断する。Ｙｅｓの場合、ステップＳ９０７へ進む。Ｎｏの場合、ステップＳ９０３へ進む。

ステップＳ９０３で、Ｕｐ信号がＬで、かつ、Ｄｏｗｎ信号がＨであるかを判断する。Ｙｅｓの場合、Ｓ９０５へ進む。Ｎｏの場合、Ｓ９０４へ進む。ステップＳ９０４で、Ｕｐ信号がＨで、かつ、Ｄｏｗｎ信号がＬであるかを判断する。Ｙｅｓの場合、Ｓ９０６へ進む。Ｎｏの場合、Ｓ９０２へ戻る。ステップＳ９０５で、カウント値から２を引き、Ｓ９０２へ戻る。ステップＳ９０６で、カウント値に１を加え、Ｓ９０２へ戻る。ステップＳ９０７で、カウント値から１を引き、Ｓ９０２へ戻る。

本実施形態では、係数手段を出力側に適用し、入力データ数と出力データ数の関係が一意に決定される処理回路の例を示したが、処理の内容によって入力側あるいは入力および出力側の両方に適用することも可能である。すなわち、入力データと出力データの比を１対Ｎ（自然数）にして、入力データの量よりも処理した出力データの量が多くなる場合に対しても本発明を適用することは可能である。

このようにして、本発明は、入力データ数と出力データ数の関係が一意に決定される処理回路にも適用範囲を広げることが可能である。

＜実施形態５＞
実施形態５では、実施形態１から４におけるクロック制御に加えて、処理モジュールに供給する電圧の制御を行う例を説明する。図１０は、クロック制御および供給電圧制御を行うように構成したブロック図の例を示す。

また、図１１に本実施形態の回路動作を説明するタイミングチャート例を示す。図１１にて、不図示の前段回路からの入力要求信号がアサートされる。これに伴い、ラッチ回路１２の出力である制御信号がアサート（"Ｈ"）される。この信号がアサートされたことにより、電圧制御手段９９は省電力制御対象回路範囲９８に供給する供給電圧をスリープモード電圧から動作モード電圧に変更する。スリープモード電圧は、動作モード電圧より低い値である。

ラッチ回路１２からの制御信号アサート（"Ｈ"）および、クロック停止手段１１は電圧制御手段９９が省電力制御対象回路範囲９８の供給電圧１１０３を動作モード電圧に戻したことを受け、クロック制御信号１１０５をアサートする（図１１ではｔ２）。クロック制御信号１１０５のアサートタイミングは電圧制御手段９９の構成および省電力制御対象回路範囲９８の回路規模に依存する。そのタイミングは設計時に設定する時間（クロック数）でも、また、実際の供給電圧レベルをモニターして決定してもよい。

クロック制御信号１１０５のアサート（"Ｈ"）を受けてクロック出力信号がアサートされる。クロック出力信号１１０６は、クロック制御信号１１０５をラッチ回路で受けることで構成可能である。クロック出力信号１１０６がアサート（"Ｈ"）され、省電力制御対象回路範囲９８への動作クロック供給が開始される（ｔ３）。入力バッファ３５は、動作クロック信号のクロック供給開始および入力要求信号１１０９のアサート（"Ｈ"）に伴い、ｔ４で入力許可信号１１０８をアサート（"Ｈ"）し、入力データの取り込みを開始する。これに伴い、カウント手段１３がカウントアップ動作を行い、カウンターデータ１１１６がカウントアップし、Ｚｅｒｏ信号１１１７がデアサート（"Ｌ"）される（ｔ５）。

処理結果出力である出力データ１１１３は、ｔ８から出力開始され、これに伴い、カウント手段１３は、カウントダウンを行い、ｔ１２にてカウント手段１３のカウンターデータ１１１６は０となり、Ｚｅｒｏ信号１１１７はデアサート（"Ｌ"）される。Ｚｅｒｏ信号１１１７のデアサートを受けて、クロック停止手段１１はクロック制御信号１１０５をデアサート（"Ｌ"）し、その後、電圧制御手段９９をスリープ電圧にすべく、ラッチ回路１２のリセット入力に対し、終了信号１１０４をアサート（"Ｈ"）する。終了信号１１０４のアサート（"Ｈ"）によりラッチ回路１２は、電圧制御信号１１０２をデアサート（"Ｌ"）し、電圧制御手段９９は省電力制御対象回路範囲９８への供給電圧１１０３をスリープモード電圧に切り換える。

図１１のタイミングチャートに従うクロック停止手段１１は、図１２に示すステート遷移図にて実現できる。図１２にて、停止手段は、まず初期状態の"スリープ状態"１２０１にあり、この状態でタイマーカウンタ値はゼロである。このタイマーカウンタは、待ち時間を測定する。この待ち時間は、電圧を動作状態の電圧に戻す指示を行う電圧制御信号を電圧制御回路９９に指示してから実際に動作電圧に復帰させるまでの時間を言う。もし回路が、実際の電圧をチェックする機能をもっている場合、このタイマーカウンタは不用である。

また、"スリープ状態"１２０１では、終了信号とクロック制御信号を共に値を０に設定する。電圧制御がアサートされると状態は"電源復帰待ち"１２０２の状態に移行する。この状態ではタイマーカウンタの値をクロックごとに１づつ増加させ、あらかじめ設定された時間経過を待つ状態である。タイマーカウンタの値が設定値以上となった時点で状態は"動作状態"１２０３に移行する。この状態は処理回路を動作させるためにクロック供給を行う状態であり、状態遷移時からクロック制御信号はアサートされる。"動作状態"１２０３から"スリープ状態"１２０１に移行する条件はＺｅｒｏ信号がアサートされることであり、この時、終了信号をアサートし、クロック制御信号をデアサートする。

また、図１０と図１１で示されるクロック停止のための具体的構成は、図１３に示すＤラッチとＡＮＤ回路の構成で実現できる。つまり、クロック制御信号１１０５がアサートされ"Ｈ"になることで、Ｄラッチ１３０１の出力が"Ｈ"となり、ＡＮＤ回路１３０２の出力から、基準クロック信号１１０１が、動作クロック信号１１０７として出力される。

実際の電圧制御回路の具体例は、図１４に示すようなスイッチ回路１４０１で実現可能である。つまり、電圧制御信号１１０２のアサート（"Ｈ"）またはデアサート（"Ｌ"）により、動作電圧１４０２およびスリープ電圧１４０３の切り換えが行なわれる。ここでいうスリープ電圧は、スリープ時にクロック供給を行わないので、回路を現状の状態に維持できる電圧であればよい。

以上のように、実施形態５の構成をとることで、入力データの入力とその出力に合わせたクロック制御に加えて、処理モジュールへの供給電圧の制御も行うことで、更に無駄な消費電力を低減することが可能になるという効果を生み出すことができる。

Claims (6)

1. 外部から処理対象データを含む入力データを受信する受信手段と、
   前記受信した入力データのうちの処理対象データのデータ量を計測する計測手段と、
   前記処理対象データに対して所定の処理を行い、その処理結果を出力データとして出力するデータ処理手段と、
   前記入力データの受信に基づいて前記データ処理手段にクロック供給を行うことで該データ処理手段を動作状態に設定し、前記出力データのデータ量が前記計測手段により計測されたデータ量のデータに前記所定の処理を行うことで得られるデータのデータ量まで達した場合に、前記クロック供給を停止することで前記データ処理手段を前記動作状態よりも消費電力の少ないスリープ状態に設定する制御手段と、
   を備えることを特徴とするデータ処理回路。
2. 外部から処理対象データを含む入力データを受信する受信手段と、
   前記受信した入力データのうちの処理対象データのデータ量を計測する計測手段と、
   前記処理対象データに対して所定の処理を行い、その処理結果を出力データとして出力するデータ処理手段と、
   前記入力データの受信に基づいて前記データ処理手段に動作可能な動作電圧を供給することで前記データ処理手段を動作状態に設定し、前記出力データのデータ量が前記計測手段により計測されたデータ量のデータに前記所定の処理を行うことで得られるデータのデータ量まで達した場合に、前記動作電圧から該動作電圧よりも低いスリープ電圧を供給することで前記データ処理手段をスリープ状態に設定する制御手段と、
   を備えることを特徴とするデータ処理回路。
3. 更に、前記処理対象データを格納する格納手段を備え、
   前記データ処理手段は、前記供給されたクロックを用いて前記格納手段から処理対象データを読み出すことを特徴とする請求項１に記載のデータ処理回路。
4. 前記所定の処理は、前記処理対象データの量と前記出力データの量との比がＮ（自然数）対１になる処理であり、
   前記計測手段は、前記処理対象データの受信に必要としたクロック数を計測し、前記制御手段は、出力データの出力に必要としたクロック数を計測し、該計測した出力データの出力に必要なクロック数が前記処理対象データの受信に必要としたクロック数の１／Ｎになったとき、前記クロック供給を停止することを特徴とする請求項１に記載のデータ処理回路。
5. 前記所定の処理は、前記処理対象データの量と前記出力データの量との比がＮ（自然数）対１になる処理であり、
   前記計測手段は、前記処理対象データの受信に必要としたクロック数を計測し、前記制御手段は、出力データの出力に必要としたクロック数を計測し、該計測した出力データの出力に必要なクロック数が前記処理対象データの受信に必要としたクロック数の１／Ｎになったとき、前記動作電圧から該動作電圧よりも低いスリープ電圧を供給することを特徴とする請求項２に記載のデータ処理回路。
6. 請求項１に記載のデータ処理回路に接続された前段処理回路であって、
   前記入力データを前記受信手段へ送信する送信手段を備え、
   前記送信手段は、前記入力データを前記受信手段へ入力してから前記データ処理手段が前記クロック供給を受けて動作可能になる迄の期間に対して、前記入力データに含まれる前記処理対象データの先頭データを送信し続けることを特徴とする前段処理回路。

Images