JP2007257462A - バスリセット・システム及び方法 - Google Patents

バスリセット・システム及び方法 Download PDF

Info

Publication number
JP2007257462A
JP2007257462A JP2006082996A JP2006082996A JP2007257462A JP 2007257462 A JP2007257462 A JP 2007257462A JP 2006082996 A JP2006082996 A JP 2006082996A JP 2006082996 A JP2006082996 A JP 2006082996A JP 2007257462 A JP2007257462 A JP 2007257462A
Authority
JP
Japan
Prior art keywords
reset
signal line
bus
reset signal
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006082996A
Other languages
English (en)
Inventor
Akira Yamanaka
章 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006082996A priority Critical patent/JP2007257462A/ja
Publication of JP2007257462A publication Critical patent/JP2007257462A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】信号線を増やすことなく、バス接続された個別のターゲット装置にリセットを発行するバスリセット・システムを提供する。
【解決手段】リセット制御装置10は、クロック信号線2に接続されるターゲット装置20,30,40に共通な一定周期間隔でクロック信号を送出し、バスに接続されるターゲット装置とリセット有効時間とが関連付けて記憶される記憶部13から読み出した任意のアサート時間でリセット信号線1にリセット信号を出力し、ターゲット装置20は、リセット信号線を監視して、リセット信号線がアサートされると、カウンタ21の動作を開始させ、クロック信号の回数をカウントし、リセット信号線がデアサートされるとカウンタの動作を停止させ、リセット有効時間をクロック周期の回数で記憶する記憶部23内の値とカウンタ21の値とを比較し、値が同じであった場合は、自装置をリセットする。
【選択図】図1

Description

本発明は、複数の装置が接続されたバスシステムにおいて、全装置共通のリセット信号線を用いて特定の装置のみをリセットするバスリセット・システムに関する。
従来、複数の装置がバス接続されたシステムにおいては、一般に各装置で共通なリセット信号線が用いられるため、特定の装置のみへのリセットを発行することができず、バス全体の動作に影響を与えていた。
また、各装置に個別にリセットを実施しようとした場合、リセット信号を個別にする必要があるため、多数の装置が接続されるバス構成においては、信号線が増加してしまう問題があった。
例えば、PCIやSCSIなど、複数の装置が制御線およびデータ線から構成されるバスに接続されるシステムにおいて、データ転送処理中にデータの転送元装置(イニシエータ)または、転送先装置(ターゲット)に障害が発生し、データ転送が完了しない状態となった場合、障害となった装置とのデータ転送処理のため、バスが占有された状態が続き、他の装置がバスを用いてデータ転送を行うことが不可能となる。
このような場合、障害となった装置をリセットすることにより初期化し、バスの占有状態からの復旧を行う。このようなリセットは、全装置で共通なリセット信号線を用いて行われることが一般的である。
また、複数の異なるタイミングでリセットが必要となる処理部を有するシステムにおいて、リセットタイミングを切り分けることができるリセット信号を発生させるシステムリセット制御方式がある(例えば、特許文献1参照)。
特開平5−204492号公報
しかしながら、共通なリセット信号線を用いてリセットした場合、接続された装置全てがリセットされることになるため、性能面に悪影響を及ぼしていた。
そこで本発明は、信号線を増やすことなく、バス接続された個別のターゲット装置にリセットを発行するバスリセット・システム及び方法を提供することを目的とする。
上述の課題を解決するため、本発明は、バスに接続されたターゲット装置ごとにリセットが有効となるリセット信号線のアサート(アクティブ)時間を定義し、リセット発行時のリセット信号線のアサート時間を変化させることで共通のリセット信号線を用いて特定の装置のみをリセットすることを特徴とする。
本発明による第一の効果は、共通のリセット信号線でバス接続されたシステム構成において、あるターゲット装置へのリセットが他のターゲット装置に影響を与えず動作を継続することが可能なことである。
第二の効果は、通常、各ターゲット装置へ個別にリセットを実施しようとした場合、リセット信号はターゲット装置毎に個別に接続する必要があるため信号線の数が増えてしまうが、本発明では、信号線の数を増やすことなく、ターゲット装置毎に個別リセットを可能にすることである。
次に、本発明の最良の形態について図面を参照して説明する。
図1は、本発明のシステム構成例を示す。リセット制御装置10と、ターゲット装置20、30および40は、バスに接続され、バス信号には、全ての装置に共通なリセット信号線1とクロック信号線2が含まれる(他の信号線は図示省略)。
リセット制御装置(イニシエータ)10は、バスに接続されたターゲット装置20、30、40にリセットを発行することが可能であり、リセット発生部11、クロック信号発生部12、記憶部13から構成される。リセット発生部11は、リセット信号線1を任意の時間アサートする機能を有している。クロック信号発生部12は、一定周期間隔でクロック信号線にクロック信号を送信する機能を有しており、接続されるターゲット装置に共通な単位時間を提供する。記憶部13には、バスに接続される装置とリセットが有効となるリセット信号線のアサート時間とが関連付けて記憶されている。
バスに接続されるターゲット装置20、30、40は、リセット制御装置10からリセットされる装置であり、リセット処理部21、カウンタ22、記憶部23から構成される。リセット処理部21は、リセット信号線を監視しており、リセット信号線がアサートされるとカウンタ22を動作させ、リセット信号線がデアサートされるとカウンタ22の動作を停止させる。また、リセット信号線がデアサートされた時に、カウンタの値と記憶部内の値とを比較し、値が同じであった場合は、自装置をリセットする機能を有している。カウンタ22は、クロック信号を検出する機能を有しており、リセット処理部21の指示により動作を開始し、停止の指示を受けるまでのクロック信号の回数をカウントする。カウンタが停止後に再度動作を開始する場合は、カウンタの値は再び0からのカウントとなる。記憶部23は、リセットが有効となるリセットのアサート時間をクロック周期の回数で記憶する。
次に、リセットが有効となるアサート時間(リセット有効時間)を各ターゲット装置20、30、40に設定する際の動作を説明する。
リセット有効時間は、システムの起動時に設定される。システムの電源投入時において、ターゲット装置20、30、40のリセット時間は設定されておらず、全ての装置はリセット信号線がアサートされる時間によらずリセット信号線がデアサートされたときにリセットされる(パワーオンリセット)。
パワーオンリセットの後、ターゲット装置20、30、40は順次初期化されるが、初期化処理において、リセット制御装置10は各ターゲット装置に個別のリセット有効時間を設定する。各ターゲット装置に設定されたリセット有効時間は、装置と関連付けられた状態で装置10の記憶部13に記憶される。関連付けの例を図2に示す。
次に、個別リセットを行う際の動作を図1および図2の例に従って説明する。ここでは、リセット制御装置10がターゲット装置30に対してリセットするものとする。
<イニシエータ側動作>
1.ターゲット装置30をリセットするために必要なリセット有効時間を記憶部より得る。図2より、ターゲット装置30の場合は、6Tである。
2.リセット信号線を6Tアサートした後、リセット信号線をデアサートする。図3は、そのタイムチャートを示し、リセット信号が6T時間アサートした後、立ち上がりエッジでリセットされる。
次に、ターゲット側の動作を、図4のフローチャートを参照して説明する。
<ターゲット側動作>
1.各ターゲットは、リセット信号線を監視し、リセット信号線がアサートされたことを検出する(S1)。
2.カウンタを動作させ、クロック信号のカウントを開始する(S2)。
3.リセット信号線のデアサートを検出する(S3)。
4.カウンタを停止させる(S4)。
5.カウンタと記憶部のリセット有効時間とを比較し(S5)、値が同じであった場合は、装置をリセットする(S6)。
6.ステップS5で値が異なっていた場合は、リセットの対象装置ではないと判断し、リセット信号の監視に戻る。
第1の実施例では、ターゲット装置20、30、40は、記憶部に1つのリセット有効時間を記憶しているが、リセット有効時間を複数記憶できてもよい。その場合、複数の装置をグループにすることができ、グループ毎にリセットすることが可能となる。
図5は、記憶部にリセット有効時間を複数記憶し、複数の装置をグループにする場合のリセット有効時間と装置との関連付けを示す。リセット有効時間が、5Tの場合、ターゲット装置20のみがリセットされる。同様に、リセット有効時間が、6Tの場合、ターゲット装置30のみがリセットされ、リセット有効時間が、7Tの場合、ターゲット装置40のみがリセットされる。リセット有効時間が、10Tの場合、ターゲット装置20,30,40を含むグループがリセットされる。
本発明は、共有するリセット信号を用いた装置がバス接続されるシステムにおいて、リセット時間の差による装置毎の個別リセットに適用できる。
本発明のシステム構成図である。 リセット有効時間と装置との関連付けを示す図である。 リセット信号のタイムチャートである。 ターゲット側の動作を説明するフローチャートである。 リセット有効時間と装置をグループ化した関連付けを示す図である。
符号の説明
1 リセット信号線
2 クロック信号線
10 リセット制御装置
11 リセット発生部
12 クロック信号発生部
13 記憶部
20,30,40 ターゲット装置
21 リセット処理部
22 カウンタ
23 記憶部

Claims (6)

  1. リセット制御装置と、複数のターゲット装置とがバスで接続されたシステムにおいて、
    前記リセット制御装置は、リセット信号線を任意の時間アサートするリセット信号を出力するリセット信号発生部と、
    クロック信号線に接続されるターゲット装置に共通な一定周期間隔でクロック信号を送出するクロック信号発生部と、
    バスに接続されるターゲット装置とリセットが有効となるリセット信号のアサート時間とが関連付けて記憶される第1の記憶部とを備え、
    前記各ターゲット装置は、リセットが有効となるリセット信号のアサート時間をクロック周期の回数で記憶する第2の記憶部と、
    クロック信号を検出する機能を有し、リセット処理部の指示により動作を開始し、停止の指示を受けるまでのクロック信号の回数をカウントするカウンタと、
    リセット信号線を監視して、リセット信号線がアサートされると前記カウンタを動作させ、リセット信号線がデアサートされると前記カウンタの動作を停止させ、リセット信号線がデアサートされた時に、前記カウンタの値と第2の記憶部内の値とを比較し、値が同じであった場合は、自装置をリセットするリセット処理部とを備えることを特徴とするバスリセット・システム。
  2. 前記各ターゲット装置は、第2の記憶部に複数のリセット有効時間を記憶することを特徴とする請求項1に記載のバスリセット・システム。
  3. 前記各ターゲット装置の第2の記憶部に記憶されるリセット有効時間は、システムの起動時に前記リセット制御装置から設定されることを特徴とする請求項1に記載のバスリセット・システム。
  4. リセット制御装置と複数のターゲット装置とがバスで接続されたシステムのバスリセット方法であって、
    前記リセット制御装置が、クロック信号線に接続されるターゲット装置に共通な一定周期間隔でクロック信号を送出し、
    バスに接続されるターゲット装置とリセットが有効となるリセット信号のアサート時間とが関連付けて記憶される第1の記憶部から読み出した任意のアサート時間でリセット信号線にリセット信号を出力し、
    前記各ターゲット装置が、リセット信号線を監視して、リセット信号線がアサートされると、カウンタの動作を開始させ、停止の指示を受けるまでのクロック信号の回数をカウントし、リセット信号線がデアサートされると前記カウンタの動作を停止させ、
    リセットが有効となるリセット信号のアサート時間をクロック周期の回数で記憶する第2の記憶部内の値と前記カウンタの値とを比較し、値が同じであった場合は、自装置をリセットする各ステップを含むことを特徴とするバスリセット方法。
  5. 前記各ターゲット装置は、第2の記憶部に複数のリセット有効時間を記憶することを特徴とする請求項4に記載のバスリセット方法。
  6. 前記各ターゲット装置の第2の記憶部に記憶されるリセット有効時間は、システムの起動時に前記リセット制御装置から設定されることを特徴とする請求項4に記載のバスリセット方法。
JP2006082996A 2006-03-24 2006-03-24 バスリセット・システム及び方法 Pending JP2007257462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006082996A JP2007257462A (ja) 2006-03-24 2006-03-24 バスリセット・システム及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006082996A JP2007257462A (ja) 2006-03-24 2006-03-24 バスリセット・システム及び方法

Publications (1)

Publication Number Publication Date
JP2007257462A true JP2007257462A (ja) 2007-10-04

Family

ID=38631619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006082996A Pending JP2007257462A (ja) 2006-03-24 2006-03-24 バスリセット・システム及び方法

Country Status (1)

Country Link
JP (1) JP2007257462A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055474A (ja) * 2008-08-29 2010-03-11 Internatl Business Mach Corp <Ibm> シリアルバスシステム及びハングアップスレーブリセット方法
JP5472469B2 (ja) * 2010-08-06 2014-04-16 富士通株式会社 半導体集積回路装置及び半導体集積回路装置を搭載した電子システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325607A (ja) * 1989-06-23 1991-02-04 Nec Eng Ltd シリアルインターフェースにおけるリセット方式
JPH08185244A (ja) * 1994-12-28 1996-07-16 Fujitsu Ltd 機能ブロックの選択的リセット方法及びその装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325607A (ja) * 1989-06-23 1991-02-04 Nec Eng Ltd シリアルインターフェースにおけるリセット方式
JPH08185244A (ja) * 1994-12-28 1996-07-16 Fujitsu Ltd 機能ブロックの選択的リセット方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055474A (ja) * 2008-08-29 2010-03-11 Internatl Business Mach Corp <Ibm> シリアルバスシステム及びハングアップスレーブリセット方法
JP5472469B2 (ja) * 2010-08-06 2014-04-16 富士通株式会社 半導体集積回路装置及び半導体集積回路装置を搭載した電子システム

Similar Documents

Publication Publication Date Title
US7685325B2 (en) Synchronous bus controller system
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
US8386908B2 (en) Data transmission methods and universal serial bus host controllers utilizing the same
US20100287391A1 (en) Memory control circuit, control method, and storage medium
JP4526841B2 (ja) メモリ制御装置およびこれを備えたデータ処理システム
JP4393954B2 (ja) マイクロコンピュータ
WO2017104437A1 (ja) 通信装置、通信方法、プログラム、および通信システム
JP2010146252A (ja) Ddrメモリコントローラ
JP2007257462A (ja) バスリセット・システム及び方法
JP5449032B2 (ja) メモリシステム
US8151131B2 (en) Signal synchronization method and signal synchronization circuit
JP2007141255A (ja) プロセッサの介入あり又はなしでのハードウェアの初期化
KR100432700B1 (ko) 저전력 상태로부터 dram 을 출구하기 위한자기-동기화 방법 및 장치
US8463956B2 (en) Data transfer control apparatus
JPH11232214A (ja) 情報処理装置用プロセッサおよびその制御方法
US10014072B2 (en) Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium
JP2005092430A (ja) ウォッチドッグタイマ
JP2007052685A (ja) マイクロコントローラ
JP2010108330A (ja) ビルドアップ方式電子計算機、切替制御方法及びプログラム
JP2005250683A (ja) マイクロコンピュータ
JP2009134392A (ja) データ処理装置及びデータ処理システム
JP5693176B2 (ja) モニタ回路、バスブリッジ及びバスシステム
JP2019074823A (ja) 割り込み制御装置
JP2021174018A (ja) 情報処理装置、インタフェース制御回路および情報処理装置の制御方法
JP2007310900A (ja) チップセレクト回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100510

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101109