JP7152104B2 - 制御装置、制御方法 - Google Patents
制御装置、制御方法 Download PDFInfo
- Publication number
- JP7152104B2 JP7152104B2 JP2018175988A JP2018175988A JP7152104B2 JP 7152104 B2 JP7152104 B2 JP 7152104B2 JP 2018175988 A JP2018175988 A JP 2018175988A JP 2018175988 A JP2018175988 A JP 2018175988A JP 7152104 B2 JP7152104 B2 JP 7152104B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- output
- control
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Slot Machines And Peripheral Devices (AREA)
- Information Transfer Systems (AREA)
- Pinball Game Machines (AREA)
Description
また上述の特許文献2の技術はデータを転送するシステム制御部と当該システム制御部から転送されるデータを受け取る複数の各制御部がリング状に接続されることが記載されている。
図1は同実施形態による制御装置の構成を示すブロック図である。
この図で示すように、制御装置1は、制御部A~制御部Jの複数の制御部を備える。制御部A~制御部Jはそれぞれ異なる基盤上に構成される。制御部Aはデータ出力装置の一態様である。制御部Aは内部にデータ出力装置の一態様であるシリアル化部111を備える。シリアル化部111は、制御信号やクロック信号を含む出力データをシリアル化して出力する。
制御部Aに設けられたデータ出力装置の一態様であるシリアル化部111は、少なくともクロック信号生成部121と、シリアル伝送部122とを備える。
クロック信号生成部121は入力後に出力する複数のクロック信号のうち最も周波数の高いクロック信号の周波数を複数倍して新たな周波数のクロック信号を生成する。
シリアル伝送部122は、新たなクロック信号のフレームを時分割してそれらの時分割した各タイミングのうちの所定のタイミングに他の出力データに対応する信号を乗せた出力データを生成して出力する。これによりシリアル化部111が入力して他の制御部(制御部B)へ出力する複数の出力データをシリアル化する。なおシリアル化した出力データを伝送するシリアルバスは一例として作動信号の方式を用いる。
次にシリアル化部111の処理について説明する。
制御部Aのシリアル化部111は、制御部Aの基盤に備わる複数の制御装置から複数の出力データを取得する(ステップS101)。出力データは一例としては、音声クロック信号、音声データ、電飾関連クロック信号、電飾用データなどが複数種類ある。シリアル化部111のクロック信号生成部121はこれらの出力データのうち、最も周波数の高いクロック信号S1の周波数を複数倍して新たなクロック信号を生成する(ステップS102)。具体的にはクロック信号生成部121は、22MHz程度の周波数の音声クロック信号を逓倍回路に入力し36倍にして800MHz程度の周波数の新たな音声クロック信号を生成する。クロック信号生成部121は新たな音声クロック信号をシリアル伝送部122へ出力する。
制御部Aの備えるシリアル化部111と、制御部Cの備えるデシリアル化部131の構成を示す図である。シリアル化部111で1サイクル(CYC)が36逓倍され、時分割した各時間に音声クロック信号S1以外の他の信号S2のデータが載せられる。そして出力データを受信した各制御部はデシリアル化部131において必要なデータを取得し、その出力データを分周回路に入力して元も音声クロック信号を取得することができる。図4中D[27..0]は0~27の信号に対応するデータを示す。なお制御部D,F,G,H,I,Jの各デシリアル化部142,161,182,192,202の構成は、デシリアル化部131と同様である。
111,132,161,172・・・シリアル化部
112,131,161,171・・・デシリアル化部
141,181,191,201・・・リピータ部
121・・・クロック信号生成部
122・・・シリアル伝送部
Claims (5)
- データ出力装置と複数の制御部とを備え、
前記データ出力装置と前記複数の制御部とが順にリング接続され、
前記データ出力装置が、
出力するクロック信号のうち最も周波数の高いクロック信号の周波数を複数倍して新たなクロック信号を生成するクロック信号生成部と、
前記新たなクロック信号に基づいて他の複数の出力データを、差動信号を用いてシリアル伝送するシリアル伝送部と、を備え、
前記制御部の内の少なくとも一つが、
前記出力データをデシリアル化して当該デシリアル化された各信号のうち必要な信号を含むデータを取得するデシリアル化部と、
前記デシリアル化部が取得したデータ以外の他のデータを含む入力したデータをシリアル化して他の制御部へ出力データとして出力するシリアル化部と、を備え、
前記制御部の内の少なくとも他の一つが、
前記出力データをデシリアル化して当該デシリアル化された各信号のうち必要な信号を含むデータを取得するデシリアル化部と、
前記出力データを他の制御部へリピートするリピート部と、を備える
制御装置。 - 前記データ出力装置は前記リング接続により次に接続された送出先の制御部へ前記出力データをシリアル伝送し、
前記複数の制御部それぞれはリング接続により次に接続された送出先の制御部へ前記出力データをシリアル伝送する
請求項1に記載の制御装置。 - 前記最も早いクロック信号は前記複数の制御部の何れかの制御部に備わるスピーカが入力する音声データの同期に用いる音声クロック信号である
ことを特徴とする請求項1または請求項2に記載の制御装置。 - 遊技機に備えられた各デバイス機器の制御を行う請求項1から請求項3の何れかに記載の制御装置。
- データ出力装置と複数の制御部とを備える制御装置において、
前記データ出力装置と前記複数の制御部とが順にリング接続し、
前記データ出力装置が、
出力するクロック信号のうち最も周波数の高いクロック信号の周波数を複数倍して新たなクロック信号を生成し、
前記新たなクロック信号に基づいて他の複数の出力データを、差動信号を用いてシリアル伝送し、
前記制御部の内の少なくとも一つが、
デシリアル化部において前記出力データをデシリアル化して当該デシリアル化された各信号のうち必要な信号を含むデータを取得し、
シリアル化部において前記デシリアル化部が取得したデータ以外の他のデータを含む入力したデータをシリアル化して他の制御部へ出力データとして出力し、
前記制御部の内の少なくとも他の一つが、
デシリアル化部において前記出力データをデシリアル化して当該デシリアル化された各信号のうち必要な信号を含むデータを取得し、
リピート部において前記出力データを他の制御部へリピートする
制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175988A JP7152104B2 (ja) | 2018-09-20 | 2018-09-20 | 制御装置、制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175988A JP7152104B2 (ja) | 2018-09-20 | 2018-09-20 | 制御装置、制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047046A JP2020047046A (ja) | 2020-03-26 |
JP7152104B2 true JP7152104B2 (ja) | 2022-10-12 |
Family
ID=69901561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018175988A Active JP7152104B2 (ja) | 2018-09-20 | 2018-09-20 | 制御装置、制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7152104B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170557A (ja) | 2010-02-17 | 2011-09-01 | Canon Inc | データ処理装置およびその制御方法、プログラム |
JP2012104868A (ja) | 2009-03-06 | 2012-05-31 | Panasonic Corp | 通信システム、通信装置およびその通信方法 |
JP2016209305A (ja) | 2015-05-08 | 2016-12-15 | 株式会社藤商事 | 遊技機 |
-
2018
- 2018-09-20 JP JP2018175988A patent/JP7152104B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104868A (ja) | 2009-03-06 | 2012-05-31 | Panasonic Corp | 通信システム、通信装置およびその通信方法 |
JP2011170557A (ja) | 2010-02-17 | 2011-09-01 | Canon Inc | データ処理装置およびその制御方法、プログラム |
JP2016209305A (ja) | 2015-05-08 | 2016-12-15 | 株式会社藤商事 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP2020047046A (ja) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8593313B2 (en) | Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method | |
JP4659129B2 (ja) | 試験装置および試験方法 | |
JP2009538065A5 (ja) | ||
US20140254431A1 (en) | Advanced TDM Daisy-Chain Communication Systems and Devices | |
KR20180072790A (ko) | 공유 프로토콜 계층의 멀티 채널 디스플레이 인터페이스 신호의 생성 시스템 | |
US20190370203A1 (en) | Switch Board for Expanding Peripheral Component Interconnect Express Compatibility | |
JP7152104B2 (ja) | 制御装置、制御方法 | |
CN101425892B (zh) | 一种系统时钟的实现方法、系统和时钟功能板 | |
US11947475B2 (en) | Synchronized processing of process data and delayed transmission | |
JP5206391B2 (ja) | クロック分配回路、機能モジュール装置およびクロック分配方法 | |
CN109857691B (zh) | 总线可级联一体化通信设备及多信道时分复用传输方法 | |
JPWO2008044486A1 (ja) | 多局通信装置 | |
US6668300B1 (en) | Computer device having multiple linked parallel busses and associated method | |
JP2006033475A (ja) | 通信システム及び通信装置 | |
CN219533699U (zh) | 一种jesd204b接口时钟树、jesd204b接口组及设备 | |
JP2001022486A (ja) | 電子機器およびコンピュータシステム | |
JP5527830B2 (ja) | 主装置間インターフェース装置、それを含む主装置システム及び主装置間インターフェース方法 | |
JP2576387B2 (ja) | データ通信装置 | |
CN101968684A (zh) | 多电脑切换系统 | |
JP2005301673A (ja) | 信号伝送システム、画像形成装置およびコントローラ基板 | |
JPH0818562A (ja) | 時分割多重通信装置 | |
CN117459088A (zh) | 基于伪随机序列的信号传输电路 | |
JP6793566B2 (ja) | 電子装置 | |
JP2020035357A (ja) | 情報処理装置 | |
JPH10301681A (ja) | インタフェース装置およびその制御方法、ならびに情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7152104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |