JPH0367350A - ネットワークインタフェース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発−明は、複数のデバイスを接続してローカルエリ
アネットワークを構築するインタフェース装置に関する
ものである。

（従来の技術） 従来、コンピュータ等の電子機器を接続してローカルエ
リアネットワーク（ＬＡＮ）とする場合には、高速、か
つ多量のデータを交換できるように伝送手段として、高
帯域の周波数でのデータ交換が可能な、例えば光ファイ
バのようなものが使用され、それに接続するための各装
置は、この高速、多量なデータ交換に見合った高性能で
、かつ複雑な制御機構により構成されている。

〔発明が解決しようとする課題〕

従って、複数の電子機器を接続して少量、低速なデータ
交換を安価に行う場合であっても、上記のような高価な
インタフェース手段を必要としてシステム構築のコスト
が高く、安価なＬＡＮ構築の障害となっていた。

この発明は、上記の問題点を解決するためになされたも
ので、複数の電子機器をループ接続して、１方向に所定
対象トランザクションを循環ループ出力してデータ処理
を行うことにより、高速処理能力がある電子機器を複数
の電子機器間で共有するネットワークを容易、かつ安価
に構築できるインタフェース装置を得ることを目的とす
る。

（課題を解決するための手段） この発明に係るネットワークインタフェース装置は、ル
ープ伝送路を介して単一方向から任意のデバイスに対し
てループ伝送されるトランザクションを取り込む取込み
手段と、この取込み手段に取り込まれたトランザクショ
ンを解析してトランザクションの受領またはトランザク
ションのループ伝送路への先送りを制御するトランザク
ション制御手段とを個々のデバイスとループ伝送路との
間にそれぞれ設けたものである。

〔作用） この発明においては、取込み手段によりループ伝送路を
介して単一方向から任意のデバイスに対してループ伝送
されるトランザクションを取り込まれると、トランザク
ション制御手段が取込み手段に取り込まれたトランザク
ションを解析してトランザクションの受領またはトラン
ザクションのループ伝送路への先送りを制御し、取り込
まれたトランザクションを当該デバイスとデータ交換を
行うデータ交換手段に受領したトランザクションを人力
したり、当該デバイスからデータ交換手段により出力さ
れたデータをトランザクションとして伝送路に出力する
ことを可能とする。

〔実施例〕

第１図はこの発明の一実施例を示すネットワークインタ
フェース装置の構成を説明するシステム構成図である。

この図において％　　１ａ〜１ｄはインタフェース装置
で、インタフェース装置１ａ〜１ｄには固有の各デバイ
ス２〜５が１方向または双方向にデータ交換を行えるよ
うに接続されている。なお、この実施例では、以下、デ
バイス２．３をパソコン、ワードプロセッサと想定し、
４は本システムの外部との交信を行うモデムと想定し、
５は上記デバイス２．３が共有する高速プリンタ装置と
想定した場合について説明する。

６〜８は回線で、インタフェース装置１ｂとデバイス３
またはインタフェース装置１ｄとデバイス５とのデータ
を矢印方向に転送する。すなわち、矢印が１方向の場合
は、１方向にのみデータが転送され、矢印が２方向の場
合は、双方向にデータを転送される場合に相当する。９
８〜９ｄは伝送路で、各伝送路９８〜９ｄを各インタフ
ェース装置１ａ〜１ｄをして接続することによりループ
伝送路が形成される。

１０．１０−１．１０−２．１１はトランザクション（
一連のデータであって、転送先デバイスが指定されたア
ドレスが付加されている）を示し、トランザクションは
ループ伝送路上を１方向（図中の矢印方向）に向かって
ループ伝送される。

次に、第１図の動作について説明する。

今、デバイス２からデバイス５へのデータ出力要求が発
生したとすると、デバイス２はインタフェース装置１ａ
に対し、その旨の要求を回線８を経由して当該デバイス
５に発し、インタフェース装置１ａは伝送路９ｄより自
身へのＩＮデータ要求がなければ出力のトランザクショ
ン１０としてインタフェース装置１ｂへデータを送出す
る。インタフェース装置１ｂは、トランザクション１０
を受信すると、自身が接続しているデバイス３へのトラ
ンザクションであるかないかを見て、そのままトランザ
クション１０−１として出力する。

また、インタフェース装置１ｃも同様に自身へのトラン
ザクションでないと判定するため、トランザクション１
０−２として出力し、インタフェース装置１ｄはトラン
ザクション１０−２のトランザクションを伝送路９Ｃに
より受信すると、自身へのデータであることを判定し、
インタフェース装置１ｄに接続されているデバイス５が
レディ状態にあれば、回線８を経由して受信したトラン
ザクション１０−２をデバイス５へ伝送する。

ここで、デバイス５は高速プリンタを想定しているが、
もしも既に、例えばデバイス３が自身へのメツセージを
インタフェース装置１ｄを経由してデバイス５へ送出し
、ビジー状態となっていれば、トランザクション１ｏ−
２はトランザクション１１としてインタフェース装置１
ａに戻されてループする。１２は通信回路である。

第２図は、第１図に示したインタフェース装置１ａ〜１
ｄの構成を説明する詳細ブロック図であり、２１はイン
タフェース本体で、取込み手段を構成する入力メモリ２
１ａ、ゲート回路２１ｂ。

２１ｇ、トランザクション制御手段を構成する制御部２
１Ｃ，アドレスチエツク回路２１ｄ、バス制御回路２１
ｅ、出力データメモリ２１ｆ等から構成され、Ｓｔ、Ｓ
２．Ｓ４〜Ｓ１３は内部信号を示す。

２２は出力伝送路、２３は入力伝送路、２４は回線で、
図示しないデバイスに接続されている。

２５．２６は回線である。

制御部２１ｃにおいて、３１はＯＵＴ要求フラグで、出
力データメモリ２１ｆにデバイスからデータがトランザ
クションとしてフォーマットされて書き込まれると、Ｏ
ＵＴ要求フラグ３１がＯＮ状態にセットされる。

３２はＩＮ要求フラグで、人力伝送路２３を介してトラ
ンザクションが久カメモリ２１ａに取り込まれると、Ｉ
Ｎ要求フラグ３２がＯＮ状態にセットされる。

３３はＰＡＳＳ要求フラグで、アドレスチエツク回路２
１ｄが内部信号Ｓ５により入力メモリ２１ａに取り込ま
れたトランザクションのアドレス部を解析して当該デバ
イスに対するトランザクションでないと判定した場合に
は、ＰＡＳＳ要求フラグ３３がセットされ、その旨が内
部信号Ｓ９を介して制御回路３４に入力され、ゲート回
路２１ｇにイネーブル信号ｅ４を出力して、取り込まれ
た人力データを出力伝送路２２より次のデバイスに対し
てループ伝送される。

なお、ゲート回路２１ｂは、イネーブル信号ｅ３により
ゲート開閉が制御され、ゲート回路２７はイネーブル信
号ｅ２によりゲート開閉が制御される。また、アドレス
チエツク回路２１ｄは初期状態においてプリセットアド
レスを有するものである。

図示しないデバイスより、回線２４を経由してデータ出
力要求が出力されると、制御回路３４はイネーブル信号
ｅ１により回線２６を有効とする。回線２６を経由して
人力されたデータは、出力データメモリ２１ｆによりト
ランザクションとしてフォーマット化されると、出力デ
ータメモリ２１ｆは内部信号Ｓｉｔを出力し、ＯＵＴ要
求フラグ３１をＯＮとする。この状態が、内部信号Ｓ１
０により制御回路３４へ入力され、論理判定によりイネ
ーブル信号ｅ３を出力し、ゲート回路２１ｂをオーブン
し、出力伝送路２２ヘデータを送出する。

出力伝送路２２にデータが存在すると、人力メモリ２１
ａは、トランザクションとして人力伝送路２３上のデー
タを人力する。人力が完了すると、入力メモリ２１ａは
内部信号Ｓ６によりＩＮ要求フラグ３２をＯＮ状態とし
、このＯＮ状態設定中を内部信号Ｓ１にて制御回路３４
へ通知する。これを受けて、制御回路３４は内部信号Ｓ
８をアドレスチエツク回路２１ｄに出力して、入力メモ
リ２１ａに取り込まれたトランザクションのアドレス部
を論理判定し、判定結果を内部信号Ｓ１２で制御回路３
４に返信する。これを受けて、制御回路３４がイネーブ
ル信号ｅ２をゲート回路２７に出力して、ゲートをオー
ブンし、回線２６を介して当該インタフェース本体２１
に接続されたデバイスにデータが送出される。

一方、上記アドレスチエツク処理において、アドレスチ
エツク回路２１ｄが自身へのトランザクションでないと
判定した場合は、内部信号Ｓ７によりＰＡＳＳ要求フラ
グ３３をＯＮ状態とし、ＰＡＳＳ要求フラグ３３がＯＮ
状態設定中であることを内部信号Ｓ９により制御回路３
４にその旨を通知する。

これを受けて、制御回路３４がイネーブル信号ｅ４によ
りゲート回路２１ｇをオーブンして出力伝送路２２に人
力メモリ２１ａに取り込まれたトランザクションを送出
する。なお、ここで、アドレスチエツク回路２１ｄが判
定したアドレスが前回自身から送出されたトランザクシ
ョンであると判定した場合には、内部信号Ｓ１２により
制御回路３４へ相手先がビジー（ＢＵＳＹ）状態である
ことを伝え、内部信号Ｓ１３として当該インタフェース
本体２１に接続されたデバイスに通知し、同一デバイス
に対するデータ出力を一時中止するように通知する。

次に第３図を参照しながら第２図に示した制御回路３４
による論理判定処理動作について説明する。

第３図は、第２図に示した制御回路３４による論理判定
処理手順の一例を説明するフローチャートである。なお
、（１）〜（８）は各ステップを示す。

制御回路３４はＩＮ要求フラグ３２がＯＮ状態であるか
どうかを判定しく１）　　ＮｏならばＯＵＴ要求フラグ
３１がＯＮ状態であるかどうかを判定しく２）　、Ｎ　
Ｏならばステップ（１）に戻り、ＹＥＳならば出力デー
タメモリ２１ｆに蓄えられた出力データのＯＵＴの指示
（イネーブル信号ｅ３による）を行い（３）、ステップ
（１）に戻る。

一方、ステップ（１）の判断でＹＥＳの場合は、入力メ
モリ２１ａに取り込まれたトランザクションは、ＰＡＳ
Ｓ要求がなされているかどうか、すなわちＰＡＳＳ要求
フラグ３３がＯＮ状態かどうかを判断しく４）　　ＹＥ
ＳならばＯＵＴ要求フラグ３１がＯＮ状態であるかどう
かを判定しく５）ＹＥＳならば自身のデータＯＵＴを指
示しく７）ステップ（６）に移る。

一方、ステップ（５）の判断でＮｏの場合は、ＰＡＳＳ
要求の出されているデータＯＵＴを指示しく６）、ステ
ップ（１）に戻る。

一方、ステップ（４〉の判断で、Ｎｏの場合はＩＮ要求
の出されているデータＩＮを指示しく８）、ステップ（
１）に戻る。

なお、上記実施例では処理速度優先として、ハードロジ
ック回路により各ゲート回路等を構成する場合について
説明したが、マイクロコンピュータとＲＯＭとの組み合
わせ回路により同一機能処理を実行させるように構成し
ても良く、このような構成により、処理速度が若干低下
するものの、制御手順の修正、追加、削除等に柔軟に対
処でき、トランザクション処理を拡充することが可能と
なる。

〔発明の効果） 以上説明したように、この発明はループ伝送路を介して
単一方向から任意のデバイスに対してループ伝送される
トランザクションを取り込む取込み手段と、この取込み
手段に取り込まれたトランザクションを解析してトラン
ザクションの受領またはトランザクションのループ伝送
路への先送りを制御するトランザクション制御手段とを
個々ノブバイスとループ伝送路との間にそれぞれ設けた
ので、ループ接続された各デバイスから各デバイスに指
令されたトランザクションを複雑な監視装置を設けなく
ても、指定されたデバイスに対して確実に伝送できるた
め、トランザクション監視処理を大幅に軽減できる。ま
た、常に１方向からトランザクションを順次伝送すると
いったデータ処理のため、従来のよ′うな複雑なデータ
伝送のためのプロトコルを備えることがなく、安価なコ
ストで確実にデータを各デバイスに伝送できるネットワ
ークを構築できる等の優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すネットワークインタ
フェース装置の構成を説明するシステム構成図、第２図
は、第１図に示したインタフェース装置の構成を説明す
る詳細ブロック図、第３図は、第２図に示した制御回路
による論理判定処理手順の一例を説明するフローチャー
トである。 図中、１８〜１ｄはインタフェース装置、２〜５はデバ
イス、２１ａは入力メモリ、２１ｄはアドレスチエツク
回路、２１ｆは出力データメモリ、３４は制御回路であ
る。 弔 １ 図 第 図

Claims (1)

【特許請求の範囲】
1. 各デバイスから他のデバイスに対して要求されるトラン
   ザクションを伝送するループ伝送路と、各デバイスとル
   ープ伝送路との間に一方または双方にデータを交換する
   データ交換手段とを個々に備えたネットワークシステム
   において、前記ループ伝送路を介して単一方向から任意
   のデバイスに対してループ伝送されるトランザクション
   を取り込む取込み手段と、この取込み手段に取り込まれ
   たトランザクションを解析して前記トランザクションの
   受領または前記トランザクションの前記ループ伝送路へ
   の先送りを制御するトランザクション制御手段とを個々
   のデバイスと前記ループ伝送路との間にそれぞれ具備し
   たことを特徴とするネットワークインタフェース装置。