JPS63204350A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPS63204350A
JPS63204350A JP62315462A JP31546287A JPS63204350A JP S63204350 A JPS63204350 A JP S63204350A JP 62315462 A JP62315462 A JP 62315462A JP 31546287 A JP31546287 A JP 31546287A JP S63204350 A JPS63204350 A JP S63204350A
Authority
JP
Japan
Prior art keywords
bus
mask
line
sequencer
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62315462A
Other languages
English (en)
Other versions
JPH0528860B2 (ja
Inventor
ハレル・ホフマン
チヤールズ・ゴードン・ライト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63204350A publication Critical patent/JPS63204350A/ja
Publication of JPH0528860B2 publication Critical patent/JPH0528860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、データ処理システム通信に関するものであ
り、特に、ユニット間の情報の転送のため、共通の情報
バスに接続した複数のユニットを含むデータ処理システ
ムに関するものである。
Ｂ、従来技術およびその問題点 データ処理システム間の通信は、各データ処理ユニー／
　）の能力が増すにつれて、ますます複雑化している。
この通信能力は一般にネットワーキングと称する。この
発明に関係のある特定分野は、数台のプロセッサ・ユニ
ットと、数台の周辺ユニットに接続された単一の情報バ
スである。従来の方法では、１台のプロセッサ・ユニッ
トが処理ユニットと周辺ユニットの間のバスを用いる通
信を制御するようにプログラミングされている。ネット
ワーク用語では、通信制御プロセッサは、バス・マスク
と呼ばれ、残りの通信ユニットはスレイブと呼ばれる。
このようなネットワーキング体系では、バス・マスクの
みがバス上で通信トランザクシロンを開始させることが
でき、スレイプ・ユニットは、バス・マスクからの通信
に応答するだけである。この種のネットワークのバリエ
ーションでは、バス・マスクに、処理ユニット間で転送
を行なう責任が与えられる。このようにして、どのプロ
セッサも周辺装置にアドレスすることができる。２台の
プロセッサが同時にバス・マスクになろうとすると、情
報バスで衝突が生じる。したがって、通信バスを要求し
ているプロセッサの１台をバス・マスクに指定する、仲
裁回路を設けている。
上記やデータ処理システムの１例が、米国特許第３９９
７８９８号明細書に開示されている。この特許は、情報
を非同期で転送するように接続された共通バスと数台の
ユニットを含み、最初のバス・サイクル中にスレイブか
らの情報を要求するマスク・ユニットが後のバス・サイ
クル中にその情報をスレイブから受は取ることができる
、分割バス・サイクル操作を可能にする論理を設けたデ
ータ処理システムを開示している。これは、スレイブが
その情報を元のバス・マスクに供給できるように、あと
のバス・サイクルでスレイブが、スレイブをバス・マス
クに指定するようにバス仲裁回路に要求することによっ
て実現される。この種のバス・アーキテクチュアは、米
国特許第４１８１９７４号および第４２３８２０３号明
細書にも開示されている。
上記の各特許では、最初に要求された情報が使用できる
ようになったときに、スレイブ装置がバス・マスクにな
る必要がある。しかし、スレイブ装置には、バス・マス
クとして機能する能力を持たないものもある。したがっ
て、この発明の目的は、バス・マスクとなることができ
ないスレイブが、あとのバス・サイクル中に要求された
情報を供給できるようにする通信バスを持つ、データ処
理システムを提供することにある。
Ｃ０問題点を解決するための手段 この発明によれば、装置間通信用の非同期通信バスに接
続した少なくとも３台の装置を含むデータ処理システム
が開示される。通信バスは一時に１台の装置のみがバス
上での通信を制御することを要求するプロトコルを含む
。通信バスはさらに、このバス上での通信を制御する装
置の１つを指定する回路を含む。通信バスはまた、他の
装置からの要求を受は取って、通信を制御する第２の装
置を一時的に指定し、あとで元の制御装置を再指定する
回路も含む。
好ましい実施例では、通信インターフェースは、通信バ
ス上での通信を制御することのできる数台の装置に接続
されている。この通信バスには、数台の周辺装置も接続
されている。接続された各装置と通信バスのインターフ
ェースは、通信パス上で情報を順に転送するプロトコル
を実行する回路を含む。この通信回路には、潜在的バス
・マスクの１つをバス・マスクに指定する仲裁回路があ
る。
残りの装置は、プロトコルに従ってバス・マスクに応答
しなければならないスレイブ装置に指定される。この通
信回路は、さらに、あらゆるスレイブ装置から、一時的
な通信の交換を確立するために、要求を受は取って潜在
的バス・マスクを一時的にバス・マスクに再指定する能
力を有する。一時的な通信の完了後、最初のバス・マス
クがバス・マスクに指定される。この実施例では、バス
・マスクは、バス上にタイミング信号を出力する必要が
ある。バス・マスクの指定が変わると、最初のバス・マ
スクはこのタイミング信号の供給を中止し、新しいバス
・マスクがこのタイミング信号を供給し始める。
この実施例では、接続された各装置のバス・インターフ
ェース回路には、情報をバスからその装置へ供給する回
路のほかに、他の通信バス・インターフェースに相互接
続して情報を他の装置へ供給する回路が含まれる。この
通信バス・インターフェースの相互接続により、通信バ
ス制御信号がバス・インターフェース間で交換され、各
装置がプロトコルに従って通信することが可能になる。
この発明は特に、いずれも現在のバス・マスクではない
２つの装置間での一時的通信の確立を目的とするもので
ある。これをオーバーラツプ・バス通信サイクルと称す
る。この実施例では、スレイブ装置の１つが、バス・サ
イクルに比べて長時間を要し、通常完了に長いアクセス
時間を必要とする、複雑な操作を行なう能力を存する。
元のバス・マスクは、ロング・アクセス・スレイブによ
る操作を開始し、次にバスの制御を新しいバス・マスク
に渡すことができる。ロング・アクセス・スレイブが操
作を完了し、元のバス・マスクに応答すルト、ロング・
アクセス・スレイブは、新しいバス・マスクに対して、
元のバス・マスクへの一時通信サイクルが必要であるこ
とを示す信号を通信バス上に供給する。この発明によれ
ば、このとき新しいバス・マスクは、バスの制御権を元
のバス・マスクに渡し、次いで元のバス−マスクがロン
グ・アクセス・スレイブからの応答を受は取る。ロング
・アクセス・スレイブからの応答を受は取ると、新しい
バス・マスクは、バスの制御権を取り戻す。
この実施例では、この一時的通信を可能にするプロトコ
ルは、ロング・アクセス・スレイブに新しいバス・マス
クと元のバス・マスクの両方が受は取る信号を通信バス
上に供給することを要求する。次に、新しいバス・マス
クは、元のバス・マスクが受は取る第２のタイミング信
号を供給する。
次に、元のバス・マスクは、ロング・アクセス・スレイ
ブから元のバス・マスタへのデータ転送を開始させる第
３のタイミング信号を供給する。この一時的通信の完了
後、元のバス・マスクはこのタイミング信号の供給を中
止し、新しいバス・マスクがバスの制御権を再要求でき
るようにする。
Ｄ、実施例 第１図はマスク装置１０と通信バス３０との接続を示す
システム・ブロック・ダイヤグラムである。通信バス３
０には、３台の潜在的マスク装置１２、！４．１６と、
４台のスレイブ装置１８．２０．２２．２４も接続され
ている。バス３０上で通常の通信トランザクシロンを行
なうには、バス・マスク１０がスレイブ装置１８．２０
．２２．２４のうちの１台、または潜在的バス・マスタ
１２．１４．１Ｂのうちの１台からの情報を要求し、そ
の情報を同じサイクル中に供給することが必要である。
バス・マスタ１０は、ロング・アクセス・スレイブ２４
によるロング・アクセス操作も開始させる。これは、バ
ス・マスク１０が最初、バス３０を介するロング・アク
セス・スレイブ２４による操作を確立した後、あとのバ
ス・サイクルでロング・アクセス・スレイブ２４からの
情報を要求するものである。しかし、それには、バス・
マスタ１０が、ロング・アクセス・スレイブ２４との通
信の間、バスの制御権を保持し続ける必要がある。
仲裁回路２６も第１図に示されている。仲裁回路は、マ
スク装置１０が通信タスクを完了した後、潜在的マスタ
装置１２．１４．１Ｂのうちのどれが新しいバス・マス
クになるかを指定する。したがって、潜在的バス・マス
タ装置１２，１４．１６またはバス・マスタ１０のどれ
もが、バス上の他のどの装置とも通信する可能性を有す
る。この発明ぽ、ロング・アクセス・スレイブ２４によ
る長い操作を開始した後、バスの制御権を新しいバス・
マスクに渡すバス・マスクが、どのようにして応答を受
は取るかという問題を解決する。この発明によらなけれ
ば、元のバス・マスクは、仲裁回路２６によって再びバ
ス・マスクに指定されるまで、ロング・アクセス・スレ
イブ２４による操作がいつ完了したかを知ることができ
ない。この欠点は、システムの性能に重大な影響を与え
ることがある。
この発明では、ロング惨アクセス・スレイブ２４が、長
い操作が完了したこと、および元の装置との一時通信サ
イクルが必要なことを示す信号を、通信バス３０上に供
給できるようにすることにより、この問題を解決する。
これに応じて、新しいバス・マスクは一時的に元の装置
または元のバス・マスクにバスの制御権を渡し、元のバ
ス・マスクがロング・アクセス・スレイブ２４からの応
答を受は取れるようにする。
１に２図は、バス・マスタ１０用のバス３０インターフ
エースをブロック・ダイヤグラムの形で示したものであ
る。このインターフェース１０は、他の処理機能に接続
され、または他のバスへの接続も行なう。この付加機能
は、バス３０上での情報の転送を開始し、情報を受は取
る。相互接続は示されていないが、当業者には明らかな
ように、このような接続はアドレス・レジスタ６８、デ
ータ・レジスタ７０および応答レジスタ７２に直接行な
うことも、制御シーケンサ５０を介して行なうこともで
きる。この図は、第１図の潜在的バス・マスタ１２．１
４，１Ｂに対しても同じである。
アドレスとデータは、線５２を介してバス３０に与えら
れる。線５２はアドレス・レジスタ６８、データ・レジ
スタ７０．およびバス制御シーケンサ５０によって制御
される応答レジスタ７２に接続されている。バス制御シ
ーケンサ５０は、バス３０への数本の制御線にもインタ
ーフェースする。
これらの制御線には、データ・ストローブ５４、入出力
サイクル５６、肯定応答（ＡＣＫ）５Ｂ、データ・ゲー
）８０およびレディθ２の各信号線が含まれる。さらに
、バス制御シーケンサ５０は、バス要求信号を線、６４
に、バス許可信号を線６６に、回線争奪信号を線８７に
供給することにより、仲裁回路２θにもインターフェー
スする。バス・マスタ１０は、バス３０上の通信を制御
するため、入出力サイクル信号を線５６に、データ・ゲ
ート信号を線４７に供給する。バス要求線６４は、仲裁
回路２８がバス・マスクとしての指定を要求するのに使
われる。バス・マスクとしての指定はバス許可線６６に
よって行なわれる。回線争奪線６７はバス・マスクがバ
スの制御権を放棄しようとしていることを仲裁回路２６
に示すのに使われ、他の潜在的バス・マスクに、仲裁回
路２６からバスの制御権を要求できる期間だということ
を示す。
スレイブ装置２４のバス・インターフェース回路のブロ
ック・ダイヤグラムを第３図に示す。アドレスおよびデ
ータ情報を含む線５２は、通信バス３０に接続され、ア
ドレス・レジスタ８２、データ・レジスタ８４および応
答レジスタ８６にも接続されている。これらのレジスタ
８２．８４．８６はバス制御シーケンサ８０に接続され
、バス制御シーケンサ８０は、図に示されたバス制御線
に接続されている。バス制御線には、データ・ストロー
ブ線５４、入出力サイクル線５６、肯定応答線（ＡＣＫ
）５８、データ・ゲート線６０ルデイ線６２が含まれる
。
第４Ａ図は、ロング・アクセス・スレイブ２４による長
い操作を開始させるバス・マスクの制御線のタイミング
を示す。データは、バス・マスクを介して時間１１８に
線１０２に供給される。
バス・マスクは、入出力サイクル１０４を活動化すなわ
ち低レベルにすることにより、バス転送を開始させる。
データ・ストローブ信号が、この元のバス・マスクによ
り、線１０８上に供給される。
スレイブ装置２４は、線１０８上に肯定応答信号を供給
することにより、肯定応答を行なう。バス・マスクがバ
ス３０上での通信を完了すると、バス・マスタは時間１
２４に回線争奪線１１２を低レベルにして、仲裁回路２
６に新しいバス・マスクが指定されたことを示す。この
トランザクシロン中、レディ線１１４とデータ・ゲート
線１１６は活動化されない。
第４Ｂ図は、新しいバス・マスクがバスの制御権をもつ
場合のタイミングを示す。新しいバス・マスクは、バス
上でトランザクシロンを行なうとき、線１３４上の入出
力サイクル信号を低レベルにすることによりバスの制御
を行なう。通信バス・プロトコルは、この新しいバス・
マスクが入出力サイクル線１３４を高レベルにしたとき
（換言すれば、現在バス・トランザクシロンがないとき
）、一時転送を必要とするロング・アクセス・スレイブ
２４等の装置が、新しいバス・マスクに、このロング・
アクセス・スレイブ２４が、元のバス・マスクに応答を
出したいと希望していることを示すことができるように
する。このプロトコルは、信号ハンドシェイク・シーケ
ンス１５４である。
ロング・アクセス・スレイブ装置２４は、レディ信号線
１４２を活動化することにより、このような指示を行な
う。この時、新しいバス・マスクは、肯定応答信号線１
３８を活動化して、ロング・アクセス・スレイブ装置か
らレディ信号を受は取ったこと、およびバスの制御権を
一時的に渡したいと希望していることを示す。肯定応答
信号は通常、活動中の入出力サイクルの間、バス・マス
クに応答する装置が使用することに注目されたい。この
時、元のバス・マスクは、データ・ゲート線を活動化さ
せることにより、バスを制御していることを示す。した
がって、時間１４６で、元のバス・マスクは、新しいバ
ス・マスクからバスの制御権を受は取っている。スレイ
ブ装置２４は、この時、線１３２上にデータを供給する
。次に、元のバス・マスタが時間１４６に、線１３２か
ら応答データを、受は取る。この一時通信を終了させる
ためのプロトコルは、信号ハンドシェイク・シーケンス
１５２である。ロング・アクセス・スレイブ２４は、デ
ータ・ゲート線１４４が活動化されたのを見ルと、線１
４２上のレディ信号を非活動化する。
元のバス・マスクが線１３２上でのデータの受は取りを
完了すると、元のバス・マスクは、データ・ゲート線１
４４を非活動化させることにより、バスの制御権が新し
いバス・マスクに戻されることを示す。次に、新しいバ
ス・マスクは、肯定応答線１３８を非活動化させること
により、バスの制御権を受は取っていることを示す。し
たがって、時間１４８で、新しいバス・マスクにバスの
制御権が戻る。時間１５０で、新しいバス・マスクは新
しいバス通信サイクルを開始する。
第５図は、このオーバーラツプ通信操作を実行スル元の
バス・マスクのバス制御シーケンスのフローチャートで
ある。元のバス・マスクはステップ２００でサイクルを
開始し、２０２でサイクルを実行する必要があるかどう
か判定する。サイクルを実行すべきだと判定した場合は
、シーケンサはステップ２０４に進み、そこで、仲裁回
路２８からバスの制御権を要求する。制御権が渡される
と、シーケンサはステップ２０６に進み、バス３０上で
入出力サイクルを開始する。前述のように、これは入出
力サイクル線５６（第２図）を活動化することにより開
始される。次にシーケンサは、ステップ２０５で肯定応
答信号が活動化しているかどうか判定する。肯定応答信
号が受は取られていない場合、換言すれば、スレイブが
バス送信の肯定応答をしていない場合は、シーケンサは
ステップ２０９に進みエラー状態を示す。ステップ２０
５で肯定応答信号が受は取られている場合は、シーケン
サはステップ２０７に進み、所定の時間待機する。この
時間ののち、シーケンサはステップ２０８に進み、肯定
応答信号が保持されているかどうかを判定する。肯定応
答肯定応答信号が保持されている場合は、シーケンサは
ステップ２２４に進み、レディ信号が線６２上で受は取
られたかどうか判定する。受は取られていなければ、シ
ーケンサはステップ２０８に戻る。受は取られていれば
、シーケンサはステップ２２６に進み、ここでデータ・
ゲート線がパルスを送って、バス上でデータが送信、ま
たは受信されることを示す。次に、ステップ２２８で、
マスクは肯定応答線が非活動となることを求める。肯定
応答線が非活動になると、シーケンサはステップ２２２
に進み、仲裁回路２６に信号を送ってバスの制御権を放
棄する。
ステップ２０８に戻り、肯定応答信号が受は取られない
と、シーケンサは、ステップ２１０に進み、入出力サイ
クルを終了する。これは、バス・マスクと通信している
スレイブ装置が長いアクセスを要求していることを示す
。次にシーケンサはステップ２１２に進み、バス上の他
の装置がバスにアクセスすることを要求しているかどう
か判定する。要求していなければ、シーケンサはステッ
プ２１４に進み、“ロング・アクセス・スレイブ装置２
４からのレディ信号を探求し、レディ信号が受は取られ
ていなければ、このループを続行する。
レディ信号が受は取られていれば、シーケンサはステ、
プ２２０に進む。ステップ２１２で、他の装置がアクセ
スを要求していれば、シーケンサはステップ２１θに進
み、バスの制御権を放棄することを仲裁回路２６に示す
。次にシーケンサはステップ２１８に進み、ここで、肯
定応答線、レディ線、および入力サイクル線を監視して
、第４Ｂ図に示す状態が発生するのを待つ。この状態が
生じると、シーケンサはステップ２２０に進み、データ
・ゲート線６０にパルスを出す。ロング・アクセス・ス
レイブ２４から結果を受は取ると、元のバス・マスクの
シーケンサは、ステップ２２２に進み、仲裁回路２６に
信号を送ることによって、バスの制御権を放棄し出発位
置２００に戻る。
第８図は、新しいマスクのバス制御プロセスのフローチ
ャートを示す。新しいマスクは、位置２５０から出発し
て、ステップ２５２に進み、実際にバスを必要とするか
どうか判定する。必要としない場合は、出発位置に戻る
。新しいバス・マス夕がバスを必要とする場合は、新し
いバス・マスクのシーケンサはステップ２５４に進み、
仲裁回路２Ｂにバスの制御権を要求する。次に、シーケ
ンサはステップ２５６に進み、ロンン・アクセス・スレ
イブ装置が元のバス・マスクとの一時的通信を要求して
いることを示すレディ信号がバス上にあるかどうか判定
する。レディ信号がある場合は、新シいバス・マスクの
シーケンサはステップ２５８に進み、バス・サイクルを
行なう必要があるかどうか判定する。サイクルが必要で
あれば、新しいバス・マスタのシーケンサは、ステップ
２８０に進み、このサイクルを実行する。サイクルを必
要としない場合は一新しいバス・マスクはステップ２６
２に進み、バスに接続された他の装置が、バスの制御権
を要求しているかどうか判定する。
バスの制御権を他の装置が要求している場合は、新しい
バス・マスクのシーケンサはステップ２６４に進み、バ
スの制御権を放棄することを仲裁回路２Ｂに示す。次に
シーケンサは、出発位置２５０に戻る。ステップ２５θ
で、他の装置がバスの制御権を要求していない場合は、
新しいバス・マスクのシーケンサは、ステップ２５６に
戻りレディ信号があるかどうか判定する。
ステップ２５８に戻って、レディ信号がある場合ハ、新
しいパス−マスクのシーケンサはステップ２６８に進み
、肯定応答線５８をオンにし、元のバス・マスクに、こ
の新しいバス・マスクが一時的にバスの制御を渡してい
ることを示す。この肯定応答信号は、通常はバス・マス
クは使用せず、バス・マスクに応答するスレイブ装置が
使用することに注目されたい。
次に、新シいバス・マスクのシーケンサは、ステップ２
７０に進み、データ・ゲート信号が活動化され、レディ
信号がまだ活動状態にあるかどうか判定する。レディ信
号またはデータ・ゲート信号が活動状態にある限り、新
しいバス・マスクのシーケンサはステップ２７０に戻る
。レディ線またはデータ・ゲート線の両方または一方が
非活動化されていると、新しいバス・マスクのシーケン
サはステップ２７２に進み、肯定応答線５８をオフにし
て、新しいバス・マスクが再びバスの制御権を要求して
いることを示す。次に新しいバス・マスクのシーケンサ
はステップ２５６に戻る。
第５図および第６図に示す手順は、すべての潜在的バス
・マスク装置に記憶され、適切な状況になると実行され
ることにも注目されたい。
第７図は、長いアクセス操作または短かいアクセス操作
を行なうロング・アクセス・スレイブ装置２４のフロー
チャートである。スレイブ装置のシーケン１すは位置３
００から出発して、ステップ３０２に進み、要求が受は
取られたかどうか判定する。要求が受は取られていると
、スレイブ装置は肯定応答線５Ｂを活動化して、この要
求を受は取ったことを示す。スレイブのシーケンサは、
ステップ３０６に進み、要求された操作がロング・アク
セス操作であるかどうか判定する。そうでない場合は、
スレイブのシーケンサはステップ３２４に進み、応答が
できる状態かどうかを判定する。
スレイブのジ２−ケンサは応答ができる状態になるまで
ステップ３２４のループを続ける。応答できる状態にな
ると、シーケンサはステップ３２６に進み、レディ線６
２を活動化する。スレイブのシーケンサはステップ３２
８に進み、線６０上でデータ・ゲート信号が受は取られ
たかどうか判定する。
受は取られていなければ、ステ、プ３２８でループ内で
待機する。データ・ゲート信号が受は取られると、シー
ケンサはステップ２３０に進み、応答を送り１，１１５
ｇ上の肯定応答信号と、線６２上のレディ信号をオフに
する。次にシーケンサは、出発位置３００に戻る。
ステップ３０Ｂに戻って、スレイブのシーケンサが、要
求がロング・アクセス要求であると判定した場合は、シ
ーケンサはステップ３０８に進み、線５８上の肯定応答
信号をオフにして、要求しているバス・マスクに、この
要求がロング・アクセス要求であることを示す。次にシ
ーケンサはステップ３１０に進み、応答できる状態にな
っているかを判定する。この応答ができる状態になると
、シーケンサはステップ３１２に進み、入出力サイクル
線が活動状態にあるかどうかを判定する。入出力サイク
ル線が活動状態であると、シーケンサはステップ３１２
に戻る。入出力サイクル線が非活動状態になると、シー
ケンサはステップ３１４に進み、レディ線６２を活動化
する。次に、シーケンサはステップ３１６で、入出力サ
イクル線が再び活動化されたかどうかを判定する。活動
化されていれば、シーケンサはステップ３１８で、線６
２上のレディ信号をオフにして、ステップ３１２に戻り
、入出力サイクル線が再び非活動になるのを待つ。ステ
ップ３１６で、入出力信号が非活動のままであれば、シ
ーケンサはステップ３２０に進み、線６０上のデータ・
ゲート信号が活動化されているかどうか判定する。活動
化されていなければ、シーケンサはステップ３１６に戻
る。活動化されていれば、シーケンサは、ステップ３２
２で、データ線５歪に応答を送り、線６２上のレディ信
号をオフにして、出発位置３００に戻る。
Ｅ０発明の詳細 な説明したような本発明に基づくバス制御によれば、バ
スマスタおよびスレーブを含むデータ処理システムにお
いて効率的な通信が可能となる。
【図面の簡単な説明】
第１図は、本発明を適用しつるデータ処理システムを示
す図、第２図は、バス・マスクまたは潜在的バス・マス
ク用バス・インターフェース回路を示す図、第３図は、
スレイブ装置用のバス・インターフェース回路を示す図
、第４Ａ図は、元のバス・マスクとロング・アクセス・
スレイブとの間の初期の通信タイミングを示すタイミン
グ図、第４Ｂ図は、元のバス・マスクをマスクとする再
指定と、ロング・アクセス・スレイブとの一時通信の完
了を示すタイミング図、第５図は、元のバス・マスクに
より行なわれるバス制御シーケンスを示す流れ図、第６
図は、新しいバス・マスクにより行なわれるバス制御シ
ーケンスを示す流れ図、第７図は、ロング・アクセス・
スレイブ装置により行なわれるバス手続きを示す流れ図
である。 スレーブ ＦＩＧ、　　３ ＦＩＧ、　　４Ａ ＦＩＧ、　　４８

Claims (1)

  1. 【特許請求の範囲】 非同期的な通信バスに接続された少なくとも３つの装置
    を含み、一時に１つの装置のみが上記通信バスの制御権
    を有するようなデータ処理システムにおいて、 （ａ）第１の装置に上記通信バスの制御権を与える手段
    と、 （ｂ）他の装置からの要求により、上記通信バスの制御
    権を第２の装置に一時的に与え、該一時的な通信の後、
    上記通信バスの制御権を上記第１の装置に戻す手段と、 を有するデータ処理システム。
JP62315462A 1987-02-13 1987-12-15 データ処理システム Granted JPS63204350A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14757 1987-02-13
US07/014,757 US4817037A (en) 1987-02-13 1987-02-13 Data processing system with overlap bus cycle operations

Publications (2)

Publication Number Publication Date
JPS63204350A true JPS63204350A (ja) 1988-08-24
JPH0528860B2 JPH0528860B2 (ja) 1993-04-27

Family

ID=21767545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62315462A Granted JPS63204350A (ja) 1987-02-13 1987-12-15 データ処理システム

Country Status (5)

Country Link
US (1) US4817037A (ja)
EP (1) EP0278264B1 (ja)
JP (1) JPS63204350A (ja)
BR (1) BR8800292A (ja)
DE (1) DE3850585T2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062044A (en) * 1987-09-29 1991-10-29 Western Digital Corporation Temporary bus master for use in a digital system having asynchronously communicating sub-systems
US5119292A (en) * 1989-07-21 1992-06-02 Clearpoint Research Corporation Bus device which abstains from round robin arbitration
JPH0823859B2 (ja) * 1990-09-28 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム
US5257356A (en) * 1991-05-28 1993-10-26 Hewlett-Packard Company Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system
FR2684250B1 (fr) * 1991-11-27 1994-04-01 Merlin Gerin Systeme de distribution d'energie electrique de haute qualite.
EP0559408B1 (en) * 1992-03-04 1998-08-26 Motorola, Inc. A method and apparatus for performing bus arbitration using an arbiter in a data processing system
US5377331A (en) * 1992-03-26 1994-12-27 International Business Machines Corporation Converting a central arbiter to a slave arbiter for interconnected systems
EP0587211B1 (en) * 1992-08-10 2000-02-09 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system.
AU4454993A (en) * 1992-08-10 1994-02-17 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system
US7203728B2 (en) * 1993-01-26 2007-04-10 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US6546441B1 (en) 1993-01-26 2003-04-08 Logic Controls, Inc. Point-of-sale system
US6272529B1 (en) 1993-01-26 2001-08-07 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US5895452A (en) * 1993-01-26 1999-04-20 Logic Controls, Inc. Point-of-sale system
US5640517A (en) * 1993-06-22 1997-06-17 Dell Usa, L.P. Method and apparatus for masters to command a slave whether to transfer data in a sequential or non-sequential burst order
ES2187535T3 (es) * 1993-09-20 2003-06-16 Transwitch Corp Sistema de transferencia asincrona de datos y de control de trafico de origen.
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
US5708783A (en) * 1995-04-28 1998-01-13 Apple Computer, Inc. Data bus arbiter for pipelined transactions on a split bus
US6256710B1 (en) 1995-04-28 2001-07-03 Apple Computer, Inc. Cache management during cache inhibited transactions for increasing cache efficiency
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5812815A (en) * 1995-04-28 1998-09-22 Apple Computer, Inc. Address tenure control for cache management wherein bus master addresses are internally latched in a cache controller
US5901295A (en) * 1995-04-28 1999-05-04 Apple Computer, Inc. Address and data bus arbiter for pipelined transactions on a split bus
US5909369A (en) * 1996-07-24 1999-06-01 Network Machines, Inc. Coordinating the states of a distributed finite state machine
US6298376B1 (en) 1997-03-07 2001-10-02 General Electric Company Fault tolerant communication monitor for a master/slave system
US6046899A (en) * 1997-08-12 2000-04-04 General Electric Company Hybrid protective relay having enhanced contact response time
US6205155B1 (en) 1999-03-05 2001-03-20 Transwitch Corp. Apparatus and method for limiting data bursts in ATM switch utilizing shared bus
US6535941B1 (en) * 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
US6684279B1 (en) * 1999-11-08 2004-01-27 International Business Machines Corporation Method, apparatus, and computer program product for controlling data transfer
KR100644596B1 (ko) 2000-07-27 2006-11-10 삼성전자주식회사 버스 시스템 및 그 버스 중재방법
US6847927B2 (en) * 2000-12-07 2005-01-25 International Business Machines Corporation Efficient array tracing in a logic simulator machine
GB2372849B (en) * 2001-02-28 2003-05-07 3Com Corp Method for determining master or slave mode in a storage server subnet
DE10152508B4 (de) * 2001-10-24 2008-01-31 Robert Bosch Gmbh Verfahren zum Aktivieren eines Systems zur Steuerung und/oder Regelung von Betriebsabläufen in einem Kraftfahrzeug mit mehreren gleichberechtigten Steuergeräten
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US7984195B2 (en) * 2006-07-07 2011-07-19 Logic Controls, Inc. Hybrid industrial networked computer system
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US11221795B2 (en) 2019-02-25 2022-01-11 International Business Machines Corporation Queue management for multiway queues

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247652A (en) * 1975-10-15 1977-04-15 Toshiba Corp Control method of data transmission
JPS5414133A (en) * 1977-07-05 1979-02-02 Mitsubishi Electric Corp Control system for input and output channel

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812475A (en) * 1957-12-26 1974-05-21 Ibm Data synchronizer
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
US4050097A (en) * 1976-09-27 1977-09-20 Honeywell Information Systems, Inc. Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4120029A (en) * 1976-12-27 1978-10-10 Honeywell Information Systems, Inc. Method and apparatus for recovering a signal transferred over a common bus in a data processing system
US4236203A (en) * 1978-01-05 1980-11-25 Honeywell Information Systems Inc. System providing multiple fetch bus cycle operation
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
AU541189B2 (en) * 1980-02-11 1984-12-20 Data General Corporation Data processing system
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4591967A (en) * 1982-06-29 1986-05-27 Andover Controls Corporation Distributed drum emulating programmable controller system
US4831358A (en) * 1982-12-21 1989-05-16 Texas Instruments Incorporated Communications system employing control line minimization
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4750111A (en) * 1984-08-22 1988-06-07 Crosby Jr Edward D Computer system for processing analog and digital data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247652A (en) * 1975-10-15 1977-04-15 Toshiba Corp Control method of data transmission
JPS5414133A (en) * 1977-07-05 1979-02-02 Mitsubishi Electric Corp Control system for input and output channel

Also Published As

Publication number Publication date
DE3850585D1 (de) 1994-08-18
EP0278264A2 (en) 1988-08-17
DE3850585T2 (de) 1995-01-12
BR8800292A (pt) 1988-09-06
JPH0528860B2 (ja) 1993-04-27
EP0278264B1 (en) 1994-07-13
US4817037A (en) 1989-03-28
EP0278264A3 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
JPS63204350A (ja) データ処理システム
US5119480A (en) Bus master interface circuit with transparent preemption of a data transfer operation
AU639589B2 (en) Dynamic bus arbitration with grant sharing each cycle
EP0535822B1 (en) Methods and apparatus for locking arbitration on a remote bus
JPS63255759A (ja) 制御システム
JPH08255124A (ja) データ処理システムおよび方法
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
JPS586177B2 (ja) インタ−フエ−ス回路の選択システム
JPS63175962A (ja) 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法
JPH0697938A (ja) デュアルバスｌａｎインタフェースシステム及び方法
JPH0343804A (ja) シーケンス制御装置
JPS58169660A (ja) マルチプロセツサシステムの構成方法
JP2705955B2 (ja) 並列情報処理装置
KR960001270B1 (ko) 리던던시를 갖는 통신제어회로
KR920002665B1 (ko) 다중처리 시스템의 로컬 버스 사이클 제어방법
JPH0236016B2 (ja)
JPS5975354A (ja) プロセッサ装置
JP2825889B2 (ja) マルチプロセッサシステムにおけるデッドロック回避回路
JPS6051151B2 (ja) デ−タ処理システム
JPH0954750A (ja) コンピュータシステム
JP2824890B2 (ja) Ｓｃｓｉプロトコル制御装置
JPS61239350A (ja) バス制御方式
JPH0367350A (ja) ネットワークインタフェース装置
JPH04328667A (ja) ２ポートｒａｍデータ送受方式及び装置