JPS61182161A - マルチプロセツサ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマルチプロセッサシステムの構成方式に係り、
特に述語論理型言語処理系の並列実行に好適なマルチプ
ロセッサシステムの処理方式に関する。

〔発明の背景〕

従来の方式は、下記の文献記載の様に、任意の２つのプ
ロセッサ間でのメツセージの受は渡しが可能な構成とな
っている。この方式は、プロセッサの使い方の自由度が
大きいという長所はあるが、そのメツセージ転送機構が
性能上のネックとなり、またそれを回避するには多大の
ハードウェアが必要となった。

文献：電子計算機基礎技術開発成果報告書推論サブシス
テム編 （財）新世代コンピュータ技術開発機構昭和５９年３月 一般に並列処理可能な仕事の単位を″プロセス″と呼ぶ
。システムに投入される仕事は、最初は１つのプロセス
である。しかし、プロセスは実行中に並行処理可能な部
分を見い出すと、それを行なう別のプロセスを作り出す
。これがここで対象としているシステムに与えられる仕
事の持つ性質である。

従来のマルチプロセッサシステムは、プロセスとプロセ
ッサとの対応をできるだけ変えない様にすることを前提
としていた。一般にプロセッサ間でのメツセージ転送に
は時間がかかるからである。

１つのプロセスが新らたに別のプロセスを作った場合、
それを実行するための空プロセッサをさがし、そこへメ
ツセージを送る。そのため、任意の２プロセッサ間でメ
ツセージ転送ができるシステム構成が必要となる。

〔発明の目的〕

本発明の目的は、上記の必要を満たすためプロセッサ間
メツセージ転送機構の単純なマルチプロセッサ処理方式
を提供することにある。

〔発明の概要〕

本発明は、プロセスとプロセッサの対応を動的に変える
ことを可能としたものである。すなわちプロセスに含ま
れる各鼻環段階の１つずつを各プロセッサに順次割当て
る。

この方式は、プロセッサ間でのメツセージ転送量が多く
なるが、特定の２プロセッサ間だけ転送する単純なメツ
セージ転送機構で実現可能である。

〔発明の実施例〕

以下１本発明の一実施例を第１図〜第５図により説明す
る。

第１図は、システムの全体構成を４プロセツサシステム
の場合について描いたものである。プロセッサ１１は入
出力用プロセッサで、本システムへの質問の投入および
解出力を行なう。プロセッサ１２〜１４はそれぞれリダ
クション処理を行なうプロセッサで、メモリ１５を共有
している。また各々独自のメモリ１６，１７．１８を持
つ。４つのプロセッサはストリームバス１９によりルー
プ状に結合されている。

第２回に、このシステムの動作の概要を示すための簡単
な実行例を示す。メモリ１５には、次の様なｃｌａｕｓ
ｅが格納されているものとする。

ｐ（ａ）。

ｐ（ｘ）ｉ−Ｐ　Ｌ（Ｘ）ｅ　Ｐ　２（Ｘ）。

ｐ（ｘ）ｉ　　ｐｇ（Ｘ）。

ｐａ（ｘ）ｉ−Ｐ４（Ｘ）。

ｐａ（ｂ）− ｑ（ａ）。

ｑ（ｂ）。

このｃｌａｕｓｅ群に対して、 ？　　ｐ（ｘ）、ｑ（ｘ）。

なる質問を行なった時の解は　ｘ　＝　ａとｘ＝ｂの２
つであるが、本システムでは、この解を４つのプロセッ
サで役割分担し、並列に処理して解を見い出す。

第２図は、４つのプロセッサ間の゛データストリームバ
ス”上のメツセージを示している。以下層に説明する。

■　最初の質問（２１）がプロセッサ１１に加えられる
。これはただちにプロセッサ１２へ送られる（２２）。

■　プロセッサ２１はこの質問の最初の項、すなわちｐ
（ｘ）のりダクションを試みる。メモリ１５上には、ｐ
（ａ）とｐ（ｘ）　ｉ　Ｐ　１（ｘＬｐ−（ｘ）とｐ（
ｘ）ｉ　　Ｐ　３（Ｘ）の３つのｃｌａｕｓｅがあるの
で、それぞれで展開した３つのメツセージ（２３，２４
，２５）を発生し、これらを順にプロセッサ１３に送る
。

ただし、ｕｎｉｔ　ｃｌａｕｓｅ　　ｐ（ａ）で展開し
たメツセージ２３には、メツセージ２２のｐ　（ｘ）項
が取り去られている。

■　プロセッサ１３は、送られて来る３つのメツセージ
に対し、プロセッサ１２と同様の処理を行なう。最初の
メツセージ（２３）に対しては、ｑ（ａ）とユニファイ
可能なｃｌ　ａ　ｕ　ｓ　ｅの存在有無を調らべる。こ
の場合 ｕｎｉｔ　ｃｌａｕｓｅ　ｑ（ａ）が存在するので、メ
ツセージ２３からｑ（ａ）を取り去った部分（２６）を
次のプロセッサに送る。２番目のメツセージ（２４）の
先頭の項ｐ１（ｘ）とユニファイ可能なｃｌａｕｓｅは
存在しない。そこで、このメツセージは消去される。

最後のメツセージ（２５）の先頭の項はｐ　（ｘ）に置
き換え、メツセージ（２７）として次のプロセッサへ送
られる。

■　プロセッサ１４には２つのメツセージ（２６，２７
）が送られて来る。メツセージ２６には質問部分がなく
、解の部分だけしか存在しない。この種のメツセージは
そのまま次のプロセッサへ送る。この様にして、ここで
は入力された２つのメツセージに対応した２つのメツセ
ージ（２８，２９）が次のプロセッサ１１に送られる。

■　プロセッサ１１では、送られて来るメツセージが解
だけを持つものであるかを調べ、もしそうであればそれ
をループ外へ出力する。

この場合、メツセージ２８が解だけを持つメツセージで
あり、これはループ外へ出力される（メツセージ３０）
。もう１つのメツセージ２９はまだ質問項を持つので、
そのまま次のプロセッサへ送られる（メツセージ３１）
。

■　以上のループがくり返され、メツセージ３１はプロ
セッサ１２でメツセージ３２に。

プロセッサ１３．１４でそれぞれメツセージ３３．３４
に変換され、プロセッサ１１で解として出力される（メ
ツセージ３５）。

以上の実行例について、各プロセッサの動作を時間軸上
に整理して示したのが第３図である。本システムの各プ
ロセッサは必らずしも同期的に動さしなければならない
理由はないが、ここでは動作の理解を容易にするため、
各プロセッサとも。

１つのメツセージを作り出すために必要とする時間は同
一であり、したがって同期的にメツセージ送受が行なわ
れるものと仮定して各プロセッサの動作を示した。図中
・印は、プロセッサが実動している時点を示し、特に０
印はメモリ１５を参照して項の置きかえを行なっている
時点を示している。時刻３，４において並列処理が行な
われていることが判る。

ここに示した実施例では、第３図から明らかな様に２つ
の解が時刻３と時刻８で求まっているにもかかわらず時
刻５と時刻１１までシステムから出力されない。これは
、プロセッサ１１だけに入出力機能を持たせたからであ
り、入出力機能を各プロセッサに持たせ、第４図の様な
構成にすれば、第５図の様に時刻２と時刻６に解が出力
されるシステムを構築することができる。

（メツセージ追い越し処理） 上述の実行例では、並列に展開されるメツセージの数が
少ないため、メツセージ処理中のプロセッサにメツセー
ジを送る場合が発生していない。

しかし、たとえば第２図におけるメツセージ２２が３つ
のメツセージ（２３，２４，２５）だけでなく７つ以上
のメツセージに展開されたならば、メツセージ３１はメ
ツセージ展開処理中のプロセッサ２１に送られることに
なる（第３図参照）。

この例の場合、後から来たメツセージ（３１）を優先し
て処理しなければならない。この処理を、ここでは″“
メツセージ追い越し処理′・と呼ぶことにする。

メツセージ追い越し処理を実現するため、各メツセージ
に優先番号を持たせる。システムに投入される初期の質
問メツセージの優先順をゼロとし、以降メツセージが展
開処理される毎にその番号を大きくして行く。同じメツ
セージから展開されるメツセージが複数存在する場合、
それらには同一の優先順位を与える。各プロセッサでは
、送られて来るメツセージのうち、優先番号の大きいも
のを優先して処理する。優先番号が同一のメツセージに
ついては、先着のものを優先する。

〔発明の効果〕

本発明によれば、ループ状のメツセージ交換網だけを持
つ簡単なマルチプロセッサシステム構成でありなから、
論理型言語をその仕様通りにかつ並列に処理できるとい
う効果がある。

【図面の簡単な説明】

第１図は１本発明実施例のハードウェア構成図、第２図
、第３図は１本発明におけるそれぞれそのハードウェア
上でのメツセージの空間的動きと時間的動きを示す図。 第４図は、第１図のハード構成を変形した別の実施例を
示すハードウェア構成図。第５図は、第４図のハードウ
ェア構成におけるメツセージの時間的動きを示す図であ
る。 １１〜１４・・・プロセッサ １５　　・・・・・・共有メモリ １６〜１８・・・各プロセッサ専用メモリ１９　　・・
・・・・ストリームバス ２１〜３５・・・メツセージ 第１図 ６２図

Claims (1)

1. 【特許請求の範囲】 複数のｃｐｕと複数のメモリとを基本構成要素とするマ
   ルチプロセッサ計算機システムにおいて、各プロセッサ
   をループ状に結合したストリームバスと、 各プロセッサ内部には、ストリームバスに対して一定方
   向にメッセージを逆受する手段を有し、メッセージをル
   ープ状に結合した上記各プロセッサに順次、一定方向に
   送りながら、１つの処理を進めることを特徴とするマル
   チプロセッサ処理方式。