JP2011141539A5 - 表示装置 - Google Patents

Claims (3)

1. 画素部と、
   ゲート駆動回路部と、
   ソース駆動回路部と、
   データ記憶手段と、
   判定及び画像データ処理手段と、
   ゲート信号発生手段と、
   ソース信号発生手段と、
   を有し、
   前記画素部は、複数のサブ画面Ａ _０ 〜Ａ _ｎ を有し、
   前記データ記憶手段は、第ｔフレームの画像データＦ _ｔ 及び第ｔ＋１フレームの画像データＦ _ｔ＋１ を記憶する機能を有し、
   前記判定及び画像データ処理手段は、前記複数のサブ画面Ａ _０ 〜Ａ _ｎ に対応して前記画像データＦ _ｔ を画像データＦ（Ａ _０ ） _ｔ 〜Ｆ（Ａ _ｎ ） _ｔ のｎ＋１個の画像データに分割し、前記複数のサブ画面Ａ _０ 〜Ａ _ｎ に対応して前記画像データＦ _ｔ＋１ を画像データＦ（Ａ _０ ） _ｔ＋１ 〜Ｆ（Ａ _ｎ ） _ｔ＋１ のｎ＋１個の画像データに分割し、分割された画像データＦ（Ａ _０ ） _ｔ 〜Ｆ（Ａ _ｎ ） _ｔ と、分割された画像データＦ（Ａ _０ ） _ｔ＋１ 〜Ｆ（Ａ _ｎ ） _ｔ＋１ の一致又は不一致を判定する機能を有し、かつ、判定されたデータを記憶する機能を有し、
   前記ゲート信号発生手段は、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれにおいて、前記データが一致の場合は、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれが有するゲート線を非選択とする機能を有し、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれにおいて、前記データが不一致の場合は、前記ゲート線を選択とする機能を有し、
   前記ソース信号発生手段は、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれにおいて、前記データが一致の場合は、ソース線を非選択とする機能を有し、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれにおいて、前記データが不一致の場合は、前記ソース線を選択とする機能を有し、
   前記ゲート駆動回路部及び前記ソース駆動回路部は、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれにおいて、前記ゲート線が選択され、かつ、前記ソース線が選択された場合に、前記サブ画面Ａ _０ 〜Ａ _ｎ のそれぞれに、前記画像データＦ（Ａ _０ ） _ｔ＋１ 〜Ｆ（Ａ _ｎ ） _ｔ＋１ の書き込みを実施する機能を有することを特徴とする表示装置。
2. 請求項１において、
   基準信号発生手段を有し、
   前記基準信号発生手段は、前記データ記憶手段、前記判定及び画像データ処理手段、前記ゲート信号発生手段、及び前記ソース信号発生手段を制御する機能を有することを特徴とする表示装置。
3. 請求項１又は請求項２において、
   前記画素部は、複数の画素により前記画像データＦ _ｔ 及び前記画像データＦ _ｔ＋１ を表示する機能を有し、
   前記画素は、トランジスタを有し、
   前記トランジスタは、酸化物半導体を有することを特徴とする表示装置。