JP5825739B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5825739B2
JP5825739B2 JP2010273545A JP2010273545A JP5825739B2 JP 5825739 B2 JP5825739 B2 JP 5825739B2 JP 2010273545 A JP2010273545 A JP 2010273545A JP 2010273545 A JP2010273545 A JP 2010273545A JP 5825739 B2 JP5825739 B2 JP 5825739B2
Authority
JP
Japan
Prior art keywords
image data
layer
film
gate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010273545A
Other languages
English (en)
Other versions
JP2011141539A5 (ja
JP2011141539A (ja
Inventor
平形 吉晴
吉晴 平形
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010273545A priority Critical patent/JP5825739B2/ja
Publication of JP2011141539A publication Critical patent/JP2011141539A/ja
Publication of JP2011141539A5 publication Critical patent/JP2011141539A5/ja
Application granted granted Critical
Publication of JP5825739B2 publication Critical patent/JP5825739B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Description

表示装置の駆動方法、及び表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
また、薄膜トランジスタを用いた電気デバイスには、携帯電話、ノート型のパーソナルコンピュータなどのモバイル機器などが挙げられるが、このような携帯用の電子デバイスにとって連続動作時間に影響する消費電力の問題は大きい。また大型化が進むテレビジョン装置などにとっても大型化に伴う消費電力の増大を抑制することは重要である。
また、表示装置において、画素に入力された画像データを書き換える際に、連続する期間の画像データが同じ場合であっても、同じ画像データを再度書き込む動作が行われる。結果として、同じ画像データであっても複数回画像データを書き込む動作を行うことで、消費電力が増加してしまう。このような表示装置の消費電力増加を抑制するために、例えば、静止画表示において、画面を一回走査し画像データを書き込んだ後は、非走査期間として走査期間よりも長い休止期間を設ける技術が報告されている(例えば、特許文献1及び非特許文献1参照)。
米国特許第7321353号明細書
K.Tsudaら.IDW’02 Proc.,pp.295−298
しかし、上記特許文献1記載の駆動方法による低消費電力化では、画面全体に静止画を表示する場合のみしか対応しておらず、動画を表示する場合には、画面全体を走査し画面データを書き込む必要があり、さらなる低消費電力化の技術が求められている。
従って、動画表示を行う場合にも十分に低消費電力化を図ることのできる表示装置、及び表示装置の駆動方法を提供することを課題の一とする。
表示装置、及び表示装置の駆動方法において、表示画面を行方向(ゲート線方向)に複数のサブ画面へと分割し、連続する複数のフレーム期間の画像データをサブ画面単位で比較した結果により、複数のサブ画面への画像データの書き換えの有無を制御する。
表示装置、及び表示装置の駆動方法において、第1フレームの画像データ及び連続する第2フレームの画像データを記憶し、第1フレームの画像データ及び第2フレームの画像データを複数に分割し、該分割された第1フレームの画像データ及び該分割された第2フレームの画像データごとに、第1フレームの画像データ及び第2フレームの画像データの一致又は不一致を判定し、判定データが不一致の場合は、ゲート線を選択して、第2フレームの画像データを書き込む。
判定データが一致の場合は、第2フレームの画像データは書き込まれず、第1フレーム期間の表示が維持される。即ち、第2フレーム期間において、書き換えが必要な画面領域にのみ選択的に書き込みが行われる。従って、不必要な書き込み動作が省略できるため、表示装置の低消費電力化を図ることができる。
本明細書で開示する発明の構成の一形態は、表示画面を行方向に複数のサブ画面へと分割し、連続する複数のフレーム期間の画像データをサブ画面ごとで一致又は不一致を判定し、判定データにより、複数のサブ画面への画像データの書き換えの非実施、又は実施を制御する表示装置の駆動方法である。
本明細書で開示する発明の構成の他の一形態は、第1フレームの画像データ及び第2フレームの画像データを記憶し、第1フレームの画像データ及び第2フレームの画像データを複数に分割し、該分割された第1フレームの画像データ及び該分割された第2フレームの画像データごとに、第1フレームの画像データ及び第2フレームの画像データの一致又は不一致を判定し、判定データを出力し、ゲート信号発生手段において、判定データが一致の場合は、ゲート線を非選択とし、判定データが不一致の場合は、ゲート線を選択して、第2フレームの画像データを書き込む表示装置の駆動方法である。
本明細書で開示する発明の構成の他の一形態は、第1フレームの画像データ及び第2フレームの画像データを記憶し、第1フレームの画像データ及び第2フレームの画像データを複数に分割し、該分割された第1フレームの画像データ及び該分割された第2フレームの画像データごとに、第1フレームの画像データ及び第2フレームの画像データの一致又は不一致を判定し、判定データを出力し、ゲート信号発生手段及びソース信号発生手段において、判定データが一致の場合は、ゲート線及びソース線を非選択とし、判定データが不一致の場合は、ゲート線及びソース線を選択して、第2フレームの画像データを書き込む表示装置の駆動方法である。
なお、第1フレームの画像データ及び第2フレームの画像データを、ゲート信号発生手段に含まれる複数のゲート線ごとに分割して判定する。
本明細書で開示する発明の構成の他の一形態は、第1フレームの画像データ及び第2フレームの画像データを記憶するデータ記憶手段と、第1フレームの画像データ及び第2フレームの画像データを複数に分割し、該分割された第1フレームの画像データ及び該分割された第2フレームの画像データごとに、第1フレームの画像データ及び第2フレームの画像データの一致又は不一致を判定する判定手段と、判定手段による判定データを記憶する判定データ記憶手段と、を含む判定及び画像データ処理手段と、判定データに基づいて、第2フレームの画像データの書き込みの実施、又は非実施を制御するゲート信号発生手段と、ゲート信号発生手段と同期するソース信号発生手段とを有する表示装置である。
本明細書で開示する発明の構成の一形態は、第1フレームの画像データ及び第2フレームの画像データを記憶するデータ記憶手段と、第1フレームの画像データ及び第2フレームの画像データを複数に分割し、該分割された第1フレームの画像データ及び該分割された第2フレームの画像データごとに、第1フレームの画像データ及び第2フレームの画像データの一致又は不一致を判定する判定手段と、判定手段による判定データを記憶する判定データ記憶手段と、を含む判定及び画像データ処理手段と、判定データに基づいて、第2フレームの画像データの書き込みの実施、又は非実施を制御するゲート信号発生手段と、ゲート信号発生手段と同期するソース信号発生手段とを有し、判定手段は、第1フレームの画像データ及び第2フレームの画像データをゲート信号発生手段に含まれる複数のゲート線ごとに分割して判定する表示装置である。
上記構成において、データ記憶手段、判定及び画像データ処理手段、ゲート信号発生手段、及びソース信号発生手段を制御する基準信号発生手段を有することができる。また、複数の画素により画像データを表示する画素部を有し、画素ごとにトランジスタが設けられる構成とすることができる。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
表示装置、及び表示装置の駆動方法において、表示画面を行方向(ゲート線方向)に複数のサブ画面へと分割し、連続する複数のフレーム期間の画像データをサブ画面単位で比較した結果により、複数のサブ画面への画像データの書き換えの有無を制御する。即ち、書き換えが必要な画面領域のみ書き込みが行われる。
従って、動画表示を行う場合にも不必要な書き込み動作が省略できるため、十分に低消費電力化が達成された表示装置、及び表示装置の駆動方法を提供することができる。
表示装置の一形態を説明する図。 表示装置の駆動方法の一形態を説明する概念図。 表示装置の駆動方法の一形態を説明するフローチャート。 表示装置の駆動方法の一形態を説明するタイミングチャート。 表示装置に適用できるトランジスタの一形態を説明する図。 表示装置に適用できるトランジスタの作製方法の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、表示装置及び表示装置の駆動方法の一形態を図1乃至4を用いて説明する。
表示装置の一形態を図1に示す。図1の表示装置10は、画素部11と、ゲート駆動回路部12と、ソース駆動回路部13と、データ記憶手段14と、判定及び画像データ処理手段15と、ゲート信号発生手段16と、ソース信号発生手段17と、基準信号発生手段18を有する。
データ記憶手段14は、第1フレームの画像データFを記憶する第1フレームのデータ記憶手段20a、及び第2フレームの画像データFt+1を記憶する第2フレームのデータ記憶手段20bを含み、判定及び画像データ処理手段15は、判定手段21、及び判定データ記憶手段22を含む。
データ記憶手段14、判定及び画像データ処理手段15、ゲート信号発生手段16、及びソース信号発生手段17は、基準信号発生手段18により制御されている。
図2及び図3を用いて表示装置10の駆動方法の一例を説明する。
まず、図3に示すようにフレーム期間tにおける画像データを第1フレームの画像データF、フレーム期間tに連続するフレーム期間t+1における画像データを第2フレームの画像データFt+1とし、データ記憶手段14に記憶する。なお、本明細書において、第1フレームの画像データFは、フレーム期間tにおける画面全体(画素部11における全画素)に対する画像データであり、第2フレームの画像データFt+1も同様である。
なお、図1では、第1フレームの画像データFは、第1フレームのデータ記憶手段20aに記憶し、また第2フレームの画像データFt+1は、第2フレームのデータ記憶手段20bにそれぞれ記憶する。
次に、図3に示すように第1フレームの画像データF及び第2フレームの画像データFt+1を、判定及び画像データ処理手段15に入力し、その一致、又は不一致を判定する。
判定を行うためには、まず、画面全体をサブ画面(A0〜n)に分割する。サブ画面はゲート線方向にのみ分割されており、各サブ画面(A0〜n)は複数のゲート線(1〜m)を有する。ゲート線方向を行方向といい、各ゲート線には画素が複数個存在する。本実施の形態では、図2に示すように画面全体を10のサブ画面(A0〜9)に分割する例を示す。また、各サブ画面は、例えば、108本のゲート線(1〜108)を有し、画面全体では1080本のゲート線を有している。
次に、入力された画像データをサブ画面(A0〜n)ごとに分割する。第1フレームの画像データFはF(A0〜nに、第2フレームの画像データFt+1はF(A0〜nt+1に、それぞれ分割する。
本実施の形態では図2に示すように、サブ画面(A0〜9)に対応して、第1フレームの画像データFをF(A〜F(Aの10の画像データに分割し、同様に、第2フレームの画像データFt+1をF(At+1〜F(At+1の10の画像データに分割する。
次いで、図3に示すように、判定手段21により、分割されたF(A〜F(Aと、F(At+1〜F(At+1との一致、又は不一致を判定し、判定データを判定データ記憶手段22に記憶する。例えば、分割されたF(Aと、F(At+1とが一致する場合を1とし、不一致の場合を0として記憶する。図2では判定データ記憶手段のアドレスポイント(J_MEM_AP)の0、2、3、5、及び9においては不一致となり、該アドレスポイントの判定データ(J_MEM_DATA)は0となる。判定データ記憶手段のアドレスポイント(J_MEM_AP)の1、4、6、7及び8においては一致となり、該アドレスポイントの判定データ(J_MEM_DATA)は1となる。
続くフレーム期間t+1に連続するフレーム期間t+2における画像データを第3のフレームの画像データFt+2とし、第3フレームの画像データFt+2もF(A0〜nt+2に分割する。図2の第2フレームの画像データFt+1と同様に、第3フレームの画像データFt+2をF(At+2〜F(At+2の10の画像データに分割する。判定手段21により、分割されたF(At+1〜F(At+1と、F(At+2〜F(At+2との一致、又は不一致を判定し、判定データを判定データ記憶手段22に記憶する。このように、同様の判定を時間軸方向の最終フレーム期間まで繰り返し行い、その判定データを判定データ記憶手段22に記憶する。
判定データ記憶手段22に記憶された判定データを、ゲート信号発生手段16、及びソース信号発生手段17に出力する。ここで、判定データが一致の場合は、ゲート信号発生手段16においてゲート線が非選択となり、ソース信号発生手段17においてソース線が非選択となる。一方、判定データが不一致の場合は、ゲート信号発生手段16においてゲート線が選択され、ソース信号発生手段17においてソース線が選択される。
なお、判定データは、連続する2フレーム期間の判定データが記憶されるごとに出力されてもよいし、連続する3以上のフレーム期間の判定データを判定データ記憶手段22に蓄積し、蓄積された判定データを一度に出力してもよい。
各サブ画面において、判定データが一致の場合は、ゲート信号発生手段16においてゲート線が非選択となり、ソース信号発生手段17においてはソース線が非選択となる。よって、第2フレームの画像データの書き込みは、ゲート駆動回路部12及びソース駆動回路部13において非実施となる。
一方、各サブ画面において、判定データが不一致の場合は、ゲート信号発生手段16においてゲート線が選択となり、ソース信号発生手段17においてはソース線が選択となる。よって、ゲート駆動回路部12及びソース駆動回路部13において第2フレームの画像データの書き込みが実施され、画素部11において第2フレームの画像データが表示される。
画素部11において、判定データが一致のサブ画面には、第2フレームの画像データは書き込まれず、第1フレーム期間の表示が維持される。即ち、第2フレーム期間において、書き換えが必要なサブ画面のみ選択的に書き込みが行われる。従って、不必要な書き込み動作が省略できるため、表示装置の低消費電力化を図ることができる。
図4に表示装置の駆動方法のタイミングチャートの一例を示す。なお、図4のタイミングチャートは適用できる表示装置の駆動方法の一例であり、限定されるものではない。
図4のタイミングチャートにおいて、CLKは、基準信号発生手段18から発生されるクロック信号、J_MEM_APは判定データ記憶手段22のアドレスポイント、J_MEM_DATAは記憶された判定データである。
期間pでは、J_MEM_APが0であり、図2の判定データよりJ_MEM_DATAは0となり、BLOCK_CNTにより「1」からカウントアップが始まる。本実施の形態では、サブ画面(A)は108本のゲート線を有するので、BLOCK_CNTは、1〜108までカウントアップする。
本実施の形態においては、判定データが一致(1)の場合は、ゲート線及びソース線が非選択となり、判定データが不一致(0)の場合は、ゲート線及びソース線が選択される。したがって、図4に示すタイミングチャートにおいて、J_MEM_DATAが0の場合は、J_MEM_AP0〜9に対応するGate_Start_Pulse0〜9、及びSouce_Start_PulseがHigh(”H”)となり、D_incはLow(”L”)である。J_MEM_DATAが1の場合は、Gate_Start_Pulse及びSouce_Start_PulseがLow(”L”)となり、D_incがHigh(”H”)となる。
期間pにおいては、J_MEM_DATAは0となるため、Gate_Start_Pulse0及びSouce_Start_Pulseが”H”となり、図示しない画像データ記憶手段のアドレスポインタ(V_MEM_AP)によりサブ画面(A)が選択され、画像データ(V_DATA)としてF(At+1が書き込まれる。
なお、画像データ(V_DATA)はサブ画面(A)に含まれる108本のゲート線それぞれに対応して分割されたA〜A107として、順次書き込まれる。
BLOCK_CNTが108までカウントアップされた後は、BLOCK_LASTが”H”になり、BLOCK_CNTが0にリセットされ、期間pが開始する。
期間pでは、J_MEM_APが1であり、図2の判定データよりJ_MEM_DATAは1となるため、Gate_Start_Pulse1及びSouce_Start_Pulseは”L”となり、画像データ(V_DATA)は書き込まれない。また、BLOCK_CNTは「0」のままカウントアップされずに、続く期間pが開始する。
以降、判定データに基づき、画像データの書き込みが選択的に実施される。
最終期間pではJ_MEM_APが9であり、図2の判定データよりJ_MEM_DATAは0となり、BLOCK_CNTにより「1」からカウントアップが始まる。
J_MEM_DATAは0となるため、Gate_Start_Pulse9及びSouce_Start_Pulseが”H”となり、画像データ記憶手段のアドレスポインタ(V_MEM_AP)によりサブ画面(A)が選択され、画像データ(V_DATA)としてF(At+1が書き込まれる。
J_MEM_APが9である最終期間pでは、FRAME_ENDが”H”となる。FRAME_ENDが”H”の時に、BLOCK_LASTが”H”になると、J_MEM_APが0にリセットされる。
なお、画素部において、判定データが一致であり画像データの書き込みが非実施とされた領域であっても、一定時間ごとに画像データの書き換え動作(所謂、リフレッシュ動作)を行ってもよい。
以上示したように、画素部において、判定データが一致のサブ画面には、第2フレームの画像データは書き込まれず、第1フレーム期間の表示が維持される。即ち、第2フレーム期間において、書き換えが必要なサブ画面のみ選択的に書き込みが行われる。従って、不必要な書き込み動作が省略できるため、表示装置の低消費電力化を図ることができる。
表示装置10には、トランジスタや記憶素子など各種半導体素子を適用することができる。
トランジスタは画素部11、さらには駆動回路(例えば、ゲート駆動回路部12、ソース駆動回路部13、データ記憶手段14、判定及び画像データ処理手段15、ゲート信号発生手段16、ソース信号発生手段17、基準信号発生手段18)に用いることができる。トランジスタを有する駆動回路(例えば、ゲート駆動回路部12、ソース駆動回路部13)の一部または全体を、画素部11と同じ基板上に一体形成し、システムオンパネルを形成することができる。
また、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された駆動回路(IC(集積回路)ともいう)を別途形成し、画素部11が設けられた基板に実装してもよい。別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。
また、駆動回路を有する配線基板を形成し、配線基板と画素部11とをFPC(Flexible printed circuit)、TABテープ、又はTCP(Tape Carrier Package)によって接続し、配線基板からの各種信号及び電位を、画素部11に供給する方式としてもよい。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。
トランジスタの半導体層に用いることのできる材料の例を説明する。
トランジスタ等の半導体素子が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いた気相成長法や、スパッタリング法で作製される非晶質(アモルファスともいう)半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶(セミアモルファス若しくはマイクロクリスタルともいう)半導体などを用いることができる。また、単結晶半導体や、有機半導体材料を用いてもよい。半導体層はスパッタ法、LPCVD法、またはプラズマCVD法等により成膜することができる。
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。
半導体層に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素(触媒元素、金属元素ともいう)を用いた熱結晶化法等)を用いれば良い。
半導体層に対して、トランジスタのしきい値電圧を制御するために微量な不純物元素(ボロンまたはリンなど)の添加を行ってもよい。
このように、本実施の形態において、より低消費電力化が達成された高機能な表示装置を提供することができる。
(実施の形態2)
本実施の形態では、本明細書に開示する表示装置に適用できるトランジスタの例を示す。
図5(A)乃至(D)にトランジスタの断面構造の一例を示す。
図5(A)に示すトランジスタ410は、ボトムゲート構造の薄膜トランジスタの一つであり、逆スタガ型薄膜トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。
図5(B)に示すトランジスタ420は、チャネル保護型(チャネルストップ型ともいう)と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。
図5(C)に示すトランジスタ430は、ボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。
図5(D)に示すトランジスタ440は、トップゲート構造の薄膜トランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層447、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層446a、配線層446bが接して設けられ電気的に接続している。
本実施の形態では、半導体層として酸化物半導体層403を用いる。
酸化物半導体層403としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜や、一元系金属酸化物であるIn−O膜、Sn−O膜、Zn−O膜などの酸化物半導体層を用いることができる。また、上記酸化物半導体層にSiOを含んでもよい。
また、酸化物半導体層403は、InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。InMO(ZnO)(m>0)で表記される構造の酸化物半導体のうち、MとしてGaを含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物半導体とよび、その薄膜を上記したIn−Ga−Zn−O膜ともよぶこととする。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。
また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、非晶質半導体を用いたものとしては比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の高機能化及び高速応答化が実現できる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、実用的な耐熱ガラスである、酸化ホウ素(B)より酸化バリウム(BaO)を多く含むガラス基板を用いてもよい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板400とゲート電極層401の間に設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層401の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された2層の積層構造、または銅層上にモリブデン層を積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した2層構造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層又は積層して形成することができる。
ゲート絶縁層402は、ゲート電極層側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第1のゲート絶縁層としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、膜厚100nmのゲート絶縁層とする。ゲート絶縁層402の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。
ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、アルミニウム(Al)、クロム(Cr)、銅(Cu)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、アルミニウム(Al)、銅(Cu)などの金属層の下側又は上側の一方または双方にクロム(Cr)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)などの高融点金属層を積層させた構成としても良い。また、シリコン(Si)、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)、イットリウム(Y)などアルミニウム(Al)膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム(Al)材料を用いることで耐熱性を向上させることが可能となる。
ソース電極層405a、ドレイン電極層405bに接続する配線層446a、配線層446bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。
また、ソース電極層405a、ドレイン電極層405bは、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン(Ti)膜と、そのチタン(Ti)膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン(Ti)膜を成膜する3層構造などが挙げられる。
また、ソース電極層405a、ドレイン電極層405b(これと同じ層で形成される配線層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合金(In―ZnO)または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
絶縁層407、427、447、保護絶縁層409としては、酸化絶縁膜、又は窒化絶縁膜などの無機絶縁膜を好適に用いることができる。
絶縁層407、427、447は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
なお、図5(A)乃至(D)のトランジスタの半導体層以外の構成要素(基板、ゲート電極層、ゲート絶縁層、ソース電極層、ドレイン電極層、配線層、絶縁層など)、及び構造は実施の形態1で示した他の半導体材料を半導体層として含むトランジスタにも適宜適用できる。
このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることにより、さらに低消費電力化が達成された高機能な表示装置を提供することができる。
(実施の形態3)
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図6を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図6(A)乃至(E)にトランジスタの断面構造の一例を示す。図6(A)乃至(E)に示すトランジスタ310は、図5(A)に示すトランジスタ410と同様なボトムゲート構造の逆スタガ型薄膜トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性(i型)とし、又は限りなく真性(i型)に近くしたものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去することにより、高純度化されたi型(真性半導体)又は限りなくそれに近いことを特徴としている。従って、トランジスタ310が有する酸化物半導体層は、高純度化及び電気的にi型(真性)化された酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタの逆方向バイアスを与えた際の電流電圧特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅1μmあたりのオフ電流を10aA/μm(1×10−17A/μm)以下にすること、さらには1aA/μm(1×10−18A/μm)以下にすることが可能である。
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率はオフ電流から算出することができる。
具体的には、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタがオフのときの抵抗値(オフ抵抗R)を算出することができる。そして、チャネル形成領域の断面積Aとチャネル形成領域の長さ(ソースドレイン電極間の距離に相当する)Lが分かればρ=RA/Lの式(Rはオフ抵抗)からオフ抵抗率ρを算出することができる。
ここで、断面積Aは、チャネル形成領域の膜厚をdとし、チャネル幅をWとするとき、A=dWから算出することができる。また、チャネル形成領域の長さLはチャネル長Lである。以上のように、オフ電流からオフ抵抗率を算出することができる。
本実施の形態の酸化物半導体層を具備するトランジスタのオフ抵抗率は1×10Ω・m以上が好ましく、さらには1×1010Ω・m以上がより好ましい。
オフ状態における電流値(オフ電流値)が極めて小さいトランジスタを実施の形態1の画素部におけるトランジスタとして用いることにより、静止画領域におけるリフレッシュ動作を少ない画像データの書き込み回数で行うことができる。
また、上述の酸化物半導体層を具備するトランジスタ310はオン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである
以下、図6(A)乃至(E)を用い、基板305上にトランジスタ310を作製する工程を説明する。トランジスタ310は、基板305上に、ゲート電極層311、ゲート絶縁層307、酸化物半導体層331、ソース電極層315a及びドレイン電極層315bを含む。また、トランジスタ310を覆い、酸化物半導体層331に積層する絶縁層316が設けられている。絶縁層316上にはさらに保護絶縁層306が設けられている。
まず、絶縁表面を有する基板305上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層311を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板305は、実施の形態2に示した基板400と同様な基板を用いることができる。本実施の形態では基板305としてガラス基板を用いる。
下地膜となる絶縁膜を基板305とゲート電極層311との間に設けてもよい。下地膜は、基板305からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、ゲート電極層311の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層して形成することができる。
例えば、ゲート電極層311の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された2層の積層構造、銅層上にモリブデン層を積層した2層の積層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した2層の積層構造、窒化チタン層とモリブデン層とを積層した2層の積層構造、又は窒化タングステン層とタングステン層との2層の積層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
次いで、ゲート電極層311上にゲート絶縁層307を形成する。
ゲート絶縁層307は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
本実施の形態の酸化物半導体は、不純物が除去され、i型化又は実質的にi型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層307として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層307の膜質、酸化物半導体層との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層307としての膜質が良好であることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
ゲート絶縁層307は、ゲート電極層311側から窒化物絶縁層と、酸化物絶縁層との積層構造とすることもできる。例えば、第1のゲート絶縁層としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、膜厚100nmのゲート絶縁層とする。ゲート絶縁層の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。
また、ゲート絶縁層307、後に成膜する酸化物半導体膜330に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理を行うことが好ましい。成膜の前処置としては、スパッタリング装置の予備加熱室でゲート電極層311が形成された基板305、又はゲート絶縁層307までが形成された基板305を予備加熱するとよい。これにより、基板305に吸着した水素、水分などの不純物を脱離し排気する。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、絶縁層316の成膜前に、ソース電極層315a及びドレイン電極層315bまで形成された基板305にも同様に行ってもよい。
本実施の形態では、ゲート絶縁層307としてプラズマCVD法により膜厚100nmの酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層307上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜330を形成する(図6(A)参照。)。
なお、酸化物半導体膜330をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層307の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜330は、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜や、一元系金属酸化物であるIn−O膜、Sn−O膜、Zn−O膜などを用いることができる。また、上記酸化物半導体膜にSiOを含んでもよい。本実施の形態では、酸化物半導体膜330としてIn−Ga−Zn−O系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図6(A)に相当する。また、酸化物半導体膜330は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜330をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol数比]などを用いることができる。また、他にも、In:Ga:ZnO=1:1:2[mol数比]、又はIn:Ga:ZnO=1:1:4[mol数比]の組成比を有するターゲットを用いてもよい。酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%である。充填率の高い酸化物ターゲットを用いることにより、成膜した酸化物半導体膜330は緻密な膜となる。
酸化物半導体膜330を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ppm程度、濃度数ppb程度まで除去された高純度ガスを用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜330に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板305上に酸化物半導体膜330を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜330に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。なお、パルス直流(DC)電源を用いると、成膜時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるために好ましい。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体膜330を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層307にコンタクトホールを形成する場合、その工程は酸化物半導体膜330の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜330のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl)、三塩化硼素(BCl)、四塩化珪素(SiCl)、四塩化炭素(CCl)など)が好ましい。
また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、トリフルオロメタン(CHF)など)、臭化水素(HBr)、酸素(O)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型RIE(Reactive Ion Etching)法や、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件(エッチング液、エッチング時間、温度等)を適宜調節する。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行う。その後、大気に触れないようにすることで、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層331を得る(図6(B)参照。)。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、LRTA(Lamp Rapid Thermal Anneal)装置、GRTA(Gas Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる。
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、脱水化または脱水素化の加熱処理として酸化物半導体層を加熱し、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行ってもよい。酸素ガスまたはNOガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にi型(真性)化する。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜330に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。また何度行っても良い。
また、ゲート絶縁層307にコンタクトホールを形成する場合、その工程は酸化物半導体膜330に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
次いで、ゲート絶縁層307、及び酸化物半導体層331上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。導電膜はスパッタ法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜の材料としては、アルミニウム(Al)、クロム(Cr)、銅(Cu)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、アルミニウム(Al)、銅(Cu)などの金属層の下側又は上側の一方または双方にクロム(Cr)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)などの高融点金属層を積層させた構成としても良い。また、シリコン(Si)、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)、イットリウム(Y)などアルミニウム(Al)膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム(Al)材料を用いることで耐熱性を向上させることが可能となる。
また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン(Ti)膜と、そのチタン(Ti)膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン(Ti)膜を成膜する3層構造などが挙げられる。
また、導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合金(In―ZnO)または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層315a、ドレイン電極層315bを形成した後、レジストマスクを除去する(図6(C)参照。)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層331上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
なお、導電膜のエッチングの際に、第3のフォトリソグラフィ工程では、酸化物半導体層331は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。酸化物半導体層331が除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてチタン(Ti)膜を用いて、酸化物半導体層331にはIn−Ga−Zn−O系酸化物半導体を用いたので、エッチャントとしてアンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)を用いる。
なお、ソース電極層315a、ドレイン電極層315bを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。これによって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層316を形成する。
絶縁層316は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層316に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層316に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素が酸化物半導体層中の酸素を引き抜きが生じ酸化物半導体層のバックチャネルが低抵抗化(n型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層316はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、絶縁層316として膜厚200nmの酸化シリコン膜を、スパッタ法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する絶縁層316には、水分や、水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ絶縁層316を成膜することが好ましい。酸化物半導体層331及び絶縁層316に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(HO)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層316に含まれる不純物の濃度を低減できる。
絶縁層316を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ppm程度、濃度数ppb程度まで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層331の一部(チャネル形成領域)が絶縁層316と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化のための加熱処理を行うことができる。これにより、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にi型(真性)化する。
特に、窒素、または希ガス等の不活性ガス雰囲気下で脱水化または脱水素化のための加熱処理を行った場合、酸素欠損により加熱処理後の酸化半導体層はn型化して低抵抗化するが、本実施の形態のように、酸化物半導体層331に接して絶縁層316を設け、加熱することにより、酸化物半導体層331のうち絶縁層316に接する部分に選択的に酸素を供給することができる。この部分はi型となり、チャネル形成領域として用いるのに好適である。この場合、直接絶縁層316と接しないソース電極層315a又はドレイン電極層315bと重なる酸化物半導体層331の一部の領域は、n型のままであるので、自己整合的に、高抵抗ソース領域又は高抵抗ドレイン領域が形成されることとなる。このような構成であるとゲート電極層311とドレイン電極層315bとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させることができる。
以上の工程でトランジスタ310が形成される(図6(D)参照。)。
また、絶縁層316に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層316に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
絶縁層316上にさらに保護絶縁層を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水素、水分、水酸基又は水素化物などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層306を、窒化シリコン膜を用いて形成する(図6(E)参照。)。
本実施の形態では、保護絶縁層306として、絶縁層316まで形成された基板305を100℃〜400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層316と同様に、処理室内の残留水分を除去しつつ保護絶縁層306を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、100℃以上200℃以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、絶縁層316の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
また、保護絶縁層306上に平坦化のための平坦化絶縁層を設けてもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、さらに低消費電力化が達成され、高機能及び高信頼性の表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態4)
上記実施の形態2又は3で一例を示したトランジスタを画素部、さらには駆動回路に用いて、実施の形態1で示した表示装置(表示機能を有する半導体装置)を作製することができる。また、トランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
実施の形態1で示した表示装置は表示素子を有する。表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
表示装置の一形態に相当する表示パネルとしては、例えば、トランジスタ、及び表示素子を、第1の基板と、第2の基板との間にシール材によって封止した表示パネルが挙げられる。
具体的には、第1の基板上に設けられた画素部及び走査線駆動回路を囲むようにして、シール材を設け、画素部及び走査線駆動回路上に第2の基板を設ける。これにより、画素部及び走査線駆動回路は、第1の基板とシール材と第2の基板とによって、表示素子と共に封止することが可能である。また第1の基板上のシール材によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路を実装することができる。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、該トランジスタとして、実施の形態2又は3で一例を示したトランジスタを適用することができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、実施の形態3で示す酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。実施の形態3に示す高純度の酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。
なお、実施の形態1で示したように、静止画領域においても、保持期間中の液晶素子に印加されている電圧の保持率を考慮して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込んだ直後における電圧の値(初期値)に対して所定のレベルまで電圧が下がったタイミングでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキを感じない程度に設定することが好ましい。具体的には、初期値に対して10%低い状態、好ましくは3%低い状態となる毎に、リフレッシュ動作(再度の書き込み)を行うのが好ましい。
液晶材料の固有抵抗が大きいほど液晶材料を介して漏れる電荷を減らすことができ、液晶素子の動作状態を保持する電圧が経時的に低下する現象を緩和できる。その結果、保持期間を長くとれるため、静止画領域においてリフレッシュ動作を行う頻度を低減でき、表示装置の低消費電力化を図ることができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
なお、実施の形態1で示したように、静止画領域においても、EL素子と接続された保持期間中の駆動トランジスタのゲートに印加されている電圧の保持率を考慮して、適宜リフレッシュ動作してもよい。例えば、駆動トランジスタのゲートに信号を書き込んだ直後における電圧の値(初期値)に対して所定のレベルまで電圧が下がったタイミングでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキを感じない程度に設定することが好ましい。具体的には、初期値に対して10%低い状態、好ましくは3%低い状態となる毎に、リフレッシュ動作(再度の書き込み)を行うのが好ましい。
また、実施の形態1で示した表示装置の駆動方法は、電子インクを駆動させる電子ペーパーに適用することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
以上に一例を示す表示装置に、実施の形態1で示した駆動方法を適用することで、消費電力の低減された表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態5)
本明細書に開示する表示装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図7(A)は、携帯電話機の一例を示している。携帯電話機1600は、筐体1601に組み込まれた表示部1602の他、操作ボタン1603a、1603b、外部接続ポート1604、スピーカ1605、マイク1606などを備えている。
図7(A)に示す携帯電話機1600は、表示部1602を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部1602を指などで触れることにより行うことができる。
表示部1602の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1602を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1602の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機1600内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1600の向き(縦か横か)を判断して、表示部1602の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部1602への接触による操作、又は筐体1601の操作ボタン1603a、1603bの操作により行われる。また、表示部1602に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部1602に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部1602の光センサで検出される信号を検知し、表示部1602のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部1602は、イメージセンサとして機能させることもできる。例えば、表示部1602に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
表示部1602には、上記実施の形態1に示す表示装置を適用することができる。表示部1602に上記実施の形態1に示す表示装置を適用することで、消費電力の低減した携帯電話機とすることができる。
図7(B)は携帯型のコンピュータの一例を示す斜視図である。
図7(B)の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができる。ヒンジユニットにより開閉可能とすることで、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。
また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。
上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有していてもよく、表示部9307を有することで、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部9303または収納可能な表示部9307は、上記実施の形態1に示す表示装置を適用することができる。表示部9303または収納可能な表示部9307に上記実施の形態1に示す表示装置を適用することで、消費電力の低減した携帯型のコンピュータとすることができる。
また、図7(B)の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部9303または収納可能な表示部9307に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、収納可能な表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
図8(A)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
表示部9603には、上記実施の形態1に示す表示装置を適用することができる。表示部9603に上記実施の形態1に示す表示装置を適用することで、消費電力の低減したテレビジョン装置9600とすることができる。
図8(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
表示部9703には、上記実施の形態1に示す表示装置を適用することができる。表示部9703に上記実施の形態1に示す表示装置を適用することで、消費電力の低減したデジタルフォトフレーム9700とすることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図9(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。
表示部9882及び表示部9883にはそれぞれ、上記実施の形態1に示す表示装置を適用することができる。表示部9882及び表示部9883に上記実施の形態1に示す表示装置を適用することで、消費電力の低減した携帯型遊技機とすることができる。
また、図9(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図9(A)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図9(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
また、本明細書に開示する表示装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子ペーパーを用いた電子機器の一例を図9(B)に示す。
図9(B)は、電子書籍の一例を示している。電子書籍2700は、例えば、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図9(B)では表示部2705)に文章を表示し、左側の表示部(図9(B)では表示部2707)に画像を表示することができる。
表示部2705及び表示部2707にはそれぞれ、上記実施の形態1に示す表示装置を適用することができる。表示部2705及び表示部2707に上記実施の形態1に示す表示装置を適用することで、消費電力の低減した電子書籍とすることができる。
また、図9(B)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
以上のように、実施の形態1で示した表示装置及び表示装置の駆動方法は、上記のような様々な電子機器に適用することができ、消費電力の低減した電子機器を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
10 表示装置
11 画素部
12 ゲート駆動回路部
13 ソース駆動回路部
14 データ記憶手段
15 判定及び画像データ処理手段
16 ゲート信号発生手段
17 ソース信号発生手段
18 基準信号発生手段
20a 第1フレームのデータ記憶手段
20b 第2フレームのデータ記憶手段
21 判定手段
22 判定データ記憶手段
305 基板
306 保護絶縁層
307 ゲート絶縁層
310 トランジスタ
311 ゲート電極層
315a ソース電極層
315b ドレイン電極層
316 絶縁層
330 酸化物半導体膜
331 酸化物半導体層
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
405a ソース電極層
405b ドレイン電極層
407 絶縁層
409 保護絶縁層
410 トランジスタ
420 トランジスタ
427 絶縁層
430 トランジスタ
440 トランジスタ
446a 配線層
446b 配線層
447 絶縁層
1600 携帯電話機
1601 筐体
1602 表示部
1603a 操作ボタン
1603b 操作ボタン
1604 外部接続ポート
1605 スピーカ
1606 マイク
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部

Claims (3)

  1. 画素部と、
    ゲート駆動回路部と、
    ソース駆動回路部と、
    データ記憶手段と、
    判定及び画像データ処理手段と、
    ゲート信号発生手段と、
    ソース信号発生手段と、
    を有し、
    前記画素部は、ゲート線方向にのみ分割された複数のサブ画面A〜Aを有し、これらサブ画面A〜Aの各々は複数のゲート線を有し、
    前記データ記憶手段は、第tフレームの画像データF及び第t+1フレームの画像データFt+1を記憶する機能を有し、
    前記判定及び画像データ処理手段は、前記複数のサブ画面A〜Aに対応して前記画像データFを画像データF(A0)〜F(An)のn+1個の画像データに分割し、前記複数のサブ画面A〜Aに対応して前記画像データFt+1を画像データF(A0)t+1〜F(An)t+1のn+1個の画像データに分割し、分割された画像データF(A0)〜F(An)と、分割された画像データF(A0)t+1〜F(An)t+1の一致又は不一致を判定し、判定されたデータを記憶し、記憶された判定データを前記ゲート信号発生手段及び前記ソース信号発生手段に出力する機能を有し、当該判定及び画像データ処理手段は、連続する3以上のフレーム期間の前記判定データを蓄積し、蓄積された前記判定データを一度に出力し、
    前記ゲート信号発生手段は、前記サブ画面A〜Aのそれぞれにおいて、前記データが一致の場合は、前記サブ画面A〜Aのそれぞれが有するゲート線を非選択とする機能を有し、前記サブ画面A〜Aのそれぞれにおいて、前記データが不一致の場合は、前記ゲート線を選択とする機能を有し、
    前記ソース信号発生手段は、前記サブ画面A〜Aのそれぞれにおいて、前記データが不一致の場合は、ソース線を選択とする機能を有し、
    前記ゲート駆動回路部及び前記ソース駆動回路部は、前記サブ画面A〜Aのそれぞれにおいて、前記ゲート線が選択され、かつ、前記ソース線が選択された場合に、前記サブ画面A〜Aのそれぞれに、前記画像データF(A0)t+1〜F(An)t+1の書き込みを実施する機能を有することを特徴とする表示装置。
  2. 請求項1において、
    基準信号発生手段を有し、
    前記基準信号発生手段は、前記データ記憶手段、前記判定及び画像データ処理手段、前記ゲート信号発生手段、及び前記ソース信号発生手段を制御する機能を有することを特徴とする表示装置。
  3. 請求項1又は請求項2において、
    前記画素部は、複数の画素により前記画像データF及び前記画像データFt+1を表示する機能を有し、
    前記画素は、トランジスタを有し、
    前記トランジスタは、酸化物半導体を有することを特徴とする表示装置。
JP2010273545A 2009-12-10 2010-12-08 表示装置 Expired - Fee Related JP5825739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010273545A JP5825739B2 (ja) 2009-12-10 2010-12-08 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009281045 2009-12-10
JP2009281045 2009-12-10
JP2010273545A JP5825739B2 (ja) 2009-12-10 2010-12-08 表示装置

Publications (3)

Publication Number Publication Date
JP2011141539A JP2011141539A (ja) 2011-07-21
JP2011141539A5 JP2011141539A5 (ja) 2014-01-23
JP5825739B2 true JP5825739B2 (ja) 2015-12-02

Family

ID=44142368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010273545A Expired - Fee Related JP5825739B2 (ja) 2009-12-10 2010-12-08 表示装置

Country Status (6)

Country Link
US (1) US8704806B2 (ja)
JP (1) JP5825739B2 (ja)
KR (2) KR101742777B1 (ja)
CN (1) CN102763154B (ja)
TW (1) TWI539418B (ja)
WO (1) WO2011070902A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011117681A1 (en) * 2010-03-25 2011-09-29 Nokia Corporation Contortion of an electronic apparatus
CN102906666A (zh) 2010-05-21 2013-01-30 诺基亚公司 用于控制设备的显示器输出的方法、设备和计算机程序
TW201234247A (en) * 2010-12-28 2012-08-16 Sharp Kk Touch panel, display device provided with same, as well as manufacturing method for touch panel
TWI444741B (zh) * 2011-06-07 2014-07-11 E Ink Holdings Inc 電泳顯示裝置
TWI462075B (zh) * 2012-01-20 2014-11-21 Hung Ta Liu 一種驅動方法及使用該方法之顯示裝置
US9823707B2 (en) 2012-01-25 2017-11-21 Nokia Technologies Oy Contortion of an electronic apparatus
US9823696B2 (en) 2012-04-27 2017-11-21 Nokia Technologies Oy Limiting movement
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103106877A (zh) * 2013-02-04 2013-05-15 鸿富锦精密工业(深圳)有限公司 电泳显示装置及其驱动方法
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
CN104645374A (zh) * 2013-11-25 2015-05-27 北京白象新技术有限公司 一种具有指纹识别功能的低温等离子体灭菌器
JP6330215B2 (ja) 2013-12-27 2018-05-30 株式会社Joled 表示装置、駆動方法および電子機器
CN105182589A (zh) * 2015-10-09 2015-12-23 信利(惠州)智能显示有限公司 触控显示装置及其制作方法
JP6657772B2 (ja) 2015-10-26 2020-03-04 凸版印刷株式会社 ポリマーネットワーク型液晶表示装置及び液晶表示方法
KR102617041B1 (ko) * 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
DE102016003359B4 (de) 2016-03-18 2023-07-20 Mercedes-Benz Group AG Anzeigevorrichtung
CN108932927A (zh) * 2017-05-23 2018-12-04 Tcl集团股份有限公司 一种量子点显示面板的驱动方法
CN107167976A (zh) 2017-07-13 2017-09-15 京东方科技集团股份有限公司 一种像素电路、显示面板、显示装置及其驱动方法
TWI713005B (zh) * 2017-09-01 2020-12-11 瑞鼎科技股份有限公司 源極驅動器及其運作方法
CN110085173B (zh) * 2019-06-19 2021-01-05 上海天马有机发光显示技术有限公司 显示面板的驱动方法、驱动芯片及显示装置

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JP3278195B2 (ja) * 1992-05-19 2002-04-30 キヤノン株式会社 表示制御装置、表示制御方法及び表示装置
JP3227200B2 (ja) * 1992-05-19 2001-11-12 キヤノン株式会社 表示制御装置及び方法
JP3276205B2 (ja) * 1993-06-18 2002-04-22 富士通機電株式会社 相転移型液晶ディスプレイの書き込み方式
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6927765B1 (en) * 1998-11-17 2005-08-09 Minolta Co., Ltd. Liquid crystal display device and driving method thereof
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000194305A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 画像表示システム
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
EP1296174B1 (en) * 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4178725B2 (ja) * 2000-06-26 2008-11-12 コニカミノルタホールディングス株式会社 電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4599049B2 (ja) * 2003-11-06 2010-12-15 ローム株式会社 表示装置及びこれを用いた携帯機器
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
TWI285860B (en) * 2005-03-29 2007-08-21 Fujitsu Ltd Driving method of display element
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
CN102763154A (zh) 2012-10-31
TW201133444A (en) 2011-10-01
KR101742777B1 (ko) 2017-06-01
US20110141069A1 (en) 2011-06-16
WO2011070902A1 (en) 2011-06-16
KR20170061194A (ko) 2017-06-02
KR20120099761A (ko) 2012-09-11
TWI539418B (zh) 2016-06-21
JP2011141539A (ja) 2011-07-21
CN102763154B (zh) 2015-05-20
US8704806B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
JP5825739B2 (ja) 表示装置
JP7101743B2 (ja) 表示装置
JP6773823B2 (ja) 半導体装置
US11468860B2 (en) Pulse output circuit, shift register, and display device
JP6334033B2 (ja) 半導体装置の作製方法
JP5973004B2 (ja) 発光表示装置
US8218099B2 (en) Liquid crystal display device and method for manufacturing the same
JP5771451B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R150 Certificate of patent or registration of utility model

Ref document number: 5825739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees