JP2011139033A5 - - Google Patents

Description

本明細書に記載した例および実施形態は本発明を説明するための例に過ぎず、当業者であればさまざまな変形または変更を認めるものと理解されたい。説明の便宜上、詳細な事項の記載を省略したが、さまざまな代替例が可能であるとしてよい。このため、上述した例は本発明を例示するためのものであり限定するものではないと解釈すべきであり、本発明は本明細書に記述した詳細な事項に限定されるものではなく、請求項の範囲内で変形され得る。特定の実施形態では、必ずしもリソグラフィーにおけるマスキングのためにハードマスク膜を積極的に利用する必要はなく、単に下方の材料に対する硬性の保護層の役割を果たすこともあると理解されたい。
［項目１］
半導体基板にハードマスク膜を形成する方法であって、
プラズマ化学気相成長（ＰＥＣＶＤ）処理チャンバに半導体基板を挿入する段階と、
硬度が約１２ＧＰａよりも高く且つ応力が約−６００ＭＰａから６００ＭＰａの範囲内であるハードマスク膜をＰＥＣＶＤによって形成する段階と
備え、
上記ハードマスク膜をＰＥＣＶＤによって形成する段階は、
高密度化プラズマ処理を複数回実行することによって、ドープされている多層シリコンカーバイド膜またはドープされていない多層シリコンカーバイド膜を成膜する段階（ｉ）と、
Ｓｉ _ｘ Ｂ _ｙ Ｃ _ｚ 、Ｓｉ _ｘ Ｂ _ｙ Ｎ _ｚ 、Ｓｉ _ｘ Ｂ _ｙ Ｃ _ｚ Ｎ _ｗ 、Ｂ _ｘ Ｎ _ｙ 、およびＢ _ｘ Ｃ _ｙ から成る群から選択される高硬度のホウ素含有膜を成膜する段階（ｉｉ）と
から成る群から選択される処理を有する
方法。
［項目２］
上記膜は、応力が約−３００ＭＰａから３００ＭＰａの範囲内である項目１に記載の方法。
［項目３］
上記膜は、応力が約０ＭＰａから６００ＭＰａの範囲内である項目１に記載の方法。
［項目４］
上記膜は、硬度が少なくとも約１６Ｇｐａである項目１に記載の方法。
［項目５］
上記膜は、弾性率が少なくとも約１００ＧＰａである項目１に記載の方法。
［項目６］
上記段階（ｉ）は、
シリコン含有前駆体を含む処理ガスを上記処理チャンバに導入し、プラズマを形成して、上記シリコンカーバイドハードマスク膜の第１の副層を成膜する段階（ａ）と、
上記処理チャンバから上記シリコン含有前駆体を除去する段階（ｂ）と、
上記処理チャンバにプラズマ処理ガスを導入して、上記基板をプラズマで処理して、成膜した上記副層を高密度化する段階（ｃ）と、
上記段階（ａ）、上記段階（ｂ）、および、上記段階（ｃ）を繰り返して、シリコンカーバイドの副層を複数さらに形成して、高密度化する段階（ｄ）と
を含む項目1に記載の方法。
［項目７］
上記シリコンカーバイドは、ドープされておらず、上記シリコン含有前駆体は、飽和している前駆体である項目６に記載の方法。
［項目８］
上記シリコン含有前駆体は、テトラメチルシラン（Ｍｅ _４ Ｓｉ）を含む項目６に記載の方法。
［項目９］
成膜時に利用される上記処理ガスはさらに、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、および、Ｘｅから成る群から選択されるキャリアガスを含む項目６に記載の方法。
［項目１０］
上記プラズマ処理ガスは、Ｈｅ、Ａｒ、ＣＯ _２ 、Ｎ _２ 、ＮＨ _３ 、および、Ｈ _２ から成る群から選択される項目６に記載の方法。
［項目１１］
上記副層のそれぞれの厚みは、約１００Å未満である項目６に記載の方法。
［項目１２］
少なくとも副層を１０層成膜する段階を備える項目１１に記載の方法。
［項目１３］
上記シリコンカーバイド副層を成膜する段階は、Ｍｅ _４ Ｓｉおよび不活性ガスを含む処理ガスを導入して、二重周波数プラズマを形成する段階を有し、高周波プラズマの電力レベルは約０．０４から０．２Ｗ／ｃｍ ^２ の範囲内であって、低周波プラズマの電力レベルは、約０．１７から０．６Ｗ／ｃｍ ^２ の範囲内であり、
上記シリコンカーバイド前駆体を除去する段階は、Ａｒ、Ｈｅ、Ｈ _２ 、および、これらの混合ガスから成る群から選択されるガスで上記処理チャンバをパージする段階を有し、
上記副層を高密度化する段階は、Ａｒ、Ｈｅ、Ｈ _２ 、および、これらの混合ガスから成る群から選択される処理ガスを導入して、ＬＦ／ＨＦ電力比が少なくとも約１．５である二重周波数プラズマを形成する段階を有する項目６に記載の方法。
［項目１４］
形成された上記シリコンカーバイド膜において、ＳｉＨに対する赤外スペクトルにおけるＳｉＣのピーク面積の割合は、少なくとも約２０であって、ＣＨに対する赤外スペクトルにおけるＳｉＣのピーク面積の割合は少なくとも約５０である項目６に記載の方法。
［項目１５］
形成された上記シリコンカーバイド膜は、密度が少なくとも約２ｇ／ｃｍ ^３ である項目６に記載の方法。
［項目１６］
上記段階（ｉｉ）は、高硬度のＳｉ _ｘ Ｂ _ｙ Ｃ _ｚ 膜を成膜する段階を有し、
上記成膜する段階は、ホウ素含有前駆体、シリコン含有前駆体、および、キャリアガスを含む処理ガスを上記処理チャンバに導入する段階と、
ＬＦ／ＨＦ電力比が少なくとも約１．５である二重周波数プラズマを形成して、上記基板上に高硬度のＳｉ _ｘ Ｂ _ｙ Ｃ _ｚ 膜を成膜する段階と
を含む項目１に記載の方法。
［項目１７］
形成された上記高硬度のＳｉ _ｘ Ｂ _ｙ Ｃ _ｚ 膜は、ＢＣ／［ＢＣ＋ＳｉＣ］の赤外ピーク面積の比が少なくとも約０．３５である項目１６に記載の方法。
［項目１８］
形成された上記ハードマスク層は、誘電率が約２．８未満の誘電体の層の上方に成膜されており、形成された上記ハードマスク膜は、ドライプラズマエッチングの場合の上記誘電体に対するエッチングの選択性が少なくとも約８：１である項目１に記載の方法。
［項目１９］
形成された上記ハードマスク層は、ポリシリコンの層の上方に成膜されている項目１に記載の方法。
［項目２０］
上記ハードマスクは、約摂氏４００度未満の温度で形成される項目１に記載の方法。
［項目２１］
上記段階（ｉｉ）は、高硬度のＳｉ _ｘ Ｂ _ｙ Ｃ _ｚ Ｎ _ｗ 膜を形成する段階を含む項目１に記載の方法。
［項目２２］
硬度が少なくとも約１２ＧＰａで応力が約−６００ＭＰａから６００ＭＰａの範囲内である、ドープされているシリコンカーバイドまたはドープされていないシリコンカーバイドを備える膜。
［項目２３］
ハードマスク膜を成膜する装置であって、
（ａ）プラズマを形成する処理チャンバと、
（ｂ）ハードマスク成膜時に定位置にウェハ基板を保持する上記ウェハ基板用の支持部と、
（ｃ）高密度化プラズマ処理を複数回実行することによって、ドープされている多層シリコンカーバイド膜またはドープされていない多層シリコンカーバイド膜を成膜する段階（ｉ）、およびＳｉ _ｘ Ｂ _ｙ Ｃ _ｚ 、Ｓｉ _ｘ Ｂ _ｙ Ｎ _ｚ 、Ｓｉ _ｘ Ｂ _ｙ Ｃ _ｚ Ｎ _ｗ 、Ｂ _ｘ Ｎ _ｙ 、およびＢ _ｘ Ｃ _ｙ から成る群から選択される高硬度のホウ素含有膜を成膜する段階（ｉｉ）から成る群から選択される処理を実行させるためのプログラム命令を有するコントローラと
を備える装置。
［項目２４］
半導体基板にハードマスク膜を形成する方法であって、
プラズマ化学気相成長（ＰＥＣＶＤ）処理チャンバに半導体基板を挿入する段階と、
弾性率が少なくとも約１００ＧＰａであるＧｅＮ _ｘ ハードマスク膜を形成する段階と
を備える方法。
［項目２５］
（ａ）ＰＥＣＶＤ処理チャンバと、
（ｂ）成膜時に定位置に上記半導体基板を保持する支持部と、
（ｃ）ゲルマニウム含有前駆体および窒素含有前駆体を含む処理ガスを導入し、プラズマを形成して、上記基板にＧｅＮ _ｘ ハードマスク膜を成膜するためのプログラム命令を有するコントローラと
を備える半導体プロセス装置。

Claims (16)

1. 半導体基板にハードマスク膜を形成する方法であって、
   プラズマ化学気相成長（ＰＥＣＶＤ）処理チャンバに半導体基板を挿入する段階と、
   硬度が１２ＧＰａよりも高く且つ応力が−６００ＭＰａから６００ＭＰａの範囲内であるハードマスク膜をＰＥＣＶＤによって前記半導体基板に形成する段階と
   備え、
   前記ハードマスク膜をＰＥＣＶＤによって形成する段階は、
   高密度化プラズマ処理を複数回実行することによって、ドープされていない多層シリコンカーバイド膜を成膜する段階と
   を有し、
   前記多層シリコンカーバイド膜を成膜する段階は、
   飽和シリコン含有前駆体を含む処理ガスを前記処理チャンバに導入し、プラズマを形成して、前記多層シリコンカーバイド膜の副層を成膜する段階（ａ）と、
   前記処理チャンバから前記飽和シリコン含有前駆体を除去する段階（ｂ）と、
   前記処理チャンバにプラズマ処理ガスを導入して、前記基板をプラズマで処理して、成膜した前記副層を高密度化する段階（ｃ）と、
   前記段階（ａ）、前記段階（ｂ）、および、前記段階（ｃ）を繰り返して、シリコンカーバイドの副層を複数さらに形成して、高密度化する段階（ｄ）と
   を含む方法。
2. 前記膜は、応力が−３００ＭＰａから３００ＭＰａの範囲内である請求項１に記載の方法。
3. 前記膜は、応力が０ＭＰａから６００ＭＰａの範囲内である請求項１に記載の方法。
4. 前記膜は、硬度が少なくとも１６Ｇｐａである請求項１から３のいずれか一項に記載の方法。
5. 前記膜は、弾性率が少なくとも１００ＧＰａである請求項１から４のいずれか一項に記載の方法。
6. 前記飽和シリコン含有前駆体は、テトラメチルシラン（Ｍｅ_４Ｓｉ）を含む請求項１から５のいずれか一項に記載の方法。
7. 成膜時に利用される前記処理ガスはさらに、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、および、Ｘｅから成る群から選択されるキャリアガスを含む請求項１から６のいずれか一項に記載の方法。
8. 前記プラズマ処理ガスは、Ｈｅ、Ａｒ、ＣＯ_２、Ｎ_２、ＮＨ_３、および、Ｈ_２から成る群から選択される請求項１から７のいずれか一項に記載の方法。
9. 前記副層のそれぞれの厚みは、１００Å未満である請求項１から８のいずれか一項に記載の方法。
10. 少なくとも副層を１０層成膜する段階を備える請求項９に記載の方法。
11. 形成された前記シリコンカーバイド膜において、ＳｉＨピークに対する赤外スペクトルにおけるＳｉＣピークの面積の割合は、少なくとも２０であって、ＣＨピークに対する赤外スペクトルにおけるＳｉＣピークの面積の割合は少なくとも５０である請求項１から１０のいずれか一項に記載の方法。
12. 形成された前記シリコンカーバイド膜は、密度が少なくとも２ｇ／ｃｍ^３である請求項１から１１のいずれか一項に記載の方法。
13. 形成された前記ハードマスク膜は、誘電率が２．８未満の誘電体の層の上方に成膜されており、形成された前記ハードマスク膜は、ドライプラズマエッチングの場合の前記誘電体に対するエッチングの選択性が少なくとも８：１である請求項１から１２のいずれか一項に記載の方法。
14. 形成された前記ハードマスク膜は、ポリシリコンの層の上方に成膜されている請求項１から１３のいずれか一項に記載の方法。
15. 前記ハードマスク膜は、摂氏４００度未満の温度で形成される請求項１から１４のいずれか一項に記載の方法。
16. ハードマスク膜を成膜する装置であって、
    プラズマを形成する処理チャンバと、
    ハードマスク成膜時に定位置にウェハ基板を保持する前記ウェハ基板用の支持部と、
    高密度化プラズマ処理を複数回実行することによって、ドープされていない多層シリコンカーバイド膜を成膜する段階を実行させるためのプログラム命令を有するコントローラと
    を備え、
    前記多層シリコンカーバイド膜を成膜する段階は、
    飽和シリコン含有前駆体を含む処理ガスを前記処理チャンバに導入し、プラズマを形成して、前記多層シリコンカーバイド膜の副層を成膜する段階（ａ）と、
    前記処理チャンバから前記飽和シリコン含有前駆体を除去する段階（ｂ）と、
    前記処理チャンバにプラズマ処理ガスを導入して、前記基板をプラズマで処理して、成膜した前記副層を高密度化する段階（ｃ）と、
    前記段階（ａ）、前記段階（ｂ）、および、前記段階（ｃ）を繰り返して、シリコンカーバイドの副層を複数さらに形成して、高密度化する段階（ｄ）と
    を含む装置。