TW201316406A - 用於低溫膜沉積之碳矽烷前驅物 - Google Patents
用於低溫膜沉積之碳矽烷前驅物 Download PDFInfo
- Publication number
- TW201316406A TW201316406A TW101132180A TW101132180A TW201316406A TW 201316406 A TW201316406 A TW 201316406A TW 101132180 A TW101132180 A TW 101132180A TW 101132180 A TW101132180 A TW 101132180A TW 201316406 A TW201316406 A TW 201316406A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- carbon
- precursor
- film
- plasma
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本發明提供使用碳矽烷前驅物以低溫沉積含矽膜之製程,該等碳矽烷前驅物含有橋聯至少兩個矽原子之碳原子。某些方法包含:提供基板;在PECVD製程中,將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯至少兩個矽原子之至少一個碳原子;將碳矽烷前驅物暴露於低功率能量源直流電漿,以在基板表面處提供碳矽烷;緻密化碳矽烷;去掉至少一些氫原子以提供包含SiC之薄膜。可將SiC薄膜暴露於碳矽烷表面與氮源以提供包含SiCN之薄膜。
Description
本發明之實施例大體而言係關於膜沉積之領域,且本發明之實施例特定言之係關於用於低溫沉積含有矽、碳及氮之膜的前驅物。
在諸如積體電路之電子裝置之製造中,諸如半導體晶圓之靶材基板經受各種製程,諸如膜形成、蝕刻、氧化、擴散、重組、退火及自然氧化膜移除。含矽膜為許多該等製程之重要部分。
含矽膜用於半導體工業中之各種各樣的應用。含矽膜之實例包括磊晶矽、多晶矽(聚Si)及非晶矽、磊晶矽鍺(SiGe)、碳化矽鍺(SiGeC)、碳化矽(SiC)、氮化矽(SiN)、碳氮化矽(SiCN)及碳氧化矽(SiCO)。由於電路幾何尺寸減至較小特徵尺寸,因此較低的含Si膜之沉積溫度係較佳,例如,以降低熱預算。
氮化矽膜具有非常好的耐氧化性及絕緣品質。因此,該等薄膜已用於許多應用,包括氧化物/氮化物/氧化物堆疊、蝕刻終止、氧擴散阻障層及閘極絕緣層,等等。已知有若干方法用於經由化學氣相沉積(CVD)在半導體晶圓之表面上形成氮化矽膜。在熱CVD中,諸如單矽烷(SiH4)或聚矽烷之矽烷氣體用作矽源氣體。
SiN膜形成亦已使用鹵代矽烷及氨經由原子層沉積進行。然而,此製程需要超過500℃之高溫以實現乾淨轉化且消除NH4X副產物。在元件製造中,由於熱預算及其他原因,大體期望可在較低溫度下進行的製程。
本發明之一個態樣涉及一種用於在基板表面上形成層之方法。該方法包含:提供基板;在電漿增強化學氣相沉積(PECVD)製程中,將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯至少兩個矽原子之至少一個碳原子;將碳矽烷前驅物暴露於低功率能量源(例如,直流電漿),以在該基板表面處提供碳矽烷;以及去掉至少一些氫原子以提供包含SiC之薄膜。
本發明之另一態樣涉及在基板表面上形成層之方法,該方法包含:提供基板;在PECVD製程中,將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯兩個矽原子之至少一個亞甲基;將碳矽烷前驅物暴露於直流電漿以在基板表面提供碳矽烷;去掉至少一些氫原子;以及將碳矽烷表面暴露於氮源以提供薄膜,該薄膜包含適合作為低介電常數介電薄膜之SiCN。
在下文中列出各種實施例。應將理解,列於下文之實施例不僅可如下文所列而結合,而且可根據本發明之範疇以其他適合之組合而結合。
在任一態樣之一或多個實施例中,去掉至少一些氫原子包含將基板表面暴露於含有He、Ar及H2中之一或多者之電漿。在任一態樣之一些實施例中,包含SiC之薄膜的Si:C比率大約匹配碳矽烷前驅物的Si:C比率。
在任一態樣之一些實施例中,碳矽烷前驅物為1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷中之一或多者。在進一步實施例中,碳矽烷前驅物包含1,3,5-三矽戊烷。在更進一步實施例中,SiC膜具有約3:2之Si:C比率。在替代性實施例中,碳矽烷前驅物包含1,3-二矽丁烷。
製程條件可變化。在任一態樣之一或多個實施例中,將碳矽烷前驅物暴露於低功率電漿而導致碳矽烷之聚合。在任一態樣之一些實施例中,低功率電漿具有約50 W至約500 W之射頻(RF)值。在一些實施例中,低功率電漿具有約10 W至約200 W之值。在任一態樣之一或多個實施例中,將碳矽烷前驅物暴露於低功率電漿達0.10秒至5.0秒。在任一態樣之一些實施例中,基板表面具有約100℃與約400℃之溫度。
在任一態樣之一或多個實施例中,將碳矽烷暴露於氮源包含將碳矽烷暴露於含有氮之電漿。在一些實施例中,將碳矽烷暴露於含有氮之電漿導致形成N-H鍵,該等N-H鍵促進碳矽烷之單層不可逆附著至基板表面。在一些實施例中,將碳矽烷暴露於氮源包含流動氨或氮氣。
在一些實施例中,SiC或SiCN薄膜適合作為低介電常
數介電薄膜。
本發明之第三態樣涉及在基板表面上形成層之方法,該方法包含:提供基板;將基板表面暴露於碳矽烷前驅物1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷;將碳矽烷前驅物暴露於低功率電漿以在基板表面處提供碳矽烷;及將碳矽烷暴露於包含H2之電漿。上述實施例中之任一者亦可與此態樣一起使用。
在描述本發明之若干示例性實施例之前,將理解,本發明不限於在以下描述中闡述之建構或製程步驟之細節。本發明能夠具有其他實施例且本發明能夠以多種方式實踐或實施。
如本文所使用之「基板表面」代表於基板上形成之任何基板表面或材料表面,在該表面上於製造製程期間進行膜處理。例如,視應用而定,可在其上進行處理之基板表面包括各種材料,諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石及任何其他材料,諸如金屬、金屬氮化物、金屬合金及其他導電材料。基板包括,但不限於,玻璃片、陶瓷基板及半導體晶圓。可將基板暴露於預處理製程以研磨、蝕刻、還原、氧化、羥基化、退火及/或烘烤基板表面。除直接在基板自身表面上之薄膜處
理之外,在本發明中,揭示之薄膜處理步驟中之任一者亦可於基板上形成之下層上進行,如下文詳細地揭示,且術語「基板表面」意欲包括如上下文指示之該下層。
如本文所使用,「含SiH前驅物」代表含有複數個Si-H鍵之前驅物分子。含SiH前驅物包括矽烷及碳矽烷。術語「矽烷」代表含有矽及氫原子(包括矽氫鍵)之化合物。可與「有機矽烷」互換使用之術語「碳矽烷」代表含有矽、氫及碳原子且含有至少一個碳矽共價鍵之化合物。因此,「鹵化富Si-H前驅物」或「鹵化矽烷」或「鹵化碳矽烷」代表在該前驅物分子中,鍵結至矽原子之氫原子中之至少一者係用鹵素取代。引申而言,「氰化富Si-H前驅物」或「氰化矽烷」或「氰化碳矽烷」代表在該前驅物分子中,鍵結至矽原子之氫原子中之至少一者係用氰(CN)基團取代。
如本文所使用,「含有橋聯至少兩個矽原子之至少一個碳原子」代表含有Si-C-Si成分之碳矽烷。碳可具有兩個氫,此將構成亞甲基基團並且產生Si-CH2-Si成分。矽原子可具有多種取代基,該等取代基包括(但不限於)氫或額外矽及/或碳原子。在某些狀況下,碳原子可橋聯三個或四個矽原子。
如本文所使用,「低溫」代表在低於400℃進行之製程。在特定實施例中,低溫代表低於300℃;且在更特定實施例中,低溫代表低於200℃;且在高度特定實施例中,低溫代表低於100℃。
如本文所使用,「低功率能量源」代表將不會損壞在基板表面處沉積之碳矽烷前驅物之能量源。舉例而言,在能量源為電漿的情況下,RF值小於約200 W。
本發明之一個態樣涉及一種在基板表面上形成層之方法,該方法包含:提供基板;將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯至少兩個矽原子之至少一個碳原子;將碳矽烷前驅物暴露於低功率能量源,以在基板表面處提供碳矽烷;緻密化碳矽烷;以及將碳矽烷表面暴露於氮源。此後,可重複該製程以增加額外層。
本文描述了沉積SiC及SiCN薄膜之PECVD製程。因此,本發明之一個態樣涉及一種在基板表面上形成層之方法,該方法包含:提供基板;在PECVD製程中,將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯至少兩個矽原子之至少一個碳原子;將碳矽烷前驅物暴露於低功率能量源,以在基板表面處提供碳矽烷;以及去掉至少一些氫原子以提供包含SiC之薄膜。在一或多個實施例中,低功率能量源包含直流電漿。
在特定實施例中,含有橋聯至少兩個矽原子之至少一個碳原子之碳矽烷前驅物用來產生SiC之薄膜。在一些實施例中,此後可藉由自SiC置換一些碳原子而將此等SiC之薄膜轉換為SiCN。如本文所述之碳矽烷前驅物用來沉積含矽膜之薄層。雖然不希望受任何特定理論束縛,但是吾人認為碳矽烷在暴露於低功率能量源之後在
基板表面處聚合。將碳矽烷前驅物暴露於低功率能量源,此舉在基板表面上形成前驅物之層。在一個實施例中,將碳矽烷前驅物暴露於低功率能量源包含將該碳矽烷前驅物暴露於電子束。在另一實施例中,將碳矽烷前驅物暴露於低功率能量源包含將碳矽烷前驅物暴露於低功率電漿。在特定實施例中,低功率電漿具有約10 W至約200 W,或約50 W至約500 W之值。在一些實施例中,電漿之RF值自約10 W、20 W、30 W、40 W、50 W、60 W、70 W、80 W或90 W至約175 W、200 W、225 W、250 W、275 W、300 W之範圍變動。在另一實施例中,將前驅物暴露於低功率電漿達約0.10秒至約5.0秒。
已實證碳矽烷前驅物經歷有效率地緻密化/去氫為富矽SiC。因此,根據各種實施例,在基板表面處之碳矽烷前驅物被至少部分緻密化/去氫。在一個實施例中,緻密化/去氫為電漿誘發的。含氦、氬及/或氫的電漿可用於去氫。在特定實施例中,去氫涉及使用含有H2之電漿。
除緻密化/去氫之外,可藉由氮化將氮引入SiC層中,以形成SiCN。此舉藉由將碳矽烷表面暴露於氮源發生。在一個實施例中,此舉包含流動氨或氮氣。在替代性實施例中,氮化經由暴露於氮化電漿發生。在更特定實施例中,此氮化電漿包含N2。在進一步實施例中,約5%的電漿包含N2。在另一替代性實施例中,不發生氮化。
可使用相對低的RF功率條件且在比先前可用溫度低
的溫度下完成此等沉積製程。在先前方法中,需要大於500℃之較高溫度。在特定實施例中,沉積期間之基板溫度可低於約400℃、350℃、300℃、250℃、200℃、150℃或100℃。
前驅物係基於碳矽烷。有時亦稱為有機矽烷之碳矽烷為含有碳矽共價鍵之化合物。根據某些實施例,應選擇碳矽烷前驅物以使得在沉積膜中之碎片減少。薄膜變成揮發性碎片之碎裂作用會阻礙緻密化,且在可流動應用中引起收縮及裂縫。
碳矽烷可為直鏈、支鏈或環狀。尤其適合類型之碳矽烷為在至少兩個矽原子之間含有橋聯亞甲基基團之碳矽烷,使得將亞甲基基團中之碳鍵結至至少兩個矽原子。在又一實施例中,亞甲基基團橋聯兩個矽原子。可鹵化或假鹵化兩個矽原子中之任何一者、兩者或兩者都不鹵化或假鹵化。具有延長Si-C-Si主鏈之較高碳數碳矽烷尤為適合,因為該等較高碳數碳矽烷易於進行去氫緻密化反應而不斷裂。在另一實施例中,碳矽烷分別在三個或四個矽原子之間含有橋聯CH2基團或簡單C原子。不具有此等橋聯亞甲基基團之前驅物,諸如最初僅含有末端甲基取代基之前驅物可在電漿激發時經歷重排以形成亞甲基橋聯碳矽烷且因此亦為適合的,然而在此狀況下亦可存在Si-CH3取代基之Si-C鍵之實質分裂。
含有交替Si-C-Si-C-Si鍵之更延長主鏈之聚碳矽烷(諸如,1,3,5-三矽戊烷)尤其較佳。適合碳矽烷前驅物
之實例包括(但不限於)1,3,5-三矽戊烷、1,3,5-三矽環己烷、1,3-二矽丁烷、1,3-二矽丙烷及1,3-二矽環丁烷。在特定實施例中,碳矽烷前驅物為1,3-二矽丁烷。在另一特定實施例中,碳矽烷前驅物為1,3,5-三矽戊烷。在需要所要等級的碳且前驅物僅含有末端甲基取代基之情況下,通常有必要以擁有最終膜中所要Si:C比率之至少兩倍的Si:C比率的前驅物開始。
在一些狀況下,使用此等低功率電漿步驟沉積之膜之保形性可為充分保形,使得即使在後續緻密化之後該等膜亦可提供「類ALD」保形性。增強此保形性之有用方式為在活化順序結束時使用電漿活化步驟(諸如導致形成N-H鍵之電漿活化步驟),此舉促進在低功率電漿步驟中沉積之前驅物之第一單層之不可逆附著,而隨後沉積之材料為可逆鍵結,且該等隨後沉積之材料可再成為氣相並在後續淨化步驟期間被淨化掉。因此,在一個實施例中,將碳矽烷暴露於含有氮之電漿導致N-H鍵之形成,該等N-H鍵促進碳矽烷之單層不可逆地附著至基板表面。雖然緊接在引入前驅物之前但在電漿緻密化之後應用之最終表面活化可為涉及氮電漿之步驟,但是該步驟亦可涉及非電漿步驟,諸如,將表面簡單地暴露於氨(NH3)流。
大體而言,將含有Si、C及H之「晶種」膜暴露於含N電漿對於產生展現N-H官能基之膜有效,該N-H官能基可由傅立葉變換紅外光譜(FTIR)中之介於約3200
cm-1至3600 cm-1之間的特性吸收之生長而偵測到。典型條件需要在0.5托耳(Torr)至20托耳之範圍內之壓力及介於25 W與500 W之間的RF功率位準(13.56 MHz,直流電漿),例如,在4托耳之總壓力及介於約1托耳至3托耳之間的氮之分壓力(其餘為He或Ar)下功率為100 W達2秒之持續時間。在正處理之膜含有極少H(例如,若已執行電漿製程以移除H)之狀況下,亦可將少量之氫添加至電漿混合物以促進更多N-H鍵之產生。
可取決於電漿功率、暴露時間及溫度調整膜中矽與碳之比率。舉例而言,可藉由使用後處理電漿以氮原子取代碳,而容易地減少SiCN組成物中之Si:C之比率。可藉由使用含有較高初始比率之前驅物來增加C與Si之比率。在一或多個實施例中,Si:C之比率大約與前驅物之Si:C之比率相同。因此,例如,在一或多個實施例中,若將1,3,5-三矽戊烷用作前驅物,則膜之Si:C比率可為約3:2。通常,可將在兩個矽原子之間的橋聯位置中含有碳之碳矽烷前驅物固結為具有碳之有效保持之碳化物型陶瓷。另一方面,不保持碳以達前驅物不含有橋聯碳原子之程度。例如,基於甲基矽烷之前驅物經歷大量損失碳的固結。
本發明之另一態樣涉及將基板表面暴露於電漿,作為形成膜或層之製程之部分。將具有鍵結的前驅物之表面暴露於緻密化/去氫電漿。適合的去氫電漿包括(但不限於)H2、He及Ar。接著將表面暴露於氮化電漿。適合
的氮化電漿包括(但不限於)N2及氨。可實質上同時或順序地暴露於電漿。實質上同時意謂同時將基板表面暴露於兩種電漿,並且一次暴露於一種電漿之時間極短。當順序地進行暴露時,可首先應用去氫電漿,繼之以氮化電漿。可使用任何數目之序列。在一個實施例中,電漿暴露可發生於製程之每一步驟中。在另一實施例中,電漿暴露可每隔一個序列地發生。後續暴露於氮化電漿導致SiC膜轉換為SiCN。
在此態樣之一實施例中,去氫及氮化實質上同時發生。相反,在另一實施例中,去氫及氮化順序地發生。
因此,在本發明之第二態樣中,本發明涉及一種在基板表面上形成層之方法,該方法包含:提供基板;將基板表面暴露於碳矽烷前驅物,該碳矽烷前驅物含有橋聯兩個矽原子之至少一個亞甲基;將碳矽烷前驅物暴露於低功率電漿以在基板表面處提供碳矽烷;緻密化碳矽烷;及將碳矽烷表面暴露於氮源。該SiCN可適合於用作低介電常數介電薄膜。在此態樣之一個實施例中,低功率電漿具有約10 W至約200 W之值。在此態樣之不同實施例中,將碳矽烷前驅物暴露於低功率電漿達0.10秒至5.0秒。
在不同實施例中,碳矽烷前驅物為1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷中之一或多者。在此實施例之更特定變化例中,碳矽烷前驅物為1,3,5-三矽戊烷。
本發明之第三態樣涉及在基板表面上形成層之方法,該方法包含:提供基板;將基板表面暴露於碳矽烷前驅物1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷;將碳矽烷前驅物暴露於低功率電漿以在基板表面處提供碳矽烷;及將碳矽烷暴露於包含H2之電漿。
在一些實施例中,一或多層可在電漿增強化學氣相沉積(PECVD)製程期間形成。在一些製程中,使用電漿提供足夠的能量以促進物種成為激發態,在該激發態中,表面反應變得有利且有可能發生。將電漿引入製程可為連續的或脈衝式的。在一些實施例中,前驅物(或反應氣體)及電漿之順序脈衝可用以處理層。在一些實施例中,可本端地(亦即,在處理區域之內)或遠端地(亦即,在處理區域外部)離子化試劑。在一些實施例中,遠端離子化可在沉積腔室的上游發生,以使得離子或其他高能或發光物種不與沉積薄膜直接接觸。在一些PECVD製程中,電漿係在處理腔室外部產生,諸如經由遠端電漿產生器系統產生。電漿可經由為熟習該項技術者所熟知的任何適合之電漿產生製程或技術產生。例如,電漿可經由微波(MW)頻率產生器或射頻(RF)產生器中之一或多者產生。電漿頻率可根據使用之特定反應物種來調諧。適合之頻率包括(但不限於)2 MHz、13.56 MHz、40 MHz、60 MHz及100 MHz。儘管可在本文揭示之沉積製程期間使用電漿,但是應注意可能並不需要
電漿。實際上,其他實施例涉及在無電漿之非常溫和條件下之沉積製程。
根據一或多個實施例,基板在形成層之前及/或之後經受處理。此處理可在同一腔室中進行或可在一或多個單獨處理腔室中進行。在一些實施例中,將基板自第一腔室移動至用於進一步處理之單獨第二腔室。基板可自第一腔室直接移動至單獨處理腔室,或基板可自第一腔室移動至一或多個移送腔室,且隨後移動至所要之單獨處理腔室。因此,處理設備可包含與移送站連通之多個腔室。此類設備可被稱為「群集工具」或「群集系統」,等等。
通常,群集工具為包含多個腔室之模組系統,該多個腔室執行包括基板中心找尋及定向、脫氣、退火、沉積及/或蝕刻之各種功能。根據一或多個實施例,群集工具包括至少第一腔室及中央移送腔室。中央移送腔室可容納機器人,該機器人可在處理腔室與裝載閘腔室之間及之中來回移動基板。移送腔室通常維持在真空條件下,且移送腔室提供中間階段,用於將基板自一腔室來回移動至另一腔室及/或至裝載閘腔室,該裝載閘腔室定位於群集工具之前端。可經調適用於本發明之兩個眾所熟知之群集工具為Centura®及Endura®,該兩個群集工具皆可購自位於加州聖大克勞拉市的應用材料公司。一個此分級真空基板處理設備之細節揭示於發佈在1993年2月16日之Tepman等人之標題為「Staged-Vacuum Wafer
Processing Apparatus and Method」的美國專利第5,186,718號中。然而,為了執行如本文所述之製程之特定步驟,腔室之精確佈置及組合可改變。可以使用之其他處理腔室包括(但不限於),循環層沉積(cyclical layer deposition;CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預清洗、化學清洗、諸如快速熱製程(RTP)之熱處理、電漿氮化、脫氣、定向、羥基化及其他基板製程。藉由在群集工具上之腔室中執行製程,在沉積後續膜之前,可在無氧化之情況下避免大氣雜質對基板造成表面污染。
根據一或多個實施例,基板持續處在真空或「負載鎖定(load lock)」條件下,並且當將基板自一個腔室移動至下一個腔室時,基板並不暴露於周圍空氣。因此,移送腔室處於真空,且移送腔室在真空壓力下被「抽空」。惰性氣體可存在於處理腔室或移送腔室中。在一些實施例中,在於基板表面上形成矽層之後,將惰性氣體用作淨化氣體以移除一些或所有反應物。根據一或多個實施例,在沉積腔室之出口處注入淨化氣體以防止反應物自沉積腔室移動至移送腔室及/或額外處理腔室。因此,惰性氣體之流動在腔室出口處形成氣幕。
基板可在單一基板沉積腔室中處理,其中單一基板在另一基板處理之前載入、處理及卸載。基板亦可類似傳送系統以連續的方式處理,以該方式,多個基板分別地載入腔室之第一部分,穿過腔室並且自腔室之第二部分
卸載。腔室及相關的傳送系統之形狀可形成直線路徑或曲線路徑。另外,處理腔室可為旋轉式料架,在該旋轉式料架中,多個基板圍繞中心軸移動且多個基板貫穿旋轉式料架路徑暴露於沉積、蝕刻、退火、清洗等製程。
在處理期間,可加熱或冷卻基板。該加熱或冷卻可經由任何適合之方法完成,包括但不限於,改變基板支撐件之溫度及將加熱或冷卻之氣體流動至基板表面。在一些實施例中,基板支撐件包括加熱器/冷卻器,該加熱器/冷卻器可經控制用通電方式改變基板溫度。在一或多個實施例中,所使用之氣體(反應氣體或惰性氣體中之任一者)經加熱或冷卻以局部改變基板溫度。在一些實施例中,將加熱器/冷卻器相鄰於基板表面定位於腔室之內以通電方式改變基板溫度。
基板亦可在處理期間固定或旋轉。旋轉基板可連續地或以間斷步驟旋轉。例如,基板可貫穿整個製程旋轉,或基板可在暴露於不同反應氣體或淨化氣體之間少量旋轉。在處理期間旋轉基板(連續地或逐步地)可藉由將例如氣流幾何尺寸中之局部變化之效應降至最低來幫助產生更均勻沉積或蝕刻。
上文所述之低溫原子層沉積SiCN及SiC膜之方法亦可用於沉積非常薄的、無缺陷且保形膜,用於電子工業之外的應用。此等應用包括用於準備阻障層及鈍化層。另外,低溫反應性將使製程可適用於有機基板之塗層,該等有機基板包括植物衍生及動物衍生組織及材料。在
一些實施例中,本文所述之膜用於低介電常數介電阻障層應用。在一或多個實施例中,沉積膜高度耐蝕刻且沉積膜具有在約1.7與2.2之間的折射率(RI)。
使用表1中列出之條件,使用1,3,5-三矽戊烷沉積三個SiCN膜。使用多步驟PECVD沉積及處理型序列形成膜1、膜2及膜3,其中在第一步中使用非常低的功率(20 W)及非常短的時間(0.25秒)。此非常低的功率及短暴露時間在每一循環形成3-4 A之「晶種」層。在完成此第一步之後,關閉1,3,5-三矽戊烷前驅物之流。繼續惰性氣體流,直至自處理腔室淨化前驅物之殘留痕量為止。一旦完成淨化,則再調整氣流且將氣流穩定在經選擇用於第一電漿處理步驟及再次用於第二電漿處理步驟之值,如表1中所指示。在完成全部序列之後,接著重複整個循環,直至達到所要的膜厚度為止,對於該所要的膜厚度,在此報告之量測為至少100 A且更一般化地為200 A厚。
膜1、膜2及膜3所使用之電漿緻密化及氮化步驟不同。膜2係以與膜1相同之方式沉積,但是膜2亦以暴露於He/Ar電漿為特徵。膜3係以與膜2相同之方式沉積,但膜3係以100 W之氮電漿為特徵,而非膜1及膜2所使用之200 W。表1亦展示使用盧瑟福背向散射
(Rutherford backscattering)決定之在各種條件下沉積之所有三個膜之元素組成。應注意到,在此特定狀況下,不執行針對氫含量之膜分析,雖然可能存在剩餘在膜中之殘餘氫。關於衍生自實例2中所述之前驅物六甲基二矽氮烷(hexamethyl disilazane;HMDS)之膜之資料之最相關比較為C:Si比率及N:Si比率,該等比率可獨立於H含量而計算。因為1,3,5-三矽戊烷不含氮,所以併入衍生自1,3,5-三矽戊烷之膜中之所有氮皆可歸因於在電漿處理期間添加之氮氣之存在。特定處理條件之選擇提供用於調整最終膜組成物之一些方式。
決定蝕刻行為為非線性的,且雖然不希望受任何特定理論束縛,但是蝕刻行為看似涉及薄氧化表面層之相對快速的移除,此後,後續延長暴露於蝕刻劑具有極少效果。然而,為了達到此結果與實例2之結果進行比較之一致性,根據在100:1的HF中之5分鐘蝕刻時間來紀錄速率。使用6:1 BOE(6份濃縮NH4F/1份濃縮HF)可觀察到類似行為。
第1A圖至第1C圖為實例1之SiCN膜之傅立葉變換紅外(FTIR)光譜之圖形表示。在第1C圖中表示膜1,該膜1為典型基線製程條件。在第1B圖中表示膜2。在第1A圖中表示膜3。正規化三個資料集中之每一者。在約3300 cm-1處之峰值對應於N-H鍵結。在約2300 cm-1處之峰值對應於存在於周圍空氣中之CO2。居中於約900 cm-1周圍之寬峰值對應於SiCN以及由膜1所看出之位移。由膜1至膜3所看出之位移歸因於碳含量增加,該位移亦對應於該等膜對濕式HF蝕刻化學品之抗性的增加。
使用前驅物六甲基二矽氮烷(HMDS)沉積額外SiCN膜4至膜6,該前驅物六甲基二矽氮烷具有化學式[(CH3)3Si]2NH。因此,HMDS不含橋聯至少兩個矽原子之碳原子。HMDS具有3:1的碳與矽比率,並且每一矽
原子鍵結至三個甲基取代基及一個氮。將類似在沉積膜1至膜3中使用之一系列循環沉積用於膜4、膜5及膜6之沉積,並且結果列於以下表2中。在每一狀況下,類似於在實例1中用於1,3,5-三矽戊烷之條件,在20 W RF、6托耳下,使用Ar載氣自壓力受控蒸汽抽吸安瓿遞送HMDS,來沉積「晶種」層。決定沉積速率為與總電漿接通時間/循環成近似線性關係,且初始步驟後進行長時間惰性氣體淨化,以自腔室移除殘留前驅物。僅使用氫電漿處理循環沉積膜4。使用H2電漿然後使用N2電漿來沉積膜5。使用包含H2與N2之混合物之電漿來沉積膜6。
表2亦圖示膜4至膜6之元素含量(如由盧瑟福背向散射所決定)及100:1濕式HF蝕刻速率。應注意到,不同於膜1至膜3中,膜4至膜6之盧瑟福背向散射分析包括決定膜中之氫含量。因此,膜1至膜3與膜4至膜6之間的直接比較限於碳與矽比率或氮與矽比率。
第2圖至第4圖分別為膜4至膜6之傅立葉變換紅外(FTIR)光譜之圖形表示。第2圖中之結果表示沉積後接著僅使用H2電漿。第3圖中之結果表示使用H2電漿接著使用N2(依次)電漿處理之沉積,該電漿處理類似於實例1中應用之電漿處理。第4圖中之結果表示使用包含H2及N2之混合物之電漿之沉積,且導致由膜完全移除碳。
與使用1,3,5-三矽戊烷效果相反,發現減少紅外(IR)光譜中之C-H吸收及誘發在約800 cm-1至1000 cm-1處SiCN區域中之生長所必需之條件導致碳之實質移除。事實上,在沒有任何額外處理之情況下,C:Si比率(如由RBS所決定)自3:1之初始值下降至僅1.3:1。雖然在100:1 HF中緩慢移除膜4,但是額外步驟或替代性製程之應用經歷顯著較高的碳損失並展現對由100:1 HF蝕刻之低抗性,該等額外步驟涉及短N2電漿步驟(如膜5中所見且類似於實例1膜中所使用之步驟),該替代性製程將H2及N2電漿組合為單一步驟(如膜6中所見)。
有趣的是,添加至用於膜4處理之製程之每一循環以給予膜5之N2電漿步驟導致C:Si比率自1.3:1減少至0.72:1,並且結果仍高於針對1,3,5-三矽戊烷衍生膜1至膜3量測之介於0.38:1與0.58:1之間的比率。但正是
1,3,5-三矽戊烷衍生膜展現優越的抗蝕刻性。
雖然不希望受任何特定理論束縛,但是此等結果表明,與原始以末端甲基基團形式存在之碳相比,更有效地保持存在於前驅物(及衍生自該等前驅物之低功率晶種膜)中之橋聯碳原子,且更有效地將該等橋聯碳原子轉換為抗蝕刻碳化物。此外,應注意到,較高RF功率位準及較長H2及/或惰性氣體電漿處理時間為必要的,以促進將HMDS衍生晶種縮合至近似1,3,5-三矽戊烷衍生膜之性質的等級。使用(實例1的所有膜轉換為SiCN所需要的)最終氮電漿步驟來準備該等膜,在該最終氮電漿步驟之後,展示出該等膜仍展現對濕式HF蝕刻製程合理較高的(且有用的)抗性。然而,在膜5(衍生自前驅物HMDS)之準備過程中應用類似製程導致該膜5之HF蝕刻抗性損失,即使最終C:Si比率保持高於(0.75)在任何1,3,5-三矽戊烷衍生膜中的量測值亦然。可斷定,原始作為Si原子之間的「橋聯」亞甲基存在之碳轉換為一形式,該形式對蝕刻行為施加比可單獨使用組成分析估計的影響大得多的影響。在1,3,5-三矽戊烷之狀況下,氮電漿步驟之添加可有效併入氮,而不對C:Si比率施加大的效應(自根據前驅物中之比率計算之值0.67:1下降至膜3之狀況下之0.53:1)。在用於HMDS膜4之緻密化製程結束時添加類似氮電漿步驟導致對碳含量之更加顯著的影響(1.3下降至0.72,以及抗蝕刻性之嚴重降級),從而表明在各狀況下保持碳之鍵結顯著
不同。
雖然事實上或許可能藉由將活性離去基團併入HMDS分子上(藉由以鹵化物或氰化物替換甲基取代基中之一者)達成更經典、更具自限反應性之製程,但是此前驅物之穩定性可被已存在的潛在反應性N-H鍵嚴重損害(儘管稍微受阻)。出於此原因,具有橋聯碳及反應性Si-H鍵之前驅物(諸如,1,3,5-三矽戊烷)尤其非常適合作為SiCN前驅物,因為有效地保持碳,同時仍容許氮之引入(例如,藉由插入至Si-H鍵或Si-Si鍵中)。此狀況導致最初未存在於前驅物自身中之反應官能基之產生,進而能使用本文所述的各種「經活化」衍生物之方案,預期在N-H官能基已存在於分子(亦即使用衍生自HMDS之材料的情況)中之情況下所有或大部分該些優勢皆無法實現。
因此,實例2之膜展示出展現合意的蝕刻性質之組成物需要長得多且更具侵蝕性的基於H2/惰性電漿的緻密化步驟,在緻密化步驟之後,膜仍不夠穩定以容許在沒有碳及抗蝕刻性之顯著損失的情況下使用氮電漿活化步驟。此實證根據本發明之各種實施例沉積之實例1膜之優越性。
因此,存在諸如1,3,5-三矽戊烷之前驅物(該等前驅物在Si原子之間的橋聯位置中併入碳)相對於具有諸如甲基(-CH3)之非橋聯碳取代基之更普通的前驅物之明顯優勢,當目標應用要求膜展現出對諸如HF(100:1 H2O/
濃縮HF)之化學品,或諸如經設計以快速蝕刻SiO2之緩衝氧化物蝕刻混合物(6:1的濃縮NH4F與濃縮HF之混合物)具有高濕式蝕刻抗性時,此優勢尤其明顯。
在整篇說明書中對「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」之引用意謂,結合實施例描述之特定特徵、結構、材料或特性包括於本發明之至少一個實施例中。因此,諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」之用語出現於整篇說明書之不同位置並非必然代表本發明之相同實施例。此外,可以任何適合方式將特定特徵、結構、材料或特性組合於一或多個實施例中。
儘管已參閱特定實施例描述本文之本發明,但是將理解,此等實施例僅為本發明之原理及應用之說明性實施例。對於熟習此項技術者將為顯而易見的是,在不脫離本發明之精神及範疇之情況下可對本發明之方法及設備進行各種修改及變化。因此,希望本發明包括在隨附申請專利範圍及該等隨附申請專利範圍之等效例之範疇內之修改及變化。
第1A圖至第1C圖為根據本發明之實施例形成之三個SiCN膜之傅立葉變換紅外光譜;第2圖為根據本發明之實施例形成之SiCN膜之傅立
葉變換紅外光譜;第3圖為根據本發明之實施例形成之SiCN膜之傅立葉變換紅外光譜;以及第4圖為根據本發明之實施例形成之SiCN膜之傅立葉變換紅外光譜。
Claims (20)
- 一種在一基板表面上形成一層之方法,該方法包含以下步驟:提供一基板;在一PECVD製程中,將該基板表面暴露於一碳矽烷前驅物,該碳矽烷前驅物含有橋聯至少兩個矽原子之至少一個碳原子;將該碳矽烷前驅物暴露於一低功率能量源,以在該基板表面處提供一碳矽烷;以及去掉至少一些氫原子以提供包含SiC之一薄膜。
- 如請求項1所述之方法,其中去掉至少一些氫原子之步驟包含以下步驟:將該基板表面暴露於含有He、Ar及H2中之一或多者之一電漿。
- 如請求項1所述之方法,其中該包含SiC之薄膜之一Si:C比率大約匹配該碳矽烷前驅物之Si:C比率。
- 如請求項3所述之方法,其中該碳矽烷前驅物為1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷中之一或多者。
- 如請求項4所述之方法,其中該碳矽烷前驅物包含1,3,5- 三矽戊烷。
- 如請求項5所述之方法,其中該SiC膜具有約3:2之一Si:C比率。
- 如請求項4所述之方法,其中該碳矽烷前驅物包含1,3-二矽丁烷。
- 如請求項1所述之方法,其中將該碳矽烷前驅物暴露於一直流電漿之步驟導致該碳矽烷之聚合。
- 如請求項1所述之方法,其中該低功率電漿具有約50 W至約500 W之一RF值。
- 如請求項1所述之方法,其中該基板表面具有約100℃與約400℃之一溫度。
- 如請求項1所述之方法,其中該SiC膜適合作為一低介電常數介電薄膜。
- 一種在一基板表面上形成一層之方法,該方法包含以下步驟:提供一基板;在一PECVD製程中,將該基板表面暴露於一碳矽 烷前驅物,該碳矽烷前驅物含有橋聯兩個矽原子之至少一個亞甲基;將該碳矽烷前驅物暴露於一直流電漿以在該基板表面處提供一碳矽烷;去掉至少一些氫原子;以及將該碳矽烷表面暴露於一氮源以提供一薄膜,該薄膜包含適合作為一低介電常數介電薄膜之SiCN。
- 如請求項12所述之方法,其中該低功率電漿具有約10 W至約200 W之一值。
- 如請求項12所述之方法,其中將該碳矽烷前驅物暴露於該低功率電漿達0.10秒至5.0秒之間的時間。
- 如請求項12所述之方法,其中該碳矽烷前驅物為1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷中之一或多者。
- 如請求項15所述之方法,其中該碳矽烷前驅物為1,3,5-三矽戊烷。
- 如請求項12所述之方法,其中將該碳矽烷暴露於一氮源之步驟包含以下步驟:將該碳矽烷暴露於一含有氮之電漿。
- 如請求項17所述之方法,其中將該碳矽烷暴露於一含有氮之電漿之步驟導致形成N-H鍵,該等N-H鍵促進該碳矽烷之一單層不可逆附著至該基板表面。
- 如請求項12所述之方法,其中將該碳矽烷暴露於一氮源之步驟包含以下步驟:流動氨或氮氣。
- 一種在一基板表面上形成一層之方法,該方法包含以下步驟:提供一基板;將該基板表面暴露於一碳矽烷前驅物:1,3,5-三矽戊烷、1,3-二矽丁烷、1,3-二矽環丁烷及1,3,5-三矽環己烷;將該碳矽烷前驅物暴露於一低功率電漿以在該基板表面處提供一碳矽烷;以及將該碳矽烷暴露於一包含H2之電漿。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161534122P | 2011-09-13 | 2011-09-13 | |
US13/288,157 US8440571B2 (en) | 2010-11-03 | 2011-11-03 | Methods for deposition of silicon carbide and silicon carbonitride films |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201316406A true TW201316406A (zh) | 2013-04-16 |
Family
ID=48803112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101132180A TW201316406A (zh) | 2011-09-13 | 2012-09-04 | 用於低溫膜沉積之碳矽烷前驅物 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201316406A (zh) |
-
2012
- 2012-09-04 TW TW101132180A patent/TW201316406A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575033B2 (en) | Carbosilane precursors for low temperature film deposition | |
KR102259262B1 (ko) | 유동성 실리콘-함유 막들의 증착 | |
JP6929279B2 (ja) | SiOおよびSiNを含む流動性膜を堆積させる方法 | |
TWI717260B (zh) | 使用表面封端化學性質的薄膜介電質之選擇性沉積 | |
US9984868B2 (en) | PEALD of films comprising silicon nitride | |
US8440571B2 (en) | Methods for deposition of silicon carbide and silicon carbonitride films | |
US8821986B2 (en) | Activated silicon precursors for low temperature deposition | |
TWI479044B (zh) | 硼膜界面工程 | |
CN110476239B (zh) | 使用反应性退火的间隙填充 | |
US10790141B2 (en) | Surface-selective atomic layer deposition using hydrosilylation passivation | |
KR20170125742A (ko) | C, O 및 N 조성이 조절된 SiCON을 증착시키는 방법 | |
CN113330141B (zh) | 沉积氮化硅的方法 | |
TW202244979A (zh) | 使用脈衝式高頻射頻(hfrf)電漿之間隙填充製程 | |
CN102820219A (zh) | 低温二氧化硅薄膜的形成方法 | |
TW201316406A (zh) | 用於低溫膜沉積之碳矽烷前驅物 | |
WO2014152826A1 (en) | Deposition of films using disiloxane precursors | |
US20120322262A1 (en) | N-Metal Film Deposition With Initiation Layer | |
US20220307134A1 (en) | Low-k films | |
JP7143124B2 (ja) | Ge含有Co膜形成材料、Ge含有Co膜およびその成膜方法 | |
WO2021016063A1 (en) | Surface roughness for flowable cvd film | |
WO2018226817A1 (en) | Selective deposition of silicon using deposition-treat-etch process |