KR102178326B1 - 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들 - Google Patents

산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들 Download PDF

Info

Publication number
KR102178326B1
KR102178326B1 KR1020130158829A KR20130158829A KR102178326B1 KR 102178326 B1 KR102178326 B1 KR 102178326B1 KR 1020130158829 A KR1020130158829 A KR 1020130158829A KR 20130158829 A KR20130158829 A KR 20130158829A KR 102178326 B1 KR102178326 B1 KR 102178326B1
Authority
KR
South Korea
Prior art keywords
hard mask
mask film
oxygen
containing ceramic
forming
Prior art date
Application number
KR1020130158829A
Other languages
English (en)
Other versions
KR20140079334A (ko
Inventor
조지 앤드류 안토넬리
앨리스 홀리스터
시리쉬 래디
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/105,026 external-priority patent/US9337068B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140079334A publication Critical patent/KR20140079334A/ko
Priority to KR1020200147951A priority Critical patent/KR102356462B1/ko
Application granted granted Critical
Publication of KR102178326B1 publication Critical patent/KR102178326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 기판 상에서 산소-함유 세라믹 하드 마스크 막을 형성하는 방법은, 플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버에서 반도체 기판을 수용하는 단계, 및 기판 상에서 PECVD에 의해 산소-함유 세라믹 하드 마스크 막을 형성하는 단계를 수반하며, 막은 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능하다. 방법은, 습식 에칭을 이용하여 기판으로부터 산소-함유 세라믹 하드 마스크 막을 제거하는 단계를 더 수반할 수도 있다. 대응하는 막들 및 장치가 또한 제공된다.

Description

산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들{OXYGEN-CONTAINING CERAMIC HARD MASKS AND ASSOCIATED WET-CLEANS}
관련 출원에 대한 상호 참조
본 출원은, 발명의 명칭이 OXYGEN-CONTAINING CERAMIC HARD MASKS AND ASSOCIATED WET-CLEANS 으로 2012년 12월 18일자로 출원되었고, 그 전체가 모든 목적들을 위해 여기에 참조로서 포함되는 미국 가특허출원 제 61/738,599호의 이점을 주장한다.
본 발명은 반도체 프로세싱에서 사용을 위한 하드 마스크 막들에 관한 것이다. 본 발명은 또한, 그러한 막들을 형성 및 제거하기 위한 방법들 및 장치에 관한 것이다.
하드 마스크 막들은 리소그래피 패터닝 동안, 예를 들어, 다마신 프로세스에서의 트렌치 및/또는 비아 형성 동안, 희생층들로서 일반적으로 사용된다. 다마신 프로세싱에서, 하드 마스크 막은 통상적으로, 증착될 필요가 있는 유전체의 층 상으로 증착된다. 포토레지스트의 층은 하드 마스크 막 (하드 마스크와 포토레지스트 사이에 증착된 선택적인 반사방지층) 위에 증착되며, 포토레지스트는 원하는 바와 같이 패터닝된다. 포토레지스트가 현상된 이후, 패턴 아래의 노출된 하드 마스크 막이 제거되며, 유전체는 요구된 치수들의 리세스된 피쳐들이 형성되도록 에칭된다. 나머지 하드 마스크는, 에칭 프로세스 동안 보존될 필요가 있는 유전체의 그들 부분들을 보호하도록 기능한다. 따라서, 하드 마스크 재료는 유전체에 대해 양호한 에칭 선택도를 가져야 한다. 할로겐-계 플라즈마 화학물을 사용하는 반응성 이온 에칭 (RIE) 은 통상적으로 유전체 에칭을 위해 이용된다.
그 후, 에칭된 리세스된 피쳐들은 구리와 같은 도전성 재료로 채워져서, 집적 회로의 도전성 경로들을 형성한다. 통상적으로, 리세스된 피쳐들이 채워진 이후, 하드 마스크 재료는 부분적으로 제조된 반도체 기판으로부터 완전히 제거된다.
하드 마스크 층들은, FEOL (front-end-of-line) BEOL (back-end-of-line) 패터닝 방식들 양자에서 더 일반적이다. 예를 들어, 하드 마스크 막들은 종종, BEOL 인터-레벨 (inter-level) 유전체 (ILD) 재료들에 대한 임계 (critical) 패터닝 애플리케이션들에서의 보조로서 사용된다. 이들 하드 마스크 막들은 ILD 재료에 관해 높은 에칭 선택도를 가져야 하며, 기본적인 리소그래피 프로세스들과 호환가능하고, 하부 ILD 층에 손상을 주지 않으면서 제거될 수 있다. 현재, TiN은, 그의 최종적인 제거를 용이하게 하는 낮은-k 유전체에 관한 그의 매우 높은 에칭 선택도 때문에 BEOL 낮은-k 유전체 애플리케이션들에서 하드 마스크로서 종종 사용된다. 그러나, 그러한 금속-기반 하드 마스크들과 연관된 다수의 통합 이슈들이 존재한다: (a) 에칭 프로세스 동안 낮은-k ILD의 측벽을 보호하도록 형성된 폴리머는, 결함 이슈들을 초래하는 금속 폴리머 잔류물을 형성하기 위해 금속-기반 하드 마스크와 반응함; (b) 낮은-k 유전체의 약한 기계적 속성들과 커플링된 TiN에서의 높은 압축 응력이 좌굴 (buckling) 현상을 유도할 수 있음, 및 (c) 비용을 추가적으로 증가시킬 수 있는, 하부층들과 비교하여 하드 마스크에 관한 상이한 에칭 플랫폼에 대한 필요성.
개선된 속성들을 갖는 하드 마스크 막들 및 제조 및 제거 방법들이 제공된다. 리소그래피 애플리케이션들에서, 매우 압축적이거나 인장성있는 응력들을 갖는 재료들이 기판 상의 하드 마스크 막의 좌굴 또는 층간박리 (delamination), 및 그에 따라 리소그래피에서의 불량한 패턴 정렬을 초래하기 때문에, 낮은 응력을 갖는 하드 마스크 재료들이 필요하다. 낮은 응력에 부가하여, 하드 마스크 재료들은, 경도 및 모듈러스가 통상적으로 높은 에칭 선택도와 상관되므로, 하부 재료를 적절히 보호하기 위해 높은 경도 및/또는 높은 영의 모듈러스를 가져야 한다.
PECVD 기반 세라믹 하드 마스크들은 화학적으로 비활성인 경향이 있어서, 그에 의해, 습식-화학물 또는 화학적 기계적 연마 (CMP) 를 통한 매우 낮은 제거 레이트들을 갖는다. 그러나, 몇몇 세라믹들은 매우 단단하다는 것에 부가하여, 속성상 친수성 (hydrophilic) 일 수 있고, 습식-세정 및 CMP 화학물들을 가능하게 하도록 구성될 수도 있다. PECVD 증착을 사용하여 형성되고, 패턴 전사 단계들 이후 습식-세정들에 의해 제거되는 산소-함유 세라믹 하드 마스크 재료들가 제공된다. 이들 하드 마스크 재료들은, 진보된 패터닝을 가능하게 하면서, 동시에 CMP에 대한 필요성 없이 습식-세정 화학물들에 의해 제거가능한 낮은-k 유전체 재료들에 대해 낮은 응력 및 높은 선택도를 가지며, 그에 의해, 이들 막들의 통합을 매우 용이하게 한다.
일 양태에서, 반도체 기판 상에 산소-함유 세라믹 하드 마스크 막을 형성하는 방법은, 플라즈마-향상된 화학적 기상 증착 (PECVD) 프로세스 챔버에서 반도체 기판을 수용하는 단계, 및 기판 상에서 PEVCD에 의해 산소-함유 세라믹 하드 마스크 막을 증착 형성하는 단계를 포함하며, 막은 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능하다. 방법은, 습식 에칭을 이용하여 기판으로부터 산소-함유 세라믹 하드 마스크 막을 제거하는 단계를 더 포함할 수도 있다. 특정한 프로세스 파라미터들이 제공된다.
다른 양태에서, 부분적으로 제조된 반도체 디바이스는, 반도체 디바이스 기판, 및 기판 상에 증착된 산소-함유 세라믹 하드 마스크 막을 포함하며, 막은 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능하다.
또 다른 양태에서, 반도체 기판 상에서 하드 마스크 막을 프로세싱하기 위한 장치는, 플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버, 하드 마스크 증착 동안 제자리에서 웨이퍼 기판을 홀딩하기 위한 반도체 웨이퍼 기판에 대한 프로세스 챔버 내의 지지부, 및 프로그램 명령들을 갖는 제어기를 포함한다. 제어기 프로그램 명령은, 플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버에서 반도체 웨이퍼 기판을 수용하고, 기판 상에서 PEVCD에 의해 산소-함유 세라믹 하드 마스크 막을 형성하는 프로세스에 대한 것이며, 막은 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능하다. 장치는, 습식 에칭 프로세스 챔버, 및 프로그램 명령들을 갖는 제어기를 더 포함할 수 있으며, 그 프로그램 명령들은, 상부에 형성된 산소-함유 세라믹 하드 마스크 막을 갖는 반도체 웨이퍼 기판을 수용하고, 습식 에칭을 이용하여 기판으로부터 산소-함유 세라믹 하드 마스크 막을 제거하는 프로세스에 대한 것이다.
유리하게, CMP에 대한 필요성 없이 패터닝이 습식 에칭 화학물들에 의해 완료된 이후, 산소-함유 세라믹 막들은 용이하게 제거될 수 있다.
몇몇 실시형태들에서, (상술된 막들 중 임의의 막과 같은) 산소-함유 세라믹 하드 마스크 막은 백-엔드 (back-end) 프로세싱에서, 낮은-k 유전체, 예를 들어, 약 2.8보다 작은 것과 같은 약 3보다 작은 유전 상수를 갖는 유전체의 층 상에 증착된다. 포토레지스트의 층은 통상적으로, 산소-함유 세라믹 하드 마스크 위에 증착된다 (하지만, 반사방지 층들이 그들 사이에 증착될 수도 있는 경우에, 반드시 하드 마스크와 직접 접촉하지는 않는다). 리소그래피 패터닝이 수행되며, 여기서, 리세스된 피쳐들 (비아 및/또는 트렌치) 은 유전체 층에 형성된다. 패터닝이 완료되고 피쳐들이 금속으로 채워진 이후, 하드 마스크는 습식 에칭 프로세스에 의해 제거된다. 몇몇 실시형태들에서, 유전체에 관한 하드 마스크 막의 에칭 선택도는 적어도 약 8:1이고, 비아 및/또는 트렌치들을 에칭하는데 사용되는 건식 에칭 화학물로서 지칭하며, 통상적으로 RIE 프로세스이다.
다른 실시형태들에서, (상술된 막들 중 임의의 막과 같은) 하드 마스크 막은 프론트-엔드 (front-end) 프로세싱에서 폴리실리콘의 층 상에 증착되며, 다양한 프로세싱 단계들 동안 폴리실리콘을 보호하도록 기능한다. 몇몇 실시형태들에서, 하드 마스크 재료는 제거되지 않고, 제조된 디바이스에 남아 있을 것이다.
본 발명의 이들 및 다른 특성들 및 이점들은 관련 도면들을 참조하여 더 상세히 후술될 것이다.
도 1a-1k는 여기에 제공된 하드 마스크들을 사용하여, 반도체 디바이스 제조에서의 예시적인 백-엔드 리소그래피 프로세스 동안 생성된 디바이스 구조들의 단면도들을 도시한다.
도 2a-2e는 여기에 제공된 하드 마스크들을 사용하여, 반도체 디바이스 제조에서의 예시적인 프론트-엔드 리소그래피 프로세스 동안 생성된 디바이스 구조들의 단면도들을 도시한다.
도 3은 여기에 제공된 하드 마스크들과 함께 사용하기에 적합한 백-엔드 리소그래피 프로세스에 대한 프로세스 흐름도이다.
도 4는 여기에 제공된 하드 마스크들과 함께 사용하기에 적합한 프론트-엔드 리소그래피 프로세스에 대한 프로세스 흐름도이다.
도 5는 여기에 제공된 실시형태에 따른, 산소-함유 세라믹 하드 마스크를 증착시키는 방법에 대한 프로세스 흐름도이다.
도 6은 여기에 제공된 실시형태에 따른, 산소-함유 세라믹 하드 마스크를 이용하는 예시적인 프로세싱 방법에 대한 프로세스 흐름도이다.
도 7은 하드 마스크들로서 산소-도핑된 세라믹 막들의 적합성을 도시하는 실험적인 플롯이다.
도 8은 본 발명의 몇몇 실시형태들에 따른, 하드 마스크 막들을 증착하기 위해 사용될 수 있는 낮은 주파수 (LF) 및 높은 주파수 (HF) 무선 주파수 플라즈마 소스들을 사용할 수 있는 PECVD 장치의 개략적인 표현이다.
도 9는 본 발명의 몇몇 실시형태들에 따른, 하드 마스크 막들을 형성하는데 적합한 멀티-스테이션 PECVD 장치의 개략적인 표현이다.
도 10은 기재된 실시형태들에 따른, 멀티-스테이션 클러스터 툴의 일 실시형태를 도시한다.
도입 및 개관
백-엔드 및 프론트-엔드 반도체 프로세싱 애플리케이션에 대한 산소-함유 세라믹 하드 마스크 막들이 제공된다. 제공된 세라믹 하드 마스크들은, 붕소, 인 (phosphorous), 게르마늄, 탄소, 실리콘, 질소 및 수소와 같은 엘리먼트들과 산소의 결합을 포함한다. 본 발명에 따른 하드 마스크들은 일반적으로 속성상 친수성이다. 붕소 도핑된 탄화물-계 하드 마스크 재료들은, 본 발명의 하드 마스크들의 하나의 선호되는 종이다. (그의 통상적인 결합 상태에서 비워진 파이 궤도 (piorbital) 와 함께) 붕소의 3가 (tri-valent) 속성은, 그의 네트워크 구조의 산화를 용이하게 촉진한다. 특정한 실시형태들에서, 본 발명에 따른 산소-함유 세라믹 하드 마스크 재료들은 적어도 5%의 산소를 갖는다. 산소 함유 붕소 도핑된 탄화물-계 하드 마스크 재료들에서, B:C의 비율은 일반적으로 1:1을 초과하지 않으며, 산소의 농도 (퍼센티지) 는 일반적으로 붕소 농도에 의해 제한된다.
산소-함유 세라믹 하드 마스크들은, 예를 들어, 부식 억제제들과 결합한 산화 및 강산 또는 강염기 화합물들, 또는 물을 포함하는 에칭 화학물들을 사용하여 습식-세정될 수도 있다. 이들 습식-세정들은 낮은-k 재료들 및 구리에 관해 산소-함유 세라믹 하드 마스크들에 대해 매우 선택적이다.
적절한 습식 세정 화학물들은 2로부터 13까지의 범위에 있는 pH를 가질 수 있으며, 예를 들어, 몇몇 적절한 에칭 화학물들은 6과 10 사이의 pH를 갖는다. 이들 습식-세정들은 약 20℃로부터 100℃까지의 온도에서 행해질 수 있다.
산화제는, 약 5 내지 50%의 농도로 사용될 수 있는 과산화수소와 같은 과산화물 소스일 수 있다. 염기 화합물들은, 예를 들어, 암모늄 수산화물, 테트라메틸 암모늄 수산화물, 칼륨 이산화물, 나트륨 이산화물, 히드록시아민들, 아민들, 테트라알킬암모늄 이산화물로부터 선택될 수 있다. 부식 억제제는, 예를 들어, 글리신 또는 알라닌, 트리아졸, 티올-계-트리아졸들, 및 이미다졸을 포함하는 아미노산의 패밀리 (family) 로부터 선택될 수 있다.
따라서, 본 발명은, 로직 및 메모리 애플리케이션들 양자에서 세라믹 하드 마스크 프로세싱 솔루션의 통합을 용이하게 하기 위해 산소-함유 세라믹 하드-마스크 재료들 및 습식-세정들을 제공한다. 하드 마스크의 화학적 조성 (즉, 산소 포함의 레벨) 은, 하드 마스크의 원하는 막 속성들을 보존하면서 특정한 습식 에칭 화학물에서 선택적인 제거를 용이하게 하도록 맞춤화된다.
제공된 막들은, 비아 및/또는 트렌치 에칭을 위해 사용되는 화학물들에서 (2.8 이하 또는 2.4 이하와 같이 3.0 이하의 유전 상수를 갖는 유전체에 관해서와 같이) 높은 에칭 선택도를 노출한다. 샘플 에칭 화학물들은 CxFy (예를 들어, CF4), 비활성 가스 (예를 들어, Ar) 및 산화제 (예를 들어, O2) 를 포함하는 프로세스 가스에서 형성된 플라즈마를 사용하는 RIE를 포함한다. Cl2 및 N2를 포함하는 프로세스 가스를 이용한 플라즈마 에칭과 같은 다른 건식 에칭들이 사용될 수도 있다. 적어도 약 8:1과 같이, 적어도 약 5:1의 에칭 선택도들 (즉, 하드 마스크 재료는 유전체보다 적어도 8배 더 느리게 에칭됨) 이 몇몇 실시형태들에서 획득될 수 있다.
여기에 제공된 노출된 하드 마스크 재료들의 존재 시에 에칭될 수 있는 유전체들은, 실리콘 산화물, 탄소-도핑된 실리콘 산화물 (SiCOH), TEOS (테트라에틸 규산염) - 증착된 산화물, 다양한 실리케이트 글래스들, 수소 실세스퀴옥산 (HSQ), 메틸실세스퀴옥산 (MSQ) 뿐만 아니라 폴리이미드들, 폴리노보넨들, 벤조사이클로부텐 등을 포함하는 다공성 및/또는 유기 유전체들을 포함한다. 2.4 이하와 같이, 2.8 이하의 유전 상수를 갖는 기계적으로 약한 유기 및/또는 다공성 유전체들의 패터닝을 위해, 제공된 하드 마스크들이 가장 유리하게 사용된다.
여기에 설명된 하드 마스크 재료들은 일반적으로, CVD-기반 방법들 및 PVD-기반 방법들을 포함하는 다양한 방법들을 사용하여 증착될 수 있다. PECVD가 특히 선호되는 증착 방법이다. 적절한 PECVD 장치들은, CA 프레몬트 소재의 램 리써치 코포레이션으로부터 입수가능한 SEQUEL
Figure 112013116246154-pat00001
및 VECTOR
Figure 112013116246154-pat00002
을 포함한다. 낮은 주파수 무선 주파수 (RF) 전력은 100kHz와 2MHz 사이의 주파수를 갖는 RF 전력을 지칭한다. LF 플라즈마 소스에 대한 통상적인 주파수 범위는 약 100kHz 내지 500kHz 사이에 있고, 예를 들어, 400kHz 주파수가 사용될 수도 있다. 하드 마스크 층들의 증착 동안, LF 전력 밀도는 통상적으로, 약 0.001-1.3W/cm2, 특정한 실시형태들에서는 약 0.1 - 0.7W/cm2 의 범위에 있다. HF 전력은 통상적으로 약 0.001-1.3W/cm2, 특정한 실시형태들에서는, 약 0.02 - 0.28W/cm2 의 범위에 있다. 높은 주파수 전력은 2MHz보다 큰 주파수를 갖는 RF 전력을 지칭한다. 통상적으로, HF RF 주파수는 약 2MHz - 30MHz 사이의 범위에 놓여있다. 일반적으로 사용된 HF RF 값들은 13.56MHz 및 27MHz를 포함한다. 특정한 실시형태들에서, 하드 마스크들의 증착은 적어도 약 1.5, 예를 들어, 적어도 약 2와 같이, 적어도 약 1의 LF/HF 전력 비율을 셋팅하는 것을 수반한다.
PECVD 증착 동안, 통상적으로, 반응성 가스 또는 증기는, 통상적으로 약 1000sccm 으로부터 약 10000sccm 까지의 범위에 있는 유동율로, 및 약 20℃ 로부터 약 500℃, 바람직하게는 약 200℃ 로부터 약 450℃ 까지의 범위에 있는 기판 페데스탈 온도들을 사용하여 프로세싱 챔버로 제공된다. 몇몇 실시형태들에서, 약 400℃ 미만 (예를 들어, 약 200℃ 로부터 약 400℃ 까지) 의 온도들이 하드 마스크 증착을 위해 바람직하다. 압력은 약 10mTorr 로부터 약 100Torr까지, 바람직하게는 약 0.5Torr로부터 5Torr까지의 범위에 있을 수도 있다. 전구체들의 유동율들이 기판 및 챔버 사이즈의 사이즈에 의존하여 변할 수 있음을 이해한다.
산소-함유 세라믹 하드 마스크들은, 예를 들어, 부식 억제제, 예를 들어, 글리신 또는 알라닌, 트리아졸, 티올-계-트리아졸들, 및 이미다졸을 포함하는 아미노산과 결합하여 산화제 및 강산 또는 강염기 화합물들, 또는 물, 특히 뜨거운 (예를 들어, 60℃ 보다 큼, 예를 들어, 약 100℃) 물을 포함하는 에칭 화학물들을 사용하여 습식-세정될 수도 있다. 이들 습식-세정들은 낮은-k 재료들 및 구리에 관한 산소-함유 세라믹 하드 마스크들에 대해 매우 선택적이다.
백-엔드 프로세싱에서의 사용
제공된 막들은 다양한 하드 마스크 애플리케이션들에서 사용될 수 있다. 백-엔드 프로세싱에서의 하드 마스크 막들의 예시적인 사용은, 도 1a 내지 1k에 도시된 구조들, 및 도 3에 도시된 프로세스 흐름도에 의해 도시되어 있다. 도 3의 예시적인 프로세스 흐름을 참조하면, 프로세스는, 노출된 유전체 층을 갖는 기판을 제공함으로써 동작 (301) 에서 시작한다. 기판은 통상적으로, 상부에 상주하는 (도전체들 또는 유전체들과 같은) 재료의 하나 이상의 층들을 갖는 반도체 (예를 들어, 실리콘) 웨이퍼이다. 기판의 노출된 부분은, 비아들 및 트렌치들을 이용하여 패터닝될 필요가 있는 유전체의 층을 포함한다. 여기에 제공된 하드 마스크들은, 다양한 섹션에서 리스트된 다양한 유전체 재료들의 패터닝에서 일반적으로 사용될 수 있다. 기계적으로 덜 강한 다공성 및 유기 유전체들을 포함하는, 2.4 이하와 같은 2.8 이하의 유전 상수를 갖는 ULK 유전체들을 패터닝하기 위해, 제공된 하드 마스크 재료들을 사용하는 것이 특히 유리하다. 상술된 바와 같이, 많은 실시형태들에서, 제공된 하드 마스크들은 매우 낮은 응력을 소유하며, 높은-응력 하드 마스크 재료들이 기계적으로 약한 ULK 유전체들의 패터닝에서 사용되는 경우 통상적으로 발생하는 좌굴 및 불량한 패턴 정렬을 상당히 감소시킬 수 있다. 몇몇 실시형태들에서, 기계적으로 더 강한 재료의 버퍼층이 약한 (fragile) ULK 유전체와 하드 마스크 사이에서 사용됨을 유의한다. 따라서, 몇몇 실시형태들에서, 제공된 기판은 ULK 재료의 층 상에 상주하는 (기계적으로 더 강한 유전체와 같은) 노출된 버퍼층을 갖는다. 예를 들어, 2.8보다 큰 k를 갖는 유전체를 포함하는 버퍼층은 더 낮은 유전 상수를 갖는 기계적으로 덜 강한 유전체 상에 상주할 수 있다. 예를 들어, 탄소-도핑된 실리콘 산화물 (SiCOH), TEOS (테트라에틸 규산염) - 증착된 산화물, 다양한 실리케이트 글래스들, 수소 실세스퀴옥산 (HSQ), 및 메틸실세스퀴옥산 (MSQ) 으로 이루어진 그룹으로부터 선택된 재료를 포함하는 버퍼층은, 폴리이미드들, 폴리노보넨들, 벤조사이클로부텐 등을 포함할 수도 있는 다공성 및/또는 유기 유전체 상에 상주할 수 있다. ULK 유전체들 및 버퍼층 유전체들은, 예를 들어, 스핀-온 (spin-on) 방법들 또는 PECVD에 의해 증착될 수 있다. 몇몇 실시형태들에서, 유전체 및/또는 버퍼층은 상부에 증착된 하드 마스크 층과 동일한 PECVD 모듈에서 증착된다. 이는, 증착을 위해 PVD 모듈을 요구하는 티타늄 질화물 하드 마스크들에 비해 부가적인 이점을 제공한다.
동작 (303) 에서, 산소-함유 세라믹 하드 마스크 재료는, PECVD 프로세스 챔버에서 유전체 층 (또는, 통상적으로 또한 유전체인 버퍼층) 상으로 증착된다. 다음으로, 바닥 반사방지 코팅 (BARC) 과 같은 하나 이상의 반사방지 층들이 선택적으로 증착되고, 후속하여, 동작 (305) 에서 하드 마스크 위에 포토레지스트가 증착된다. 하나 이상의 반사방지 층들이 하드 마스크와 포토레지스트 사이에 통상적으로 상주하므로, 포토레지스트가 반드시 하드 마스크 재료와 직접 접촉할 필요가 없음을 유의한다. 다음으로, 동작 (307) 에서, 비아들 및/또는 트렌치들은, 증착된 하드 마스크 및 리소그래피 패터닝을 사용하여 유전체 층에서 에칭된다. 적절한 에칭들은 이전의 섹션에서 설명된 RIE를 포함하며, 여기서, 유전체 재료는 에칭에 대해 높은 에칭 선택도를 갖는 노출된 하드 마스크의 존재 시에 에칭된다.
다수의 포토레지스트 층들의 증착 및 제거, 필러 (filler) 층들의 증착 등을 포함할 수도 있는 다양한 리소그래피 방식들은, 리세스된 피쳐들의 원하는 패턴을 형성하기 위해 사용될 수도 있다. 이들 리소그래피 방식들은 당업계에 알려져 있으며, 상세히 설명되지 않을 것이다. 먼저 트렌치를 정의하고 그 후, 부분적인 비아를 형성하는 방식이 도 1a-1k에서 일 예시로서 사용된다. 그러나, 백-엔드 프로세싱이 다양한 다른 방식들을 사용할 수 있음을 이해한다. 비아들 및/또는 트렌치들이 형성된 이후, 비아들 및/또는 트렌치들은 동작 (309) 에서 (전기증착된 구리 또는 그의 합금과 같은) 금속으로 채워지고, 하드 마스크 막은 동작 (311) 에서 습식 에칭에 의해 제거된다. 몇몇 실시형태들에서, (과산화수소를 함유하는 산성 슬러리, 예를 들어, 피라냐 (piranha) 용액과 같은) 과산화물을 함유하는 습식 에칭 화학물들이 하드 마스크 제거에 대해 선호된다. 다른 실시형태들에서, 습식 에칭은 물, 특히 뜨거운 (예를 들어, 60℃ 보다 큼, 예를 들어, 약 100℃) 물을 이용하여 수행될 수도 있다. 어느 경우든, 습식 에칭 화학물은 또한, 동작 (311) 동안 습식 에칭 화학물이 도래하는 접촉으로 금속 (예를 들어, 구리) 의 부식을 방지하기 위한 부식 억제제를 포함할 수 있다. 몇몇 경우들에서, 부식 억제제가 더 적극적인 (aggressive) 산성 또는 염기성 습식 에칭 화학물들에 존재할 수 있는 정도까지 물에 의해 열화되지 않으므로, 물은 습식 에천트로서 선호된다.
도 1a-1k는 일 예시적인 프로세싱 방식에 따른, 백-엔드 프로세싱 동안 부분적으로 제조된 반도체 기판의 개략적인 단면도들을 도시한다. 도 1a는 유전체 (103) (예를 들어, ULK 유전체) 의 제 1 층에 삽입된 구리층 (101) 을 갖는 반도체 기판의 일부 (하부 실리콘 층 및 능동 디바이스들이 도시되지 않음) 를 도시하며, 여기서, (예를 들어, Ta, Ti, W, TaNx, TiNx, WNx 또는 이들의 조합을 포함하는) 확산 장벽층 (105) 은 유전체와 구리 사이의 계면에 상주한다. 실리콘 질화물 또는 질소-도핑된 실리콘 탄화물 층과 같은 (또한, 에칭-중지층으로서 알려진) 유전체 확산 장벽층 (107) 은 구리 (101) 및 유전체 (103) 의 상단 상에 상주한다. 제 2 유전체 층 (109) (예를 들어, 스핀-온 또는 PECVD-증착된 ULK 유전체) 은 유전체 확산 장벽층 (107) 의 상단 상에 상주한다. 유전체 층 (109) 이 기계적으로 약하고, 하드 마스크 증착 동안 손상을 입을 수 있기 때문에, 기계적으로 더 강한 유전체 버퍼층 (111), 예를 들어, TEOS 유전체 또는 탄소-도핑된 실리콘 산화물 (SiCOH) 이 층 (109) 상에 증착된다. 여기에 설명된 높은-경도 재료를 포함하는 하드 마스크 층 (113) 은 PECVD에 의해 버퍼층 (111) 상에 증착된다. 유전체 확산 장벽층 (107) 과 달리, 산소-함유 세라믹 하드 마스크 층 (113) 은, 노출된 금속을 포함하지 않는 표면 상에 증착된다. 포토레지스트 (115) 의 층은 스핀-온 방법에 의해 하드 마스크 (113) 위에 증착된다. 통상적으로, 하나 이상의 반사방지 층들이 하드 마스크와 포토레지스트 사이에 직접 증착된다. 이들 층들은 명확화를 보존하기 위해 도시되지 않는다.
포토레지스트 (115) 가 증착된 이후, 그것은, 장래의 트렌치를 형성하는데 사용될 폭 t를 갖는 개구를 형성하기 위해, 표준 리소그래피 기술들을 사용하여 패터닝된다. 패터닝된 포토레지스트 층 (115) 을 갖는 결과적인 구조는 도 1b에 도시되어 있다. 다음으로, 제거된 포토레지스트 아래에 상주하는 하드 마스크 층 (113) 은 개방 (에칭) 되어, 도 1c에 도시된 바와 같이, 노출된 유전체 (111) 의 패턴을 형성한다. 나머지 하드 마스크는 포토레지스트 제거 및 후속하는 유전체 에칭 동안 유전체를 보호하도록 기능할 것이다. 다음으로, 포토레지스트 층 (115) 은, 예를 들어, 애싱 (ashing) 에 의해 구조로부터 제거되며, 노출된 패터닝된 하드 마스크 (113) 를 갖는 구조가 형성된다. 이러한 스테이지에서, 비아를 형성하기 위한 패터닝이 시작된다. 비아를 패터닝하기 위해, HSQ 또는 MSQ와 같은 용이하게 제거가능한 유전체를 포함할 수도 있는 필러층 (117) 은 도 1e에 도시된 바와 같이, 구조의 표면 위에 증착되어, 하드 마스크 내의 개구를 채운다. 다음으로, 포토레지스트 (119) 의 제 2 층은, 도 1f에 도시된 구조를 형성하기 위해 (그들 사이의 선택적인 반사방지 층들을 갖는) 필러층 (117) 위에 증착된다. 그 후, 포토레지스트 (119) 는 도 1g에 도시된 바와 같이, 비아의 형성에서 사용될 폭 V를 갖는 개구를 형성하도록 패터닝된다. 다음으로, 포토레지스트 패턴 아래의 하드 마스크가 제거되며, 비아는, 예를 들어, RIE를 사용하여 유전체 (109) 에서 부분적으로 에칭된다. 포토레지스트 (119), 및 필러층 (117) 이 제거되어, 도 1h에 도시된 부분적으로 에칭된 비아 및 정의된 트렌치를 갖는 구조를 형성한다. 다음으로, 유전체 층들 (111 및 109) 의 에칭은, 비아가 에칭 중지층 (107) 에 도달할 때까지 계속되며, 그 후, 후속하여, 도 1i에 도시된 바와 같이 비아의 바닥에서 금속층 (101) 을 노출시키기 위해 스루 에칭된다. 그 후, 확산 장벽 재료 (105) 의 층은, 리세스된 피쳐들 내 및 필드 영역 내에 기판을 라이닝 (line) 하도록 PVD에 의해 콘포멀하게 (conformally) 증착된다. 이에 후속하여, 통상적으로 필드에서 몇몇 오버버든 (overburden) 을 갖는 금속 (121) (예를 들어, 전기증착된 구리 또는 그의 합금) 으로 리세스된 피쳐들을 채워서, 도 1j에 도시된 구조를 제공한다. 다음으로, 금속 오버버든, 확산 장벽 재료 (105), 하드 마스크 층 (113), 및 유전체 버퍼층 (111) 은 도 1k에 도시된 바와 같이, 구조의 필드 영역으로부터 제거되어, 낮은-k 유전체 층 (109) 에 상주하는 금속 상호접속부를 갖는 부분적으로 제조된 디바이스를 형성한다. 다른 프로세싱 방식들에서, 버퍼층 (111) 은 제거되지 않을 것이고, 기판 상에 남아 있을 것이다.
추가적으로 후술되는 바와 같이, 본 발명에 따른 산소-함유 세라믹 하드 마스크의 제거는 CMP에 대한 필요성 없이 습식 에칭에 의해 달성된다.
도 1a-1k에 도시된 바와 같이, 부분적인 비아의 형성을 수반하는 프로세싱 방식은, 낮은-k 유전체 에 대한 하나의 가능한 패터닝 방식을 도시한다. 여기에 제공된 하드 마스크 재료들은, 비아-먼저 (via-first) 및 트렌치-먼저 (trench-first) 방식 양자를 포함하는 다양한 다른 프로세싱 방식들에서 사용될 수 있다.
프론트-엔드 프로세싱에서의 사용
제공된 산소-함유 세라막 하드 마스크들의 다른 예시적인 사용은 프론트-엔드 프로세싱 동안의 폴리실리콘의 보호이다. 폴리실리콘은, 반도체 웨이퍼들 상의 능동 디바이스들 (예를 들어, 트랜지스터들) 의 형성 동안 광범위하게 사용된다. 몇몇 실시형태들에서, 제공된 산소-함유 세라믹 하드 마스크 재료들은 폴리실리콘 상으로 증착되며, 능동 디바이스 제조에서 사용된 다양한 프로세싱 동작들 동안 폴리실리콘을 보호하는데 사용된다. 특히, 많은 실시형태들에서의 프론트-엔드 프로세싱에서, 제공된 하드 마스크 층들은 희생적이지 않으며, 폴리실리콘과의 접촉부에 상주하는 최종 디바이스 내에 남아있다.
예시적인 프론트-엔드 프로세싱 방식은 도 4의 프로세스 흐름도에 도시되어 있으며, 도 2a-2e에 도시된 부분적으로 제조된 구조들의 개략적인 단면도들에 의해 추가적으로 도시된다. 도 4를 참조하면, 프로세스는 (401) 에서 시작하며, 여기서, 산화물 (예를 들어, 실리콘 산화물, 하프늄 산화물 등) 의 층 위에 상주하는 폴리실리콘의 노출된 층을 갖는 기판을 제공한다. 다른 실시형태들에서, 폴리실리콘은 상이한 활성 층들 위에 상주할 수도 있다. 산화물은 통상적으로, 단일-크리스탈 실리콘 의 층 상에 상주한다. 산화물 및 폴리실리콘 층들을 패터닝하기 위해, 2개의 하드 마스크 층들이 폴리실리콘 층 위에 증착된다. 동작 (403) 에 도시된 바와 같이, 제 1 하드 마스크는 폴리실리콘의 층 상으로 직접 증착되며, 여기에 설명된 바와 같은 산소-함유 세라믹 하드 마스크이다. 여기에 추가적으로 설명된 바와 같이, 하드 마스크는 CVD 기술, 더 바람직하게는 PECVD에 의해 증착된다. 다음으로, 매셔블 (ashable) 하드 마스크는 또한, 탄화수소 전구체를 사용하여 PECVD 증착에 의한 것과 같이 CVD 기술에 의해 증착될 수도 있다. 다음으로, 동작 (407) 에 도시된 바와 같이, 포토레지스트의 층은 매셔블 하드 마스크 위에 증착되고, 포토레지스트는 원하는 바대로 패터닝된다. 하나 이상의 반사방지 층들은 매셔블 하드 마스크와 포토레지스트 사이에 선택적으로 증착될 수도 있으며, 이는 명확화를 보존하기 위해 도시되지 않았다. 패터닝되지 않은 포토레지스트를 갖는 예시적인 구조가 도 2a에 도시되어 있으며, 여기서, 층 (201) 은 단일-크리스탈 실리콘의 층이다. 실리콘 층 (201) 상에 상주하는 층 (203) 은 산화물의 층이다. 산화물 층 (203) 의 상단 상의 층 (205) 은 폴리실리콘의 층이다. 여기에 설명된 하드 마스크 재료 (207) 는 폴리실리콘 (205) 의 상단 상에 직접 상주하고, 매셔블 하드 마스크 (예를 들어, 탄소 하드 마스크) (209) 는 제 1 하드 마스크 층 (207) 위에 상주한다. 포토레지스트 (211) 의 층은 매셔블 하드 마스크 (209) 위에 상주한다 (그 사이의 선택적인 반사방지 층들은 도시되지 않음). 포토레지스트 패터닝 이후 획득된 구조는 도 2b에 도시되어 있으며, 그 도면은 포토레지스트가, 그 사이에 부분을 남기면서 2개의 위치들에서 제거된다는 것을 도시한다.
도 4를 다시 참조하면, 프로세스에는 동작 (409) 이 후속하며, 패터닝을 위해 매셔블 하드 마스크를 사용하여 폴리실리콘 및 산화물 층들에서 원하는 패턴을 에칭한다. 이것은 구조들 2C-2E에 의해 도시되어 있다. 구조 2C에서, 매셔블 하드 마스크 층 (209) 은 포토레지스트 패터닝 이후 노출된 부분들에서 개방 (에칭) 된다. 다음으로, 포토레지스트 (211) 는 완전히 제거되며, 제 1 하드 마스크 층 (207), 폴리실리콘 층 (205) 및 산화물 층 (203) 은, 매셔블 하드 마스크 층 (209) 에 의해 보호되지 않는 부분들에서 에칭되어, 도 2d에 도시된 구조를 제공한다.
다시 도 4를 참조하면, 동작 (411) 에서, 매셔블 하드 마스크는, 폴리실리콘 층 상에 제 1 산소-함유 세라믹 하드 마스크 층을 남기면서, 예를 들어, 산소 플라즈마 처리에 의해 제거된다. 결과적인 구조는 도 2e에 도시되어 있다. 하드 마스크 층 (207) 은 후속 프론트-엔드 프로세싱 동안 유지될 수 있으며, 크리스탈라인 (crystalline) 실리콘으로의 도펀트들의 주입 동안과 같은 다양한 후속 동작들 동안 폴리실리콘을 보호하도록 기능할 수 있다. 설명된 프로세스 시퀀스에서의 하드 마스크 재료가 (매셔블 하드 마스크 (209) 에 의해 달성되는) 실제 마스킹을 수행하지 않지만, 주로 폴리실리콘의 보호를 위해 사용됨을 유의한다. 통합 방식에 의존하여, 하드 마스크 (207) 는 세정에서 건식 또는 습식 에칭 동안, 또는 게이트를 정의하도록 수행되는 산화물의 에칭 동안과 같은 후속 프론트-엔드 동작들에서의 마스킹을 위해 사용될 수도 있다. 사용된 통합 방식에 의존하여, 하드 마스크 재료는 결국, 최종 디바이스로부터 제거될 수도 있거나, 디바이스에 남아 있을 수도 있다.
상기 도시된 백-엔드 및 프론트-엔드 애플리케이션들은 예시적인 시퀀스들로서 제공되며, 높은-경화 재료들이 하부 층들의 보호를 위해 소망되는 다양한 다른 프로세스들에서 제공된 재료들이 사용될 수 있음을 이해한다.
적절한 산소-함유 세라믹 하드 마스크 재료들의 증착 및 제거가 이제 상세히 후술될 것이다.
산소-함유 세라막 하드 마스크 막 증착 및 제거
다양한 실시형태들에서, 산소-함유 세라믹 하드 마스크 막은 PECVD 장치를 사용하여 증착에 의해 제공된다. 적절한 증착 프로세스는 3개의 반응성 가스들: C2H2, CO2, 및 B2H6 및 캐리어 가스, He를 수반한다. C2H2 및 B2H6는 붕소 탄화물 막을 형성한다. 예시적인 프로세스에서, 총 반응물 흐름은 약 10000sccm일 수 있으며, 이들 중 대부분은 He이다. 기본 (base) 비산화된 막에 대해, 총 흐름에 대한 전구체들의 퍼센티지는 He/C2H2/CO2/B2H6 = 86.5/10.8/0.0/2.7일 수 있다. 그러한 막은 1.21 atoms/cm3의 밀도를 갖는 C/H/B = 47.7/32.7/19.6의 RBS 측정치들에 기초한 조성을 갖는다. 그 기본막은, 본 발명에 따라 산소-함유 세라믹 하드 마스크 막들을 형성하도록 변형될 수 있다. 특정한 실시형태들에서, 본 발명에 따른 산소-함유 세라믹 하드 마스크 재료들은 적어도 5% 산소를 갖는다. 산소 함유 붕소 도핑된 탄화물-계 하드 마스크 재료들에서, B:C의 비율은 일반적으로 1:1을 초과하지 않으며, 산소의 농도 (퍼센티지) 는 붕소 농도에 의해 일반적으로 제한된다.
산화는 산화제 CO2를, 예를 들어, 프로세스 가스 흐름에 부가함으로써 제공된다. 예를 들어, 적절한 프로세스 가스는 총 프로세스 가스 흐름에 대한 전구체들의 다음의 퍼센티지들을 포함한다: 약 He 80-83% / C2H2 10-11% / CO2 5-8% / B2H6 2-3%; 예를 들어, 약 He 82% / C2H2 10.5% / CO2 5% / B2H6 2.5%; 또는 예를 들어, 약 He 80% / C2H2 10% / CO2 7.5% / B2H6 2.5%.
산소-함유 세라믹 하드 마스크들은, 예를 들어, 부식 억제제들과 결합한 산화제 및 강산 또는 강염기 화합물들, 또는 물, 특히 뜨거운 (예를 들어, 60℃ 보다 큼, 예를 들어, 약 100℃) 물을 포함하는 에칭 화학물들을 사용하여 습식-세정될 수도 있다. 몇몇 실시형태들에서, (과산화수소를 함유하는 산성 슬러리, 예를 들어, 피라냐 용액과 같은) 과산화물을 함유하는 습식 에칭 화학물들이 하드 마스크 제거에 대해 선호된다. 다른 실시형태들에서, 습식 에칭은 물, 특히 뜨거운 (예를 들어, 60℃ 보다 큼, 예를 들어, 약 100℃) 물을 이용하여 수행될 수도 있다. 어느 경우든, 습식 에칭 화학물은 또한, 동작 (311) 동안 습식 에칭 화학물이 도래하는 접촉으로 금속 (예를 들어, 구리) 의 부식을 방지하기 위한 부식 억제제를 포함할 수 있다. 몇몇 경우들에서, 부식 억제제가 더 적극적인 산성 또는 염기성 습식 에칭 화학물들에 존재할 수 있는 정도까지 물에 의해 열화되지 않으므로, 물은 습식 에천트로서 선호된다. 이들 습식-세정들은 낮은-k 재료들 및 구리에 관한 산소-함유 세라믹 하드 마스크들에 대해 매우 선택적이다.
아래의 표에 도시된 바와 같이, 프로세스에 부가된 CO2의 양이 증가되어, 결과적인 막에서 산소의 농도를 증가시킴에 따라, 재료가 습식 화학물에서 에칭되는 방식에서 라디컬 변화가 존재한다.
Figure 112014085419657-pat00033
본 발명이 임의의 특정한 이론의 동작에 의해 제한되지 않지만, 메커니즘이 다음과 같을 수도 있다고 믿어진다.
(1) CO2는 일반적인 형태: CO2 → CO + 1/2 O2 의 흡열 반응에 따라 플라즈마에서 분해하는 약한 산화제이다.
(2) 증착 프로세스 동안, 결과적인 산소 라디컬들은 믹 표면 상에서 탄소, 붕소, 수소 사이트들을 공격할 수 있다.
(3) 탄소 사이트들의 산화는, 가장 상업적인 플라즈마 시스템들에서 매우 안정적인 가스인 CO를 생성할 가능성이 있으며, 따라서, 증착된 막 내의 몇몇 탄소가 에칭될 것이다.
(4) 붕소 사이트들의 산화는, 고체이고 막에 남아있을 붕산 H3BO3 또는 B(OH)3 에서 발견되는 바와 같은 B-OH 기 (group) 들을 생성할 가능성이 있다.
(5) 수소 사이트들의 산화는, 이온화될 수도 있는 불안정한 히드록시 또는 H2O를 생성하고, 다른 탄소 또는 붕소 사이트들을 추가적으로 산화시킬 것이다.
요약으로, CO2는 붕소를 산화시키는 것과 동시에 탄소 및 수소의 일부를 제거할 가능성이 있다. 주어진 프로세스에 대해, 더 많은 CO2를 부가하는 것은, 더 많은 산화가 포화에 도달할 때까지 발생할 것임을 일반적으로 암시할 것이다. 프로세스가 포화 아래에 잘 존재한다고 가정하면, 7.5% (중간 O 도핑) 프로세스가 5% (낮은 O-도핑) 프로세스보다 더 많은 B-OH를 가져야 함이 믿어진다. 막이 높은 온도들에서 점차 수용성이 된다는 관측은, 붕산이 유사한 작동을 나타낸다고 표시하는 이러한 결론을 지지한다. 황산/과산화수소 용액은, 더 많은 붕소 사이트들이 산화되며, 따라서 강한 산화제들에 대한 노출이 제한된 효과를 갖는다는 것을 유사하게 암시한다.
산소-함유 세라믹 하드 마스크 막의 형성에 대한 예시적인 프로세스 흐름도가 도 5에 도시되어 있다. 동작 (501) 에서, 반도체 기판 (예를 들어, 노출된 유전체 층 또는 노출된 폴리실리콘 층을 갖는 기판) 이 PECVD 프로세스 챔버로 제공된다. PECVD 프로세스 챔버는 전구체들의 도입을 위한 유입구들, 및 플라즈마 생성기를 포함한다. 몇몇 실시형태들에서, HF 및 LF 생성기 컴포넌트들을 갖는 듀얼-주파수 RF 플라즈마 생성기가 사용될 수 있다.
산소 함유 하드 마스크 막이 기판 상에 형성되며, 여기서, 증착은, 프로세스 가스를 챔버로 흐르게 하고 플라즈마를 형성하는 것 (503) 을 포함한다. 적절한 프로세스 가스 흐름들은, 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능한, 결과적인 산소-함유 세라믹 하드 마스크 막 내의 엘리먼트들에 대한 전구체들을 포함하는 프로세스 가스, 및 캐리어 가스를 흐르게 하는 것을 포함한다. 예를 들어, 프로세스 가스는, C2H2/CO2/B2H6/He와 같이 캐리어 가스에 부가하여 탄화수소-함유 전구체, 산소-함유 전구체, 붕소-함유 전구체를 포함할 수도 있다. 플라즈마는, 기판 상에 산소-함유 세라믹 하드 마스크 막을 증착시키기 위해 형성된다 (505). 일 예에서, HF RF 주파수는 약 13.56MHz이고 LF RF 주파수는 400kHz인 듀얼 주파수 플라즈마가 사용된다. 이러한 예에서, HF 전력 밀도는 약 0.04 - 0.2W/cm2이고, LF 전력 밀도는 약 0.17-0.6W/cm2이다.
도 6을 참조하면, 백-엔드 프로세싱에서 산소-함유 세라믹 하드 마스크를 사용하기 위한 예시적인 프로세스 흐름이 도시되어 있다. 프로세스는, PECVD 프로세스 챔버에서 노출된 유전체 층을 포함하는 반도체 기판을 제공함으로써 (601) 에서 시작한다. 유전체 층은, 예를 들어, (예를 들어, 약 2.4 미만과 같은 약 2.8 미만의 k를 갖는) 울트라-낮은 k 유전체 층 또는 더 높은 유전 상수를 갖는 버퍼 유전체 층일 수도 있다.
동작 (603) 에서, 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성있으며, 습식-에칭에 의해 제거가능한 산소-함유 세라믹 하드 마스크 막이 노출된 유전체 상에 증착된다. 증착은, 적절한 전구체들을 포함하는 프로세스 가스를 프로세스 챔버로 흐르게 하고, 플라즈마를 형성함으로써 수행된다. 몇몇 실시형태들에서, LF 플라즈마에 대한 전력 밀도가 HF 플라즈마에 대한 전력 밀도보다 큰 경우, 예를 들어, 약 2 미만과 같은 적어도 약 1.5의 LF/HF 전력 비율들에서, 특히 양호한 막 파라미터들이 획득된다.
막이 증착된 이후, 유전체는, 예를 들어, 도 1a-1k를 참조하여 설명되었던 바와 같이, 트렌치들 및/또는 비아들을 형성하기 위해 (605) 에서 패터닝된다. 산소-함유 세라믹 하드 마스크 막들은, RIE를 이용한 유전체의 건식 에칭 동안 하드 마스크들로서 기능할 수 있다. 비아들 및/또는 트렌치들이 유전체에서 형성된 이후, 그들은 동작 (607) 에서 금속으로 채워진다. 그 후, 산소-함유 세라믹 하드 마스크는 CMP 없이 습식 에칭에 의해 (609) 에서 제거된다.
장치
여기에 설명된 하드 마스크 재료들은 일반적으로, CVD 및 PVD 장치들을 포함하는 상이한 타입들의 장치에서 증착될 수 있다. 바람직한 실시형태에서, 장치는, HFRF 및 LFRF 전력 소스를 포함할 수도 있는 PECVD 장치이다. 적절한 장치들의 예들은, CA 프레몬트 소재의 램 리써치 코포레이션으로부터 상업적으로 입수가능한 SEQUEL
Figure 112013116246154-pat00004
및 VECTOR
Figure 112013116246154-pat00005
툴들을 포함한다.
일반적으로, 장치는, 하나 이상의 웨이퍼들을 하우징하고, 웨이퍼 프로세싱에 적합한 하나 이상의 챔버들 또는 "반응기들" (종종 다수의 스테이션들을 포함함) 을 포함할 것이다. 각각의 챔버는 프로세싱을 위해 하나 이상의 웨이퍼들을 하우징할 수도 있다. 하나 이상의 챔버들은 (그 위치 내에서의 이동, 예를 들어, 회전, 진동, 또는 다른 교반 (agitation) 이 있거나 없음) 정의된 위치 또는 위치들에서 웨이퍼를 보유한다. 몇몇 실시형태들에서, 하드 마스크 층 증착을 경험하는 웨이퍼는 프로세스 동안 반응기 내의 하나의 스테이션으로부터 다른 스테이션으로 전달된다. 프로세스에서 동안, 각각의 웨이퍼는, 페데스탈, 웨이퍼 척 및/또는 다른 웨이퍼 홀딩 장치에 의해 제자리에서 홀딩된다. 웨이퍼가 가열될 동작들에 대해, 장치는 가열 플레이트와 같은 히터를 포함할 수도 있다.
도 8은 본 발명을 구현하기 위해 배열되는 적절한 PECVD 반응기의 다양한 반응기 컴포넌트들을 도시하는 간단한 블록도를 제공한다. 도시된 바와 같이, 반응기 (800) 는, 반응기의 다른 컴포넌트들을 둘러싸며, 접지된 히터 블록 (820) 과 접촉하여 작동하는 샤워헤드 (814) 를 포함하는 커패시터 타입 시스템에 의해 생성되는 플라즈마를 포함하도록 기능하는 프로세스 챔버 (824) 를 포함한다. 고주파수 RF 생성기 (804) 및 저주파수 RF 생성기 (802) 는 매칭 네트워크 (806) 에 접속되며, 그 네트워크는 차례로, 샤워헤드 (814) 에 접속된다.
반응기 내에서, 웨이퍼 페데스탈 (818) 은 기판 (816) 을 지지한다. 페데스탈은 통상적으로, 증착 반응들 동안 및 그 사이에서 기판을 홀딩 및 전달하기 위한 척, 포크, 또는 리프트 핀들을 포함한다. 척은, 산업계 및/또는 연구실에서의 사용에 이용가능한 바와 같은 정전척, 기계적 척, 또는 다양한 다른 타입들의 척일 수도 있다.
프로세스 가스들은 유입구 (812) 를 통해 도입된다. 다수의 소스 가스 라인들 (810) 이 매니폴드 (808) 에 접속된다. 가스들은 사전혼합되거나 혼합되지 않을 수도 있다. 적절한 밸빙 (valving) 및 대량 흐름 제어 메커니즘들은, 정확한 가스들이 프로세스의 증착 및 플라즈마 처리 페이즈들 동안 전달된다는 것을 보장하는데 이용된다. 화학적 전구체(들)가 액체 형태로 전달되는 경우, 액체 흐름 제어 메커니즘들이 이용된다. 그 후, 액체는, 증착 챔버에 도달하기 전에 그의 기화점 위로 가열된 매니폴드에서의 그의 전달 동안 기화되고, 다른 프로세스 가스들과 혼합된다.
프로세스 가스들은 유출구 (822) 를 통해 챔버 (824) 를 빠져나온다. 진공 펌프 (826) (예를 들어, 하나 또는 2개의 스테이지의 기계적 건식 펌프 및/또는 터보분자식 펌프 (turbomolecular pump)) 는 통상적으로, 프로세스 가스들을 밖으로 인출하며, 스로틀 밸브 또는 펜튤럼 밸브와 같은 폐쇄 루프 제어된 흐름 제한 디바이스에 의해 반응기 내에서 적절히 낮은 압력을 유지한다.
몇몇 실시형태들에서, (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (830) 은, 증착 챔버의 증착의 일부 또는 전부를 제어한다. 시스템 제어기 (830) 는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 프로세서는 중앙 프로세싱 유닛 (CPU) 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속들, 스탭퍼 (stepper) 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 적절한 제어 동작들을 구현하기 위한 동작들은 프로세서 상에서 실행된다. 이들 명령들은 제어기 (830) 와 연관된 메모리 디바이스들 상에 저장될 수도 있거나, 그들은 네트워크를 통해 제공될 수도 있다. 특정한 실시형태들에서, 시스템 제어기 (830) 는 시스템 제어 소프트웨어를 실행한다.
시스템 제어 소프트웨어는, 다음의 챔버 동작 조건들 중 임의의 하나 이상의 애플리케이션 및/또는 크기의 타이밍을 제어하기 위한 명령들을 포함할 수도 있다: 가스들의 혼합 및/또는 조성, 챔버 압력, 챔버 온도, 웨이퍼/웨이퍼 지지 온도, 웨이퍼에 인가된 바이어스, 코일 또는 다른 플라즈마 생성 컴포넌트들에 인가된 주파수 및 전력, 웨이퍼 위치, 웨이퍼 이동 속도, 및 툴에 의해 수행된 특정한 프로세스의 다른 파라미터들. 몇몇 제어 소프트웨어는 임의의 적절한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 오브젝트들은 다양한 프로세스 툴 프로세스들을 수행하는데 필요한 프로세스 툴 컴포넌트들의 동작들을 제어하도록 기입될 수도 있다. 시스템 제어 소프트웨어는 임의의 적절한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
몇몇 실시형태들에서, 시스템 제어 소프트웨어는, 상술된 다양한 파라미터들을 제어하기 위한 입력/출력 제어 (IOC) 시퀀싱 명령들을 포함한다. 예를 들어, 반도체 제조 프로세스의 각각의 페이즈는 시스템 제어기 (830) 에 의한 실행을 위한 하나 이상의 명령들을 포함할 수도 있다. 증착 동작에 대한 프로세스 조건들을 셋팅하기 위한 명령들은, 예를 들어, 대응하는 증착 레시피 페이즈에 포함될 수도 있다.
다른 컴퓨터 소프트웨어 및/또는 프로그램들은 몇몇 실시형태들에서 이용될 수도 있다. 이러한 목적에 대한 프로그램들 또는 프로그램들의 섹션들의 예들은, 웨이퍼 위치결정 프로그램, 프로세스 가스 조성 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 RF 전력 공급 제어 프로그램을 포함한다.
몇몇 경우들에서, 제어기 (830) 는 가스 농도, 웨이퍼 이동, 및/또는 히터 블록 (820) 및/또는 웨이퍼 페데스탈 (818) 에 공급된 전력을 제어한다. 제어기 (830) 는, 예를 들어, 적절한 농도(들)로 필요한 반응물(들)을 제공하는 하나 이상의 유입구 가스 스트림을 생성하도록 관련 밸브들을 개방 및 폐쇄함으로써 가스 농도를 제어할 수도 있다. 웨이퍼 이동은, 예를 들어, 원하는 바대로 웨이퍼 위치결정 시스템을 이동하도록 지시함으로써 제어될 수도 있다. 히터 블록 (820) 및/또는 웨이퍼 페데스탈 (818) 에 공급된 전력은, 특정한 RF 전력 레벨들을 제공하도록 제어될 수도 있다.
시스템 제어기 (830) 는 (예를 들어, 전력, 전위, 압력 등이 특정한 임계치에 도달한 경우의) 센서 출력, 동작의 타이밍 (예를 들어, 프로세스에서 특정한 시간들에서 밸브들을 개방하는 것), 또는 사용자로부터의 수신 명령들에 기초하여 이들 및 다른 양태들을 제어할 수도 있다.
몇몇 실시형태들에서, 멀티-스테이션 장치는 하드 마스크 층을 증착하기 위해 사용될 수도 있다. 멀티-스테이션 반응기는, 하나가 하나의 챔버 환경에서 상이한 또는 동일한 프로세스들을 동시에 구동하게 하여, 그에 의해, 웨이퍼 프로세싱의 효율도를 증가시킨다. 그러한 장치의 일 예는 도 9에 도시되어 있다. 상면도의 개략적인 제공이 도시되어 있다. 장치 챔버 (901) 는 4개의 스테이션들 (903 내지 909) 을 포함한다. 일반적으로, 임의의 수의 스테이션들이 멀티-스테이션 장치의 단일 챔버 내에서 가능하다. 스테이션 (903) 은 기판 웨이퍼들의 로딩 및 언로딩을 위해 사용된다. 스테이션들 (903 내지 909) 은 동일하거나 상이한 기능들을 가질 수도 있으며, 몇몇 실시형태들에서, 별개의 프로세스 조건들 (상이한 온도 레지메들) 하에서 동작할 수 있다.
몇몇 실시형태들에서, 전체 하드 마스크 층은 장치의 하나의 스테이션에서 증착된다. 다른 실시형태들에서, 하드 마스크 층의 제 1 부분은 제 1 스테이션에서 증착되고, 그 후, 웨이퍼는 제 2 스테이션으로 전달되며, 여기서, 웨이퍼가 제 1 스테이션으로 다시 리턴하고 장치를 빠져나올 때까지, 동일한 하드 마스크 층의 제 2 부분이 증착되고, 기타 등등이 행해진다.
일 실시형태에서, 스테이션들 (903, 905, 907, 및 909) 모두는 하드 마스크 층의 증착을 위해 기능한다. 인덱싱 플레이트 (911) 는, 페데스탈들로부터 떨어져 기판들을 리프트시키고, 다음의 프로세싱 스테이션에서 기판들을 정확히 위치시키는데 사용된다. 웨이퍼 기판이 스테이션 (903) 에 로딩된 이후, 그것은 연속적으로 스테이션들 (905, 907, 및 909) 에 인덱싱되며, 여기서, 하드 마스크 층의 일부가 각각의 스테이션에서 증착된다. 프로세싱된 웨이퍼는 스테이션 (903) 에서 언로딩되고, 모듈은 새로운 웨이퍼로 채워진다. 일반적인 동작 동안, 별개의 기판은 각각의 스테이션을 점유하고, 프로세스가 반복되는 각각의 시간에서, 기판들은 새로운 스테이션들로 이동된다. 따라서, 4개의 스테이션들 (903, 905, 907, 및 909) 을 갖는 장치는, 4개의 웨이퍼들의 동시 프로세싱을 허용한다.
산소-함유 세라믹 하드 마스크들의 습식 에칭은, 예를 들어, Lam SP Series, DA Vinci
Figure 112013116246154-pat00006
또는 DV-Prime
Figure 112013116246154-pat00007
단일 웨이퍼 세정 툴들 또는 더 종래의 배치 습식 벤치들을 이용하여 수행될 수도 있다. 습식 에칭 장치는, 습식 에칭 챔버의 동작들 중 일부 또는 전부를 제어하기 위한 제어 시스템 소프트웨어를 포함하는, 증착 장치를 참조하여 설명된 바와 같은 제어기를 포함할 수도 있다. PECVD 및 습식 에칭 장치는, 웨이퍼 기판들의 프로세싱을 용이하게 하기 위해 반도체 프로세스 툴에서 결합될 수도 있다.
도 10은 진공 전달 모듈 (1038) (VTM) 과 인터페이싱하는 다양한 모듈들을 갖는 반도체 프로세스 클러스터 아키텍처를 도시한다. 다수의 저장 설비들 및 프로세싱 모듈들 사이에서 웨이퍼들을 "전달" 하기 위한 전달 모듈들의 배열은, "클러스터 툴 아키텍처" 시스템으로서 지칭될 수도 있다. 로드록 또는 전달 모듈로서 또한 알려진 에어록 (Airlock) (130) 은, 4개의 프로세싱 모듈들 (120a-120d) 을 갖는 것으로 VTM (138) 에 도시되어 있으며, 그 모듈들은 다양한 제조 프로세스들을 수행하기 위해 개별적으로 최적화될 수도 있다. 예로서, 프로세싱 모듈들 (120a-120d) 은 기판 에칭, 증착, 이온 주입, 웨이퍼 세정, 스퍼터링, 및/또는 다른 반도체 프로세스들을 수행하기 위해 구현될 수도 있다. 기판 에칭 프로세싱 모듈들 ((120a-120d) 중 임의의 하나) 은 여기에 기재된 바와 같이, 즉, PECVD에 의해 산소-함유 세라믹 하드 마스크 막을 증착시키기 위해, 및 습식 에칭에 의해 산소-함유 세라믹 하드 마스크 막들을 제거하기 위해, 및 기재된 실시형태들에 따른 임의의 다른 기능들을 위해 구현될 수도 있다. 에러록 (130) 및 프로세스 모듈 (120) 은 "스테이션들" 로서 지칭될 수도 있다. 각각의 스테이션은, VTM (138) 에 스테이션을 인터페이싱하는 페시트 (facet) (136) 를 갖는다. 각각의 페시트 내부에서, 센서들 (1-18) 은 각각의 스테이션들 사이에서 이동된 경우, 웨이퍼 (216) 의 전달을 검출하는데 사용된다.
로봇 (122) 은 스테이션들 사이에 웨이퍼 (126) 를 전달한다. 일 실시형태에서, 로봇 (122) 은 하나의 아암을 갖고, 다른 실시형태에서, 로봇 (122) 은 2개의 아암들을 가지며, 여기서, 각각의 아암은 전달을 위해 웨이퍼 (126) 와 같은 웨이퍼들을 선택하기 위한 엔드 이펙터 (end effector) (124) 를 갖는다. 대기 전달 모듈 (ATM) (140) 에서, 프론트-엔드 로봇 (132) 은, 로드 포트 모듈 (LPM) 내의 프론트 개방 통합 포트 (FOUP) (134) 또는 카세트로부터 에어록 (130) 으로 웨이퍼들 (126) 을 전달하는데 사용된다. 프로세스 모듈 (120) 내부의 모듈 중앙 (128) 은 웨이퍼 (126) 를 배치시키기 위한 하나의 위치이다. ATM (140) 내의 정렬기 (144) 는 웨이퍼들을 정렬시키는데 사용된다.
일 예시적인 프로세싱 방법에서, 웨이퍼는 LMP (142) 내의 FOUP들 (134) 중 하나에 배치된다. 프론트-엔드 로봇 (132) 은 FOUP (134) 로부터 정렬기 (144) 로 웨이퍼를 전달하며, 그 정렬기는 웨이퍼 (126) 가 에칭 또는 프로세싱되기 전에 그것이 적절히 중앙에 있게 한다. 정렬된 이후, 웨이퍼 (126) 는 프론트-엔드 로봇 (132) 에 의해 에어록 (130) 으로 이동된다. 에어록 모듈들이 ATM과 VTM 사이의 환경을 매칭시키기 위한 능력을 갖고 있기 때문에, 웨이퍼 (126) 는 손상을 입지 않으면서 2개의 압력 환경들 사이에서 이동할 수 있다. 에어록 모듈 (130) 로부터, 웨이퍼 (126) 는 로봇 (122) 에 의해 VTM (138) 을 통하여 및 프로세스 모듈들 (120a-120d) 중 하나로 이동된다. 이러한 웨이퍼 이동을 달성하기 위해, 로봇 (122) 은 그의 아암들의 각각 상에서 엔드 이펙터들 (124) 을 사용한다. 일단 웨이퍼 (126) 가 프로세싱되면, 그것은, 프로세스 모듈들 (120a-120d) 로부터 에어록 모듈 (130) 로 로봇 (122) 에 의해 이동된다. 여기서부터, 웨이퍼 (126) 는 프론트-엔드 로봇 (132) 에 의해, FOUP들 (134) 중 하나 또는 정렬기 (144) 로 이동될 수도 있다.
증착 및 습식 에칭 장치와 유사하게, 클러스터 툴은 증착 장치를 참조하여 설명된 바와 같이, 클러스터 툴 및 그의 컴포넌트 모듈들의 동작들 중 일부 또는 전부를 제어하기 위한 제어 시스템 소프트웨어를 포함하는 제어기를 포함할 수도 있다.
웨이퍼 이동을 제어하는 컴퓨터가 클러스터 아키텍처에 로컬적일 수 있거나, 제조 플로어 (floor) 내의 클러스터 아키텍처에 외부에, 또는 원격 위치에 위치될 수 있고 네트워크를 통해 클러스터 아키텍처에 접속될 수 있음을 유의해야 한다.
다음의 예들은 반도체 프로세싱 방식들을 위해 본 발명에 따른 산소-함유 막들의 적절성을 나타낸다.
산소-도핑된 하드 마스크들은, 전구체 프로세스 가스들의 총 흐름의 0-50%의 CO2의 가스 흐름들을 사용하여 준비되었다. 아래의 표는 0-7.5%의 CO2 흐름들로부터 형성된 막들에 대한 데이터를 제공한다.
Figure 112014085419657-pat00034
표는, 산소가 세라믹 하드 마스크에 부가됨에 따라 막 속성들에서의 변화들을 나타낸다. 산소를 부가하는 것은 굴절률 (RI) 및 막들의 압축 응력을 증가시키지만, 산소-도핑된 세라믹 막들은 마스크들로서의 사용과 호환가능한 속성들을 갖는다.
하드 마스크들로서의 이들 산소-도핑된 세라믹 막들의 적절성은 도 7의 플롯 (plot) 에 제공된 데이터에 의해 추가적으로 나타난다. 상기 표에 제공된 하드 마스크 막들의 건식 에칭 레이트들은 질화물, 폴리크리스탈라인 실리콘, 및 TEOS-계 에칭들에서 테스트되었다. 이들 에칭들에서의 에칭 레이트들이 이들 막들에 대한 선택도를 증가시키기 위해 가능한 낮게 하는 것이 바람직하다. 플롯에 도시된 바와 같이, 산소를 세라믹 하드 마스크 막들에 부가하는 것은, 질화물, 폴리크리스탈라인 실리콘, 및 TEOS-계 에칭들에서 막들의 에칭 레이트들에 대한 작은 영향만을 갖는다. 이것은, 하드 마스크로서 사용된 경우, 도핑되지 않은 막들에 관한 산소-도핑된 막들에 대한 작은 에칭 선택도 차이만으로 변환된다. 따라서, 산소-함유 막들은, 실리콘 질화물, 실리콘 산화물, 및 폴리크리스탈라인 실리콘 막들을 포함하는 많은 막들을 패터닝하기 위한 사용에 적합하다.
산소-함유 막들이 CMP 없이 습식 에칭에 의해 제거가능한 그 막들의 속성들과 결합된 경우, 산소-함유 세라믹 하드 마스크 재료들은, 로직 및 메모리 애플리케이션들 양자에서 세라믹 하드 마스크 프로세싱 솔루션의 통합을 용이하게 해야 한다.
결론
여기에 설명된 예들 및 실시형태들이 단지 예시적인 목적들을 위한 것이며, 본 발명의 범위 내의 다양한 변형들 또는 변경들이 당업자에게 제안될 것임을 이해할 것이다. 다양한 세부사항들이 명확화의 목적을 위해 생략되었지만, 다양한 설계 대안물들이 구현될 수도 있다. 따라서, 본 발명의 예들은 제한이 아닌 예시적인 것으로 고려될 것이며, 본 발명은 여기에 주어진 세부사항들로 제한되지 않고, 첨부된 청구항들의 범위 내에서 변형될 수도 있다. 특정한 실시형태들에서, 하드 마스크 막이 리소그래피에서의 마스킹을 위해 반드시 활성적으로 사용될 필요는 없을 수도 있지만, 하부 재료들에 대한 하드 보호층으로서 간단히 기능할 수도 있음을 이해한다.

Claims (20)

  1. 반도체 기판 상에 하드 마스크 막을 형성하는 방법으로서,
    플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버에서 반도체 기판을 수용하는 단계; 및
    상기 기판 상에서 PECVD에 의해 산소-함유 세라믹 하드 마스크 막을 형성하는 단계로서, 상기 산소-함유 세라믹 하드 마스크 막은 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성이 있으며, 습식-에칭에 의해 제거가능한, 상기 산소-함유 세라믹 하드 마스크 막을 형성하는 단계를 포함하고,
    상기 막 형성은,
    He, C2H2, CO2, 및 B2H6로 본질적으로 구성되는 프로세스 가스 및 캐리어 가스를 상기 프로세스 챔버로 흐르게 하는 단계; 및
    상기 기판 상에 본질적으로 엘리먼트들 C, H, B 및 적어도 5%의 O로 구성되는 상기 산소-함유 세라믹 하드 마스크 막을 증착하기 위해 플라즈마를 형성하는 단계를 포함하는, 하드 마스크 막을 형성하는 방법.
  2. 제 1 항에 있어서,
    총 프로세스 가스 흐름에 대한 전구체들의 퍼센티지는, He 80-83% / C2H2 10-11% / CO2 5-8% / B2H6 2-3% 인, 하드 마스크 막을 형성하는 방법.
  3. 제 2 항에 있어서,
    총 프로세스 가스 흐름에 대한 전구체들의 퍼센티지는, He 82% / C2H2 10.5% / CO2 5% / B2H6 2.5% 인, 하드 마스크 막을 형성하는 방법.
  4. 제 2 항에 있어서,
    총 프로세스 가스 흐름에 대한 전구체들의 퍼센티지는, He 80% / C2H2 10% / CO2 7.5% / B2H6 2.5% 인, 하드 마스크 막을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 프로세스 가스의 총 흐름은 10000sccm인, 하드 마스크 막을 형성하는 방법.
  6. 제 1 항에 있어서,
    습식 에칭 화학물 (wet etch chemistry) 을 이용하여 상기 기판으로부터 상기 산소-함유 세라믹 하드 마스크 막을 제거하는 단계를 더 포함하는, 하드 마스크 막을 형성하는 방법.
  7. 제 6 항에 있어서,
    상기 습식 에칭 화학물은 산화제 및 강산 또는 염기 화합물을 포함하는, 하드 마스크 막을 형성하는 방법.
  8. 제 6 항에 있어서,
    상기 습식 에칭 화학물은 물 (water) 을 포함하는, 하드 마스크 막을 형성하는 방법.
  9. 제 7 항에 있어서,
    상기 습식 에칭 화학물은 금속 부식 억제제를 더 포함하는, 하드 마스크 막을 형성하는 방법.
  10. 제 8 항에 있어서,
    상기 습식 에칭 화학물은 금속 부식 억제제를 더 포함하는, 하드 마스크 막을 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 형성된 산소-함유 세라믹 하드 마스크 막은, 2.8 미만의 유전 상수를 갖는 유전체의 층 위에 증착되며,
    상기 형성된 산소-함유 세라믹 하드 마스크 막은, 건식 플라즈마 에칭에서의 유전체에 대해 적어도 8:1의 에칭 선택도를 갖는, 하드 마스크 막을 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 형성된 산소-함유 세라믹 하드 마스크 막은 폴리실리콘의 층 위에 증착되는, 하드 마스크 막을 형성하는 방법.
  13. 부분적으로 제조된 반도체 디바이스로서,
    반도체 디바이스 기판;
    2.8 미만의 유전 상수를 갖는 유전체의 층; 및
    상기 유전체 상에 배치된 산소-함유 세라믹 하드 마스크 막으로서, 상기 산소-함유 세라믹 하드 마스크 막은 본질적으로 엘리먼트들 C, H, B 및 적어도 5%의 O로 구성되고, 건식 플라즈마 에칭에서 상기 유전체에 대해 적어도 8:1의 에칭 선택도를 가지며, 구리에 에칭 선택적이고, 습식-에칭에 의해 제거가능한, 상기 산소-함유 세라믹 하드 마스크 막을 포함하는, 반도체 디바이스.
  14. 반도체 기판 상에서 하드 마스크 막을 프로세싱하기 위한 장치로서,
    플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버;
    하드 마스크 막 증착 동안 반도체 웨이퍼 기판을 제자리에서 홀딩하기 위한 상기 반도체 웨이퍼 기판을 위한 상기 프로세스 챔버 내의 지지부; 및
    제어기를 포함하며,
    상기 제어기는,
    상기 플라즈마-향상된 화학 기상 증착 (PECVD) 프로세스 챔버에서 상기 반도체 웨이퍼 기판을 수용하는 프로세스를 위한 프로그램 명령들; 그리고,
    상기 반도체 웨이퍼 기판 상에서 상기 PECVD에 의해 산소-함유 세라믹 하드 마스크 막을 형성하는 프로세스를 위한 프로그램 명령들로서, 상기 산소-함유 세라믹 하드 마스크 막은 낮은-k 유전체 및 구리에 에칭 선택적이고, 플라즈마 건식-에칭에 저항성 있으며, 습식-에칭에 의해 제거가능한, 상기 산소-함유 세라믹 하드 마스크 막을 형성하는 프로세스를 위한 프로그램 명령들을 포함하며,
    상기 막 형성은,
    He, C2H2, CO2, 및 B2H6로 본질적으로 구성되는 프로세스 가스 및 캐리어 가스를 상기 프로세스 챔버로 흐르게 하는 단계; 및
    상기 기판 상에 본질적으로 엘리먼트들 C, H, B 및 적어도 5%의 O로 구성되는 상기 산소-함유 세라믹 하드 마스크 막을 증착하기 위해 플라즈마를 형성하는 단계를 포함하는, 하드 마스크 막을 프로세싱하기 위한 장치.
  15. 제 14 항에 있어서,
    습식 에칭 프로세스 챔버; 및
    제어기를 포함하며,
    상기 제어기는,
    상부에 형성된 상기 산소-함유 세라믹 하드 마스크 막을 갖는 상기 반도체 웨이퍼 기판을 수용하고; 그리고,
    습식 에칭을 이용하여 상기 반도체 웨이퍼 기판으로부터 상기 산소-함유 세라믹 하드 마스크 막을 제거하는 프로세스를 위한 프로그램 명령들을 포함하는, 하드 마스크 막을 프로세싱하기 위한 장치.
  16. 제 1 항에 있어서,
    습식 에칭 화학물은 1:1 96% H2SO4: 30% H2O2를 포함하는, 하드 마스크 막을 형성하는 방법.
  17. 제 13 항에 있어서,
    습식 에칭 화학물은 1:1 96% H2SO4: 30% H2O2를 포함하는, 반도체 디바이스.
  18. 제 14 항에 있어서,
    습식 에칭 화학물은 1:1 96% H2SO4: 30% H2O2를 포함하는, 하드 마스크 막을 프로세싱하기 위한 장치.
  19. 삭제
  20. 삭제
KR1020130158829A 2012-12-18 2013-12-18 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들 KR102178326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200147951A KR102356462B1 (ko) 2012-12-18 2020-11-06 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261738599P 2012-12-18 2012-12-18
US61/738,599 2012-12-18
US14/105,026 2013-12-12
US14/105,026 US9337068B2 (en) 2012-12-18 2013-12-12 Oxygen-containing ceramic hard masks and associated wet-cleans

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147951A Division KR102356462B1 (ko) 2012-12-18 2020-11-06 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들

Publications (2)

Publication Number Publication Date
KR20140079334A KR20140079334A (ko) 2014-06-26
KR102178326B1 true KR102178326B1 (ko) 2020-11-13

Family

ID=51130555

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130158829A KR102178326B1 (ko) 2012-12-18 2013-12-18 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들
KR1020200147951A KR102356462B1 (ko) 2012-12-18 2020-11-06 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200147951A KR102356462B1 (ko) 2012-12-18 2020-11-06 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들

Country Status (1)

Country Link
KR (2) KR102178326B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012876A1 (en) * 1998-06-29 2002-01-31 Marie Angelopoulos Tunable vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and applications thereof
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
KR101226274B1 (ko) * 2011-02-15 2013-01-25 에스케이하이닉스 주식회사 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012876A1 (en) * 1998-06-29 2002-01-31 Marie Angelopoulos Tunable vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and applications thereof
US20040178169A1 (en) * 2003-03-12 2004-09-16 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials

Also Published As

Publication number Publication date
KR20200131197A (ko) 2020-11-23
KR102356462B1 (ko) 2022-02-07
KR20140079334A (ko) 2014-06-26

Similar Documents

Publication Publication Date Title
US9337068B2 (en) Oxygen-containing ceramic hard masks and associated wet-cleans
US11637037B2 (en) Method to create air gaps
KR102580008B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
JP7241705B2 (ja) 半導体製造における金属ドープ炭素系ハードマスクの除去
TWI505364B (zh) 硬遮罩材料
KR102183336B1 (ko) 민감성 기판 상에 막을 증착하는 방법
US8178443B2 (en) Hardmask materials
US8247332B2 (en) Hardmask materials
JP2021511673A (ja) パターニングにおける酸化スズマンドレル
KR20180054436A (ko) 알루미늄 옥사이드 에칭 정지층들의 증착
US20230093011A1 (en) Atomic layer etching of molybdenum
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR20240031441A (ko) 교번하는 에칭 및 패시베이션 프로세스
US8994089B2 (en) Interlayer polysilicon dielectric cap and method of forming thereof
KR102356462B1 (ko) 산소-함유 세라믹 하드 마스크들 및 관련 습식-세정들
US10297496B2 (en) Method for processing target objection
TW202314807A (zh) 完全自對準通孔整合處理
TW202013435A (zh) 高深寬比結構之有效率的清潔和蝕刻

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right