JP2011130435A - 適応デジタル位相ロックループ - Google Patents
適応デジタル位相ロックループ Download PDFInfo
- Publication number
- JP2011130435A JP2011130435A JP2010269988A JP2010269988A JP2011130435A JP 2011130435 A JP2011130435 A JP 2011130435A JP 2010269988 A JP2010269988 A JP 2010269988A JP 2010269988 A JP2010269988 A JP 2010269988A JP 2011130435 A JP2011130435 A JP 2011130435A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- dpll
- chip
- bandwidth
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 14
- 238000013459 approach Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000013139 quantization Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】幾つかの実施形態で、デジタルPLLは、例えば位相エラー等の1又はそれ以上の実時間性能パラメータに応答して有効なDPLL帯域幅を変更する動的制御可能なフィルタを有して開示される。高帯域幅が必要とされないとき、それは比較的低いレベルであるよう制御されてよく、それによって、出力クロックのジッタは低下する。他方で、高帯域幅が必要とされるとき、例えば、ループでの位相エラーが高いとき、フィルタは、基準クロックを追跡するためにループの応答性を高めるよう比較的高いループ帯域幅を提供するように制御され得る。
【選択図】図1A
Description
110 デジタル位相周波数検出器(PFD)
120,220 デジタルフィルタ
130,230 フィルタ制御ユニット
140 デジタル制御発振器(DCO)
150 1/N分周器
231 位相インタープリタ
232〜234 係数制御ブロック
221〜228 論理演算ブロック
Claims (21)
- 動的制御可能なフィルタを備えたDPLLを有し、
前記フィルタは、ループにおいて十分に増大した位相エラーを確認する場合にループ帯域幅を増大させるよう、動作中に前記ループ帯域幅を変更する、チップ。 - 前記DPLLは全デジタルPLLである、請求項1に記載のチップ。
- 前記フィルタはインループ線形化技術を用いる、請求項1に記載のチップ。
- 前記フィルタは、5又はそれ以上の係数によって特徴付けられるデジタルフィルタである、請求項3に記載のチップ。
- 前記係数のうちの3又はそれ以上は制御可能に可変である、請求項4に記載のチップ。
- DPLL帯域幅を制御するために前記制御可能に可変なフィルタ係数を制御するよう適応フィルタに結合されたフィルタ制御ユニットを有する、請求項5に記載のチップ。
- 前記フィルタ制御ユニットは、前記ループ帯域幅が、低ジッタを保つ適切な低レベルにありながら、通常の位相ノイズ状態について十分な反応を提供する程十分に高いよう、前記制御可能に可変な係数を動的に調整する、請求項6に記載のチップ。
- 前記フィルタは、当該フィルタにおいてドミナントゼロよりも少なくとも9倍大きいドミナントポールを有する、請求項1に記載のチップ。
- 前記動的制御可能なフィルタの制御を通じてループ帯域幅を制御するフィルタ制御ユニットを有し、該制御ユニットは、位相エラーを特定する位相インタープリタを有する、請求項1に記載のチップ。
- 前記位相インタープリタは、前記フィルタから得られる未加工の位相エラー値のスケーリングによって前記位相エラーを計算する、請求項9に記載のチップ。
- 前記制御ユニットは、特定される位相エラーの変化に応答してループ帯域幅を制御するステップ関数を用いる、請求項9に記載のチップ。
- 前記制御ユニットは、前記ループ帯域幅を、位相エラーの断続的な増大に応答して増大させて、通常の低レベルに戻るよう制御する、請求項9に記載のチップ。
- 前記フィルタは、2又はそれ以上の係数によって特徴付けられるデジタルフィルタである、請求項1に記載のチップ。
- 制御ユニットによって制御されるフィルタを有するデジタル位相ロックループ(DPLL)の制御ユニットで、前記DPLLにおける位相エラーを特定するステップと、
前記位相エラーが高すぎる場合、前記DPLLが高帯域幅を有するよう前記フィルタを制御するステップと、
前記位相エラーが高すぎない場合、前記DPLLがより低い帯域幅を有するよう前記フィルタを制御するステップと
を有する方法。 - 前記位相エラーを特定するステップは、前記フィルタからのデータから位相エラーを計算するステップを有する、請求項14に記載の方法。
- 前記フィルタを高帯域幅のために制御するステップは、前記フィルタが前記位相エラーに比例する帯域幅レベルを提供するよう係数を調整するステップを有する、請求項14に記載の方法。
- 前記フィルタを制御するステップは、前記制御ユニット内で論理演算計算を用いてフィルタ係数を更新するステップを有する、請求項14に記載の方法。
- 少なくとも1つのデジタル位相ロックループ(DPLL)を有するプロセッサチップを有し、
前記DPLLは、
可調制御可能なデジタルフィルタと、
前記フィルタを制御することによって前記DPLLの帯域幅を制御する制御ユニットと
を有し、
前記制御ユニットは、前記帯域幅を、許容可能な程度に低いジッタについては通常十分に低いレベルにあるように且つ十分な位相エラー増大に応答して一時的により高いレベルにあるように制御する、コンピュータシステム。 - 情報がユーザに表示されるようにするディスプレイを有する、請求項18に記載のコンピュータシステム。
- 前記プロセッサチップ及び前記ディスプレイはポータブル無線装置の部分である、請求項19に記載のコンピュータシステム。
- 前記フィルタは4又はそれ以上の係数によって特徴付けられ、該係数のうちの少なくとも2又はそれ以上は前記制御ユニットによって動的に制御される、請求項18に記載のコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/653,703 US8217696B2 (en) | 2009-12-17 | 2009-12-17 | Adaptive digital phase locked loop |
US12/653,703 | 2009-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011130435A true JP2011130435A (ja) | 2011-06-30 |
JP5512499B2 JP5512499B2 (ja) | 2014-06-04 |
Family
ID=44150161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010269988A Active JP5512499B2 (ja) | 2009-12-17 | 2010-12-03 | デジタル位相ロックループのループ帯域幅を制御するチップ及び方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8217696B2 (ja) |
JP (1) | JP5512499B2 (ja) |
KR (1) | KR101250123B1 (ja) |
CN (1) | CN102104377B (ja) |
DE (1) | DE102010053361A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011188027A (ja) * | 2010-03-04 | 2011-09-22 | Fujitsu Semiconductor Ltd | 受信装置及びゲイン設定方法 |
JP2014217060A (ja) * | 2013-04-22 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置 |
JP2019129496A (ja) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | 送信装置及び制御方法 |
JP2019176403A (ja) * | 2018-03-29 | 2019-10-10 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1897221B1 (en) * | 2005-06-21 | 2012-02-15 | Nxp B.V. | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops |
US8217696B2 (en) * | 2009-12-17 | 2012-07-10 | Intel Corporation | Adaptive digital phase locked loop |
US8791732B2 (en) * | 2011-05-09 | 2014-07-29 | Mediatek Inc. | Phase locked loop |
US8564339B2 (en) * | 2011-08-19 | 2013-10-22 | Soft Db Inc. | Method and system for measuring amplitude and phase difference between two sinusoidal signals |
CN103138753B (zh) * | 2011-11-23 | 2016-08-10 | 联想(北京)有限公司 | 调节装置、锁相环、电子设备、带宽调整方法及装置 |
US8610473B2 (en) * | 2011-12-14 | 2013-12-17 | Advanced Micro Devices, Inc. | Phase lock loop with adaptive loop bandwidth |
CN103312321A (zh) * | 2012-03-09 | 2013-09-18 | 联想(北京)有限公司 | 带宽调整方法、调节装置、锁相环电路和电子设备 |
JP5811937B2 (ja) * | 2012-04-16 | 2015-11-11 | 株式会社ソシオネクスト | Pll回路 |
CN102843129B (zh) * | 2012-08-31 | 2015-01-21 | 华为技术有限公司 | 锁相环、微波调制解调器及相跳抑制方法 |
RU2012154790A (ru) * | 2012-09-12 | 2014-12-20 | ООО "Топкон Позишионинг Системс" | Система оценивания неэнергетических параметров сигнала (варианты) |
US8941424B2 (en) * | 2013-06-27 | 2015-01-27 | Microsemi Semiconductor Ulc | Digital phase locked loop with reduced convergence time |
DE112013007280T5 (de) | 2013-09-26 | 2016-04-14 | Intel Corporation | Vorrichtung und Verfahren zur schnellen Phasenverriegelung |
US9257998B2 (en) * | 2013-10-10 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase locked loop |
CN103986464B (zh) * | 2014-05-22 | 2017-08-29 | 无锡中科微电子工业技术研究院有限责任公司 | 一种锁相环环路参数自校准装置及方法 |
US9473157B2 (en) * | 2014-07-24 | 2016-10-18 | Mediatek Inc. | Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof |
CN105763188B (zh) * | 2014-12-19 | 2019-02-05 | 联芯科技有限公司 | 改善发射机射频指标的方法和装置 |
DK3118960T3 (da) * | 2015-01-30 | 2021-06-14 | Ingeteam Power Tech Sa | Synkroniseringssystem til en elproduktionsenhed og fremgangsmåde til denne |
US9331822B1 (en) * | 2015-07-08 | 2016-05-03 | Ncku Research And Development Foundation | Clock and data recovery circuit and method for estimating jitter tolerance thereof |
CN108139267B (zh) * | 2015-10-09 | 2021-06-08 | 徕卡显微系统复合显微镜有限公司 | Srs成像的动态锁定检测带宽 |
KR102424352B1 (ko) | 2017-06-19 | 2022-07-25 | 삼성전자주식회사 | 루프 대역폭을 균일하게 유지시키기 위해 디지털 이득을 조절하는 디지털 위상 고정 루프 회로 |
KR102435034B1 (ko) * | 2017-06-21 | 2022-08-23 | 삼성전자주식회사 | 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법 |
CN108055036B (zh) * | 2017-10-31 | 2020-12-29 | 北京集创北方科技股份有限公司 | 时钟数据恢复电路的环路带宽调节方法和装置 |
KR20210009924A (ko) | 2019-07-18 | 2021-01-27 | 삼성전자주식회사 | 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기 |
KR102490350B1 (ko) * | 2020-08-27 | 2023-01-20 | 한국과학기술원 | 비례 및 적분 이득 공동 최적화를 이용해 저 플리커 노이즈 특성을 갖는 디지털 위상 고정 루프 |
KR102525786B1 (ko) * | 2020-10-27 | 2023-04-27 | 강원대학교 산학협력단 | 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818966A (ja) * | 1994-06-30 | 1996-01-19 | Samsung Electron Co Ltd | ディジタルタイミング復元回路 |
JPH10210019A (ja) * | 1997-01-21 | 1998-08-07 | Mitsubishi Electric Corp | クロック再生装置およびクロック再生方法 |
JP2000078001A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | デジタルpll回路 |
JP2000261316A (ja) * | 1999-03-10 | 2000-09-22 | Victor Co Of Japan Ltd | 位相同期回路 |
JP2008245134A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | Cdr回路 |
JP2009027581A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体集積回路 |
US20090108891A1 (en) * | 2007-10-26 | 2009-04-30 | Matsushita Electric Industrial Co., Ltd. | Bandwidth control in a mostly-digital pll/fll |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393317B1 (ko) * | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
US6684065B2 (en) * | 1999-12-20 | 2004-01-27 | Broadcom Corporation | Variable gain amplifier for low voltage applications |
US6414555B2 (en) * | 2000-03-02 | 2002-07-02 | Texas Instruments Incorporated | Frequency synthesizer |
US6809598B1 (en) * | 2000-10-24 | 2004-10-26 | Texas Instruments Incorporated | Hybrid of predictive and closed-loop phase-domain digital PLL architecture |
US7409028B2 (en) * | 2000-12-22 | 2008-08-05 | Ericsson Inc. | Clock synchronization in a communications environment |
US7145399B2 (en) * | 2002-06-19 | 2006-12-05 | Texas Instruments Incorporated | Type-II all-digital phase-locked loop (PLL) |
JP3804650B2 (ja) * | 2003-10-02 | 2006-08-02 | 日本電気株式会社 | デジタルpll回路およびこれを用いた情報記録装置 |
US7532679B2 (en) * | 2004-08-12 | 2009-05-12 | Texas Instruments Incorporated | Hybrid polar/cartesian digital modulator |
US7498890B2 (en) * | 2005-10-19 | 2009-03-03 | Texas Instruments Incorporated | Continuous reversible gear shifting mechanism |
KR100857436B1 (ko) * | 2007-01-24 | 2008-09-10 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
JP2009002581A (ja) | 2007-06-21 | 2009-01-08 | Nisshin Engineering Co Ltd | 回転型処理装置 |
US8045670B2 (en) * | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
US7856212B2 (en) * | 2007-08-07 | 2010-12-21 | Intel Corporation | Millimeter-wave phase-locked loop with injection-locked frequency divider using quarter-wavelength transmission line and method of calibration |
US7809927B2 (en) | 2007-09-11 | 2010-10-05 | Texas Instruments Incorporated | Computation parallelization in software reconfigurable all digital phase lock loop |
US8193866B2 (en) * | 2007-10-16 | 2012-06-05 | Mediatek Inc. | All-digital phase-locked loop |
CN101183871B (zh) * | 2007-12-17 | 2010-12-08 | 华为技术有限公司 | 输入时钟转换为高频时钟的实现方法及锁相环装置 |
GB0800251D0 (en) * | 2008-01-08 | 2008-02-13 | Zarlink Semiconductor Inc | Phase locked loop with adaptive filter for dco synchronization |
US8134411B2 (en) * | 2008-04-17 | 2012-03-13 | Texas Instruments Incorporated | Computation spreading utilizing dithering for spur reduction in a digital phase lock loop |
CN101588178B (zh) * | 2008-05-23 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
US8126401B2 (en) * | 2008-06-30 | 2012-02-28 | Texas Instruments Incorporated | Transmitter PLL with bandwidth on demand |
KR100954108B1 (ko) * | 2008-09-02 | 2010-04-27 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
US8542616B2 (en) * | 2008-10-14 | 2013-09-24 | Texas Instruments Incorporated | Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing |
US20100093279A1 (en) * | 2008-10-14 | 2010-04-15 | Qualcomm Incorporated | Electronic devices for communication utilizing energy detection and/or frequency synthesis |
KR100956785B1 (ko) * | 2008-10-31 | 2010-05-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
US8054137B2 (en) * | 2009-06-09 | 2011-11-08 | Panasonic Corporation | Method and apparatus for integrating a FLL loop filter in polar transmitters |
CN101572545B (zh) * | 2009-06-12 | 2014-02-26 | 上海集成电路研发中心有限公司 | 锁相环电路及其控制方法 |
JP5256535B2 (ja) * | 2009-07-13 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 位相同期ループ回路 |
KR101030275B1 (ko) * | 2009-10-30 | 2011-04-20 | 주식회사 하이닉스반도체 | 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로 |
US8217696B2 (en) * | 2009-12-17 | 2012-07-10 | Intel Corporation | Adaptive digital phase locked loop |
KR101083639B1 (ko) * | 2010-03-29 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 동작 방법 |
US8461889B2 (en) * | 2010-04-09 | 2013-06-11 | Micron Technology, Inc. | Clock signal generators having a reduced power feedback clock path and methods for generating clocks |
US8222933B2 (en) * | 2010-05-07 | 2012-07-17 | Texas Instruments Incorporated | Low power digital phase lock loop circuit |
US8369807B2 (en) * | 2010-06-03 | 2013-02-05 | Broadcom Corporation | Polar-based RF receiver |
-
2009
- 2009-12-17 US US12/653,703 patent/US8217696B2/en active Active
-
2010
- 2010-12-03 JP JP2010269988A patent/JP5512499B2/ja active Active
- 2010-12-03 DE DE102010053361A patent/DE102010053361A1/de active Pending
- 2010-12-16 KR KR1020100129415A patent/KR101250123B1/ko active IP Right Grant
- 2010-12-17 CN CN201010599692.8A patent/CN102104377B/zh active Active
-
2012
- 2012-07-06 US US13/543,529 patent/US8502582B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818966A (ja) * | 1994-06-30 | 1996-01-19 | Samsung Electron Co Ltd | ディジタルタイミング復元回路 |
JPH10210019A (ja) * | 1997-01-21 | 1998-08-07 | Mitsubishi Electric Corp | クロック再生装置およびクロック再生方法 |
JP2000078001A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | デジタルpll回路 |
JP2000261316A (ja) * | 1999-03-10 | 2000-09-22 | Victor Co Of Japan Ltd | 位相同期回路 |
JP2008245134A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | Cdr回路 |
JP2009027581A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体集積回路 |
US20090108891A1 (en) * | 2007-10-26 | 2009-04-30 | Matsushita Electric Industrial Co., Ltd. | Bandwidth control in a mostly-digital pll/fll |
Non-Patent Citations (2)
Title |
---|
JPN6012026476; Weicheng Zhang: 'A novel fast-settling ADPLL architecture with frequency tuning word presetting and calibration' IEEE 8th International Conference on ASIC, 2009. ASICON '09 , 20091020, pp.1161-1164 * |
JPN6012057686; Song-Yu Yang; Wei-Zen Chen: 'A 7.1mW 10GHz all-digital frequency synthesizer with dynamically reconfigurable digital loop filter' Solid-State Circuits Conference - Digest of Technical Papers, 2009. ISSCC 2009. IEEE International , 20090208, p.90-91 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011188027A (ja) * | 2010-03-04 | 2011-09-22 | Fujitsu Semiconductor Ltd | 受信装置及びゲイン設定方法 |
JP2014217060A (ja) * | 2013-04-22 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置 |
JP2019129496A (ja) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | 送信装置及び制御方法 |
JP2019176403A (ja) * | 2018-03-29 | 2019-10-10 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
CN110324039A (zh) * | 2018-03-29 | 2019-10-11 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备以及移动体 |
JP7210891B2 (ja) | 2018-03-29 | 2023-01-24 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
CN110324039B (zh) * | 2018-03-29 | 2023-06-02 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备以及移动体 |
Also Published As
Publication number | Publication date |
---|---|
KR20110069731A (ko) | 2011-06-23 |
US20110148489A1 (en) | 2011-06-23 |
DE102010053361A1 (de) | 2011-06-30 |
US20120280729A1 (en) | 2012-11-08 |
CN102104377B (zh) | 2013-10-16 |
US8217696B2 (en) | 2012-07-10 |
JP5512499B2 (ja) | 2014-06-04 |
KR101250123B1 (ko) | 2013-04-03 |
US8502582B2 (en) | 2013-08-06 |
CN102104377A (zh) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5512499B2 (ja) | デジタル位相ロックループのループ帯域幅を制御するチップ及び方法 | |
JP5571098B2 (ja) | 2ポイント変調と適応遅延マッチングとを用いるデジタル位相ロックドループ | |
US8901975B2 (en) | Digital PLL with dynamic loop gain control | |
TW201842733A (zh) | 追蹤與保持充電泵 | |
JP2009021954A (ja) | Adpll周波数シンセサイザ | |
KR20120072200A (ko) | 동작 환경에 둔감한 지터 특성을 가지는 디지털 위상고정루프 | |
US7042259B2 (en) | Adaptive frequency clock generation system | |
US20110187425A1 (en) | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops | |
JP4837481B2 (ja) | スケーリングされた制動コンデンサを有する位相ロック・ループ | |
CN105281763A (zh) | 具有扩展频谱时钟生成的高频振荡器 | |
US10594323B2 (en) | Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization | |
KR20090067470A (ko) | 위상고정루프 및 그 제어방법 | |
US8604857B2 (en) | Power supply-insensitive buffer and oscillator circuit | |
Perrott | PLL design using the PLL Design Assistant program | |
US20080157879A1 (en) | Decreasing frequency synthesizer lock time for a phase locked loop | |
US20090007047A1 (en) | Design Structure for a Phase Locked Loop with Stabilized Dynamic Response | |
JP2008263509A (ja) | クロックアンドデータリカバリ回路 | |
US20200195257A1 (en) | Phase-locked loop (pll) with direct feedforward circuit | |
US6664828B2 (en) | Post-silicon control of phase locked loop charge pump current | |
TW201919342A (zh) | 時鐘資料恢復電路及利用其之通信裝置 | |
WO2015082009A1 (en) | Oscillator arrangement, method, computer program and communication device | |
US6784752B2 (en) | Post-silicon phase offset control of phase locked loop input receiver | |
Seong et al. | A 1.25-Gb/s digitally-controlled dual-loop clock and data recovery circuit with enhanced phase resolution | |
TWI224428B (en) | Loop filter capacitor leakage current control | |
RU2422985C1 (ru) | Структура фильтра контура управления для устройства фазовой автоподстройки частоты |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |