JP7210891B2 - 回路装置、発振器、電子機器及び移動体 - Google Patents

回路装置、発振器、電子機器及び移動体 Download PDF

Info

Publication number
JP7210891B2
JP7210891B2 JP2018064906A JP2018064906A JP7210891B2 JP 7210891 B2 JP7210891 B2 JP 7210891B2 JP 2018064906 A JP2018064906 A JP 2018064906A JP 2018064906 A JP2018064906 A JP 2018064906A JP 7210891 B2 JP7210891 B2 JP 7210891B2
Authority
JP
Japan
Prior art keywords
value
noise variance
circuit
frequency
variance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018064906A
Other languages
English (en)
Other versions
JP2019176403A (ja
Inventor
泰宏 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018064906A priority Critical patent/JP7210891B2/ja
Priority to US16/367,334 priority patent/US10771010B2/en
Priority to CN201910241307.3A priority patent/CN110324039B/zh
Publication of JP2019176403A publication Critical patent/JP2019176403A/ja
Application granted granted Critical
Publication of JP7210891B2 publication Critical patent/JP7210891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal

Description

本発明は、回路装置、発振器、電子機器及び移動体等に関する。
従来より、ＯＣＸＯ（Oven Controlled crys（X）tal Oscillator）、ＴＣＸＯ（Temperature Compensated crys（X）tal Oscillator）等の発振器が知られている。例えばＯＣＸＯは、基地局、ネットワークルーター、測定機器等における基準信号源として用いられている。
このようなＯＣＸＯ、ＴＣＸＯなどの発振器では、高い周波数安定度が望まれている。しかしながら、発振器の発振周波数にはエージングと呼ばれる経年変化があり、経過時間と共に発振周波数が変動してしまうという問題がある。例えば、ＧＰＳ信号などの基準信号が受信不能になり、いわゆるホールドオーバー状態になった場合において、エージングにより発振周波数が変動する。このような発振周波数の変動を抑える手法としてエージング補正がある。例えば、エージング補正の従来技術として特許文献１に開示される技術がある。
特許文献１では、基準信号が受信可能である非ホールドオーバー状態において、ＰＬＬ回路のループフィルターが発振信号生成回路に対して周波数制御データを出力しており、その周波数制御データをカルマンフィルターに入力し、カルマンフィルターが周波数制御データの真値及び時間変化の傾きを推定する。そして、基準信号が受信不能であるホールドオーバー状態に変化したとき、カルマンフィルターが、ホールドオーバー状態に変化したときの真値及び時間変化の傾きの推定値を保持し、エージング補正部が、その推定値に基づいてエージング補正した周波数制御データを生成して発振信号生成回路に出力する。
特開２０１７－１２３６２８号公報
上述したエージング補正を行う場合や、或いはエージングによる発振周波数の変動をデータとして取得したい場合等においては、発振周波数の変動をモニターする必要がある。エージングによる発振周波数の変動は長期的な変動であり、且つその時間変化の傾きは小さい。このような長期的な変動に対して短時間で追従すると共に、小さな値の時間変化を高精度に推定することは困難であるという課題がある。
本発明の一態様は、発振信号に基づく入力信号と基準信号との位相比較結果に対するカルマンフィルター処理と、前記位相比較結果に対するループフィルター処理とを行う処理回路と、前記ループフィルター処理の出力データである周波数制御データと振動子とを用いて、前記周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、を含み、前記処理回路は、前記位相比較結果の観測値に対する真値を、前記カルマンフィルター処理により推定する回路装置に関係する。
また本発明の一態様では、前記処理回路は、前記カルマンフィルター処理のシステムノイズ分散値及び観測ノイズ分散値を設定し、設定された前記システムノイズ分散値及び前記観測ノイズ分散値に基づいて、前記カルマンフィルター処理を行ってもよい。
また本発明の一態様では、前記システムノイズ分散値の初期値である第１初期値を記憶する記憶部を含み、前記処理回路は、前記システムノイズ分散値を前記第１初期値から変化させる第１処理を行ってもよい。
また本発明の一態様では、前記第１処理は、前記システムノイズ分散値を前記第１初期値から単調減少させる処理であってもよい。
また本発明の一態様では、前記観測ノイズ分散値の初期値である第２初期値を記憶する記憶部を含み、前記処理回路は、前記観測ノイズ分散値を前記第２初期値から変化させる第２処理を行ってもよい。
また本発明の一態様では、前記第２処理は、前記観測ノイズ分散値を前記第２初期値から単調増加させる処理であってもよい。
また本発明の一態様では、前記処理回路は、前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させてもよい。
また本発明の一態様では、前記システムノイズ分散値の初期値である第１初期値を記憶する記憶部を含み、前記処理回路は、前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させると共に、前記システムノイズ分散値を前記第１初期値から変化させる第１処理を行ってもよい。
また本発明の一態様では、前記第１処理は、前記システムノイズ分散値を前記第１初期値から単調増加させる処理であってもよい。
また本発明の一態様では、前記観測ノイズ分散値の初期値である第２初期値を記憶する記憶部を含み、前記処理回路は、前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させると共に、前記観測ノイズ分散値を前記第２初期値から変化させる第２処理を行ってもよい。
また本発明の一態様では、前記第２処理は、前記観測ノイズ分散値を前記第２初期値から単調減少させる処理であってもよい。
また本発明の一態様では、前記処理回路は、前記基準信号の消失又は異常によるホールドオーバーが検出された場合に、前記ホールドオーバーの検出タイミングに対応するタイミングでの前記真値を保持し、前記真値に基づく前記ループフィルター処理を行うことで、エージング補正された前記周波数制御データを生成してもよい。
また本発明の一態様では、前記処理回路は、前記カルマンフィルター処理の収束状態において、前記システムノイズ分散値及び前記観測ノイズ分散値により設定されるカットオフ周波数のローパスフィルター処理を行ってもよい。
また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む発振器に関係する。
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
本実施形態に対する比較例の回路装置。 本実施形態の回路装置の構成例。 回路装置の動作を説明する図。 カルマンフィルターの詳細な構成例。 カルマンフィルターの動作を説明する図。 第１処理のみを行う場合のシミュレーション結果例。 第２処理のみを行う場合のシミュレーション結果例。 第１処理及び第２処理の両方を行う場合のシミュレーション結果例。 システムノイズ分散値及び観測ノイズ分散値を変化させなかった場合におけるカルマンフィルター処理のシミュレーション結果例。 観測ノイズ分散値を変化させた場合におけるカルマンフィルター処理のシミュレーション結果例。 ループフィルターの詳細な構成例。 ＰＬＬ回路のシミュレーション結果例。 発振器の構成例、及び回路装置の第２の構成例。 電子機器の構成例。 移動体の例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．回路装置
図１は、本実施形態に対する比較例の回路装置１０５である。回路装置１０５は、位相比較回路６５とループフィルター５６とカルマンフィルター５５とエージング補正部５８とセレクター５７とＤ／Ａ変換回路８５と発振回路１５５とを含む。
位相比較回路６５は、基準信号ＣＫＲＦＡと、発振回路１５５が出力するクロック信号ＣＫＡとの間の位相差を検出し、その位相差を示す位相差データＰＤＡを出力する。基準信号ＣＫＲＦＡは、例えばＧＰＳ受信器から入力される時刻パルス信号等である。ループフィルター５６は、位相差データＰＤＡに基づいて、発振周波数を制御する周波数制御データＬＱＡとして出力する。セレクター５７は、ホールドオーバー状態であるか否かを示すホールドオーバー判定信号ＳＨＬＡに基づいて、ループフィルター５６からの周波数制御データＬＱＡ又はエージング補正部５８からの周波数制御データＡＣＱを選択する。非ホールドオーバー状態である場合、セレクター５７はループフィルター５６からの周波数制御データＬＱＡを選択し、出力データＳＱＡとして出力する。Ｄ／Ａ変換回路８５は、出力データＳＱＡをＤ／Ａ変換し、出力データＳＱＡに対応する制御電圧ＶＱＡを出力する。発振回路１５５はＶＣＯ（Voltage Controlled Oscillator）であり、制御電圧ＶＱＡに対応する発振周波数で振動子ＸＴＡＬＡを発振させ、その発振信号に基づいてクロック信号ＣＫＡを出力する。
カルマンフィルター５５は、ループフィルター５６からの周波数制御データＬＱＡを観測値として、周波数制御データＬＱＡの真値を推定する。このとき、タイムステップｋにおける事前推定値ｘ^－（ｋ）を下式（１）により求める。ｘ^（ｋ－１）はタイムステップｋ－１における事後推定値であり、Ｄ（ｋ－１）はタイムステップｋ－１における補正値である。事後推定値ｘ^（ｋ）が周波数制御データＬＱＡの真値に相当し、補正値Ｄ（ｋ）が１タイムステップあたりの周波数制御データＬＱＡの変化に相当する。
Figure 0007210891000001
カルマンフィルター５５にはホールドオーバー判定信号ＳＨＬＡが入力され、カルマンフィルター５５は、非ホールドオーバー状態からホールドオーバー状態に遷移したときの事後推定値ｘ^（ｋ）をオフセットＥＬＱとして保持し、補正値Ｄ（ｋ）を補正値ＤＬＱとして保持する。エージング補正部５８は、オフセットＥＬＱに対して１タイムステップ毎に補正値ＤＬＱを加算し、その結果を周波数制御データＡＣＱとして出力する。この周波数制御データＡＣＱがエージング補正された周波数制御データとなる。セレクター５７は、ホールドオーバー状態のとき、エージング補正部５８からの周波数制御データＡＣＱを選択し、出力データＳＱＡとして出力する。Ｄ／Ａ変換回路８５が、この出力データＳＱＡを制御電圧ＶＱＡにＤ／Ａ変換し、発振回路１５５が、制御電圧ＶＱＡに対応する発振周波数で振動子ＸＴＡＬＡを発振させる。このようにして、振動子ＸＴＡＬＡ及び発振回路１５５のエージングによる発振周波数の時間変動を補正している。
上式（１）において、補正値Ｄ（ｋ－１）は周波数制御データＬＱＡの長期的な時間変動を示す値であるため、補正値Ｄ（ｋ）は事後推定値ｘ^（ｋ）に比べて非常に小さい値である。このため、カルマンフィルター処理において相対的に大きさに差がある２つの値を扱うことになり、演算精度が低下するおそれがある。例えば、上式（１）では相対的に大きさに差がある２つの値を加算しているため、カルマンフィルター処理の演算精度において補正値Ｄ（ｋ）の下位桁の情報が失われるおそれがある。このように、ループフィルター５６の後段においてカルマンフィルター５５による推定を行う場合、推定精度が低下するおそれがある。
また、カルマンフィルター５５は、補正値Ｄ（ｋ）の演算に用いられるローパスフィルター５９を含む。例えば、ローパスフィルター５９は、カルマンフィルター５５が推定した補正値Ｄ（ｋ）に対してローパスフィルター処理を行う。このようなローパスフィルター５９を用いることで、周波数制御データＬＱＡの長期的な時間変動を精度良く演算することが可能である。しかしながら、補正値Ｄ（ｋ）の精度を高くしようとするほど、低いカットオフ周波数のローパスフィルターが必要となり、推定開始から推定が収束するまでの時間が長くなってしまう。
以上のように、エージングによる発振周波数の長期的な時間変動をモニターする場合に、短時間での収束と高精度な推定とを両立することが難しいという課題がある。
図２は、本実施形態の回路装置１００の構成例である。回路装置１００は、位相比較回路６０と処理回路５０と発振信号生成回路１４０とを含む。
位相比較回路６０は、基準信号ＣＫＲＦと、発振回路１５０からのクロック信号ＣＫとの間の位相比較を行い、その位相比較結果である位相差データＰＤを出力する。位相比較回路６０は、例えばカウンターを含み、そのカウンターが基準信号ＣＫＲＦの１周期をクロック信号ＣＫでカウントする。そして、位相比較回路６０は、カウント値と周波数設定値との差分を位相差データＰＤとして出力する。周波数設定値は発振周波数を設定する設定値であり、例えばレジスター設定等によって設定される。或いは、位相比較回路６０は、基準信号ＣＫＲＦのエッジとクロック信号ＣＫのエッジとの間の時間差を測定する時間デジタル変換回路である。この場合、位相比較回路６０は、測定した時間差を示す時間差データを位相差データＰＤとして出力する。
基準信号ＣＫＲＦは、例えばＧＰＳ受信器から入力される時刻パルス信号、或いはネットワークから供給される基準クロック信号等である。或いは、図２の構成の前段に設けられた発振器又は発振回路から供給されるクロック信号であってもよい。基準信号ＣＫＲＦは、回路装置１００の内部で生成された信号であってもよいし、回路装置１００の外部から供給される信号であってもよい。
なお、図２では、クロック信号ＣＫが入力信号として位相比較回路６０に入力されるが、これに限定されず、入力信号は発振信号に基づく信号であればよい。例えば、回路装置１００が不図示の分周回路を含み、分周回路がクロック信号ＣＫを分周し、その分周されたクロック信号が入力信号として位相比較回路６０に入力されてもよい。
処理回路５０は位相差データＰＤに基づく種々のデジタル信号処理を行い、その処理結果として周波数制御データＬＱを出力する。処理回路５０はカルマンフィルター５１、セレクター５３、ループフィルター５２を含む。例えば処理回路５０はＤＳＰ（Digital Signal Processor）である。この場合、ＤＳＰはカルマンフィルター５１、セレクター５３、ループフィルター５２の処理を時分割に行う。或いは、カルマンフィルター５１、セレクター５３、ループフィルター５２を個別のロジック回路で構成してもよい。
カルマンフィルター５１は、位相差データＰＤを観測値とするカルマンフィルター処理を行い、位相差データＰＤの真値を推定する。例えば非ホールドオーバー状態のときホールドオーバー判定信号ＳＨＬがローレベルであり、ホールドオーバー状態のときホールドオーバー判定信号ＳＨＬがハイレベルであるとする。カルマンフィルター５１は、ホールドオーバー判定信号ＳＨＬがローレベルの間は真値の推定を行い、ホールドオーバー判定信号ＳＨＬがローレベルからハイレベルになったとき真値を保持し、その保持した真値を推定位相差データＥＰＤとして出力する。カルマンフィルター処理の詳細については後述する。なお、ローレベルは広義には第１論理レベルであり、ハイレベルは広義には第２論理レベルである。
セレクター５３は、ホールドオーバー判定信号ＳＨＬがローレベルのとき位相差データＰＤを選択して出力データＳＱとして出力し、ホールドオーバー判定信号ＳＨＬがハイレベルのとき推定位相差データＥＰＤを選択して出力データＳＱとして出力する。なお、エージング補正を行わずに位相差データＰＤの真値推定を行う場合には、セレクター５３を省略し、位相差データＰＤを直接ループフィルター５２へ入力してもよい。この場合、カルマンフィルター５１は推定値を例えば不図示のインターフェース回路を介して回路装置１００の外部へ出力してもよい。
ループフィルター５２は、出力データＳＱに対するループフィルター処理を行う。ループフィルター５２は、出力データＳＱをループフィルター処理し、その結果を周波数制御データＬＱとして出力する。ループフィルター処理は、積分処理を含むローパスフィルター処理である。
発振信号生成回路１４０は、周波数制御データＬＱと振動子ＸＴＡＬとを用いて、周波数制御データＬＱにより設定される発振周波数の発振信号を生成する。発振信号生成回路１４０は、発振信号に基づいてクロック信号ＣＫを出力する。例えば発振信号生成回路１４０は、発振信号をバッファリングするバッファー回路を含み、そのバッファー回路の出力信号がクロック信号ＣＫとして出力される。発振信号生成回路１４０は、Ｄ／Ａ変換回路８０と発振回路１５０とを含む。
Ｄ／Ａ変換回路８０は、周波数制御データＬＱをＤ／Ａ変換し、周波数制御データＬＱに対応する制御電圧ＶＱを出力する。Ｄ／Ａ変換回路８０の方式として、例えば抵抗ストリング型や、抵抗ラダー型、容量アレイ型等の種々の方式を採用できる。
発振回路１５０は、制御電圧ＶＱと振動子ＸＴＡＬを用いて発振信号を生成する。発振回路１５０は、振動子ＸＴＡＬに接続され、制御電圧ＶＱにより制御された発振周波数で振動子ＸＴＡＬを発振させることで発振信号を生成する。例えば発振回路１５０はＶＣＯである。ＶＣＯは、振動子ＸＴＡＬを駆動する駆動回路と、可変容量キャパシターとを含む。駆動回路は振動子ＸＴＡＬの一端に接続される第１ノードと、振動子ＸＴＡＬの他端に接続される第２ノードとを有する。可変容量キャパシターの一端は、第１ノード又は第２ノードに接続され、可変容量キャパシターの容量値が制御電圧ＶＱによって制御されることで、発振周波数が制御される。
なお、発振信号生成回路１４０の構成は図２の構成に限定されない。例えば、発振信号生成回路１４０は、発振回路と、発振回路に接続される可変容量回路を含んでもよい。可変容量回路は、キャパシターアレイと、周波数制御データＬＱに基づき各スイッチ素子がオン又はオフに制御されるスイッチアレイとを有する。各スイッチ素子がオン又はオフされることで、キャパシターアレイのうち、振動子ＸＴＡＬの一端に接続されるキャパシターの個数が変化する。これにより、可変容量回路の容量値が制御され、発振周波数が制御される。或いは、発振信号生成回路１４０は、ダイレクトデジタルシンセサイザー方式により実現してもよい。この場合には振動子ＸＴＡＬの発振信号に対して、周波数制御データＬＱに基づくデジタル演算処理を行うことで、周波数制御データＬＱに対応する発振周波数の発信信号を生成する。
図３は、回路装置１００の動作を説明する図である。図３において、時間ＴＬＡまで非ホールドオーバー状態であり、時間ＴＬＡからホールドオーバー状態である。ホールドオーバー状態は基準信号ＣＫＲＦが消失した又は異常となった状態である。ホールドオーバー状態か否かを示す信号は、例えば回路装置１００の外部から入力される。
まず時間ＴＬＡより前の期間における動作を説明する。ホールドオーバー判定信号ＳＨＬがローレベルのとき、図２のセレクター５３は位相比較回路６０からの位相差データＰＤを選択するので、位相比較回路６０、ループフィルター５２及び発振信号生成回路１４０がＰＬＬ回路を形成している。このＰＬＬ回路は、クロック信号ＣＫの位相が基準信号ＣＫＲＦの位相に対してロックした状態となるようにフィードバック制御を行う。以下では、「ＰＬＬ回路」は、非ホールドオーバー状態における図２の構成を意味する。
図３はエージングによる時間変動を模式的に示すものである。仮に同一の周波数制御データＬＱを発振信号生成回路１４０に入力し続けたとすると、発振周波数はエージングによって変化していく。即ち、同一の発振周波数を実現する周波数制御データＬＱは変化していくことになる。ＰＬＬ回路は、発振周波数が一定となるようにフィードバック制御するので、エージングによって周波数制御データＬＱが変化していく。周波数制御データＬＱは位相差データＰＤを積分したものなので、位相差データＰＤの時間平均は周波数制御データＬＱの時間微分に相当する変化をする。但し、位相差データＰＤは位相比較タイミング毎に出力されるので、実際には時間平均を中心としてばらついた値となっている。
エージングによる周波数制御データＬＱの時間変化は、近似的に一次の変化とみなすことができる。周波数制御データＬＱが時間に対して一次の変化をするとき、位相差データＰＤの時間平均は、周波数制御データＬＱの時間変化の傾きに相当する。カルマンフィルター５１は位相差データＰＤの真値を推定するので、その真値は、周波数制御データＬＱの時間変化の傾きに相当する値となる。
次に、時間ＴＬＡ以降の期間における動作を説明する。ホールドオーバー状態に遷移してホールドオーバー判定信号ＳＨＬがローレベルからハイレベルに変化したとき、カルマンフィルター５１は推定値を推定位相差データＥＰＤとして保持する。推定値は、推定した真値のことである。この推定位相差データＥＰＤは、時間ＴＬＡにおける周波数制御データＬＱの傾きに相当している。
ホールドオーバー判定信号ＳＨＬがハイレベルのとき、セレクター５３は推定位相差データＥＰＤを選択するので、ループフィルター５２は推定位相差データＥＰＤを積分処理する。推定位相差データＥＰＤは、エージングによる周波数制御データＬＱの時間変化の傾きに相当するので、その傾きを積分処理することで周波数制御データＬＱの推定値が求められる。この推定値は、エージングによる時間変化を補正した周波数制御データＬＱである。この周波数制御データＬＱに基づいて発振信号生成回路１４０が発振することで、発振周波数のエージング補正が実現される。
以上の実施形態によれば、処理回路５０は、発振信号に基づく入力信号と基準信号ＣＫＲＦとの位相比較結果に対するカルマンフィルター処理と、位相比較結果に対するループフィルター処理とを行う。発振信号生成回路１４０は、ループフィルター処理の出力データである周波数制御データＬＱと振動子ＸＴＡＬとを用いて、周波数制御データＬＱにより設定される発振周波数の発振信号を生成する。そして処理回路５０は、位相比較結果の観測値に対する真値を、カルマンフィルター処理により推定する。
このように本実施形態ではループフィルター５２よりも前段にカルマンフィルター５１が設けられており、位相比較結果である位相差データＰＤを観測値としてカルマンフィルター５１が位相差データＰＤの真値を推定する。上述したように、位相差データＰＤの真値は、エージングによる周波数制御データＬＱの時間変化の傾きに相当しており、カルマンフィルター５１が推定するのは、この位相差データＰＤの真値である。図１の比較例では、周波数制御データの真値と、それに対して小さい値である補正値とを推定していたため、推定精度が低下するおそれがあった。この点、本実施形態によれば、カルマンフィルター５１が位相差データＰＤの真値を推定するので、相対的に大きさが異なる２つの値を演算で扱わなくてもよくなり、真値の推定精度を向上できる。
また、図１の比較例では、周波数制御データの真値に対する補正値として時間変化の傾きを求めていたため、その補正値に対してローパスフィルター処理を行っていた。このため、ローパスフィルター処理が推定の収束時間が長くなる一因となっていた。この点、本実施形態によれば、カルマンフィルター５１は、周波数制御データＬＱの時間変化の傾きに相当する位相差データＰＤの真値を推定している。後述するように収束状態におけるカルマンフィルター５１はローパスフィルターとして機能するため、比較例のようなローパスフィルター処理が不要となる。また後述するように、ローパスフィルターとして機能するカルマンフィルター５１のカットオフ周波数を適応的に変化させることが可能であり、これによって推定の収束時間を更に短縮することが可能である。
以上のように、本実施形態によればループフィルター５２よりも前段にカルマンフィルター５１を設けたことで、短時間での収束と高精度な推定とを両立できる。
また本実施形態では、処理回路５０は、基準信号ＣＫＲＦの消失又は異常によるホールドオーバーが検出される前の期間において、位相比較結果の観測値に対する真値を、カルマンフィルター処理により推定する処理を行う。即ち、図３で説明したように、時間ＴＬＡより前の期間においてカルマンフィルター５１が位相差データＰＤを観測値とするカルマンフィルター処理を行う。処理回路５０は、ホールドオーバーが検出された場合に、ホールドオーバーの検出タイミングに対応するタイミングでの真値を保持し、その真値に基づくループフィルター処理を行うことで、エージング補正された周波数制御データＬＱを生成する。即ち、図３で説明したように、カルマンフィルター５１は、ホールドオーバー判定信号ＳＨＬがローレベルからハイレベルに遷移したときの真値を推定位相差データＥＰＤとして保持する。ループフィルター５２は、推定位相差データＥＰＤをループフィルター処理することで、エージング補正された周波数制御データＬＱを出力する。
本実施形態によれば、基準信号ＣＫＲＦの消失又は異常によるホールドオーバー状態となったときに、位相比較回路６０からの位相差データＰＤではなくカルマンフィルター５１からの推定位相差データＥＰＤに基づいて周波数制御データＬＱが生成される。これにより、ホールドオーバー状態において発振回路１５０が自走発振することができる。そして、非ホールドオーバー状態においてカルマンフィルター５１が推定した位相差データＰＤの真値、即ち推定位相差データＥＰＤに基づいてループフィルター処理を行うことで、ホールドオーバー状態におけるエージング補正を実現できる。
２．カルマンフィルター
図４は、カルマンフィルター５１の詳細な構成例である。カルマンフィルター５１は、しきい値判定部１２１と線形カルマンフィルター１２２とラッチ部１２３とノイズ分散値出力部１２４とを含む。
しきい値判定部１２１は、位相比較回路６０からの位相差データＰＤに対してしきい値判定を行い、位相差データＰＤがしきい値以下である場合には位相差データＰＤを出力データＰＤ’として出力し、位相差データＰＤがしきい値を超えている場合には位相差データＰＤをしきい値と同じ値にリミット処理する。ノイズ分散値出力部１２４は、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を設定する。線形カルマンフィルター１２２は、設定されたシステムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２に基づいて、しきい値判定部１２１の出力データＰＤ’を観測値とするカルマンフィルター処理を行う。線形カルマンフィルター１２２は、推定値を出力データＣＡＦＱとして出力する。ラッチ部１２３は、ホールドオーバー判定信号ＳＨＬがローレベルからハイレベルに遷移したときの出力データＣＡＦＱを保持し、その保持した出力データＣＡＦＱを推定位相差データＥＰＤとして出力する。
本実施形態によれば、カルマンフィルター処理のシステムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を設定することで、カルマンフィルター処理のカルマンゲインを制御することが可能となる。これにより、カルマンフィルター処理の特性を制御できる。即ち、カルマンゲインが高い場合には観測値が推定値に反映されやすくなるため、カルマンゲインを大きくすることで推定値の収束時間を短縮できる。一方、カルマンゲインが低い場合には推定値が変化しにくくなるが、これはローパスフィルターと同様な特性であるため、カルマンゲインを小さくすることで高精度な推定値が得られる。
以下、線形カルマンフィルター１２２及びノイズ分散値出力部１２４の詳細な動作を説明する。
線形カルマンフィルター１２２は、下式（２）～（６）によりカルマンフィルター処理を行う。下式（２）、（３）は時間更新の式であり、下式（４）～（６）は観測更新の式である。
Figure 0007210891000002
Figure 0007210891000003
Figure 0007210891000004
Figure 0007210891000005
Figure 0007210891000006
上式（２）～（６）において、ｘ^（ｋ）はタイムステップｋにおける事後推定値であり、ｘ^－（ｋ）はタイムステップｋにおける事前推定値である。またＰ（ｋ）はタイムステップｋにおける事後共分散であり、Ｐ－（ｋ）は事前共分散である。またｇ（ｋ）はタイムステップｋにおけるカルマンゲインである。またｙ（ｋ）はタイムステップｋにおける観測値である。またｖ２（ｋ）はタイムステップｋにおけるシステムノイズ分散値であり、ｗ２（ｋ）はタイムステップｋにおける観測ノイズ分散値である。なお、ｘ^等における「^」は便宜的にｘの上付き文字として記載している。図４において、観測値ｙ（ｋ）はしきい値判定部１２１の出力データＰＤ’である。また事後推定値ｘ^（ｋ）は線形カルマンフィルター１２２の出力データＣＡＦＱである。
上式（２）～（６）のカルマンフィルター処理の収束状態において、カルマンフィルター処理の周波数特性はローパスフィルター特性を含んでおり、近似的に下式（７）が成り立つ。収束状態とは、観測値に対して推定値が追従したことでカルマンゲインや推定値の変動が小さくなった状態である。
Figure 0007210891000007
上式（７）において、ｇは収束状態におけるカルマンゲインであり、ｖはシステムノイズ分散値の平方根であり、ｗは観測ノイズ分散値の平方根である。ｆｃは収束状態において線形カルマンフィルター１２２が有するローパスフィルター特性のカットオフ周波数である。ｆｓは線形カルマンフィルター１２２の動作周波数、即ちサンプリング周波数である。
上式（７）によれば、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を制御することで、収束状態におけるカルマンゲインｇを制御できることが分かる。また、収束状態におけるローパスフィルター特性のカットオフ周波数ｆｃはカルマンゲインｇによって決まることから、カルマンゲインｇを制御することでカットオフ周波数ｆｃを制御できることが分かる。即ち、カルマンフィルター処理の収束状態において、線形カルマンフィルター１２２は、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２により設定されるカットオフ周波数ｆｃのローパスフィルターとして動作する。
本実施形態によれば、処理回路５０は、カルマンフィルター処理の収束状態において、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２により設定されるカットオフ周波数ｆｃのローパスフィルター処理を行う。このようにすれば、カルマンフィルター処理のシステムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を設定することで、カルマンフィルター処理の収束状態におけるローパスフィルター特性のカットオフ周波数ｆｃを制御することが可能となる。
図１３に示すように、回路装置１００は記憶部３０を含む。記憶部３０は、システムノイズ分散値ｖ２の初期値である第１初期値を記憶する。記憶部３０は、例えばレジスターやＲＡＭ、不揮発性メモリー等である。処理回路５０は、システムノイズ分散値ｖ２を第１初期値から変化させる第１処理を行う。具体的には、図４のノイズ分散値出力部１２４が第１処理を行う。
本実施形態によれば、システムノイズ分散値ｖ２を第１初期値から変化させることで、収束状態におけるローパスフィルター特性のカットオフ周波数ｆｃを変化させることができる。これにより、観測値に対する推定値の追従性を制御できるようになる。具体的には、線形カルマンフィルター１２２の動作開始時にはカルマンゲインｇを大きくしてカットオフ周波数ｆｃを高くしておき、その後にカルマンゲインｇを小さくしてカットオフ周波数ｆｃを低下させる。これにより、線形カルマンフィルター１２２の動作開始時に推定値の追従性を向上させると共に、追従後における推定精度を向上できる。
また、記憶部３０は、観測ノイズ分散値ｗ２の初期値である第２初期値を記憶する。処理回路５０は、観測ノイズ分散値ｗ２を第２初期値から変化させる第２処理を行う。具体的には、図４のノイズ分散値出力部１２４が第２処理を行う。
本実施形態によれば、観測ノイズ分散値ｗ２を第２初期値から変化させることで、収束状態におけるローパスフィルター特性のカットオフ周波数ｆｃを変化させることができる。これにより、観測値に対する推定値の追従性を制御できるようになる。具体的には、線形カルマンフィルター１２２の動作開始時にはカルマンゲインｇを大きくしてカットオフ周波数ｆｃを高くしておき、その後にカルマンゲインｇを小さくしてカットオフ周波数ｆｃを低下させる。これにより、線形カルマンフィルター１２２の動作開始時に推定値の追従性を向上させると共に、追従後における推定精度を向上できる。
なお、処理回路５０は第１処理及び第２処理の少なくとも一方を行う。即ち、処理回路５０が第１処理を行って第２処理を行わなくてもよい。この場合、記憶部３０は第１初期値を記憶する。又は、処理回路５０は第２処理を行って第１処理を行わなくてもよい。この場合、記憶部３０は第２初期値を記憶する。又は、処理回路５０は第１処理及び第２処理の両方を行ってもよい。この場合、記憶部３０は第１初期値及び第２初期値を記憶する。
以下、ノイズ分散値出力部１２４の構成及び動作を詳細に説明する。なお、以下ではｖ２及びｗ２の少なくとも一方を線形に時間変化させる例を説明するが、これに限定されず非線形な時間変化であってもよい。
図４に示すように、ノイズ分散値出力部１２４は、セレクター１３１、１３５と加算器１３２、１３６と遅延素子１３３、１３７とリミッター１３４、１３８とを含む。
ノイズ分散値出力部１２４にはロック判定信号ＳＬＫが入力される。ロック判定信号ＳＬＫは、非ホールドオーバー状態における図２のＰＬＬ回路がロック状態であるか否かを示す信号であり、例えば図１３のロック判定回路７０から入力される。以下では、ロック状態においてロック判定信号ＳＬＫがハイレベルであり、非ロック状態においてロック判定信号ＳＬＫがローレベルであるとする。
セレクター１３１は、ロック判定信号ＳＬＫがローレベルのとき係数０を選択し、ロック判定信号ＳＬＫがハイレベルのとき係数ＣＦＡを選択する。係数ＣＦＡは例えば図１３の記憶部３０に記憶されている。加算器１３２及び遅延素子１３３は第１積分器を構成しており、第１積分器はセレクター１３１の出力データを積分する。遅延素子１３３はラッチ回路又はレジスターである。ロック判定信号ＳＬＫがローレベルのとき遅延素子１３３には第１初期値が設定されている。ロック判定信号ＳＬＫがハイレベルのとき遅延素子１３３が保持するデータは、第１積分器の処理によって更新されていく。リミッター１３４は第１積分器の出力データに対して、第１リミット値を上限とする第１リミット処理を行い、処理後のデータをシステムノイズ分散値ｖ２として出力する。第１リミット値は例えば図１３の記憶部３０に記憶されている。
セレクター１３５は、ロック判定信号ＳＬＫがローレベルのとき係数０を選択し、ロック判定信号ＳＬＫがハイレベルのとき係数ＣＦＢを選択する。係数ＣＦＢは例えば図１３の記憶部３０に記憶されている。加算器１３６及び遅延素子１３７は第２積分器を構成しており、第２積分器はセレクター１３５の出力データを積分する。遅延素子１３７はラッチ回路又はレジスターである。ロック判定信号ＳＬＫがローレベルのとき遅延素子１３７には第２初期値が設定されている。ロック判定信号ＳＬＫがハイレベルのとき遅延素子１３７が保持するデータは、第２積分器の処理によって更新されていく。リミッター１３８は第２積分器の出力データに対して、第２リミット値を上限値とする第２リミット処理を行い、処理後のデータを観測ノイズ分散値ｗ２として出力する。第２リミット値は例えば図１３の記憶部３０に記憶されている。
図５は、図４のカルマンフィルター５１の動作を説明する図である。図２のＰＬＬ回路が基準信号ＣＫＲＦに対するロック動作を開始すると、発振周波数ｆが目標周波数ｆｄに収束していく。発振周波数ｆが目標周波数ｆｄに十分近づいたタイミングＴＬでロック判定信号ＳＬＫがローレベルからハイレベルに遷移する。
ロック判定信号ＳＬＫがローレベルの間はセレクター１３１、１３５が係数０を選択するので、第１積分器は第１初期値を出力し続け、第２積分器は第２初期値を出力し続ける。即ち、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２は変化しない。この場合、線形カルマンフィルター１２２のカルマンゲインｇ（ｋ）は一定値に収束していく。カルマンゲインｇ（ｋ）が一定値に収束すると線形カルマンフィルター１２２は上式（７）で決まるカットオフ周波数ｆｃのローパスフィルターとして動作する。
ロック判定信号ＳＬＫがハイレベルの間はセレクター１３１が係数ＣＦＡを選択するので、第１積分器の出力データは第１初期値から減少していく。ここでＣＦＡ＜０である。システムノイズ分散値ｖ２は、第１初期値から第１リミット値まで減少し、その後は第１リミット値を維持する。この処理は、上述した第１処理に相当する。また、セレクター１３５は係数ＣＦＢを選択するので、第２積分器の出力データは第２初期値から増加していく。ここでＣＦＢ＞０である。観測ノイズ分散値ｗ２は、第２初期値から第２リミット値まで増加し、その後は第２リミット値を維持する。この処理は、上述した第２処理に相当する。
本実施形態では、上記の第１処理及び第２処理の少なくとも一方を行う。第１処理のみ行う場合、ＣＦＡ＜０且つＣＦＢ＝０とする。また第２処理のみ行う場合、ＣＦＡ＝０且つＣＦＢ＞０とする。第１処理及び第２処理を行う場合、ＣＦＡ＜０且つＣＦＢ＞０とする。第１処理及び第２処理の少なくとも一方を行うことで、図５に示すように、タイミングＴＬＢ以降においてカルマンゲインｇ（ｋ）が減少し、一定値に漸近していく。カルマンゲインが一定値に収束したときのカットオフ周波数ｆｃは上式（７）によって決まる。上式（７）においてカルマンゲインｇが小さい方がカットオフ周波数ｆｃが低くなるので、タイミングＴＬＢより前におけるカットオフ周波数ｆｃよりも、タイミングＴＬＢより後におけるカットオフ周波数ｆｃの方が低くなる。
図６は、第１処理のみを行う場合のシミュレーション結果例である。システムノイズ分散値ｖ２はタイミングＴＬＢまで第１初期値ＳＮｉｎｉであり、タイミングＴＬＢ後は第１リミット値ＳＮｍｉｎまで線形に減少する。減少する際の傾きは係数ＣＦＡによって決まる。観測ノイズ分散値ｗ２は第２初期値ＫＮｉｎｉのまま変化しない。
タイミングＴＬＢより前では、カルマンゲインｇ（ｋ）が上昇して一定値ｇａ１に漸近する。タイミングＴＬＢより後では、システムノイズ分散値ｖ２の減少に伴ってカルマンゲインｇ（ｋ）が低下し、一定値ｇａ２に漸近する。カルマンゲインｇ（ｋ）が収束したときの線形カルマンフィルター１２２は上式（７）で決まるカットオフ周波数ｆｃのローパスフィルターとして動作する。ｇａ２＜ｇａ１なので、ｇ＝ｇａ１のときのカットオフ周波数ｆｃよりもｇ＝ｇａ２のときのカットオフ周波数ｆｃの方が低い。
図７は、第２処理のみを行う場合のシミュレーション結果例である。観測ノイズ分散値ｗ２はタイミングＴＬＢまで第２初期値ＫＮｉｎｉであり、タイミングＴＬＢ後は第２リミット値ＫＮｍａｘまで線形に増加する。増加する際の傾きは係数ＣＦＢによって決まる。システムノイズ分散値ｖ２は第１初期値ＳＮｉｎｉのまま変化しない。
タイミングＴＬＢより前では、カルマンゲインｇ（ｋ）が上昇して一定値ｇｂ１に漸近する。タイミングＴＬＢより後では、観測ノイズ分散値ｗ２の増加に伴ってカルマンゲインｇ（ｋ）が低下し、一定値ｇｂ２に漸近する。ｇｂ２＜ｇｂ１なので、上式（７）より、ｇ＝ｇｂ１のときのカットオフ周波数ｆｃよりもｇ＝ｇｂ２のときのカットオフ周波数ｆｃの方が低い。
図８は、第１処理及び第２処理の両方を行う場合のシミュレーション結果例である。この場合も、タイミングＴＬＢより前では、カルマンゲインｇ（ｋ）が上昇して一定値ｇｃ１に漸近し、タイミングＴＬＢより後では、カルマンゲインｇ（ｋ）が低下して一定値ｇｃ２に漸近する。ｇｃ２＜ｇｃ１なので、上式（７）より、ｇ＝ｇｃ１のときのカットオフ周波数ｆｃよりもｇ＝ｇｃ２のときのカットオフ周波数ｆｃの方が低い。
以上のように本実施形態では、第１処理は、システムノイズ分散値ｖ２を第１初期値から単調減少させる処理である。また、第２処理は、観測ノイズ分散値ｗ２を第２初期値から単調増加させる処理である。
これにより、ＰＬＬ回路が動作を開始した後、即ちカルマンフィルター５１が真値の推定を開始した後はカルマンゲインを大きくしておき、推定の追従性を向上できる。また、ＰＬＬ回路がロック状態となった後はカルマンゲインを小さくし、推定の精度を向上できる。
図９は、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を変化させなかった場合におけるカルマンフィルター処理のシミュレーション結果例である。位相比較回路６０が出力する位相差データＰＤは比較動作毎に変動するが、ＰＬＬ回路が基準信号ＣＫＲＦに対してロックしていくと共に、位相差データＰＤの平均値が収束していく。カルマンフィルター５１は、この平均値に相当する真値を推定する。図９に示すように、時間ＴＬＣでおおよそカルマンフィルター５１が真値に収束している。
図１０は、観測ノイズ分散値ｗ２を変化させた場合におけるカルマンフィルター処理のシミュレーション結果例である。システムノイズ分散値ｖ２は一定である。図１０に示すように、時間ＴＬＤでおおよそカルマンフィルター５１が真値に収束している。図９と図１０を比較すると、ＴＬＤ＜ＴＬＣである。即ち、観測ノイズ分散値ｗ２を変化させることでカルマンゲインを制御した方が、システムノイズ分散値ｖ２及び観測ノイズ分散値ｗ２を変化させない場合よりも、短時間でカルマンフィルター処理が収束していることが分かる。
３．ループフィルター
図１１は、ループフィルター５２の詳細な構成例である。ループフィルター５２は乗算器ＧＡ１～ＧＡ４と、加算器ＡＤ１～ＡＤ４と、遅延素子ＲＧ１と、セレクターＳＬ１、ＳＬ２とを含む。
乗算器ＧＡ１は、セレクター５３の出力データＳＱに対して係数Ｋｐｅを乗算する。加算器ＡＤ１は乗算器ＧＡ１の出力データに対してオフセットＯｆｔｃを加算する。係数Ｋｐｅ、オフセットＯｆｔｃは、入力に対するゲイン及びオフセットである。
乗算器ＧＡ２は、加算器ＡＤ１の出力データに対して係数αを乗算する。セレクターＳＬ１はロック判定信号ＳＬＫがローレベルのときα＝ＡＬ１を選択し、ロック判定信号ＳＬＫがハイレベルのときα＝ＡＬ２を選択する。ＡＬ１＞ＡＬ２＞０である。乗算器ＧＡ３は、加算器ＡＤ１の出力データに対して係数ρを乗算する。セレクターＳＬ２はロック判定信号ＳＬＫがローレベルのときρ＝ＲＨ１を選択し、ロック判定信号ＳＬＫがハイレベルのときρ＝ＲＨ２を選択する。ＲＨ１＞ＲＨ２＞０、ＲＨ１＜ＡＬ１、及びＲＨ２＜ＡＬ２である。加算器ＡＤ３及び遅延素子ＲＧ１は積分器を構成しており、その積分器は乗算器ＧＡ３の出力データを積分する。加算器ＡＤ２は、乗算器ＧＡ２の出力データと積分器の出力データとを加算する。
乗算器ＧＡ４は、加算器ＡＤ２の出力データに対して係数Ｋｄｃｏを乗算する。加算器ＡＤ４は乗算器ＧＡ４の出力データに対してオフセットＯｆｄｃｏを加算する。係数Ｋｄｃｏ、オフセットＯｆｄｃｏは、出力に対するゲイン及びオフセットである。
下式（８）にループフィルター５２の伝達関数を示す。下式（８）は、Ｏｆｔｃ＝Ｏｆｄｃｏ＝０、Ｋｐｅ＝Ｋｄｃｏ＝１とした場合の伝達関数である。
Figure 0007210891000008
上式（８）の伝達関数はローパスフィルター特性を有する。上式（８）の伝達関数において、係数αをＡＬ１から、ＡＬ１より小さいＡＬ２に切り替えると共に、係数ρをＲＨ１から、ＲＨ１より小さいＲＨ２に切り替えることで、ローパスフィルター特性のカットオフ周波数を低下させることができる。
図１２は、図１１のループフィルター５２を適用した図２のＰＬＬ回路のシミュレーション結果例である。ＰＬＬ回路が基準信号ＣＫＲＦに対するロック動作を行うことで、位相比較回路６０が出力する位相差データＰＤは次第にゼロ付近に収束していく。位相差データＰＤが収束したと判定された場合、ロック判定信号ＳＬＫがローレベルからハイレベルになる。図１２では、例えば時間ＴＬＥにおいてロック判定信号ＳＬＫがローレベルからハイレベルになる。
ループフィルター５２のカットオフ周波数は時間ＴＬＥ後よりも時間ＴＬＥ前の方が高いので、時間ＴＬＥ前ではＰＬＬ回路の収束性が向上する。これにより、ＰＬＬ回路がロック状態となるまでの時間を短縮できる。一方、ＰＬＬ回路がロック状態となった時間ＴＬＥ後ではループフィルター５２のカットオフ周波数が低下するので、発振信号のノイズ特性を向上できる。図１２に示すように、時間ＴＬＥより後の発振周波数偏差の変動は、時間ＴＬＥより前の周波数偏差の変動よりも小さくなっており、発振信号の特性が向上している。例えば発振信号のジッター特性を向上できる。ここで発振周波数偏差は、発振周波数と目標周波数との間の偏差である。
以上の実施形態では、処理回路５０は、発振信号が基準信号ＣＫＲＦにロックした状態であると判断されたときに、ループフィルター処理のカットオフ周波数を第１の周波数から、第１の周波数より低い第２の周波数に変化させる。図１１において、第１の周波数は、α＝ＡＬ１、ρ＝ＲＨ１のときのカットオフ周波数であり、第２の周波数は、α＝ＡＬ２、ρ＝ＲＨ２のときのカットオフ周波数である。
本実施形態によれば、非ロック状態においてループフィルター５２のカットオフ周波数が、第２の周波数より高い第１の周波数に設定されるので、ＰＬＬ回路の収束性を向上できる。またロック状態においてループフィルター５２のカットオフ周波数が、第１の周波数より低い第２の周波数に設定されるので、ＰＬＬ回路のノイズ特性を向上できる。
また本実施形態では、処理回路５０は、発振信号が基準信号ＣＫＲＦにロックした状態であると判断されたときに、ループフィルター５２のカットオフ周波数を第１の周波数から第２の周波数に変化させると共に、カルマンフィルター処理のシステムノイズ分散値ｖ２を第１初期値から変化させる第１処理、及び観測ノイズ分散値ｗ２を第２初期値から変化させる第２処理の少なくとも一方を行う。第１処理及び第２処理については図４等で説明した通りである。
本実施形態によれば、第１処理及び第２処理の少なくとも一方を行うことでカルマンフィルター処理の収束時間を短縮できる。このとき、ループフィルター５２のカットオフ周波数を変化させることで、カルマンフィルター処理の観測値である位相差データＰＤの収束性が向上する。これにより、カルマンフィルター処理の収束時間を更に短縮することが可能となる。
４．発振器、電子機器、移動体
図１３は、発振器４００の構成例、及び回路装置１００の第２の構成例である。発振器４００は振動子ＸＴＡＬと回路装置１００とを含む。回路装置１００は、ＴＣＸＯ（Temperature Compensated crys（X）tal Oscillator）やＯＣＸＯ（Oven Controlled crys（X）tal Oscillator）等のデジタル方式の発振器を実現する回路装置である。回路装置１００は、例えば集積回路装置である。例えば、回路装置１００と振動子ＸＴＡＬをパッケージに収納することで、デジタル方式の発振器が実現される。
回路装置１００は、温度センサー１０と、Ａ／Ｄ変換回路２０と、処理回路５０と、発振信号生成回路１４０と、位相比較回路６０と、ロック判定回路７０とを含む。なお、位相比較回路６０が処理回路５０に含まれてもよいし、ロック判定回路７０が処理回路５０に含まれてもよい。また、温度センサーは回路装置１００の外部に設けられてもよい。この場合、外部に設けられた温度センサーから温度検出電圧が回路装置１００に入力される。
温度センサー１０は、環境（例えば回路装置や振動子）の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴＤとして出力する。環境の温度とは、回路装置１００の基板の温度、或いは振動子ＸＴＡＬの温度である。温度センサー１０は、温度依存性を有する回路素子を利用して温度依存電圧を生成し、温度に非依存の電圧を基準として温度依存電圧を出力する。例えば、ＰＮ接合の順方向電圧に基づいて温度依存電圧を出力する。温度に非依存の電圧は例えばバンドギャップリファレンス電圧である。
Ａ／Ｄ変換回路２０は、温度センサー１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行い、その結果を温度検出データＤＴＤとして出力する。Ａ／Ｄ変換方式としては、例えば逐次比較型、フラッシュ型、パイプライン型又は二重積分型等を採用できる。
処理回路５０は種々のデジタル信号処理を行う。処理回路５０はカルマンフィルター５１とループフィルター５２と温度補償部５４とを含む。カルマンフィルター５１は、位相比較回路６０からの位相差データＰＤを観測値としてカルマンフィルター処理を行う。ループフィルター５２は、ロック判定信号ＳＬＫが非ロック状態を示す場合には位相比較回路６０からの位相差データＰＤに対するループフィルター処理を行い、ロック判定信号ＳＬＫがロック状態を示す場合にはカルマンフィルター５１が保持した推定位相差データに対するループフィルター処理を行う。温度補償部５４は、温度検出データＤＴＤに基づいて、振動子ＸＴＡＬの発振周波数の温度特性を補償する温度補償処理を行う。具体的には温度補償部５４は、温度変化による発振周波数の変動を低減する近似関数に温度検出データＤＴＤを代入することにより、温度補償データを求める。温度補償部５４は、ループフィルター５２の出力データを温度補償データに基づいて補正し、その補正後のデータを周波数制御データＬＱとして出力する。処理回路５０はロジック回路である。例えば処理回路５０は、ＤＳＰ（Digital Signal Processor）、又はＡＳＩＣである。或いは処理回路５０は、プロセッサーとプロセッサー上で動作するプログラムにより実現してもよい。プロセッサーはＣＰＵ、ＭＰＵ等である。
発振信号生成回路１４０は、Ｄ／Ａ変換回路８０と発振回路１５０とを含む。なお、図２で説明したように発振信号生成回路１４０の構成はこれに限定されない。Ｄ／Ａ変換回路８０は、周波数制御データＬＱをＤ／Ａ変換し、周波数制御データＬＱに対応する制御電圧ＶＱを出力する。発振回路１５０は、制御電圧ＶＱに対応する発振周波数で振動子ＸＴＡＬを発振させ、その発振信号に基づいてクロック信号ＣＫを出力する。
記憶部３０は、回路装置１００の動作設定情報、或いは処理回路５０が用いる種々のパラメーター等を記憶する。例えば記憶部３０は、図４の係数ＣＦＡ、ＣＦＢ、第１初期値、第２初期値、第１リミット値、第２リミット値を記憶する。また記憶部３０は、図１１の係数ＡＬ１、ＡＬ２、ＲＨ１、ＲＨ２を記憶する。また記憶部３０は、温度補償処理に用いる近似関数の係数を記憶する。記憶部３０は、例えば不揮発性メモリーである。或いは記憶部３０はレジスター又はＲＡＭ等であってもよい。また回路装置１００が不図示のインターフェース回路を含み、インターフェース回路を介して外部の処理装置が記憶部３０に係数ＣＦＡ等のパラメーターを設定できるように構成してもよい。
位相比較回路６０は、基準信号ＣＫＲＦとクロック信号ＣＫの位相を比較し、その比較結果を位相差データＰＤとして処理回路５０に出力する。位相比較回路６０は例えばカウンター或いは時間デジタル変換回路である。
ロック判定回路７０は、位相差データＰＤに基づいてＰＬＬ回路がロック状態であるか否かを判定し、その判定結果をロック判定信号ＳＬＫとして処理回路５０に出力する。ＰＬＬ回路は、位相比較回路６０、ループフィルター５２、及び発振信号生成回路１４０により構成される。ロック判定回路７０は、例えば所定時間前から現在までの位相差データＰＤを積算し、その積算値が所定値以下である場合にロック状態であると判定する。
図１４は、回路装置１００を含む電子機器３００の構成例である。この電子機器３００は、回路装置１００と振動子ＸＴＡＬを有する発振器４００と、処理部５２０を含む。また通信部５１０、操作部５３０、表示部５４０、記憶部５５０、アンテナＡＮＴを含むことができる。
電子機器３００としては種々の機器を想定できる。例えば、ＧＰＳ内蔵時計、生体情報測定機器又は頭部装着型表示装置等のウェアラブル機器を想定できる。生体情報測定機器は脈波計、歩数計等である。或いは、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末を想定できる。或いは、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などを想定できる。或いは、距離、時間、流速又は流量等の物理量を計測する計測機器や、車載機器や、ロボットなどを想定できる。車載機器は自動運転用の機器等である。
通信部５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。通信部５１０は例えば通信回路である。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。操作部５３０は例えば操作装置である。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやハードディスクドライブなどにより実現できる。
図１５は、回路装置１００を含む移動体の例である。回路装置１００は、例えば、車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１５は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、回路装置１００を含む不図示の発振器が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号に基づいて種々の制御処理を行う。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。なお回路装置１００又は発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６やロボット等の移動体に設けられる種々の機器に組み込むことができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
１０…温度センサー、２０…Ａ／Ｄ変換回路、３０…記憶部、５０…処理回路、５１…カルマンフィルター、５２…ループフィルター、５３…セレクター、５４…温度補償部、５５…カルマンフィルター、５６…ループフィルター、５７…セレクター、５８…エージング補正部、５９…ローパスフィルター、６０…位相比較回路、６５…位相比較回路、７０…ロック判定回路、８０…Ｄ／Ａ変換回路、８５…Ｄ／Ａ変換回路、１００…回路装置、１０５…回路装置、１２１…しきい値判定部、１２２…線形カルマンフィルター、１２３…ラッチ部、１２４…ノイズ分散値出力部、１３１…セレクター、１３２…加算器、１３３…遅延素子、１３４…リミッター、１３５…セレクター、１３６…加算器、１３７…遅延素子、１３８…リミッター、１４０…発振信号生成回路、１５０…発振回路、１５５…発振回路、２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、３００…電子機器、４００…発振器、５１０…通信部、５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、ＣＫ…クロック信号、ＣＫＲＦ…基準信号、ＫＮｉｎｉ…第２初期値、ＬＱ…周波数制御データ、ＰＤ…位相差データ、ＳＨＬ…ホールドオーバー判定信号、ＳＬＫ…ロック判定信号、ＳＮｉｎｉ…第１初期値、ＶＱ…制御電圧、ＸＴＡＬ…振動子、ｖ２…システムノイズ分散値、ｗ２…観測ノイズ分散値

Claims (14)

  1. 発振信号に基づく入力信号と基準信号との位相比較結果に対するカルマンフィルター処理と、前記位相比較結果に対するループフィルター処理とを行う処理回路と、
    前記ループフィルター処理の出力データである周波数制御データと振動子とを用いて、前記周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、
    記憶部と、
    を含み、
    前記処理回路は、
    前記カルマンフィルター処理のシステムノイズ分散値及び観測ノイズ分散値を設定し、
    設定された前記システムノイズ分散値及び前記観測ノイズ分散値に基づいて前記カルマンフィルター処理を行うことで、前記位相比較結果の観測値に対する真値を推定し、
    前記記憶部は、
    前記システムノイズ分散値の初期値である第１初期値を記憶し、
    前記処理回路は、
    前記システムノイズ分散値を前記第１初期値から変化させる第１処理を行うことを特徴とする回路装置。
  2. 請求項１に記載の回路装置において、
    前記第１処理は、前記システムノイズ分散値を前記第１初期値から単調減少させる処理であることを特徴とする回路装置。
  3. 発振信号に基づく入力信号と基準信号との位相比較結果に対するカルマンフィルター処理と、前記位相比較結果に対するループフィルター処理とを行う処理回路と、
    前記ループフィルター処理の出力データである周波数制御データと振動子とを用いて、前記周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、
    記憶部と、
    を含み、
    前記処理回路は、
    前記カルマンフィルター処理のシステムノイズ分散値及び観測ノイズ分散値を設定し、
    設定された前記システムノイズ分散値及び前記観測ノイズ分散値に基づいて前記カルマンフィルター処理を行うことで、前記位相比較結果の観測値に対する真値を推定し、
    前記記憶部は、
    前記観測ノイズ分散値の初期値である第２初期値を記憶し、
    前記処理回路は、
    前記観測ノイズ分散値を前記第２初期値から変化させる第２処理を行うことを特徴とする回路装置。
  4. 請求項３に記載の回路装置において、
    前記第２処理は、前記観測ノイズ分散値を前記第２初期値から単調増加させる処理であることを特徴とする回路装置。
  5. 請求項１乃至４のいずれか一項に記載の回路装置において、
    前記処理回路は、
    前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させることを特徴とする回路装置。
  6. 請求項１乃至４のいずれか一項に記載の回路装置において、
    前記処理回路は、
    前記カルマンフィルター処理の収束状態において、前記システムノイズ分散値及び前記観測ノイズ分散値により設定されるカットオフ周波数のローパスフィルター処理を行うことを特徴とする回路装置。
  7. 発振信号に基づく入力信号と基準信号との位相比較結果に対するカルマンフィルター処理と、前記位相比較結果に対するループフィルター処理とを行う処理回路と、
    前記ループフィルター処理の出力データである周波数制御データと振動子とを用いて、前記周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、
    記憶部と、
    を含み、
    前記処理回路は、
    前記カルマンフィルター処理のシステムノイズ分散値及び観測ノイズ分散値を設定し、
    設定された前記システムノイズ分散値及び前記観測ノイズ分散値に基づいて前記カルマンフィルター処理を行うことで、前記位相比較結果の観測値に対する真値を推定し、
    前記記憶部は、
    前記システムノイズ分散値の初期値である第１初期値を記憶し、
    前記処理回路は、
    前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させると共に、前記システムノイズ分散値を前記第１初期値から変化させる第１処理を行うことを特徴とする回路装置。
  8. 請求項７に記載の回路装置において、
    前記第１処理は、前記システムノイズ分散値を前記第１初期値から単調増加させる処理であることを特徴とする回路装置。
  9. 発振信号に基づく入力信号と基準信号との位相比較結果に対するカルマンフィルター処理と、前記位相比較結果に対するループフィルター処理とを行う処理回路と、
    前記ループフィルター処理の出力データである周波数制御データと振動子とを用いて、前記周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、
    記憶部と、
    を含み、
    前記処理回路は、
    前記カルマンフィルター処理のシステムノイズ分散値及び観測ノイズ分散値を設定し、
    設定された前記システムノイズ分散値及び前記観測ノイズ分散値に基づいて前記カルマンフィルター処理を行うことで、前記位相比較結果の観測値に対する真値を推定し、
    前記記憶部は、
    前記観測ノイズ分散値の初期値である第２初期値を記憶し、
    前記処理回路は、
    前記発振信号が前記基準信号にロックした状態であると判断されたときに、前記ループフィルター処理のカットオフ周波数を第１の周波数から、前記第１の周波数より低い第２の周波数に変化させると共に、前記観測ノイズ分散値を前記第２初期値から変化させる第２処理を行うことを特徴とする回路装置。
  10. 請求項９に記載の回路装置において、
    前記第２処理は、前記観測ノイズ分散値を前記第２初期値から単調減少させる処理であることを特徴とする回路装置。
  11. 請求項１乃至１０のいずれか一項に記載の回路装置において、
    前記処理回路は、
    前記基準信号の消失又は異常によるホールドオーバーが検出された場合に、前記ホールドオーバーの検出タイミングに対応するタイミングでの前記真値を保持し、前記真値に基づく前記ループフィルター処理を行うことで、エージング補正された前記周波数制御データを生成することを特徴とする回路装置。
  12. 請求項１乃至１１のいずれか一項に記載の回路装置と、
    前記振動子と、
    を含むことを特徴とする発振器。
  13. 請求項１乃至１１のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
  14. 請求項１乃至１１のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
JP2018064906A 2018-03-29 2018-03-29 回路装置、発振器、電子機器及び移動体 Active JP7210891B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018064906A JP7210891B2 (ja) 2018-03-29 2018-03-29 回路装置、発振器、電子機器及び移動体
US16/367,334 US10771010B2 (en) 2018-03-29 2019-03-28 Circuit device, oscillator, electronic apparatus, and vehicle
CN201910241307.3A CN110324039B (zh) 2018-03-29 2019-03-28 电路装置、振荡器、电子设备以及移动体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018064906A JP7210891B2 (ja) 2018-03-29 2018-03-29 回路装置、発振器、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2019176403A JP2019176403A (ja) 2019-10-10
JP7210891B2 true JP7210891B2 (ja) 2023-01-24

Family

ID=68055611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018064906A Active JP7210891B2 (ja) 2018-03-29 2018-03-29 回路装置、発振器、電子機器及び移動体

Country Status (3)

Country Link
US (1) US10771010B2 (ja)
JP (1) JP7210891B2 (ja)
CN (1) CN110324039B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513012B2 (en) * 2019-06-06 2022-11-29 Mediatek Inc. Aging calibration for temperature sensor
WO2022264462A1 (ja) * 2021-06-15 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路、電子装置、および、半導体集積回路の制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027581A (ja) 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
JP2011130435A (ja) 2009-12-17 2011-06-30 Intel Corp 適応デジタル位相ロックループ
JP2015114221A (ja) 2013-12-12 2015-06-22 セイコーエプソン株式会社 信号処理装置、検出装置、センサー、電子機器及び移動体
JP2017123632A (ja) 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711230B1 (en) * 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
JP3840468B2 (ja) * 2003-09-29 2006-11-01 松下電器産業株式会社 Ｐｌｌ周波数シンセサイザ
JP2005331382A (ja) * 2004-05-20 2005-12-02 Hidenori Hashimoto Ｇｐｓ受信装置
JP2005347817A (ja) * 2004-05-31 2005-12-15 Sharp Corp Ｐｌｌ回路
CN102323602A (zh) * 2011-05-30 2012-01-18 哈尔滨工程大学 一种基于自适应二阶卡尔曼滤波器的载波跟踪环路及其滤波方法
WO2015072515A1 (ja) * 2013-11-15 2015-05-21 独立行政法人産業技術総合研究所 受信信号処理装置、通信システム及び受信信号処理方法
JP6756172B2 (ja) 2016-01-06 2020-09-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6753181B2 (ja) * 2016-01-06 2020-09-09 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10298175B2 (en) 2016-01-06 2019-05-21 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
CN106338748A (zh) * 2016-08-30 2017-01-18 电子科技大学 基于卡尔曼滤波的gps接收机跟踪环路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027581A (ja) 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
JP2011130435A (ja) 2009-12-17 2011-06-30 Intel Corp 適応デジタル位相ロックループ
JP2015114221A (ja) 2013-12-12 2015-06-22 セイコーエプソン株式会社 信号処理装置、検出装置、センサー、電子機器及び移動体
JP2017123632A (ja) 2016-01-06 2017-07-13 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US10771010B2 (en) 2020-09-08
JP2019176403A (ja) 2019-10-10
CN110324039B (zh) 2023-06-02
CN110324039A (zh) 2019-10-11
US20190305726A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN107306132B (zh) 电路装置、振荡器、电子设备以及移动体
JP6753181B2 (ja) 回路装置、発振器、電子機器及び移動体
CN106953633B (zh) 电路装置、振荡器、电子设备以及移动体
CN106953631B (zh) 电路装置、振荡器、电子设备以及移动体
US10084462B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
CN107306134B (zh) 电路装置、振荡器、电子设备以及移动体
US10637484B2 (en) Circuit device, oscillator, clock signal generator, electronic apparatus, and vehicle
US10348309B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
US10686457B2 (en) Circuit device, oscillator, electronic apparatus and vehicle
US10298175B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
JP7210891B2 (ja) 回路装置、発振器、電子機器及び移動体
US10305488B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
US10305489B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
JP6756173B2 (ja) 回路装置、発振器、電子機器及び移動体
CN106961251B (zh) 电路装置、振荡器、电子设备以及移动体
CN109802676B (zh) 电路装置、振荡器、电子设备和移动体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221226

R150 Certificate of patent or registration of utility model

Ref document number: 7210891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150