JP2011129561A - 光電変換装置及びその製造方法 - Google Patents

光電変換装置及びその製造方法 Download PDF

Info

Publication number
JP2011129561A
JP2011129561A JP2009283877A JP2009283877A JP2011129561A JP 2011129561 A JP2011129561 A JP 2011129561A JP 2009283877 A JP2009283877 A JP 2009283877A JP 2009283877 A JP2009283877 A JP 2009283877A JP 2011129561 A JP2011129561 A JP 2011129561A
Authority
JP
Japan
Prior art keywords
layer
type layer
photoelectric conversion
type
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009283877A
Other languages
English (en)
Other versions
JP2011129561A5 (ja
JP4940290B2 (ja
Inventor
Kazuya Murata
和哉 村田
Mitsuhiro Matsumoto
光弘 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009283877A priority Critical patent/JP4940290B2/ja
Priority to CN2010800568363A priority patent/CN102668111A/zh
Priority to PCT/JP2010/072346 priority patent/WO2011074523A1/ja
Publication of JP2011129561A publication Critical patent/JP2011129561A/ja
Publication of JP2011129561A5 publication Critical patent/JP2011129561A5/ja
Application granted granted Critical
Publication of JP4940290B2 publication Critical patent/JP4940290B2/ja
Priority to US13/523,323 priority patent/US8575472B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】光電変換装置における光電変換効率を向上させる。
【解決手段】ｐ型のドーパントを含むｐ型層４０、発電層となる微結晶シリコン層であるｉ型層４２及びｎ型のドーパントを含むｎ型層４４を積層した光電変換ユニットを含む光電変換装置であって、ｐ型層４０は、微結晶シリコン層である第１のｐ型層４０ａと、微結晶シリコンｐ型層４０ａとｉ型層４２との間に配置されたアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層４０ｂと、の積層構造を有するものとする。第２のｐ型層４０ｂは、ｉ型層４２側に酸化層を備える。
【選択図】図２

Description

本発明は、光電変換装置及びその製造方法に関する。
多結晶、微結晶またはアモルファスシリコンを用いた太陽電池が知られている。特に、微結晶またはアモルファスシリコンの薄膜を積層した構造を有する光電変換装置は、資源消費の観点、コストの低下の観点および効率化の観点から注目されている。
一般的に、光電変換装置は、表面が絶縁性の基板上に第１電極、１以上の半導体薄膜光電変換セル及び第２電極を順に積層して形成される。それぞれの光電変換ユニットは、光入射側からｐ型層、ｉ型層及びｎ型層を積層して構成される。光電変換装置の変換効率を向上させる方法として、２種以上の光電変換セルを光入射方向に積層することが知られている。光電変換装置の光入射側にはバンドギャップが広い光電変換層を含む第１の光電変換ユニットを配置し、その後に第１の光電変換ユニットよりもバンドギャップの狭い光電変換層を含む第２の光電変換ユニットを配置する。これにより、入射光の広い波長範囲に亘って光電変換を可能にし、装置全体として変換効率の向上を図ることができる。例えば、アモルファスシリコン（ａ−Ｓｉ）光電変換ユニットをトップセルとし、微結晶（μｃ−Ｓｉ）光電変換ユニットをボトムセルとした構造が知られている。その中でも、透光性基板上にアモルファスシリコン、微結晶シリコンの順に積層させ、基板面から光を入射させる構造が注目されており、大面積モジュールにおいて集積型構造が容易であるとともに、透光性基板の中で光電変換に寄与しない領域面積を少なくすることができる。
また、不純物を含む微結晶シリコン系薄膜と不純物を含む非晶質シリコン系薄膜を積層させることにより、発電層の結晶粒界や粒内欠陥を低減し、光電変換効率を向上させる技術が開示されている。特に、光入射とは逆側にある裏面電極上に、ｐ型微結晶シリコン系薄膜とｐ型非晶質シリコン系薄膜を積層させることと、このｐ型非晶質シリコン系薄膜にアモルファスシリコンやアモルファス炭化シリコンが使用できることが開示されている（例えば、特許文献1参照）。
特開平１０−２９４４８２号公報
アモルファスシリコンを発電層として用いた発電ユニット（トップセル）と微結晶シリコンを発電層として用いた発電ユニット（ボトムセル）をこの順に積層し、アモルファスシリコン層側を光入射側に配置した光電変換装置において、従来、トップセルのｎ型層を微結晶シリコン層とし、その上に接するようにｐ型微結晶シリコン層（またはｐ型微結晶炭化シリコン層）、さらにｐ型層と接するように微結晶シリコン発電層を設置する構造を用いてきた。しかし、この構造では、トップセルのｎ型微結晶シリコン層やボトムセルのｐ型微結晶シリコン層の膜質（結晶化率、ドープ率）を変化させると微結晶シリコン発電層の結晶性も変化して最適膜質からずれてしまう問題が生じていた。それぞれの層単独で膜質を最適となるよう調整することができなかったため、２種以上の光電変換セルを積層した光電変換装置の最適な形成条件を導くのが非常に困難であった。また、ボトムセルの微結晶シリコン層の各層は形成条件が非常にクリティカルであるため、製造装置のメンテナンスの後や一定の処理枚数の処理後には形成条件の再調整が必要となるが、その再調整について同じ問題が発生し、大量生産する場合の生産量が大幅に低下してしまうという問題があった。
ｐ型微結晶シリコン層とｐ型アモルファスシリコン層を積層させた構造を光入射側と逆に配置した場合、ｐ型微結晶シリコン層と微結晶シリコン発電層の界面層の結晶性には接合特性はほとんど影響を受けない。しかし、上記の積層させた構造を光入射側に配置したときは、ｐ型微結晶シリコン層と発電層の界面層の結晶性に接合特性が大きく影響を受け、界面層の結晶化率が低いと光電変換効率の向上を妨げることがある。そこで、ｐ型層にｐ型微結晶シリコン層とｐ型アモルファスシリコン層を積層させ、この構造を光入射側に配置した場合であっても、i型層の界面付近の結晶化率を低下させない技術が必要とされている。
本発明の１つの態様は、ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置であって、ｐ型層は、微結晶シリコン層である第１のｐ型層と、微結晶シリコンｐ型層とｉ型層との間に配置されたアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層と、の積層構造を有する、光電変換装置である。
本発明の別の態様は、ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置の製造方法であって、ｐ型層として、微結晶シリコン層である第１のｐ型層を形成し、微結晶シリコンｐ型層とｉ型層との間にアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層を形成する工程と、第２のｐ型層のｉ型層側を酸化する工程と、を備える、光電変換装置の製造方法である。
本発明によれば、光電変換装置における光電変換効率を向上させることができると共に、光電変換装置の生産効率を向上させることができる。
本発明の実施の形態における光電変換装置の構成を示す図である。 本発明の実施の形態における光電変換装置のμｃ−Ｓｉユニットの構成を示す図である。 本発明の実施の形態における光電変換装置のμｃ−Ｓｉユニットの構成を示す図である。 本発明の実施例６における第２のｐ型層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。 本発明の実施例７におけるバッファ層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。 本発明の実施例８におけるバッファ層の成膜時の水素／シラン希釈比に対する光電変換装置の光電変換効率の関係を示す図である。
図１は、本発明の実施の形態における光電変換装置１００の構造を示す断面図である。本実施の形態における光電変換装置１００は、透明絶縁基板１０を光入射側として、光入射側から、透明導電膜１２、トップセルとして広いバンドギャップを有するアモルファスシリコン（ａ−Ｓｉ）（光電変換）ユニット１０２、中間層１４、ボトムセルとしてａ−Ｓｉユニット１０２よりバンドギャップの狭い微結晶シリコン（μｃ−Ｓｉ）（光電変換）ユニット１０４、第１裏面電極層１６、第２裏面電極層１８、充填材２０及び保護膜２２を積層した構造を有している。
以下、本発明の実施の形態における光電変換装置１００の構成及び製造方法について説明する。
透明絶縁基板１０は、例えば、ガラス基板、プラスチック基板等の少なくとも可視光波長領域において透過性を有する材料を適用することができる。透明絶縁基板１０上に透明導電膜１２が形成される。透明導電膜１２は、酸化錫（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等に錫（Ｓｎ）、アンチモン（Ｓｂ）、フッ素（Ｆ）、アルミニウム（Ａｌ）等をドープした透明導電性酸化物（ＴＣＯ）のうち少なくとも一種類又は複数種を組み合わせて用いることが好適である。特に、酸化亜鉛（ＺｎＯ）は、透光性が高く、抵抗率が低く、耐プラズマ特性にも優れているので好適である。透明導電膜１２は、例えば、スパッタリング等により形成することができる。透明導電膜１２の膜厚は０．５μｍ以上５μｍ以下の範囲とすることが好適である。また、透明導電膜１２の表面には光閉じ込め効果を有する凹凸を設けることが好適である。
透明導電膜１２上に、ｐ型層、ｉ型層、ｎ型層のシリコン系薄膜を順に積層してａ−Ｓｉユニット１０２を形成する。ａ−Ｓｉユニット１０２は、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロルシラン（ＳｉＨ2Ｃｌ2）等のシリコン含有ガス、メタン（ＣＨ4）等の炭素含有ガス、ジボラン（Ｂ2Ｈ6）等のｐ型ドーパント含有ガス、フォスフィン（ＰＨ3）等のｎ型ドーパント含有ガス及び水素（Ｈ2）等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマＣＶＤにより形成することができる。
プラズマＣＶＤは、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤを適用することが好適である。ＲＦプラズマＣＶＤは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板１０を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、５ｍＷ／ｃｍ2以上１００ｍＷ／ｃｍ2以下とすることが好ましい。
一般的に、ｐ型層、ｉ型層、ｎ型層はそれぞれ別の成膜室において成膜される。成膜室は、真空ポンプによって真空排気可能であり、ＲＦプラズマＣＶＤのための電極が内蔵される。また、透明絶縁基板１０の搬送装置、ＲＦプラズマＣＶＤのための電源及びマッチング装置、ガス供給用の配管等が付設される。
ｐ型層は、透明導電膜１２上に形成される。ｐ型層は、ｐ型ドーパント（ボロン等）をドープした膜厚１０ｎｍ以上１００ｎｍ以下のｐ型アモルファスシリコン層（ｐ型ａ−Ｓｉ：Ｈ）又はｐ型アモルファス炭化シリコン（ｐ型ａ−ＳｉＣ：Ｈ）とする。ｐ型層の膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、ｐ型層は、ボロンが高濃度にドープされた高吸収アモルファス炭化シリコン層（ｐ１層）と、高吸収アモルファス炭化シリコン層よりもボロンの濃度が低い低吸収アモルファス炭化シリコン層（ｐ２層）とを積層した構造とすることが好適である。このとき、基板温度は１８０℃、反応圧力は８０Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ2で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。高吸収アモルファス炭化シリコン層（ｐ１層）の成膜時には、原料ガスは、シラン（ＳｉＨ4），メタン（ＣＨ4），水素（Ｈ2）及びジボラン（Ｂ2Ｈ6）をそれぞれ４０ｓｃｃｍ，８０ｓｃｃｍ，４００ｓｃｃｍ及び１２ｓｃｃｍ（１％希釈）で供給することが好適である。低吸収アモルファス炭化シリコン層（ｐ２層）の成膜時には、原料ガスは、シラン（ＳｉＨ4），メタン（ＣＨ4），水素（Ｈ2）及びジボラン（Ｂ2Ｈ6）をそれぞれ４０ｓｃｃｍ，８０ｓｃｃｍ，４００ｓｃｃｍ及び１ｓｃｃｍ（１％希釈）で供給することが好適である。高吸収アモルファス炭化シリコン層（ｐ１層）及び低吸収アモルファス炭化シリコン層（ｐ２層）の膜厚は、それぞれ７ｎｍ及び３ｎｍとすることが好適である。ｉ型層は、ｐ型層上に形成されたドープされていない膜厚５０ｎｍ以上５００ｎｍ以下のアモルファスシリコン膜とする。ｉ型層の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。また、ｉ型層は、ａ−Ｓｉユニット１０２の発電層となる。例えば、ｉ型層は、アモルファス炭化シリコン層であるトップセルバッファ層とアモルファスシリコン層である通常のｉ型層とを積層した構造とすることが好適である。このとき、トップセルバッファ層は、基板温度は１８０℃、反応圧力は８０Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ2で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。トップセルバッファ層の成膜時には、原料ガスは、シラン（ＳｉＨ4），メタン（ＣＨ4）及び水素（Ｈ2）をそれぞれ２０ｓｃｃｍ，１０ｓｃｃｍ及び２０００ｓｃｃｍで供給することが好適である。トップセルバッファ層の膜厚は、１０ｎｍとすることが好適である。アモルファスシリコン層である通常のｉ型層は、基板温度は１８０℃、反応圧力は１００Ｐａの原料ガス供給下において電力密度１１ｍＷ／ｃｍ2で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。通常のｉ型層の成膜時には、原料ガスは、シラン（ＳｉＨ4）及び水素（Ｈ2）をそれぞれ３００及び１０００ｓｃｃｍで供給することが好適である。通常のｉ型層の膜厚は、３００ｎｍとすることが好適である。ｎ型層は、ｉ型層上に形成されたｎ型ドーパント（リン等）をドープした膜厚１０ｎｍ以上１００ｎｍ以下のｎ型アモルファスシリコン層（ｎ型ａ−Ｓｉ：Ｈ）又はｎ型微結晶シリコン層（ｎ型μｃ−Ｓｉ：Ｈ）とする。ｎ型層の膜質は、シリコン含有ガス、炭素含有ガス、ｎ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、ｎ型層は、基板温度は１８０℃、反応圧力は２００Ｐａの原料ガス供給下において電力密度１１０ｍＷ／ｃｍ2で電力を供給したＲＦプラズマＣＶＤで成膜することが好適である。ｎ型層の成膜時には、原料ガスは、シラン（ＳｉＨ4），水素（Ｈ2）及びホスフィン（ＰＨ３）をそれぞれ１０ｓｃｃｍ，２０００ｓｃｃｍ及び５ｓｃｃｍ（１％希釈）で供給することが好適である。ｎ型層の膜厚は、２０ｎｍとすることが好適である。
ａ−Ｓｉユニット１０２上に、中間層１４を形成する。中間層１４は、酸化亜鉛（ＺｎＯ）、酸化シリコン（ＳｉＯｘ）等の透明導電性酸化物（ＴＣＯ）を用いることが好適である。特に、マグネシウムＭｇがドープされた酸化亜鉛（ＺｎＯ）や酸化シリコン（ＳｉＯｘ）を用いることが好適である。中間層１４は、例えば、スパッタリング等により形成することができる。中間層１４の膜厚は１０ｎｍ以上２００ｎｍ以下の範囲とすることが好適である。なお、中間層１４は、設けなくてもよい。
中間層１４上に、図２の拡大断面図に示すように、ｐ型層４０、ｉ型層４２、ｎ型層４４を順に積層したμｃ−Ｓｉユニット１０４を形成する。μｃ−Ｓｉユニット１０４は、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロルシラン（ＳｉＨ2Ｃｌ2）等のシリコン含有ガス、メタン（ＣＨ4）等の炭素含有ガス、ジボラン（Ｂ2Ｈ6）等のｐ型ドーパント含有ガス、フォスフィン（ＰＨ3）等のｎ型ドーパント含有ガス及び水素（Ｈ2）等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマＣＶＤにより形成することができる。
プラズマＣＶＤは、ａ−Ｓｉユニット１０２と同様に、例えば、１３．５６ＭＨｚのＲＦプラズマＣＶＤを適用することが好適である。ＲＦプラズマＣＶＤは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板１０を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、５ｍＷ／ｃｍ2以上１００ｍＷ／ｃｍ2以下とすることが好ましい。
ｐ型層４０は、中間層１４又はａ−Ｓｉユニット１０２のｎ型層上に形成される。本実施の形態では、微結晶シリコン層である第１のｐ型層４０ａとアモルファス層である第２のｐ型層４０ｂとの少なくとも２層を積層して構成する。アモルファス層は、アモルファスシリコン層（ａ−Ｓｉ）又はアモルファス炭化シリコン層（ａ−ＳｉＣ）とすることが好適である。
第１のｐ型層４０ａは、膜厚５ｎｍ以上５０ｎｍ以下とすることが好適である。また、第２のｐ型層４０ｂをａ−Ｓｉ層とする場合には、膜厚１ｎｍ以上４．５ｎｍ以下とすることが好適である。第２のｐ型層４０ｂをａ−ＳｉＣ層とする場合には、膜厚１ｎｍ以上４．５ｎｍ以下とすることが好適である。
第１のｐ型層４０ａ及び第２のｐ型層４０ｂの膜質は、シリコン含有ガス、炭素含有ガス、ｐ型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。
その後、第２のｐ型層４０ｂを酸化する処理を行う。例えば、第２のｐ型層４０ｂを形成した後、成膜ラインの真空層から透明絶縁基板１０を取り出し、大気中に暴露して酸化を行うことが好適である。酸化は、二次イオン質量分析（ＳＩＭＳ）において１×１０20／ｃｍ3以上１×１０22／ｃｍ3以下の酸素原子濃度が検出される程度に行うことが好適である。具体的には、カメカ社製のＳＩＭＳ分析装置（ＩＭＦ−４Ｆ）にて、真空度１×１０-7Ｔｏｒｒ以下において一次イオン種Ｃｓ+を加速電圧１４．５ｋＶ及び一次イオン電流１５ｎＡで照射して行った際に１×１０20／ｃｍ3以上１×１０22／ｃｍ3以下の酸素原子濃度が検出されることが好適である。
このように、第２のｐ型層４０ｂを形成した後に酸化処理することによって、第２のｐ型層４０ｂの表面層が酸化され、第２のｐ型層４０ｂ上に形成されるｉ型層４２との界面における界面準位（欠陥準位）が低減され、光電変換装置１００の出力電圧が向上する。
また、ｐ型層４０ｂを大気中に暴露して酸化処理を行う方法は、トップセルであるａ−Ｓｉユニット１０２の形成装置１台当りに一度に処理できる枚数が多く、ボトムセルであるμｃ−Ｓｉユニット１０４の形成装置１台当りに一度に処理枚数が少ない場合に特に効果的である。すなわち、ａ−Ｓｉユニット１０２の形成装置によってａ−Ｓｉユニット及びｐ型層４０ｂを形成した後、ａ−Ｓｉユニット１０２の形成装置から一旦取り出して大気に暴露することによって、μｃ−Ｓｉユニット１０４の形成装置に導入するまでの時間をタクトタイムの調整時間として利用することができるからである。また、一度に処理できる枚数の多いａ−Ｓｉユニット１０２の形成装置で多くの層を形成することによって、μｃ−Ｓｉユニット１０４の形成装置を増やすことなく、形成装置の稼働効率を向上させることができる。
また、ｐ型層４０ｂの膜厚を１ｎｍ未満にするとｐ型層４０ｂを設けることによる効果が十分に得られず、４．５ｎｍより大きくするとｐ型層４０の直列抵抗が大きくなって短絡電流やフィルファクタの低下を招くおそれがある。
さらに、ｐ型層４０ｂとしてａ−ＳｉＣ層を適用することによって、ａ−Ｓｉ層を適用するよりもワイドバンドギャップ化することができる。これによって、光電変換装置１００の開放電圧をより高めることができると共に、ｐ型層４０における光吸収の損失も低減できるので短絡電流も向上する。
ｐ型層４０上にはｉ型層４２を形成する。ｉ型層４２は、ｐ型層４０上に形成された主にドープされていない膜厚０．５μｍ以上５μｍ以下の微結晶シリコン膜とする。ｉ型層４２は、μｃ−Ｓｉユニット１０４の発電層となる層である。
本実施の形態においてｉ型層４２は、ｐ型層４０に接するようにバッファ層４２ａを形成し、バッファ層４２ａ上に主発電層４２ｂを形成した構成を有することが好適である。バッファ層４２ａは、主発電層４２ｂの成膜条件よりも高い結晶化率となる成膜条件で成膜する。すなわち、ガラス基板等に単膜として成膜したときにバッファ層４２ａは主発電層４２ｂよりも結晶化率が高くなる成膜条件で形成する。なお、バッファ層４２ａは、ｐ型ドーパントを添加したｐ型層としてもよい。
具体的には、バッファ層４２ａは、水素（Ｈ2）／シラン（ＳｉＨ4）希釈比が１３０以上８００以下の混合ガスを圧力２００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は３０ｍＷ／ｃｍ2以上１０００ｍＷ／ｃｍ2以下とすることが好適である。主発電層４２ｂは、水素（Ｈ2）／シラン（ＳｉＨ4）希釈比が３０以上２００以下の混合ガスを圧力６００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は３０ｍＷ／ｃｍ2以上３０００ｍＷ／ｃｍ2以下とすることが好適である。なお、２７ＭＨｚ等のＶＨＦプラズマを用いて成膜してもよい。
バッファ層４２ａを設けることによって、ｉ型層４２におけるｐ型層４０界面近傍の結晶化率が高まり、μｃ−Ｓｉユニット１０４の発電層となるｉ型層４２全体の結晶化率も高めることとなり、光電変換装置１００の光電変換効率を向上させることができる。
バッファ層４２ａの膜厚は８ｎｍ以上１００ｎｍ以下とすることが好適である。膜厚が８ｎｍ未満ではバッファ層４２ａを挿入した効果が十分でなく、１００ｎｍより大きいとフィルファクタＦＦ等の光電変換特性の低下を招くおそれがある。
さらに、図３の拡大断面図に示すように、微結晶シリコン層であるバッファ層４２ａに加えて、ｐ型層４０とバッファ層４２ａとの間にアモルファスシリコン層であるバッファ層４２ｃを設けることも好適である。バッファ層４２ｃは、一般的なアモルファスシリコン層の成膜条件で形成すればよく、例えば、水素（Ｈ2）／シラン（ＳｉＨ4）希釈比が１０以下の混合ガスを圧力１００Ｐａで導入し、１３．５６ＭＨｚのＲＦプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は８０℃以上２５０℃以下とし、プラズマに対する導入電力は５ｍＷ／ｃｍ2以上１００ｍＷ／ｃｍ2以下とすることが好適である。バッファ層４２ｃの膜厚は１ｎｍ以上５ｎｍ以下とすることが好適である。
ｐ型層４０とバッファ層４２ａとの間にアモルファスシリコン層であるバッファ層４２ｃを下地として設けることによって、ｐ型層４０の影響を受けることなくバッファ層４２ａの結晶化率を高めることができる。これによって、μｃ−Ｓｉユニット１０４の直列抵抗を低下させ、短絡電流を向上させることができる。
ただし、ｐ型層４０を２層にする構成並びにｉ型層４２にバッファ層４２ａ及び４２ｃを設ける構成は少なくとも一方を適用すればよい。もちろん、両方の構成を同時に適用することによって、両方の作用・効果を得ることができる。
ｎ型層４４は、ｉ型層４２上に形成される。ｎ型層４４は、ｎ型ドーパント（リン等）をドープした膜厚５ｎｍ以上５０ｎｍ以下のｎ型微結晶シリコン層（ｎ型μｃ−Ｓｉ：Ｈ）とする。ただし、μｃ−Ｓｉユニット１０４はこれに限定されるものではなく、発電層として以下に説明するｉ型微結晶シリコン層（ｉ型μｃ−Ｓｉ：Ｈ）が用いられるものであればよい。
μｃ−Ｓｉユニット１０４上に、第１裏面電極層１６、第２裏面電極層１８として反射性金属と透明導電性酸化物（ＴＣＯ）との積層構造を形成する。第１裏面電極層１６としては、酸化錫（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等の透明導電性酸化物（ＴＣＯ）が用いられる。ＴＣＯは、例えば、スパッタリング等により形成することができる。また、第２裏面電極層１８としては、銀（Ａｇ）、アルミニウム（Ａｌ）等の金属が使用できる。第１裏面電極層１６及び第２裏面電極層１８は、合わせて１μｍ程度の膜厚とすることが好適である。第１裏面電極層１６及び第２裏面電極層１８の少なくとも一方には、光閉じ込め効果を高めるための凹凸が設けることが好適である。
さらに、充填材２０によって第２裏面電極層１８の表面を保護膜２２で被う。充填材２０及び保護膜２２は、ＥＶＡ、ポリイミド等の樹脂材料とすることができる。これによって、光電変換装置１００の発電層への水分の侵入等を防ぐことができる。
なお、ＹＡＧレーザ（基本波１０６４ｎｍ、２倍波５３２ｎｍ）を用いて、透明導電膜１２、ａ−Ｓｉユニット１０２、中間層１４、μｃ−Ｓｉユニット１０４、第１裏面電極層１６、第２裏面電極層１８の分離加工を行うことによって、複数のセルを直列に接続した構成にしてもよい。
＜実施例＞
以下、本発明の実施例及び比較例を示す。
（比較例１）
透明絶縁基板１０として、３３ｃｍ×４３ｃｍ角，４ｍｍ厚のガラス基板を用いた。透明絶縁基板１０上に、熱ＣＶＤにより透明導電膜１２として表面に凹凸形状を有する６００ｎｍ厚のＳｎＯ2を形成した。この後、透明導電膜１２をＹＡＧレーザにて短冊状にパターニングした。ＹＡＧレーザは、波長１０６４ｎｍ、エネルギー密度１３Ｊ／ｃｍ2、パルス周波数３ｋＨｚのものを用いた。
次に、ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層は、表１に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出し、ａ−Ｓｉユニット１０２のｎ型層を大気に暴露して酸化させた。なお、以下の説明においてジボラン（Ｂ2Ｈ6）及びホスフィン（ＰＨ3）は水素ベースで１％の濃度のガスの流量で示す。
Figure 2011129561
次に、ａ−Ｓｉユニット１０２のｎ型層上に、μｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４のｐ型層４０，ｉ型層４２及びｎ型層４４は、表２に示す成膜条件において形成した。
Figure 2011129561
この後、透明導電膜１２のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、ａ−Ｓｉユニット１０２及びμｃ−Ｓｉユニット１０４を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ2、パルス周波数３ｋＨｚのものを用いた。
次に、第１裏面電極層１６としてＺｎＯ膜をスパッタリングにより形成し、第２裏面電極層１８としてＡｇ電極をスパッタリングにより形成した。この後、ａ−Ｓｉユニット１０２及びμｃ−Ｓｉユニット１０４のパターンニング位置から５０μｍ横の位置にＹＡＧレーザを照射し、第１裏面電極層１６、第２裏面電極層１８を短冊状にパターニングした。ＹＡＧレーザは、エネルギー密度０．７Ｊ／ｃｍ2、パルス周波数４ｋＨｚのものを用いた。
（比較例２）
透明絶縁基板１０上に比較例１と同様に透明導電膜１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層は、表３に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出すことなく、表３に示す条件で、μｃ−Ｓｉユニット１０４のｐ型層４０を単層として形成した。
Figure 2011129561
次に、透明絶縁基板１０を成膜室から大気中に取り出し、単層として形成されたμｃ−Ｓｉユニット１０４のｐ型層４０を大気に暴露して酸化させた。続いて、酸化させたμｃ−Ｓｉユニット１０４のｐ型層４０上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４のｉ型層４２及びｎ型層４４は、表４に示す成膜条件において形成した。
Figure 2011129561
この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
（実施例１）
透明絶縁基板１０上に比較例１と同様に透明導電膜１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層を順に積層した。ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層は、表５に示す成膜条件において形成した。その後、透明絶縁基板１０を成膜室から大気中に取り出すことなく、表５に示す条件で、μｃ−Ｓｉユニット１０４の第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成した。
Figure 2011129561
次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ−Ｓｉユニット１０４の第２のｐ型層４０ｂを大気に暴露して酸化させた。続いて、酸化させた第２のｐ型層４０ｂ上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４のｉ型層４２及びｎ型層４４は、比較例２と同様に表４に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
（実施例２）
透明絶縁基板１０上に実施例１と同様に透明導電膜１２，ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層並びにμｃ−Ｓｉユニット１０４の第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ−Ｓｉユニット１０４の第２のｐ型層４０ｂを大気に暴露して酸化させた。
続いて、酸化させた第２のｐ型層４０ｂ上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４のバッファ層４２ａ及び主発電層４２ｂを積層してｉ型層４２を形成し、ｉ型層４２上にｎ型層４４を形成した。ｉ型層４２及びｎ型層４４は、表６に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
Figure 2011129561
（実施例３）
透明絶縁基板１０上に実施例１と同様に透明導電膜１２並びにａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層を形成した。さらに、表７に示すように、μｃ−Ｓｉユニット１０４の第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成した。ここで、第２のｐ型層４０ｂはアモルファス炭化シリコン層とした。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ−Ｓｉユニット１０４の第２のｐ型層４０ｂを大気に暴露して酸化させた。
Figure 2011129561
続いて、酸化させた第２のｐ型層４０ｂ上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４は、実施例２と同様に表６の成膜条件でｉ型層４２及びｎ型層４４を形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
（実施例４）
透明絶縁基板１０上に実施例３と同様に透明導電膜１２，ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層並びにμｃ−Ｓｉユニット１０４の第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ−Ｓｉユニット１０４の第２のｐ型層４０ｂを大気に暴露して酸化させた。
続いて、酸化させた第２のｐ型層４０ｂ上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４のバッファ層４２ａ，バッファ層４２ｃ及び主発電層４２ｂを積層してｉ型層４２を形成し、ｉ型層４２上にｎ型層４４を形成した。ｉ型層４２及びｎ型層４４は、表８に示す成膜条件において形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
Figure 2011129561
（実施例５）
透明絶縁基板１０上に実施例３と同様に透明導電膜１２，ａ−Ｓｉユニット１０２のｐ型層，ｉ型層及びｎ型層並びにμｃ−Ｓｉユニット１０４の第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成した。次に、透明絶縁基板１０を成膜室から大気中に取り出し、μｃ−Ｓｉユニット１０４の第２のｐ型層４０ｂを大気に暴露して酸化させた。
続いて、酸化させた第２のｐ型層４０ｂ上にμｃ−Ｓｉユニット１０４を形成した。μｃ−Ｓｉユニット１０４は、表９に示す成膜条件において、第２のｐ型層４０ｂ上にバッファ層４２ａ及び主発電層４２ｂを積層してｉ型層４２を形成し、ｉ型層４２上にｎ型層４４を形成した。ここでは、バッファ層４２ａにｐ型のドーパントであるボロンを添加してｐ型層として形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
Figure 2011129561
（実施例６）
実施例３において第２のｐ型層４０ｂの膜厚依存性を調べ実施例６とした。第２のｐ型層４０ｂを設けない場合に加えて、第２のｐ型層４０ｂの膜厚を１ｎｍ〜１０ｎｍまで変化させた場合の光電変換効率を測定した。
（実施例７）
実施例３においてバッファ層４２ａの膜厚依存性を調べ実施例６とした。バッファ層４２ａを設けない場合に加えて、バッファ層４２ａの膜厚を３００ｎｍまで変化させた場合の光電変換効率を測定した。
（実施例８）
実施例３においてバッファ層４２ａの形成時の水素（Ｈ2）／シラン（ＳｉＨ4）希釈比依存性を調べ実施例８とした。水素（Ｈ2）／シラン（ＳｉＨ4）希釈比は５０〜４００の範囲で変化させた。
（比較例３）
透明絶縁基板１０上に比較例１と同様に透明導電膜１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ−Ｓｉユニット１０２を形成せず、表２に示す成膜条件でμｃ−Ｓｉユニット１０４のｐ型層４０、ｉ型層４２及びｎ型層４４を形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
（実施例９）
透明絶縁基板１０上に比較例１と同様に透明導電膜１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、ａ−Ｓｉユニット１０２を形成せず、表７に示す成膜条件で第１のｐ型層４０ａ及び第２のｐ型層４０ｂを形成し、第２のｐ型層４０ｂを大気に暴露して酸化した後、表６に示す成膜条件でμｃ−Ｓｉユニット１０４のｉ型層４２及びｎ型層４４を形成した。この後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
（実施例１０）
透明絶縁基板１０上に比較例１と同様に透明導電膜１２を形成し、ＹＡＧレーザにて短冊状にパターニングした。次に、比較例１と同様にａ−Ｓｉユニット１０２を形成した。その後、一度大気に取り出した後、表１０に示すように、μｃ−Ｓｉユニット１０４のｐ型半導体層を形成した。ｐ型層は、ｐ型結晶質シリコン半導体層を形成した後、ｐ型のアモルファス炭化シリコン半導体層を形成した。続いてｉ型の微結晶シリコン層(バッファ層)およびｉ型微結晶シリコン層およびｎ型結晶質シリコン層を形成した。その後、比較例１と同様に、第１裏面電極層１６，第２裏面電極層１８の形成やパターンニングを行った。
Figure 2011129561
表１１に、比較例１及び２並びに実施例１〜５の光電変換装置について開放電圧Ｖｏｃ，短絡電流密度Ｊｓｃ，フィルファクタＦＦ及び光電変換効率ηを測定した結果を示す。表１１では、比較例１の測定結果を１として、比較例２及び実施例１〜５の測定結果を規格化して示している。
Figure 2011129561
実施例１では、比較例１及び２に対して短絡電流密度Ｊｓｃ及びフィルファクタＦＦは低下するものの、開放電圧Ｖｏｃが１％上昇しており、第２のｐ型層４０ｂを挿入した効果が得られている。また、実施例２では、μｃ−Ｓｉユニット１０４のｉ型層４２にバッファ層４２ａを挿入することによって、開放電圧Ｖｏｃの向上に加えて、フィルファクタＦＦの低下も抑制され、光電変換効率ηは比較例１に対して５％向上した。また、実施例３では、実施例２に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に比べて７％向上した。また、実施例４では、実施例３に比べて短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して１０％向上した。また、実施例５では、比較例１に対して開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して５％向上した。
また、実施例６における第２のｐ型層４０ｂの膜厚依存性は、図４に示すように、膜厚が１ｎｍ以上４．５ｎｍ以下の範囲において光電変換効率ηは最大値の９０％以上となり、光電変換効率として高い値を示した。膜厚が４．５ｎｍより大きくなると、光電変換装置の直列抵抗値が大きくなり、特性は低下した。
また、実施例７におけるバッファ層４２ａの膜厚依存性は、図５に示すように、膜厚が３０ｎｍのときに光電変換効率ηが最大となり、膜厚が１０ｎｍ以上５０ｎｍ以下の範囲において高い値を示した。また、膜厚が８ｎｍ以上１００ｎｍ以下の範囲では光電変換効率ηは最大値の９０％以上を維持し、十分な特性向上が得られた。
また、実施例８におけるバッファ層４２ａの形成時の水素（Ｈ2）／シラン（ＳｉＨ4）希釈比依存性は、図６に示すように、希釈比が２５０倍付近で光電変換効率ηが最大となった。また、希釈比が１３０倍以上で光電変換効率ηは最大値の９０％程度以上を維持し、十分な特性向上が得られた。一方、希釈比が８００倍より大きくなるとバッファ層４２ａの膜厚と生産のタクトタイムとの関係から十分な成膜速度が得られなくなるので、希釈比は８００倍以下とすることが好適である。
また、表１２に、比較例３及び実施例９の光電変換装置について開放電圧Ｖｏｃ，短絡電流密度Ｊｓｃ，フィルファクタＦＦ及び光電変換効率ηを測定した結果を示す。表１１では、比較例３の測定結果を１として、実施例９の測定結果を規格化して示している。
Figure 2011129561
実施例９では、比較例３に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例３に対して６％向上した。このように、本発明はａ−Ｓｉユニット１０２とμｃ−Ｓｉユニット１０４とのタンデム型の光電変換装置のみならず、μｃ−Ｓｉユニット１０４のみで構成されるシングル型の光電変換装置においても有効である。
実施例１０では、比較例１に比べて開放電圧Ｖｏｃ及び短絡電流密度Ｊｓｃが増加し、光電変換効率ηは比較例１に対して３％向上した。このように、ａ−Ｓｉユニット１０２を形成後に大気暴露し、μｃ−Ｓｉユニット１０４のｐ型層としてｐ型結晶質シリコン半導体層を形成した後、ｐ型のアモルファス炭化シリコン半導体層を形成し、続いてｉ型の微結晶シリコン層(バッファ層)を形成した場合であっても本発明は有効である。
Figure 2011129561
１０ 透明絶縁基板、１２ 透明導電膜、１４ 中間層、１６ 第１裏面電極層、１８ 第２裏面電極層、２０ 充填材、２２ 保護膜、４０ ｐ型層、４０ａ 第１のｐ型層、４０ｂ 第２のｐ型層、４２ ｉ型層、４２ａ バッファ層、４２ｂ 主発電層、４４ ｎ型層、１００ 光電変換装置、１０２ アモルファスシリコン光電変換ユニット（ａ−Ｓｉユニット）、１０４ 微結晶シリコン光電変換ユニット（μｃ−Ｓｉユニット）。

Claims (12)

  1. ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置であって、
    前記ｐ型層は、微結晶シリコン層である第１のｐ型層と、前記微結晶シリコンｐ型層と前記ｉ型層との間に配置されたアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層と、の積層構造を有することを特徴とする光電変換装置。
  2. 請求項１に記載の光電変換装置であって、
    前記第２のｐ型層は、前記ｉ型層側に酸化層を備えることを特徴とする光電変換装置。
  3. 請求項１又は２に記載の光電変換装置であって、
    前記第２のｐ型層と前記ｉ型層との間に、前記ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層を含むバッファ層を備えることを特徴とする光電変換装置。
  4. 請求項１又は２に記載の光電変換装置であって、
    前記第２のｐ型層と前記ｉ型層との間に、アモルファスシリコン層と、前記ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層と、の積層構造を含むバッファ層を備えることを特徴とする光電変換装置。
  5. 請求項１〜４のいずれか１つに記載の光電変換装置であって、
    前記第２のｐ型層の膜厚は、１ｎｍ以上４．５ｎｍ以下であることを特徴とする光電変換装置。
  6. 請求項３に記載の光電変換装置であって、
    前記バッファ層の膜厚は、８ｎｍ以上１００ｎｍ以下であることを特徴とする光電変換装置。
  7. 請求項１に記載の光電変換装置であって、
    前記ｉ型層の光入射側に、発電層となるアモルファスシリコン層を積層したことを特徴とする光電変換装置。
  8. ｐ型のドーパントを含むｐ型層、発電層となる微結晶シリコン層であるｉ型層及びｎ型のドーパントを含むｎ型層を積層した光電変換ユニットを含む光電変換装置の製造方法であって、
    前記ｐ型層として、微結晶シリコン層である第１のｐ型層を形成し、前記微結晶シリコンｐ型層と前記ｉ型層との間にアモルファスシリコンｐ型層及びアモルファス炭化シリコンｐ型層の少なくとも一方を含む第２のｐ型層を形成する工程と、
    前記第２のｐ型層の前記ｉ型層側を酸化する工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  9. 請求項８に記載の光電変換装置の製造方法であって、
    前記第２のｐ型層の前記ｉ型層側を酸化する工程は、前記ｐ型層を形成後に大気暴露する工程であることを特徴とする光電変換装置の製造方法。
  10. 請求項８又は９に記載の光電変換装置の製造方法であって、
    前記第２のｐ型層と前記ｉ型層との間に、前記ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層を含むバッファ層を形成する工程を備えることを特徴とする光電変換装置の製造方法。
  11. 請求項８又は９に記載の光電変換装置の製造方法であって、
    前記第２のｐ型層と前記ｉ型層との間に、アモルファスシリコン層と、前記ｉ型層より結晶性が高くなる条件で成膜された微結晶シリコン層と、の積層構造を含むバッファ層を形成する工程を備えることを特徴とする光電変換装置の製造方法。
  12. 請求項８に記載の光電変換装置の製造方法であって、
    前記ｉ型層の光入射側に、発電層となるアモルファスシリコン層である第２のｉ型層を積層した光電変換ユニットを含み、
    前記第１のｐ型層及び前記第２のｐ型層を形成する工程の前に、前記第２のｉ型層を形成する工程を更に備え、
    前記第２のｉ型層を形成する工程と、前記第１のｐ型層及び前記第２のｐ型層を形成する工程と、の間に、既に形成された層を大気に暴露する工程を含まないことを特徴とする光電変換装置の製造方法。
JP2009283877A 2009-12-15 2009-12-15 光電変換装置及びその製造方法 Expired - Fee Related JP4940290B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009283877A JP4940290B2 (ja) 2009-12-15 2009-12-15 光電変換装置及びその製造方法
CN2010800568363A CN102668111A (zh) 2009-12-15 2010-12-13 光电转换装置和其制造方法
PCT/JP2010/072346 WO2011074523A1 (ja) 2009-12-15 2010-12-13 光電変換装置及びその製造方法
US13/523,323 US8575472B2 (en) 2009-12-15 2012-06-14 Photoelectric conversion device and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009283877A JP4940290B2 (ja) 2009-12-15 2009-12-15 光電変換装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011275221A Division JP5373045B2 (ja) 2011-12-16 2011-12-16 光電変換装置

Publications (3)

Publication Number Publication Date
JP2011129561A true JP2011129561A (ja) 2011-06-30
JP2011129561A5 JP2011129561A5 (ja) 2012-01-26
JP4940290B2 JP4940290B2 (ja) 2012-05-30

Family

ID=44167275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009283877A Expired - Fee Related JP4940290B2 (ja) 2009-12-15 2009-12-15 光電変換装置及びその製造方法

Country Status (4)

Country Link
US (1) US8575472B2 (ja)
JP (1) JP4940290B2 (ja)
CN (1) CN102668111A (ja)
WO (1) WO2011074523A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2642525A3 (en) * 2012-03-19 2017-03-29 LG Electronics, Inc. Solar cell

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927027B2 (ja) * 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
WO2013065538A1 (ja) * 2011-11-03 2013-05-10 三洋電機株式会社 光電変換装置
JP6083539B2 (ja) 2012-06-29 2017-02-22 パナソニックＩｐマネジメント株式会社 太陽電池
CN102931270B (zh) * 2012-11-19 2015-09-02 深圳市创益科技发展有限公司 一种弱光型非晶硅太阳能电池及其制造方法
KR101979843B1 (ko) * 2013-03-13 2019-05-17 엘지전자 주식회사 태양전지
JP5892113B2 (ja) * 2013-06-26 2016-03-23 株式会社ダイフク 物品保管設備
JP6350979B2 (ja) * 2013-09-04 2018-07-04 パナソニックＩｐマネジメント株式会社 太陽電池
CN108140735B (zh) * 2015-09-30 2021-10-01 株式会社钟化 多接合型光电转换装置和光电转换模块
CN113990972B (zh) * 2021-12-28 2022-06-21 浙江爱旭太阳能科技有限公司 一种提高光电转换效率的异质结电池

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077694A (ja) * 1998-06-16 2000-03-14 Canon Inc 光起電力素子および太陽電池モジュ―ル
JP2003158276A (ja) * 2001-11-21 2003-05-30 Mitsubishi Heavy Ind Ltd 微結晶シリコン太陽電池及びその製造方法
JP2003188400A (ja) * 2001-12-20 2003-07-04 Mitsubishi Heavy Ind Ltd 結晶性ＳｉＣ膜の製造方法、結晶性ＳｉＣ膜及び太陽電池
JP2004179371A (ja) * 2002-11-27 2004-06-24 Mitsubishi Heavy Ind Ltd 薄膜太陽電池，及びその製造方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
JP2007243142A (ja) * 2006-03-08 2007-09-20 National Science & Technology Development Agency 薄膜太陽電池とその加工処理
JP2008283075A (ja) * 2007-05-11 2008-11-20 Kaneka Corp 光電変換装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4033517B2 (ja) 1997-04-17 2008-01-16 株式会社カネカ シリコン系薄膜光電変換装置
JP4158267B2 (ja) * 1999-03-15 2008-10-01 富士電機ホールディングス株式会社 非単結晶太陽電池
JP2005197608A (ja) * 2004-01-09 2005-07-21 Mitsubishi Heavy Ind Ltd 光電変換装置
CN101569017B (zh) * 2006-12-25 2011-11-30 夏普株式会社 光电转换装置及其制造方法
CN101471387B (zh) * 2007-12-27 2012-07-11 财团法人工业技术研究院 光电转换元件的p型掺杂层及其制造方法
CN101295746A (zh) * 2008-04-15 2008-10-29 福建钧石能源有限公司 薄膜太阳能电池及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077694A (ja) * 1998-06-16 2000-03-14 Canon Inc 光起電力素子および太陽電池モジュ―ル
JP2003158276A (ja) * 2001-11-21 2003-05-30 Mitsubishi Heavy Ind Ltd 微結晶シリコン太陽電池及びその製造方法
JP2003188400A (ja) * 2001-12-20 2003-07-04 Mitsubishi Heavy Ind Ltd 結晶性ＳｉＣ膜の製造方法、結晶性ＳｉＣ膜及び太陽電池
JP2004179371A (ja) * 2002-11-27 2004-06-24 Mitsubishi Heavy Ind Ltd 薄膜太陽電池，及びその製造方法
JP2004335823A (ja) * 2003-05-09 2004-11-25 Canon Inc 光起電力素子及び光起電力素子の形成方法
JP2007243142A (ja) * 2006-03-08 2007-09-20 National Science & Technology Development Agency 薄膜太陽電池とその加工処理
JP2008283075A (ja) * 2007-05-11 2008-11-20 Kaneka Corp 光電変換装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2642525A3 (en) * 2012-03-19 2017-03-29 LG Electronics, Inc. Solar cell
US10141457B2 (en) 2012-03-19 2018-11-27 Lg Electronics Inc. Solar cell

Also Published As

Publication number Publication date
CN102668111A (zh) 2012-09-12
US8575472B2 (en) 2013-11-05
US20120266948A1 (en) 2012-10-25
JP4940290B2 (ja) 2012-05-30
WO2011074523A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
JP4940290B2 (ja) 光電変換装置及びその製造方法
JP4902779B2 (ja) 光電変換装置及びその製造方法
JP4767365B2 (ja) 薄膜太陽電池及びその製造方法
JP2006310503A (ja) 積層型光起電力装置
JP2010283161A (ja) 太陽電池及びその製造方法
JP5232362B2 (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
WO2010023991A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
WO2010050035A1 (ja) 光電変換装置の製造方法
JP4712127B2 (ja) 太陽電池の製造方法及び製造装置
JP2008283075A (ja) 光電変換装置の製造方法
JP2011014619A (ja) 太陽電池及びその製造方法
JP2011014618A (ja) 太陽電池及びその製造方法
JP5373045B2 (ja) 光電変換装置
WO2011105166A1 (ja) 光電変換モジュール及びその製造方法
JP4875566B2 (ja) 光電変換装置の製造方法
JP2010283162A (ja) 太陽電池及びその製造方法
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2011077220A (ja) 太陽電池
WO2012081656A1 (ja) 光電変換装置及びその製造方法
WO2013065538A1 (ja) 光電変換装置
JP2010283159A (ja) 太陽電池及びその製造方法
JP2011014617A (ja) 太陽電池及びその製造方法
JP2010283160A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20111215

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees