JP2011086613A - 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器 - Google Patents

透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器 Download PDF

Info

Publication number
JP2011086613A
JP2011086613A JP2010202970A JP2010202970A JP2011086613A JP 2011086613 A JP2011086613 A JP 2011086613A JP 2010202970 A JP2010202970 A JP 2010202970A JP 2010202970 A JP2010202970 A JP 2010202970A JP 2011086613 A JP2011086613 A JP 2011086613A
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
film
substrate
titanium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010202970A
Other languages
English (en)
Inventor
Hidesuke Yokoyama
英祐 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010202970A priority Critical patent/JP2011086613A/ja
Priority to PCT/JP2010/066044 priority patent/WO2011034132A1/ja
Publication of JP2011086613A publication Critical patent/JP2011086613A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes

Abstract

【課題】導電性及び透明性に優れた透明導電膜を製造することが可能な透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器を提供する。
【解決手段】本発明に係る透明導電膜の製造方法は、酸化チタン（ＴｉＯ２）系材料からなる透明導電膜１を、スパッタリング法を用いて成膜する方法であり、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールする。
【選択図】図１

Description

本発明は、透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器に関する。
近年、短波長の光を発する半導体発光素子用の材料として、一般式ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）等で表される窒化ガリウム系化合物半導体のような、ＩＩＩ族窒化物半導体が注目を集めている。そして、このような半導体は、サファイア単結晶をはじめ種々の酸化物やＩＩＩ−Ｖ族化合物等からなる基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の各種方法によって形成される。
上記材料が用いられた一般的な半導体発光素子では、サファイア単結晶等からなる基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層がこの順で積層される。ここで、サファイア単結晶からなる基板は絶縁体であるので、その素子構造は、一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。
ここで、上述のような組成を有する半導体素子は、横方向への電流拡散が小さいため、電極直下の半導体にのみ電流が注入されるという特性があることから、発光層で発光した光が電極に遮られて外部に取り出され難くなるという問題がある。このため、このような半導体発光素子においては、通常、透明導電膜が表面に設けられ、この透明電極膜によって正極側（ｐ型側）に印加された電流をｐ型半導体層全体に広く拡散させるとともに、この透明電極膜を通して光が取り出される（例えば、特許文献１、２を参照）。
従来、透明導電膜には、ＮｉやＣｏ等の酸化物と、コンタクト金属としてＡｕ等とを組み合わせた層構造とされたもの等、周知の導電材料及び構成のものが用いられている。
また、近年では、ＩＴＯ（酸化インジウムスズ）等、より導電性の高い透明性の酸化物を用いることにより、コンタクト金属の膜厚を極力薄くして透明性を高めた層構造のものが透明導電膜として採用されるようになっている。これにより、発光層からの光を、透明導電膜を介して効率良く外部に取り出すことができるような構成とされている。
一方、ＩＴＯからなる透明導電膜は、導電性や透明性に優れているものの、希少金属であるインジウムが用いられる膜であることから、製造コストが増大するという問題がある。このため、最近では、ＩＴＯに代わり、ドーパントを含有する酸化チタン（ＴｉＯ２）のような低コストの材料を透明導電膜に採用することにより、コストダウンを図ることが提案されている（例えば、特許文献３〜６を参照）。
しかしながら、特許文献３〜６に記載の透明導電膜に用いられている酸化チタンは、ＩＴＯに比べてシート抵抗が高く導電性に劣ることから、電流を半導体層全体に対して広く拡散させることが困難なため、半導体発光素子の発光効率が低下するという問題があった。
特開２００１−２１５５２３号公報 特開２００７−２８７８４５号公報 特開２００５−２５６０８７号公報 特開２００６−１９３８０４号公報 特開２００８−５７０４５号公報 特開２００８−８４８２４号公報
本発明は上記課題に鑑みてなされたものであり、導電性及び透明性に優れた透明導電膜を製造することが可能な透明導電膜の製造方法を提供することを目的とする。
また、本発明は、上記透明導電膜を半導体基体上に成膜することにより、半導体層全体に広く電流を拡散させることができ、光取り出し効率に優れる半導体発光素子を製造することが可能な半導体発光素子の製造方法、及び、それによって得られる半導体発光素子を提供することを目的とする。
さらに、本発明は、上記半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
また、本発明は、上記透明導電膜を無機材料又は高分子材料の基体の表面に成膜することにより、導電性及び透明性に優れた透明導電膜を備えた基体（以下、透明導電性基体とも言う。）の製造方法、及び、それによって得られる透明導電性基体を提供することを目的とする。ここで、「基体」には例えば、高分子シートのようなシート状のものも含む。従って、本発明は、基体として高分子シートを用いた透明導電性シートの製造方法を提供することをも目的とする。
さらには、本発明は、他の観点から上記透明導電膜を透明電極として用いている電子機器を提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、酸化チタンへのドーピング濃度や成膜条件等を適正化することにより、膜中のシート抵抗が低減され、導電性及び透明性に優れた透明導電膜が得られることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を、スパッタリング法を用いて成膜する透明導電膜の製造方法であって、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電膜の製造方法。
［２］ 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を、スパッタリング法を用いて成膜する透明導電膜の製造方法であって、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電膜の製造方法。
［３］ 前記ターゲットに含有されるドーパント元素が、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる少なくとも１種であることを特徴とする、上記［１］又は［２］のいずれかに記載の透明導電膜の製造方法。
［４］ 透明導電膜が、アナターゼ型結晶からなることを特徴とする、上記［１］乃至［３］のいずれか一項に記載の透明導電膜の製造方法。
［５］ 基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成し、前記ｐ型半導体層上に透明導電膜を形成する半導体発光素子の製造方法であって、前記透明導電膜を、上記［１］乃至［４］のいずれか一項に記載の製造方法を用いて形成することを特徴とする、半導体発光素子の製造方法。
［６］ 上記［５］に記載の半導体発光素子の製造方法によって得られる半導体発光素子。
［７］ 上記［６］に記載の半導体発光素子が用いられてなることを特徴とするランプ。
［８］ 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を基体上にスパッタリング法を用いて成膜する透明導電性基体の製造方法であって、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電性基体の製造方法。
［９］ 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を基体上にスパッタリング法を用いて成膜する透明導電性基体の製造方法であって、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜０．２ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電性基体の製造方法。
［１０］ 前記基体が、無機材料又は高分子材料のいずれかからなるであることを特徴とする、上記［８］又は［９］のいずれかに記載の透明導電性基体の製造方法。
［１１］ 透明導電膜が、アナターゼ型結晶からなることを特徴とする、上記［８］乃至［１０］のいずれか一項に記載の透明導電性基体の製造方法。
［１２］ 上記［８］乃至［１１］のいずれか一項に記載の透明導電性基体の製造方法によって得られた透明導電性基体。
［１３］ 上記［１２］に記載の透明導電性基体を備えた電子機器。
尚、「透明導電膜がアナターゼ型結晶からなる」とは、透明導電膜を構成する酸化チタンの結晶形態がアナターゼ型、ルチル型、ブルーカイト（ブルッカイト）型のうち、例えば斜入射法によるＸ線回折データにより、アナターゼ型であることが特定できる構造であることを意味し、Ｘ線回折データのピーク半値幅からアモルファス構造を含有する場合も含む。
本発明の透明導電膜の製造方法によれば、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールする方法とすることにより、従来の酸化チタン系の透明導電膜に比べ、シート抵抗が顕著に低減される。これにより、導電性及び透明性に優れた透明導電膜を形成することが可能となる。
本発明の透明導電性基体の製造方法によれば、透明導電膜を無機材料又は高分子材料の基体の表面に成膜することにより、優れた導電性や透明性が要求される各種透明導電性基体を極めて容易に製造することができる。本発明では、透明導電性基体の基体として高分子シートを用いた結果、導電性及び透明性に優れた透明導電性シートを容易に製造することができる。また、本発明では、透明導電性基体の基体として半導体発光素子を形成する半導体を用いた結果、透明性及び光取り出し効率に優れた半導体発光素子を容易に製造することができる。
また、本発明の半導体発光素子の製造方法によれば、基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成し、ｐ型半導体層上に、上記本発明の透明導電膜の製造方法を用いて透明導電膜を形成する方法なので、半導体層全体に広く電流を拡散させることができ、光取り出し効率に優れる半導体発光素子を製造することが可能となる。
また、本発明の半導体発光素子によれば、上記本発明の製造方法によって得られるものなので、高い光取り出し効率を有し、発光特性に優れたものとなる。
さらに、本発明に係るランプは、本発明の半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
また、本発明に係る電子機器としては例えば、有機発光素子や光電変換素子（太陽電池）等の透明電極を用いている電子機器を含み、本発明の透明導電性基体の製造方法によって得られた透明導電性基体を用いて容易に製造することができる。
本発明に係る透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子の一例を模式的に説明する図であり、基板上に半導体層が形成されるとともに、この半導体層上に透明導電膜が形成された半導体発光素子の積層構造を示す断面図である。 本発明に係る透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子の一例を模式的に説明する図であり、図１に示す半導体発光素子の平面図である。 本発明に係る透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子の一例を模式的に説明する図であり、透明導電膜の成膜に用いられるスパッタリング装置の一例を示す概略図である。 本発明に係る透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子の一例を模式的に説明する図であり、（ａ）はスパッタリング雰囲気中における酸素濃度と透明導電膜のシート抵抗との関係を示すグラフ、（ｂ）はアニール温度と透明導電膜のシート抵抗との関係を示すグラフである。 本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に説明する概略図である。 本発明に係る透明導電膜（酸素濃度（体積％）の異なる（１）０．３８体積％、（２）０．５６体積％、（３）０．７７体積％で成膜したもの）のＸ線結晶解析結果である。
以下、本発明に係る透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器の一実施形態について、図１〜図５を適宜参照しながら説明する。
また、本実施形態においては、図１、２に示すような、ｐ型半導体層６上に透明導電膜１が設けられた半導体発光素子Ａを例に挙げ、詳しく説明する、
［透明導電膜の製造方法］
本発明の透明導電膜の製造方法は、酸化チタン（ＴｉＯ２）系材料からなる透明導電膜１を、図３に例示するようなスパッタリング装置４０を用いて、スパッタリング法で成膜する方法であり、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲット４７を用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることにより、透明導電膜１を製造する方法である。本発明の透明導電膜の製造方法では、スパッタリングによる成膜速度を０．０１〜０．２ｎｍ／秒とすることが好ましい。また、本発明の透明導電膜の製造方法では、アニール温度を３００℃以上に設けることが好ましい。
「透明導電膜」
本発明の製造方法によって得られる透明導電膜は、導電性及び透明性を有し、ドーパント元素を含有する酸化チタン（ＴｉＯ２）からなる膜である。また、図示例の透明導電膜１は、半導体発光素子Ａを構成するｐ型半導体層６上に設けられている。
透明導電膜１は、上述のように、任意の不純物元素がドープされた酸化チタン材料（本明細書では、酸化チタン（ＴｉＯ２）系材料とも言う。単に酸化チタン系材料とも記載する。）からなり、例えば、ＴｉＯ２の他、このＴｉＯ２を一部還元した還元型ＴｉＯ２-Ｘを用いてもよく、導電性の酸化チタン系材料からなるものであれば、特に限定されない。
また、酸化チタンにドープする材料としても、特に限定されないが、例えば、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる少なくとも１種を好適に採用することができる。中でも、Ｎｂ、Ｔａ、Ｚｒ、Ｃｅ、Ｃｏ、Ｖからなる群より選ばれる少なくとも１種を、より好適に使用することができる。
透明導電膜１は、後述する各成膜条件で規定された本発明の製造方法によって形成することにより、シート抵抗Ｒｓが低減されたものとなる。これにより、透明導電膜１を、半導体発光素子Ａを構成するｐ型半導体層６上に設けた場合には、ｐ型半導体６全体に対して広く電流を拡散させることが可能となり、半導体発光素子Ａの発光効率を向上させることが可能となる。
本発明で得られる透明導電膜１は、結晶構造がアモルファス型、アナターゼ型、ルチル型、ブルーカイト型の酸化チタン系材料を幅広く利用することができるが、結晶構造の生成のし易さの観点から、アナターゼ型の酸化チタン系材料を用いることが好ましい。このように、透明導電膜１を、結晶構造が正方晶系のアナターゼ型とされた酸化チタン材料から構成することにより、アモルファス型やルチル型等の結晶構造を有するものに比べ、比抵抗（又はシート抵抗Ｒｓ）を低く制御することができ、導電性に優れた膜となる。このように、透明導電膜１をなす酸化チタンの結晶構造をアナターゼ型とする場合には、後述の各種成膜条件を採用することにより、所望の結晶構造が得られる。
透明導電膜１のシート抵抗Ｒｓは、５００Ω／□以下であることが好ましい。上述したように、透明導電膜１のシート抵抗Ｒｓを低くすることにより、膜中の導電性が高められる。これにより、例えば、透明導電膜１を半導体発光素子Ａに適用した場合には、透明導電膜１によってｐ型半導体層６全体に電流を拡散させることが可能となり、光取り出し効率が向上する。具体的には、透明導電膜１のシート抵抗Ｒｓを上記規定とすることにより、半導体発光素子Ａに適用した際の光取り出し効率の向上効果が安定して得られる。
また、透明導電膜１のシート抵抗Ｒｓは、２００Ω／□以下であることがより好ましく、８０Ω／□以下であることが最も好ましい。
透明導電膜１のシート抵抗Ｒｓを制御する方法としては、後述の製造方法において詳細を説明するが、ターゲット４７に含有されるドーパント濃度を上記範囲としたうえで、スパッタリング雰囲気中の酸素濃度やアニール温度、成膜速度の調整によって制御することが可能である。
透明導電膜１の厚さとしては、５０ｎｍ以上であることが好ましい。
一般に、シート抵抗Ｒｓと膜厚ｄ、比抵抗ρとの間には、シート抵抗Ｒｓ＝比抵抗ρ／膜厚ｄの関係がある。本発明における透明導電膜１の厚さとしては、上記材料を用いることにより、可視域の光に対する透明性から特に制限されるものではないが、発光素子用の透明導電膜１とする場合には、５０ｎｍ以上であることが好ましい。透明導電膜１の厚さを上記規定とすることで、後述の成膜条件と併せ、シート抵抗Ｒｓを低く制御することが可能となる。また、透明導電膜１の最大厚さとしては、光取出し効率と生産コストの抑制の点から、１０００ｎｍ以下とすることが好ましい。
なお、本発明においては、透明導電膜１の表面に凹凸が形成された構成とすることも可能である。これにより、透明導電膜１を半導体発光素子Ａに適用した場合に、透明導電膜１からの光取り出し効率が向上するとともに、凹凸の形状や寸法を適性化することで、透明導電膜１のシート抵抗Ｒｓを制御することも可能となる。
また、透明導電膜１の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。例えば、透明導電膜１を半導体発光素子Ａに適用した場合には、ｐ型半導体層６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成することも可能である。
「製造方法」
本発明に係る透明導電膜１の製造方法で規定される各種成膜条件について、以下に詳述する。
上述したように、本発明の透明導電膜の製造方法では、酸化チタン系材料からなるターゲット４７のドーパント濃度の他、チャンバ４１のスパッタリング雰囲気ガスの組成、成膜速度やアニール温度、膜厚ｄを適性化することにより、透明導電膜１のシート抵抗Ｒｓを低減させる。具体的には、各種成膜条件を、以下に説明する条件に規定することにより、透明導電膜１をなす酸化チタンの結晶構造を上述したようなアナターゼ型とすることができるので、シート抵抗Ｒｓが格段に低減される効果が得られ、導電性の高い透明導電膜１が実現できる。
（スパッタリング装置）
本発明の製造方法においては、透明導電膜１（酸化チタン膜１Ａ）の成膜装置として、例えば、図３に示すようなスパッタリング装置４０を用いることができる。図３に例示するスパッタリング装置４０では、チャンバ４１内にターゲットプレート４３及びヒータ４４が設けられ、このヒータ４４に、透明導電膜１を成膜する基板（図３中における符号Ｂのウェーハ）が取り付けられる。また、ヒータ４４には、マッチングボックス４５を介して、基板に印加するバイアス電流が供給され、ターゲットプレート４３には、マッチングボックス４６を介して、ターゲット４７に印加するパワー電流が供給される。またさらに、チャンバ４１内は、後述する所定の組成のガスが充填されたスパッタリング雰囲気とされている。
そして、チャンバ４１内でプラズマが発生することによってターゲット４７をなす材料が叩き出され、ヒータ４４に取り付けられたウェーハＢ上に酸化チタン膜１Ａが成膜される。
ここで、図示例のスパッタリング装置４０は、ターゲット４７の下方（図３の下方）にマグネット４２が設けられ、該マグネット４２が図示略の駆動装置によってターゲット４７の下方で揺動又は回転する構成とされている。これにより、ターゲットプレート４３上のターゲット４７が偏って叩き出されることが無く、ムラ無く使用することが可能となる。
（ターゲット）
本発明においては、透明導電膜１（酸化チタン膜１Ａ）をスパッタリング法によって成膜する際のターゲット４７として、例えば、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるものを用いる。本発明においては、酸化チタン材料に、不純物であるドーパント元素を上記範囲で含有するターゲット４７を用い、さらに、成膜条件を後述の範囲に規定することにより、膜中のシート抵抗Ｒｓが低減される。これにより、酸化チタン系材料からなる膜でありながら、ＩＴＯ並みの導電性を備える透明導電膜１を成膜することが可能となる。
本発明において、酸化チタン系材料からなるターゲット４７に含有されるドーパント元素としては、特に限定されないが、例えば、Ｎｂを用いることが好ましい。ターゲット４７として、Ｎｂが１０質量％以下の割合で含有された酸化チタン材料を用いることで、より効果的に膜中のシート抵抗Ｒｓを低減することが可能となる。
なお、酸化チタン系材料からなるターゲット４７に含有されるドーパント元素は、３０質量％以下の割合であることが好ましく、１５質量％以下の割合であることがより好ましく、１０質量％以下の割合であることがさらに好ましい。
また、酸化チタン系材料からなるターゲット４７に含有されるドーパント元素は、その効果を考慮して、少なくとも１質量％以上の割合で含有されていることが好ましい。
（スパッタリング雰囲気）
本発明においては、透明導電膜１（酸化チタン膜１Ａ）をスパッタリング法によって成膜する際の雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とする。具体的には、スパッタリング装置４０のチャンバ４１内に、不活性ガスとしてアルゴン（Ａｒ）ガスを導入するとともに、チャンバ４１における濃度が上記範囲となる量で酸素を導入する。
一般に、酸化チタン等からなる透明の金属酸化膜においては、膜中に取り込まれて含有される酸素（Ｏ２）の量が多くなるのに従ってシート抵抗Ｒｓ（又は比抵抗）が増大する。このため、透明導電膜１（酸化チタン膜１Ａ）を成膜する際は、チャンバ４１におけるスパッタリング雰囲気を、酸素濃度が最適化されたガス雰囲気とする必要がある。また、膜中への酸素の取り込み効率が成膜速度によって異なるため、成膜速度に応じた酸素濃度にする必要がある。
本発明の透明導電膜の製造方法においては、スパッタリング雰囲気を、上述のような酸素濃度範囲とされた雰囲気とすることで、成膜時に膜中に取り込まれる酸素の量を適正範囲とすることが可能となる。これにより、成膜後の透明導電膜１（酸化チタン膜１Ａ）のシート抵抗を効果的に低減することが可能となる。
本発明の製造方法においては、スパッタリング雰囲気中に含まれる酸素濃度を、０．１〜１０体積％の範囲とすることがより好ましく、０．３〜５体積％の範囲とすることがより好ましく、０．３〜１．６体積％の範囲とすることがさらに好ましい。
また、本発明において、スパッタリング雰囲気に含有される酸素の濃度を０．１質量％以下とした場合、成膜速度を遅くすることでシート抵抗の上昇を抑制することができるが、成膜に長い時間を要するので生産上現実意的ではない。
なお、本発明の製造方法においては、上述のような不活性ガスを主体とし、酸素が微量で含有されたスパッタリング雰囲気のみには限定されず、例えば、窒素ガス等、他のガスを含有する雰囲気としても構わない。
（成膜速度）
本発明においては、透明導電膜１（酸化チタン膜１Ａ）をスパッタリング法によって成膜する際の成膜速度を、０．０１〜１ｎｍ／秒の範囲とする。酸化チタン系材料からなる膜の成膜速度を、上記範囲に規定することにより、成膜時に膜中に取り込まれる酸素（Ｏ２）の量が低減されるので、成膜後の透明導電膜１（酸化チタン膜１Ａ）のシート抵抗Ｒｓを低く制御することが可能となる。成膜速度が速過ぎる場合には、上述したようなシート抵抗Ｒｓの問題よりも、ターゲットへのダメージが問題となることから好ましくない。
また、透明導電膜１（酸化チタン膜１Ａ）の成膜速度は、０．０１〜０．７ｎｍ／秒の範囲とすることがより好ましく、０．０１〜０．３ｎｍ／秒の範囲とすることがさらに好ましく、０．０１〜０．２ｎｍ／秒の範囲とすることが最も好ましい。
（アニール温度）
本発明においては、上述したスパッタリング法によって酸化チタン膜１Ａを成膜した後、この膜に２５０℃以上、より好ましくは３００℃以上の温度でアニール処理を施す。このようなアニール処理を施すことにより、成膜された酸化チタン膜１Ａが透明化されるとともに、シート抵抗Ｒｓ（又は比抵抗）が低減され、透明導電膜１を形成することができる。
一般に、スパッタリング直後の酸化チタン膜はシート抵抗Ｒｓが非常に高く、例えば、そのままで半導体発光素子等に用いた場合には、ＩＴＯと比べてシート抵抗が高いことから、半導体層全体に電流が拡散せず、発光効率が低下する等の問題が生じることがある。本発明においては、上記条件のスパッタリング法によって成膜された酸化チタン膜１Ａに対し、最適なアニール温度、より望ましくは３００℃以上でアニール処理を施すことにより、シート抵抗Ｒｓを顕著に低減された透明導電膜１を得ることが可能となる。
なお、酸化チタン膜１Ａに対して施すアニール処理の温度は、２５０℃以上とすることがより好ましく、３００℃以上とすることがより好ましく、３２５〜５００℃の範囲とすることがさらに好ましい。また、このアニール処理は、９００℃以下の温度で行なうのが望ましい。
また、上記温度条件でアニールを施す時間としては、特に制限されないが、１〜３６００秒の範囲とすることが、シート抵抗Ｒｓが一層効果的に低減できる点から好ましく、１０〜１２００秒の範囲とすることがより好ましく、６０〜１８０秒の範囲とすることが最も好ましい
（パワー及びバイアス）
本発明においては、透明導電膜１（酸化チタン膜１Ａ）をスパッタリング法によって成膜する際の、ターゲット４７側に印加するパワー値は、特に限定されないが、例えば、１０００Ｗ以上とすることが好ましい。このような、高圧のパワーをターゲット４７に印加することにより、成膜速度が速められる。これにより、成膜時に、膜中に取り込まれる酸素の量を低減することができるので、成膜後の透明導電膜１（酸化チタン膜１Ａ）のシート抵抗Ｒｓを、より効果的に低減することが可能となる。
また、基板側（ウェーハＢ、基板１０）に印加されるバイアス値についても、特に限定はされないが、例えば、０〜１００Ｗの範囲とすることが、シート抵抗を低減しつつ、良好な酸化チタン膜が得られる点から、より好ましい。
本発明に係る透明導電膜の製造方法における一実施形態（なお、この実施形態は、本発明に係る透明導電性基体の製造方法における一実施形態でもある）として、例えば、以下の条件で透明導電膜１を成膜することができる。
まず、ドーパント元素を１０質量％の割合で含有する酸化チタン系材料からなるターゲット４７を用い、２．５体積％以下の酸素濃度を含有したアルゴン（Ａｒ）のスパッタリング雰囲気下において、ｕｎ−ＧａＮ（絶縁体）基板上に透明導電膜１（酸化チタン膜１Ａ）を成膜する。この際、透明導電膜１（酸化チタン膜１Ａ）を、０．２ｎｍ／秒又は０．１ｎｍ／秒の成膜速度で、スパッタリング法によって膜厚２５０ｎｍの膜を成膜した場合には、例えば、図４（ａ）のグラフに示すように、１０５Ω／ｃｍ〜１０７Ω／ｃｍ台のシート抵抗を示す透明導電膜となる。これを、例えば、３５０℃の温度でアニールすることにより、約３０Ω／□〜１００Ω／□の範囲のシート抵抗Ｒｓに低減することができる。
このような、アニール後のシート抵抗Ｒｓと酸素濃度との相関関係は、図４（ａ）に示すように、スパッタ成膜時の成膜速度によって多少変動する。例えば、成膜速度を０．１ｎｍ／秒として成膜後にアニールを施した透明導電膜の場合、成膜速度を０．２ｎｍ／秒として成膜後にアニールした透明導電膜の場合よりも、低酸素濃度域で極小のシート抵抗Ｒｓを示す。このように、本発明に係る透明導電膜の製造方法では、透明導電膜のアニール後のシート抵抗Ｒｓは、スパッタ成膜時の成膜速度の影響を受けるものの、約３０Ω／ｃｍ〜１００Ω／ｃｍの範囲の値に低減することができる。
［透明導電性基体の製造方法］
本発明に係る透明導電性基体の製造方法における実施形態（なお、この実施形態は、本発明に係る透明導電膜の製造方法における一実施形態でもある）としては、例えば、ドーパント元素を１０質量％の割合で含有する酸化チタン系材料からなるターゲットを用い、１体積％の酸素濃度を含有したＡｒのスパッタリング雰囲気下において、ｕｎ−ＧａＮ（絶縁体）基板上に透明導電膜１（酸化チタン膜１Ａ）を成膜する。この際、透明導電膜１（酸化チタン膜１Ａ）を０．１５ｎｍ／秒の成膜速度で、スパッタリング法によって膜厚２５０ｎｍの膜を成膜した場合、透明導電膜１（酸化チタン膜１Ａ）のシート抵抗Ｒｓとアニール温度との関係は、例えば、図４（ｂ）のグラフに例示するような関係となる。ここで、ｕｎ−ＧａＮ基板としては、例えば所定厚さを有するサファイア基板の主面上にＡｌＮバッファ層（例えば、厚み３０ｎｍ）とＧａＮ下地層（例えば、厚み６００ｎｍ）をＭＯＣＶＤ又はスパッタ法で順次積層した基板を用いている。図４（ｂ）に示すように、透明導電膜１のシート抵抗は、アニール温度が３００℃以上６００℃以下である場合に極小となる挙動を示す。
このように、本発明に係る透明導電膜の製造方法においては、スパッタリング法によって得られた透明導電膜１のシート抵抗Ｒｓをアニール処理によってより一層低減させることができる。
本発明において好ましく用いられる酸化チタン系材料（例えばドーパント元素としてＮｂ元素を有する酸化チタン（ＴｉＯ２））の結晶性は、アナターゼ型、ルチル型、ブルーカイト型及びアモルファスのいずれでもよく、制限されないが、結晶の安定性や導電性の点で、好ましくはアナターゼ型結晶を有しているのが良い。さらに、好ましくはアナターゼ及びアモルファスの混合体を有しているのが良い。
例えば、図４（ａ）に示した△印表示の曲線（成膜速度が０．１ｎｍ／秒で成膜後３５０℃でアニール処理した場合）において、酸素濃度（体積％）の異なる３点の環境下（（１）０．３８体積％、（２）０．５６体積％、（３）０．７７体積％）で成膜した酸化チタン系材料（サンプル（試料）（１）、サンプル（２）及びサンプル（３））のＸ線結晶解析結果を図６に示す。Ｘ線結晶解析は、一般的なＸ線結晶解析装置（例えば、ＰＡＮａｌｙｔｉｃａｌ製Ｘ‘ＰｅｒｔＰＲＯ ＭＰＤ装置）で同定を行なうことができる。なお、薄膜の結晶性を調べる為には、斜入射法（入射角固定：２度）を採用する。もしも、Ｘ線結晶解析を斜入射法でなく通常法で行なうと、薄膜の下地層であるＧａＮ層やサファイア基板の回折線が検出され、透明導電膜の同定が難しくなり、好ましくない。
図６の解析結果から、サンプル（１）、サンプル（２）及びサンプル（３）のいずれの場合でも、アナターゼ結晶が含まれた導電性の酸化チタン系材料が成膜されている。しかしながら、酸素濃度のより低い条件下で得られたサンプル（１）では、サンプル（２）及びサンプル（３）に比べ、主要ピークの半値幅が広く、またそのピーク強度は低く、アモルファスが多く存在している。しかしながら、この場合、サンプル（１）、サンプル（２）及びサンプル（３）のいずれの場合においても、ブルーカイト結晶やルチル結晶は見受けらない。
以上説明したような、本発明の透明導電膜の製造方法（又は、本発明の透明導電性基体の製造方法）によれば、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲット４７を用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールする方法とすることにより、従来の酸化チタン系の透明導電膜に比べ、シート抵抗が顕著に低減される。これにより、導電性及び透明性に優れた透明導電膜１を形成することが可能となる。
本発明においては、上述のように、例えばＮｂ等のドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲット４７を用いることにより、成膜後の透明導電膜１にも適正範囲でドーパントが含有された状態となる。これにより、透明導電膜１のシート抵抗Ｒｓを、例えば１×１０５Ω／□程度（図４（ａ）に示すグラフを参照）に抑制することが可能となる。
また、本発明においては、上記ターゲット４７を用いて所定速度で成膜した酸化チタン膜１Ａに、例えば、３００〜５００℃の範囲の温度でアニール処理を施すことにより、シート抵抗Ｒｓが約３０Ω／□〜約１００Ω／□程度（膜厚２５０ｎｍ）に抑制された透明導電膜１を得ることが可能となる。また、シート抵抗Ｒｓの低い適正範囲においても、ドーパントが含有された透明導電膜には、アナターゼ結晶を含むのが好ましい。
また、本発明では、上記温度条件のアニール処理を施すことにより、透明導電膜における光の減衰係数（吸収係数）を低く制御できるため、従来の酸化チタン系材料からなる透明導電膜に比べ、高い透明性が得られる。これにより、酸化チタン系材料からなる透明導電膜１であっても、少なくとも一定の波長領域においては、ＩＴＯやＩＺＯ並みの透明性が得られる。具体的には、本発明の製造方法で得られる透明導電膜１は、例えば、波長が４４０〜４６０ｎｍの青色領域において光吸収が抑制され、ＩＴＯ等を上回る透明性が得られるものとなる。
[透明導電性基体]
本発明の透明導電性基体とは、本発明の透明導電性基体の製造方法で製造される、ドーパント元素を含有する前述の酸化チタン（ＴｉＯ２）からなる透明導電膜を、無機材料又は高分子材料の基体の表面に成膜することにより、導電性及び透明性に優れた基体（以下、透明導電性基体とも言う。）であって、基体の材料としては導電性及び透明性に優れた無機材料又は高分子材料であればよく、基体の形状、構造等の制限も受けない。
本発明の透明導電性基体の一例として、高分子シートの透明基体上にドーパント元素を含有する前述の酸化チタン（ＴｉＯ２）からなる透明導電膜を設けた透明導電性シートを挙げることができる。ここで透明導電膜１の結晶性、組成、比抵抗（又はシート抵抗Ｒｓ）、膜厚及び表面凹凸等の特徴は、前述の「透明導電膜」と同等な範囲を有する。
また、本発明の透明導電性基体の一例として、無機材料のからなる基体を用いるものの代表例として、半導体発光素子を構成する半導体（特に化合物半導体）からなる基体上に透明導電膜を形成したものや、有機発光素子や光電変換素子（太陽電池）等の電子機器において透明電極を形成する基板として用いられるガラス（石英ガラスを含む）等からなる基体上に透明導電膜を形成したもの、が挙げられる。
尚、本発明において、「基体」としては、１種類の材料からなる「基体」だけでなく、複数種類の「基体」を一体に形成したものも含む。また、無機材料又は高分子材料の基板上に、無機材料又は高分子材料の薄膜を積層し、その上に透明導電膜を形成して「透明導電性基体」を製造する場合には、その「透明導電性基体」のうち透明導電膜を除いたもの、すなわち、基板と薄膜とを合わせたものを「基体」とする。
以下、具体例を用いて詳細に説明する。
[透明導電性シート]
本発明の透明導電性シート（透明導電性基体の一例）は、ドーパント元素を含有する前述の酸化チタン（ＴｉＯ２）からなる透明導電膜１を高分子シート等の透明基体上に設けられたシート（多層フィルム）からなることを特徴とする。ここで、透明導電膜１の結晶性、組成、比抵抗（又はシート抵抗Ｒｓ）、膜厚及び表面凹凸等の特徴は、前述の「透明導電膜」と同等な範囲を有する。
また、本発明の透明導電性シートで用いられる透明導電膜１は、抵抗の異なる酸化チタン（ＴｉＯ２）層の少なくとも２層からなる透明導電膜であってもよく、この場合、基体側に積層される酸化チタン（ＴｉＯ２）層は、その上部に積層される酸化チタン（ＴｉＯ２）層の成長を阻害しない為に結晶性の高い酸化チタン（ＴｉＯ２）層が形成されるのが好ましい。もしも、基体側に積層される酸化チタン（ＴｉＯ２）層の結晶性が極端に低いものを採用した場合は、その上部に所定の導電性（電動度）を有する酸化チタン（ＴｉＯ２）層が形成されなくなる虞が生じる。すなわち、基体側に積層される酸化チタン（ＴｉＯ２）層は、結晶性の高いものが形成されるのが良い。また、基体側に積層される酸化チタン（ＴｉＯ２）層は、結晶性が高ければ、ドーパント元素を含有しない酸化チタン（ＴｉＯ２）層であっても構わない。 特に、本発明において、透明導電性シートの最上部の酸化チタン（ＴｉＯ２）層は、抵抗値の小さい酸化チタン（ＴｉＯ２）層が形成されるのが好ましい。即ち、本発明の透明導電性シートは、少なくとも基体／高抵抗層／低抵抗層の構成を有する。ここで、高抵抗層の酸化チタン（ＴｉＯ２）層の厚みとしては、１ｎｍ以上であることが好ましく、２００ｎｍ未満がさらに好ましい。また、その膜厚は、１０ｎｍ〜１００ｎｍの範囲が望ましい。高抵抗層の酸化チタン（ＴｉＯ２）層の厚みが１ｎｍ未満の場合は、結晶性の高い層が形成されず、またその上部に低抵抗の酸化チタン（ＴｉＯ２）層が形成されにくなってしまう。また、高抵抗層の酸化チタン（ＴｉＯ２）層の厚みが、２００ｎｍを超える場合は、透明導電性シートの透明導電膜として、トータル厚みが大きくなりすぎ、基体シートの変形や透明導電膜自体にマイクロクラックが発生したり、透明導電膜自体の表面抵抗値が上昇するなどの不具合を生じる虞があり、また生産コスト高となってしまう。
低抵抗層の酸化チタン（ＴｉＯ２）層の厚みとしては、５０ｎｍ以上であることが好ましい。また、透明導電性と生産コストの抑制の点から、５００ｎｍ以下とすることが好ましい。低抵抗層の酸化チタン（ＴｉＯ２）層の厚みが５０ｎｍ未満であると、透明導電性シートとして十分なシート抵抗Ｒｓが得られなくなり、好ましくない。
本発明の透明導電性シートとして、その透明導電膜１のシート抵抗Ｒｓは、２００Ω／□以下であることがより好ましく、８０Ω／□以下であることが最も好ましい。
次に、本発明の透明導電性シート（透明導電性基体の一例）の製造方法は、ドーパント元素を含有する酸化チタン（ＴｉＯ２）からなる透明導電膜１を、図３に例示するようなスパッタリング装置４０を用いて、スパッタリング法で透明基体上に成膜する方法を提供する。本発明の透明導電性シートの製造方法では、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料（ドーパント元素を含有する酸化チタン（ＴｉＯ２））からなるターゲット４７を用い、スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜を基体上に形成することを特徴とする。そして、透明導電膜１を２５０℃以上の温度でアニールすることにより、透明導電性シートを製造する。また、スパッタリングによる成膜速度は０．０１〜０．２ｎｍ／秒とすることが好ましい。
本発明の透明導電性シート（透明導電性基体の一例）の製造方法では、ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料（ドーパント元素を含有する酸化チタン（ＴｉＯ２））からなるターゲット４７を用い、スパッタリング雰囲気を、少なくとも２段階変化させた環境下において、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜を基体上に形成することを特徴とする。スパッタリングによる成膜速度は０．０１〜０．２ｎｍ／秒とすることが好ましい。
ここで、スパッタリング雰囲気を、少なくとも２段階変化させた環境下とは、スパッタリング時の酸素濃度を少なくとも２段階変化させる環境下であって、好ましくは第１段階は高い酸素濃度下で行い、第２段階は低い酸素濃度下で行う方法を言う。スパッタリング雰囲気として、高い酸素濃度下でスパッタリングを行なった場合は、積層される酸化チタン（ＴｉＯ２）層からなる透明導電膜は、低い酸素濃度下と比べ、酸化チタン（ＴｉＯ２）層の結晶性が高く、また抵抗値の高い膜質が得られる。即ち、低い酸素濃度下で積層される酸化チタン（ＴｉＯ２）層からなる透明導電膜は、結晶性が低いなるものの、抵抗値の低い膜質が得られ、透明導電膜の表層が低抵抗な多層構造となり、好ましい。
しかしながら、反面、第１段階で積層される透明導電膜の結晶性が高くなり過ぎたり、膜厚を大きくし過ぎると基体（例えば、高分子等のプラスチックシート）との界面付近で潜在的歪が発生し、結果的に第１段階で積層された透明導電膜自体にマイクロクラックが発生したり、熱処理等を施した際には、透明導電性シートが熱変形して大きくカールするなどの不具合を生じる虞が生じる。
本発明の透明導電性シート（透明導電性基体の一例）において使用する基体としては、透明な高分子（プラスチック）フィルムや板が用いられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリエーテルケトン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルサルフォン（ＰＥＳ）、ポリカーボネート樹脂（ＰＣ）、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）、ポリオレフィン樹脂、シクロポリオレフィン樹脂、酢酸セルロース（ＴＡＣ）樹脂、テトラフルオロエチレン樹脂などのフッ素化樹脂、アリルエステル樹脂、透明ポリイミド樹脂、有機シリコン樹脂、エポキシ樹脂等が挙げられる。
これらは、単独又は積層又は混合して用いてもよく、透明で有れば限定されない。また、これらを適宜変成して用いてもよい。
特に、ＰＥＴ、ＰＭＭＡやＰＣは、透明性が高く安価であり、好ましく用いられる。また、シクロポリオレフィン樹脂やポリオレフィン樹脂、フッ素化樹脂あるいは適度に酢酸エステル化された酢酸セルロースは、溶媒への耐性が強く、アセトニトリル等の溶媒処理が行なわれる湿式太陽電池等の用途への透明導電性シートとして好ましく用いられる。さらに、ＰＥＳやＰＥＮ、ポリエーテルケトン、ＰＥＥＫ、透明ポリイミド樹脂、アリルエステル樹脂、有機シリコン樹脂、エポキシ樹脂は耐熱性に優れるという観点から好ましく用いられる樹脂である。
本発明においては、基体として用いられる基本的な透明樹脂の諸物性等については、（株）シーエムシー社発行の［光時代の透明性樹脂］（井手文雄監修、２００４年発行）を参照することができる。
さらに、本発明では、Ｔｇ（ガラス転移温度）が３００℃を超える透明樹脂を好ましく使用することができ、例えば、「シルプラス」（新日鉄化学製）等を列挙することができる。そして、本発明では、ガラス代替の透明樹脂フィルムとして、高耐熱性、低熱膨張性、高透明性、低複屈折性、屈曲性など優れた特性を有する公知な光学レンズ用フィルムも広く用いることができる。
次に、本発明の透明導電性シート（透明導電性基体の一例）の透明導電膜をアニールする方法について詳細に説明する。
本発明の透明導電性シートの製造方法によってスパッタリング成膜された、ドーパント元素を含有する酸化チタン（ＴｉＯ２）からなる透明導電膜は、スパッタ装置から取り出した後、所定の赤外線ランプアニール加熱装置（ＲＴＡ炉）内に移し、カーボントレイ上で所定温度にアニール処理を行なうことができる。
また、基体材料がアニール処理温度に対して耐熱性の点で心配される場合には、所定温度に設定された加熱ロールを用いて、酸化チタン（ＴｉＯ２）からなる透明導電膜側に接触させることで透明導電膜をアニール処理することができる。
このように、本発明の透明導電性シートの製造方法では、透明導電膜を所定温度にアニールできればよく、アニール手段には制限を受けない。
［半導体発光素子の製造方法及び半導体発光素子］
本発明の透明導電性基体としては、前述の、ドーパント元素を含有する前述の酸化チタン（ＴｉＯ２）からなる透明導電膜１を半導体発光素子のｐ型半導体層６上の透明導電膜１（透明電極）として設けた半導体発光素子Ａを挙げることができる。ここで、適用される透明電極の結晶性、組成、比抵抗（又はシート抵抗Ｒｓ）、膜厚及び表面凹凸等の特徴は、前述の「透明導電膜」と同等な範囲を有する。
本発明の半導体発光素子の製造方法は、基板１０上に、少なくともｎ型半導体層４、発光層５及びｐ型半導体層６を順次積層して半導体層２０を形成し、ｐ型半導体層６上に、上述した本発明の透明電極膜の製造方法によって透明導電膜１を形成する方法に関する。
本実施形態においては、透明導電膜１を形成する方法については、本実施形態において説明した透明電極膜の製造方法と同様であり、その詳しい説明を省略する。
「半導体発光素子」
以下に、本発明の半導体発光素子の製造方法によって得られる半導体発光素子の構造について、図１、２に示す半導体発光素子Ａを例に説明する。
図示例のように、本実施形態の半導体発光素子Ａは、基板１０上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層されてなる半導体層２０が形成され、ｐ型半導体層６上に、上記本発明の透明導電膜１が形成され、概略構成されている。また、本実施形態で説明する例では、基板１０上にバッファ層２及び下地層３が順次形成されており、下地層３上に半導体層２０を構成するｎ型半導体層４が積層されている。また、透明導電膜１上には正極８が設けられるとともに、半導体層２０の一部が除去されて露出したｎ型半導体層４の露出領域４ｄに負極９が設けられている。
本実施形態で説明する例の半導体発光素子Ａは、上記構成により、図示例のような発光ダイオード（ＬＥＤ）として構成される。
以下、発光素子１の積層構造について詳しく説明する。
本実施形態の半導体発光素子１において基板１０に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶等が表面にエピタキシャル成長される基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等が基板１０の材料として挙げられる。また、上記各基板材料の中でも、特に、サファイアを用いることが好ましく、また、サファイアからなる基板１０のｃ面からなる主面上に、詳細を後述するバッファ層２が形成されていることがより好ましい。
バッファ層２は、基板１０とＩＩＩ族窒化物半導体からなる層との間の格子定数の違いを整合する層として設けられ、例えば、単結晶のＡｌＧａＮやＡｌＮ等のＩＩＩ族窒化物からなる。このようなバッファ層２を備えることにより、その上に成膜されるＩＩＩ族窒化物半導体は、良好な配向性及び結晶性を持つ結晶膜となる。
バッファ層２上に設けられる下地層３、ｎ型半導体層４、発光層５、及びｐ型半導体層６の各層は、例えば、ＩＩＩ族窒化物系半導体からなり、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
下地層３としては、例えば、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられ、特に、単結晶のＡｌＧａＮ又はＧａＮを好適に用いることができる。
ｎ型半導体層４は、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂが順次積層されてなる。ｎ型コンタクト層４ａとしては、例えば、下地層４ａと同様にＡｌＸＧａ１―ＸＮ層層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）を用いることができ、また、Ｓｉ、Ｇｅ又はＳｎ等のｎ型不純物がドープされていることが好ましい。また、ｎ型クラッド層４ｂとしては、例えば、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能であり、また、これらの構造のヘテロ接合や複数回積層した超格子構造とすることもできる。
発光層５は、ｎ型半導体層４上に積層されるとともにｐ型半導体層６がその上に積層される活性層であり、例えば、障壁層５ａと井戸層５ｂとが交互に積層され、ｎ型半導体層４側及びｐ型半導体層６側に障壁層５ａが配される順で積層されてなる。井戸層５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。また、障壁層５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
ｐ型半導体層６は、発光層５上に形成され、通常、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂが順次積層された構成とされる。ｐ型クラッド層６ａとしては、発光層５のバンドギャップエネルギーより大きくなる組成で、発光層５へのキャリアの閉じ込めができる材料を用いることが好ましく、例えば、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）なる組成のものが好ましい。また、ｐ型クラッド層６ａとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる材料から構成することが好ましい。このように、ｐ型クラッド層６ａのＡｌ組成が上記範囲だと、良好な結晶性の維持及びその上の透明導電膜１との良好なオーミック接触の点で好ましい。また、上記組成からなるｐ型半導体層６は、Ｍｇ等のｐ型不純物がドープされた構成とすることが好ましい。
そして、ｐ型半導体層６上、即ちｐ型コンタクト層６ｂ上には、上述した本発明の透明導電膜１が設けられる。
正極８は、透明導電膜１上に形成される電極である。正極８としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
負極９は、ｎ型半導体層４のｎ型コンタクト層４ｂに接するように形成される電極である。負極９を設ける際は、ｐ型半導体層６、発光層５及びｎ型半導体層４の一部を除去してｎ型コンタクト層４ｂの露出領域を形成し、この上に負極９を形成する。負極９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
「製造方法」
図１、２に例示する本実施形態の半導体発光素子Ａを製造する場合には、例えば、以下に説明するような方法とすることができる。
まず、基板１０の表面に各種前処理を施した後、基板１０を、例えば、スパッタリング装置のチャンバ内に導入し、スパッタリング法によって単結晶のＡｌＮからなるバッファ層２を成膜する。この際の、基板１０の表面の前処理方法としては、例えば、従来公知のＲＣＡ洗浄方法等の湿式処理や、プラズマ中に基板１０の表面を曝す方法等を用いることができる。バッファ層２を基板１０上に成膜する方法としては、スパッタリング法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができる。
次に、基板１０上にバッファ層２が形成されたウェーハを、図示略のＭＯＣＶＤ装置の反応炉内に導入し、バッファ層２上に下地層３を形成した後、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層を順次積層して成膜する。ＭＯＣＶＤ法によって窒化ガリウム系化合物半導体を形成する場合、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
具体的には、まず、図示略のＭＯＣＶＤ装置の反応炉内部に供給する原料ガス及び有機金属原料を選択、調整することにより、バッファ層２上に、単結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなるｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを順次積層する。この際、上述したようなｎ型不純物（ドーパント）を反応炉内に供給することにより、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂにｎ型不純物をドープする。
次いで、ｎ型クラッド層４ｂ上に、障壁層５ａ及び井戸層５ｂを交互の積層することによって発光層５を形成する。図１中に例示する発光層５を形成する場合には、例えば、ＳｉドープのＧａＮからなる６層の障壁層５ａと、ノンドープのＧａ０．８Ｉｎ０．２Ｎからなる５層の井戸層５ｂとを交互に積層して形成する。
次いで、発光層５上、つまり、発光層５の最上層となる障壁層５ａ上に、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂからなるｐ型半導体層６を形成する。ｐ型半導体層６を形成する際は、例えば、Ａｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層６ａを発光層５（最上層の障壁層５ａ）上に形成し、その上に、Ａｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層６ｂを形成する。また、この際、反応炉内にＭｇ等のｐ型不純物を供給することにより、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂにｐ型不純物をドープする。
次に、ｐ型半導体層６上に、上述した本発明の透明導電膜の製造方法と同様の条件及び手順を用いて、透明導電膜１を積層する。
具体的には、まず、基板１０上に、バッファ層２、下地層３、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層されてなるウェーハＢを、図３に例示するようなスパッタリング装置４０のヒータ４４に取り付ける。
そして、上記同様の成膜条件及び手順を用いて、ｐ型半導体層６をなすｐ型コンタクト層６ｂを覆うように、酸化チタン膜１Ａを成膜する。
次いで、上記同様の温度条件でアニール処理を行うことで、酸化チタン１Ａのシート抵抗Ｒｓを低減するとともに透明化することにより、透明導電膜１を形成する。
本発明においては、上記各条件及び手順でｐ型半導体層６上に透明導電膜１を形成することにより、シート抵抗Ｒｓを低く制御しながら透明導電膜１を形成することができる。これにより、透明導電膜１の導電性が飛躍的に高められるので、ｐ型半導体層６全体に電流を拡散させられる構成とすることができ、半導体発光素子Ａの発光効率を顕著に向上させることが可能となる。
次いで、透明導電膜１上に、さらに、正極８を形成する。この正極８は、例えば、透明導電膜１の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する３層構造の正極８を形成することができる。
また、負極９を形成する際は、まず、基板１０上に形成された発光層５、ｐ型半導体層６及びｎ型半導体層４からなる半導体層２０の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層４ｂの露出領域４ｄを形成する。そして、この露出領域４ｄ上に、例えば、ｎ型コンタクト層４ｂ側から順に、Ｎｉ、Ａｌ、Ｔｉ及びＡｕの各材料を、従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極９を形成することができる。
そして、上述のような工程によって得られたウェーハを、基板１０の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、チップ状の半導体発光素子Ａとすることができる。
以上説明したような、本発明の半導体発光素子の製造方法によれば、基板１０上に、少なくともｎ型半導体層４、発光層５及びｐ型半導体層６を順次積層して半導体層２０を形成し、ｐ型半導体層６上に、上記本発明の透明導電膜の製造方法を用いて透明導電膜１を形成する方法なので、半導体層２０全体に広く電流を拡散させることができ、光取り出し効率に優れる半導体発光素子Ａを製造することが可能となる。
また、本発明の半導体発光素子Ａによれば、上記本発明の製造方法によって得られるものなので、高い光取り出し効率を有し、発光特性に優れたものとなる。
［ランプ］
本発明のランプは、上述した本発明の半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図５は、本発明に係る半導体発光素子Ａを用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ８０は、砲弾型のものであり、図２及び図３に示す半導体発光素子Ａが用いられている。図５に示すように、半導体発光素子Ａの正極８がワイヤー８３で２本のフレーム８１、８２の内の一方（図５ではフレーム８１）に接着され、半導体発光素子Ａの負極９がワイヤー８４で他方のフレーム８２に接合されることにより、半導体発光素子Ａが実装されている。また、半導体発光素子Ａの周辺は、透明な樹脂からなるモールド８５で封止されている。
本発明のランプは、本発明の透明導電膜を備えた半導体発光素子Ａが用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
[透明導電性基体を備えた電子機器]
本発明の透明導電性基体を備えた電子機器としては、前述の、ドーパント元素を含有する前述の酸化チタン（ＴｉＯ２）からなる透明導電膜１を透明電極に用いた各種電子機器を挙げることができる。ここで、本発明が適用できる「電子機器」の具体例としては、前述の半導体発光素子のほか、有機エレクトロルミネッセンス素子（有機ＥＬ、ＯＬＥＤ）、液晶表示装置、光電変換素子（太陽電池）、照明等を挙げることができる。
次に、本発明の透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、透明導電性基体の製造方法及び透明導電性基体、及び、ランプに関し、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
以下の実施例のうち、実施例１〜１０は、本発明の透明導電膜の製造方法の実施例であると共に、無機材料からなる基体を用いた本発明の透明導電性基体の製造方法及び透明導電性基体の実施例であり、さらに、無機材料からなる基体としてサファイア基板上に半導体薄膜を積層したものを用いた本発明の半導体発光素子の製造方法及び半導体発光素子の実施例、及び、本発明のランプの実施例である。
また、実施例１１及び１２は、本発明の透明導電膜の製造方法の実施例であると共に、高分子材料からなる基体を用いた本発明の透明導電性基体の製造方法及び透明導電性基体の実施例である。
（実施例１〜１０）
［実施例１］
本実施例においては、以下に説明するような手順により、半導体層上に透明導電膜が備えられてなる半導体発光素子を作製した（図１及び図２を参照）。
（バッファ層及び下地層の形成）
まず、サファイア基板の（０００１）Ｃ面からなる主面を有する基板１０を準備した。 そして、基板１０の主面上に、ＲＦスパッタリング法を用いて単結晶構造を有するＡｌＮからなる厚さ５０ｎｍのバッファ層２を形成した。
次いで、バッファ層２上に、減圧ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体からなる下地層３を形成した。この際、まず、バッファ層２が形成された基板１０をＭＯＣＶＤ装置の反応炉内に導入した。そして、アンモニアガスの流通を続けながら、水素雰囲気中において基板１０の温度を１１２０℃に昇温させ、トリメチルガリウム（ＴＭＧ）を反応炉内に供給することにより、バッファ層２上に、３μｍの膜厚のアンドープのＧａＮ（ｕｎ−ＧａＮ）からなる下地層３を成長させた。
（半導体層の形成）
次いで、下地層３の形成に用いた装置と同じＭＯＣＶＤ装置により、ＧａＮからなるｎ型コンタクト層４ａを形成した。この際、ｎ型コンタクト層４ａにはＳｉをドープし、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層と同じ条件で成膜した。
次いで、ｎ型コンタクト層４ａ上にｎ型クラッド層４ｂを積層した。
次いで、ｎ型クラッド層４ｂ上に発光層５を積層した。本実施例では、ＧａＮからなる障壁層５ａと、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂとから構成される多重量子井戸構造を有する発光層５を形成した。この発光層５の形成にあたっては、まず、ｎ型クラッド層４ｂ上に障壁層５ａを形成し、この障壁層５ａ上に、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂを形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層５ｂ上に、６番目の障壁層５ａを形成し、多重量子井戸構造を有する発光層５の両側に障壁層５ａを配した構造とした。
次いで、ＭＯＣＶＤ装置を用いて、発光層５上に、ＭｇをドープしたＧａＮよりなるｐ型クラッド層６ａを成膜した。そして、このｐ型クラッド層６ａの上に、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層６ｂを成膜し、ｐ型半導体層６とした。
このような手順により、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層されてなる半導体層２０を形成し、基板１０上に半導体層２０が形成されたウェーハＢを作製した。
（透明導電膜の形成）
次いで、上記手順で得られたウェーハＢ上に、以下に示す条件及び手順で透明導電膜１を形成した。
まず、ウェーハＢを、図３に例示するようなスパッタリング装置４０のチャンバ４１内に導入し、ｐ型半導体層６側がチャンバ４１内に露出するように、基板１０側をヒータ４４に取り付けた。そして、ターゲット４７として、１０質量％のＮｂをドーパントとして含有する酸化チタン製ターゲット（株式会社豊島製作所製）を、ターゲットプレート４３上に載置した。また、チャンバ４１内のスパッタリング雰囲気は、酸素を１．５体積％で含有するアルゴンガス雰囲気とした。また、プラズマを発生させるため、ターゲット４７側（ターゲットプレート４３側）に２０００Ｗのパワーを印加するとともに、ウェーハＢ（基板１０）側には０Ｗのバイアスを印加した。
そして、予め確認した成膜速度データに基づいて各種条件を設定することにより、成膜速度を０．１５ｎｍ／秒に設定し、ｐ型半導体層６上に、膜厚が２５０ｎｍとされたＮｂドープの酸化チタン膜１Ａを成膜した。
次いで、スパッタリング装置４０のチャンバ４１内を窒素雰囲気に入れ替えた後、上記手順で成膜された酸化チタン膜１Ａに、３５０℃の温度で、１２０秒のアニール処理を施した。
上記各手順により、ｐ型半導体層６上に、透明導電膜１を成膜した。
そして、ｐ型半導体層６上に成膜された透明導電膜１について、シート抵抗（Ω／□）を、測定機器としてシート抵抗測定装置（ＭＣＰ−Ｔ３６０プローブ：株式会社三菱化学アナリテック製；四端子の低電流評価法）を用いて測定し、下記表１に示した。
（正極及び負極の形成）
次いで、公知のフォトリソグラフィー技術によって、透明導電膜１の表面に、Ｔｉ、Ａｌ及びＡｕを順に積層することにより、３層構造の正極８を形成した。この際、正極ボンディングパッド８を、直径が約９０μｍの円形状として形成した。
また、半導体層２０の一部にドライエッチングを施して除去することにより、ｎ型コンタクト層４ａが露出した露出領域４ｄを形成した後、この上にＮｉ、Ａｌ、Ｔｉ及びＡｕの各層を順次積層することにより、図２及び図３に示すような負極９を形成した。
（半導体発光素子チップへの分割）
次いで、各電極が形成されたウェーハの基板１０の裏面側を研削及び研磨してミラー状の面とした後、このウェーハを２４０μｍ×６００μｍ角の長方形のチップに切断してＬＥＤ（発光ダイオード）のチップ（半導体発光素子Ａ）とした。
なお、このＬＥＤ（発光ダイオード）のチップ（半導体発光素子Ａ）においては、図１を参照すれば、サファイア基板１０から透明導電膜１までの部分（図１において、正極８及び負極９を除く部分）が本発明の「透明導電性基体」であり、そのうち、透明導電膜１を除くサファイア基板１０からｐ型半導体層６までの部分を「基体」である。
（半導体発光素子によるＬＥＤランプの作製）
そして、このチップ（半導体発光素子Ａ）を、図５に示すように、正極８及び負極９側が上になるようにリードフレーム８１上に載置し、金線でリードフレームに結線することによってランプ８０を作製した。
そして、上記方法で作製したランプのｐ側（正極８）及びｎ側（負極９）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定し、結果を下記表１に示した。
［実施例２〜１０、比較例１〜６］
実施例２〜１０、比較例１〜６においては、透明導電膜の材質、並びに透明導電膜を成膜する際の各種成膜条件を下記表１に示す条件とした点を除き、上記実施例１と同様の方法で、２４０μｍ×６００μｍ角の長方形とされた半導体発光素子チップを作製した。そして、上記同様、この半導体発光素子チップを用いてランプを作製した。
この際、ｐ型半導体層上に透明導電膜を成膜した後、上記同様の方法で透明導電膜のシート抵抗を測定し、結果を下記表１に示した。
そして、上記同様の方法で、ランプのｐ側（正極）及びｎ側（負極）の電極間に２０ｍＡの順方向電流を流した際の発光出力Ｐｏ（ｍＷ）を測定した。
上記実施例１〜１０及び比較例１〜６における透明導電膜の成膜条件並びに発光出力（Ｐｏ）の測定結果を下記表１に示す。
Figure 2011086613
［評価結果］
表１に示すように、本発明で規定する条件でＮｂドープの酸化チタンからなる透明導電膜が成膜された実施例１のサンプルは、透明導電膜のシート抵抗が１８０Ω／□であり、導電性に優れていることが確認できた。また、実施例１においては、順方向電流（Ｉ）２０ｍＡにおける発光出力（Ｐｏ）が１８ｍＷとなり、非常に優れた発光出力が得られた。また、透明導電膜を成膜する際の各条件を、本発明で規定する条件の範囲内で変化させた実施例２〜６においても、透明導電膜のシート抵抗が２００Ω／□以下であり、優れた導電性を備えていることが明らかとなった。また、実施例２〜１０では、順方向電流（Ｉ）２０ｍＡにおける発光出力（Ｐｏ）が１８ｍＷ以上となり、高い発光出力を備えていることが確認できた。
これに対して、透明導電膜の材料又は成膜条件が本発明の規定を満たしていない比較例１〜６のサンプルでは、透明導電膜のシート抵抗が何れも３００Ω／□以上であり、上記実施例１〜１０に比べて導電性に劣っていることがわかる。また、比較例１〜５は、順方向電流（Ｉ）２０ｍＡにおける発光出力（Ｐｏ）が１６ｍＷ以下であり、上記各実施例と比べて低出力となっている。
比較例１〜６のサンプルは、酸化チタンからなる透明導電膜のドーパント含有量や、成膜時のスパッタリング雰囲気、成膜速度又はアニール温度の何れかが適正でないため、成膜された透明導電膜のシート抵抗が大きくなり、半導体層全体に電流を拡散させることが層における発光強度が低下したものと考えられる。
上記実施例の結果により、本発明の透明導電膜の製造方法が、従来の酸化チタン系の透明導電膜に比べてシート抵抗を顕著に低減し、導電性及び透明性に優れた透明導電膜を形成することが可能となることが明らかである。
また、本発明の半導体素子の製造方法が、半導体層全体に広く電流を拡散させ、光取り出し効率に優れる半導体発光素子を製造することが可能となることが明らかである。
（実施例１１及び１２）
［実施例１１］
本実施例においては、以下に説明するような手順により、高分子（プラスチック）シート（基体）上に透明導電膜が成膜されてなる透明導電性シートを作製した。
まず、所定の大きさを有する「シルプラス」（新日鉄化学製）の主面上に、図３に例示するようなスパッタリング装置４０のチャンバ４１内に導入し、「シルプラス」（以下、プラスチックシートとも言う。）の主面がチャンバ４１内に露出するように、プラスチックシートをヒータ４４に取り付けた。そして、ターゲット４７として、Ｎｂを１０質量％ドーパントとして含有する酸化チタン製ターゲット（株式会社豊島製作所製）を、ターゲットプレート４３上に載置した。また、チャンバ４１内のスパッタリング雰囲気は、酸素を５体積％で含有するアルゴンガス雰囲気とした。また、プラズマを発生させるため、ターゲット４７側（ターゲットプレート４３側）に２０００Ｗのパワーを印加するとともに、プラスチックシート側には０Ｗのバイアスを印加した。
そして、予め確認した成膜速度データに基づいて各種条件を設定することにより、成膜速度を０．２ｎｍ／秒に設定し、プラスチックシート上に、膜厚が５０ｎｍとされたＮｂドープの酸化チタン膜１Ａを成膜した。
次に、チャンバ４１内のスパッタリング雰囲気を、酸素濃度が１．５体積％で含有するアルゴンガス雰囲気に変更後、同じ成膜速度にてさらに２００ｎｍの膜厚としたＮｂドープの酸化チタン膜１Ａを積層した。このように、本実施例ではチャンバ４１内のスパッタリング雰囲気環境を２段階に変化させて実施した。
次いで、スパッタリング装置４０のチャンバ４１内を窒素雰囲気に入れ替えた後、上記手順で成膜された酸化チタン膜１Ａに、３１０℃の温度で、１２０秒のアニール処理を施した。
上記各手順により、プラスチックシート上に、透明導電膜１を成膜した。
そして、プラスチックシート上に成膜された透明導電膜１のシート抵抗（Ω／□）を、シート抵抗測定装置（ＭＣＰ−Ｔ３６０プローブ：株式会社三菱化学アナリテック製；四端子の低電流評価法）を用いて測定し、下記表２に示した。
［実施例１２］
チャンバ４１内のスパッタリング雰囲気を、酸素濃度が１．５体積％で含有するアルゴンガス雰囲気の１段階で処理する方法とした以外は、実施例１１と同様に実施して、プラスチックシート上に成膜された透明導電膜１を得た。結果を下記表２に示した。
［比較例７］
チャンバ４１内のスパッタリング雰囲気を、酸素濃度が１５体積％で含有するアルゴンガス雰囲気の１段階で処理する方法とした以外は、実施例１１と同様に実施して、プラスチックシート上に成膜された透明導電膜１を得た。結果を下記表２に示した。
［評価結果］
表２に示すように、実施例１１及び１２の結果により、本発明の透明導電膜の製造方法が、プラスチックシート上において成膜することができ、従来の酸化チタン系の透明導電膜に比べてシート抵抗を顕著に低減できることがわかった。
また、実施例１１及び１２に代表されるプラスチックシートからなる透明導電性シートでは、透明導電膜１が均一に成膜できることがわかり、さらにプラスチックシート全体に広く電流を拡散させることができた。本発明の透明導電膜の製造方法をプラスチックシート上に応用することにより、透明かつ導電性の安定した透明導電性シートを製造することが可能となる。
Figure 2011086613
１…透明導電膜、１Ａ…酸化チタン膜（透明導電膜）、４…ｎ型半導体層、５…発光層、６…ｐ型半導体層、１０…基板、２０…半導体層、４７…ターゲット（スパッタリング装置）、８０…ランプ、Ａ…半導体発光素子、Ｂ…ウェーハ、Ｒｓ…シート抵抗

Claims (13)

  1. 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を、スパッタリング法を用いて成膜する透明導電膜の製造方法であって、
    ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、
    スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、
    ０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電膜の製造方法。
  2. 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を、スパッタリング法を用いて成膜する透明導電膜の製造方法であって、
    ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、
    スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、
    ０．０１〜０．２ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電膜の製造方法。
  3. 前記ターゲットに含有されるドーパント元素が、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｅ、Ｓｂ、Ｆｅ、Ｒｕ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｌ、Ｈｆ、Ｓｉ、Ｚｒ、Ｃｏ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｒｅ、Ｃｅ、Ｙ、Ｐ及びＢからなる群より選ばれる少なくとも１種であることを特徴とする、請求項１又は２のいずれかに記載の透明導電膜の製造方法。
  4. 透明導電膜がアナターゼ型結晶からなることを特徴とする、請求項１乃至３のいずれか一項に記載の透明導電膜の製造方法。
  5. 基板上に、少なくともｎ型半導体層、発光層及びｐ型半導体層を順次積層して半導体層を形成し、前記ｐ型半導体層上に透明導電膜を形成する半導体発光素子の製造方法であって、
    前記透明導電膜を、請求項１乃至４のいずれか一項に記載の製造方法を用いて形成することを特徴とする、半導体発光素子の製造方法。
  6. 請求項５に記載の半導体発光素子の製造方法によって得られる半導体発光素子。
  7. 請求項６に記載の半導体発光素子が用いられてなることを特徴とするランプ。
  8. 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を基体上にスパッタリング法を用いて成膜する透明導電性基体の製造方法であって、
    ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、
    スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、
    ０．０１〜１．０ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電性基体の製造方法。
  9. 酸化チタン（ＴｉＯ２）系材料からなる透明導電膜を基体上にスパッタリング法を用いて成膜する透明導電性基体の製造方法であって、
    ドーパント元素を３０質量％以下の割合で含有する酸化チタン系材料からなるターゲットを用い、
    スパッタリング雰囲気を、少なくとも０．１〜１０体積％の酸素を含有し、残部が不活性ガスからなる雰囲気とし、
    ０．０１〜０．２ｎｍ／秒の成膜速度でスパッタリング成膜した後、２５０℃以上の温度でアニールすることを特徴とする、透明導電性基体の製造方法。
  10. 前記基体が、無機材料又は高分子材料のいずれかからなるであることを特徴とする、請求項８又は９のいずれかに記載の透明導電性基体の製造方法。
  11. 透明導電膜がアナターゼ型結晶からなることを特徴とする、請求項８乃至１０のいずれか一項に記載の透明導電性基体の製造方法。
  12. 請求項８乃至１１のいずれか一項に記載の透明導電性基体の製造方法によって得られた透明導電性基体。
  13. 請求項１２に記載の透明導電性基体を備えた電子機器。
JP2010202970A 2009-09-16 2010-09-10 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器 Pending JP2011086613A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010202970A JP2011086613A (ja) 2009-09-16 2010-09-10 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器
PCT/JP2010/066044 WO2011034132A1 (ja) 2009-09-16 2010-09-16 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009214913 2009-09-16
JP2010202970A JP2011086613A (ja) 2009-09-16 2010-09-10 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器

Publications (1)

Publication Number Publication Date
JP2011086613A true JP2011086613A (ja) 2011-04-28

Family

ID=43758733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010202970A Pending JP2011086613A (ja) 2009-09-16 2010-09-10 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器

Country Status (2)

Country Link
JP (1) JP2011086613A (ja)
WO (1) WO2011034132A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541628A1 (en) * 2011-06-30 2013-01-02 LG Innotek Co., Ltd. Light emitting device, light emitting device package including the same and lighting system
JP2013014832A (ja) * 2011-07-06 2013-01-24 Toyota Central R&D Labs Inc 透明導電膜、導電部材およびその製造方法
JP2013161902A (ja) * 2012-02-03 2013-08-19 Toyoda Gosei Co Ltd 半導体発光素子の製造方法
WO2014010400A1 (ja) * 2012-07-09 2014-01-16 旭硝子株式会社 積層体の製造方法および積層体
JP2014519677A (ja) * 2011-04-28 2014-08-14 サン−ゴバン グラス フランス 透明導電体
JP2019176076A (ja) * 2018-03-29 2019-10-10 豊田合成株式会社 発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106191775A (zh) * 2015-09-18 2016-12-07 北京大学深圳研究生院 一种透明导电薄膜及其制备方法和应用
JP7307925B2 (ja) * 2018-03-30 2023-07-13 堺化学工業株式会社 電極材料及びそれを用いた電極、電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768167A (zh) * 2003-02-04 2006-05-03 Tdk株式会社 磁性石榴石单晶膜形成用基板及其制造方法、光学元件及其制造方法
JP2005256087A (ja) * 2004-03-11 2005-09-22 Nippon Sheet Glass Co Ltd スパッタリング用ターゲットおよびそれを用いて形成した誘電体光学薄膜並びにその製造方法
JP2008084824A (ja) * 2006-03-20 2008-04-10 Kanagawa Acad Of Sci & Technol 導電体の製造方法
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP5048392B2 (ja) * 2007-05-25 2012-10-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008057045A (ja) * 2007-10-09 2008-03-13 Agc Ceramics Co Ltd 酸化物焼結体スパッタリングターゲット

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014519677A (ja) * 2011-04-28 2014-08-14 サン−ゴバン グラス フランス 透明導電体
EP2541628A1 (en) * 2011-06-30 2013-01-02 LG Innotek Co., Ltd. Light emitting device, light emitting device package including the same and lighting system
US8536606B2 (en) 2011-06-30 2013-09-17 Lg Innotek Co., Ltd. Light emitting device, light emitting device package including the same and lighting system
JP2013014832A (ja) * 2011-07-06 2013-01-24 Toyota Central R&D Labs Inc 透明導電膜、導電部材およびその製造方法
JP2013161902A (ja) * 2012-02-03 2013-08-19 Toyoda Gosei Co Ltd 半導体発光素子の製造方法
WO2014010400A1 (ja) * 2012-07-09 2014-01-16 旭硝子株式会社 積層体の製造方法および積層体
JP2019176076A (ja) * 2018-03-29 2019-10-10 豊田合成株式会社 発光装置

Also Published As

Publication number Publication date
WO2011034132A1 (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
WO2011034132A1 (ja) 透明導電膜の製造方法、半導体発光素子の製造方法及び半導体発光素子、ランプ、透明導電性基体の製造方法及び透明導電性基体、並びに、電子機器
JP5522032B2 (ja) 半導体発光素子及びその製造方法
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
JP5397369B2 (ja) 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ
WO2010150501A1 (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
WO2008072681A1 (ja) 化合物半導体発光素子及びその製造方法
WO2006038665A1 (ja) 窒化物半導体発光素子およびその製造方法
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP4901115B2 (ja) 窒化ガリウム系半導体素子
JPWO2009072365A1 (ja) 窒化ガリウム系化合物半導体発光素子用非晶質透明導電膜
JP5749888B2 (ja) 半導体素子及び半導体素子を作製する方法
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
TW201232824A (en) Transparent thin film, light emitting device comprising the same, and methods for preparing the same
TWI242896B (en) Group III-nitride-based compound semiconductor device
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2009152530A (ja) 窒化物半導体発光素子及びその製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2011222599A (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置
JP5648446B2 (ja) 半導体発光素子の製造方法
JP4252622B1 (ja) 半導体発光素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置