JP2011054969A - 半導体素子及びその形成方法 - Google Patents

半導体素子及びその形成方法 Download PDF

Info

Publication number
JP2011054969A
JP2011054969A JP2010193647A JP2010193647A JP2011054969A JP 2011054969 A JP2011054969 A JP 2011054969A JP 2010193647 A JP2010193647 A JP 2010193647A JP 2010193647 A JP2010193647 A JP 2010193647A JP 2011054969 A JP2011054969 A JP 2011054969A
Authority
JP
Japan
Prior art keywords
metal
pattern
forming
insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010193647A
Other languages
English (en)
Other versions
JP5622491B2 (ja
Inventor
Tai-Soo Lim
泰洙 林
Hyun-Seok Lim
▲ヒュン▼錫 林
Shin-Jae Kang
信在 姜
Kyung-Tae Jang
景泰 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011054969A publication Critical patent/JP2011054969A/ja
Application granted granted Critical
Publication of JP5622491B2 publication Critical patent/JP5622491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。
【選択図】図３

Description

本発明は、半導体素子及びその形成方法に関し、より詳細には、金属パターンを含む半導体素子及びその形成方法に関する。
消費者の電子機器に対する多様な要求によって、電子機器に内蔵される半導体素子の多様化も要求されている。例えば、半導体素子の高集積化と高性能化に対する研究が絶えず進行されている。
半導体素子の高集積化及び高性能化のために同一の面積内により多いデータを貯蔵することができる技術が必要になっている。このために素子内の構成要素の大きさを減らし、且つ構成要素の固有の特性を維持するための多様な研究が行われているが、半導体素子の形成装置などの制約による限界にぶつかっている。
特開２００８−１６０００４号公報
本発明の課題は、信頼性が向上した半導体素子の形成方法と、それによって形成される半導体素子を提供することにある。
上述の課題を解決するために半導体素子の形成方法を提供する。本発明の実施形態に係る半導体素子の形成方法は、半導体構造物及び絶縁パターンを形成し、前記絶縁パターンの一面によって定義される側壁を有するオープニングを形成し、前記オープニングを満たす第１金属膜を形成し、前記第１金属膜を湿式エッチングして前記オープニングの側壁を少なくとも一部露出させ、前記エッチングされた第１金属膜上に第２金属膜を選択的に形成することを含む。前記第１金属膜のグレイン(結晶粒)の大きさは前記第２金属膜のグレインの大きさより小さいことがある。
一実施形態において、前記基板上にゲートパターン及びゲート間絶縁膜を形成することをさらに含むことができる。この時、前記半導体構造物は前記ゲート間絶縁膜を貫通するホール内に形成され、前記絶縁パターンは前記半導体構造物とゲートパターンとの間及び前記絶縁膜の上部面及び下部面上に形成される。
一実施形態において、前記ゲート間絶縁膜、前記半導体構造物及び前記絶縁パターンを形成することは、前記基板上にゲート間絶縁膜及び犠牲膜を交互に積層し、前記ゲート間絶縁膜及び犠牲膜を貫通する前記ホールを形成し、前記犠牲膜を除去し、 前記犠牲膜が除去された空間及び前記ホールをコンフォーマルに覆う前記絶縁パターンを形成することを含むことができる。
一実施形態において、前記絶縁パターンと前記第１金属膜との間にバリア層を形成することをさらに含み、前記バリア層は前記湿式エッチングの時、前記第１金属膜と共にエッチングすることができる。
一実施形態において、前記絶縁パターンはイオン結合によって結合される化合物を含むことができる。
一実施形態において、前記第１金属膜及び第２金属膜は同一の金属を含むことができる。
一実施形態において、前記第１金属膜の形成速度は前記第２金属膜の形成速度より速いことがある。
一実施形態において、前記第１金属膜を形成すること及び前記第２金属膜を形成することは、前記オープニング内に第１金属ソース及び第１還元ガスを提供し、第２金属ソース及び第２還元ガスを提供することを各々含み、前記第１金属ソース及び第２金属ソースは同一の金属元素を含むことができる。
一実施形態において、前記第１金属ソース及び第２金属ソースはＷＦ６であり得る。
一実施形態において、前記第１還元ガス及び第２還元ガスは水素原子、水素ラジカル、及び／または水素イオンを含むことができる。
一実施形態において、前記第１還元ガスはシラン（ＳｉＨ４）またはジボラン（Ｂ２Ｈ６）であり、前記第２還元ガスは水素ガスであり得る。
一実施形態において、前記絶縁パターン及び前記オープニングを形成することは、前記半導体構造物上に絶縁膜を形成し、前記半導体構造物の上部面を露出させるまで前記絶縁膜を異方性エッチングすることを含むことができる。
一実施形態において、前記半導体構造物は前記オープニングの底を通じて露出される導電領域をさらに含み、前記第１金属膜は前記導電領域と電気的に連結される。
一実施形態において、前記半導体素子の形成方法は前記第２金属膜と接する可変抵抗パターンを形成し、前記可変抵抗パターン上に第３金属膜を形成することをさらに含むことができる。
上述の課題を解決するために半導体素子を提供する。本発明の実施形態に係る半導体素子は、基板と、前記基板上に交互に積層されたゲート間絶縁膜及びゲートパターンと、前記ゲート間絶縁膜及び前記ゲートパターンの側壁に沿って前記基板から上に延長される半導体構造物と、前記ゲートパターン及び前記半導体構造物の間の絶縁パターンとを含むことができる。前記ゲートパターンは前記半導体構造物と隣接した第１金属パターンと前記第１金属パターンに接し、前記第１金属パターンによって前記半導体構造物と離隔される第２金属パターンとを含むことができる。
一実施形態において、前記第１金属パターンのグレインの大きさは前記第２金属パターンのグレインの大きさより小さいことがあり得る。
一実施形態において、前記絶縁パターンは前記ゲートパターンの上部面及び下部面上に延長することができる。
一実施形態において、前記第２金属パターンは前記半導体構造物と隣接した前記ゲートパターンの第１側壁に向き合う第２側壁上に延長され、前記第２金属パターンは前記ゲートパターンの前記第２側壁上の前記絶縁パターンより突き出すことができる。
一実施形態において、前記第１金属パターンと前記絶縁パターンとの間にバリア層をさらに含み、前記バリア層の一面は前記第１金属パターンの一面と同一の平面をなすことができる。
一実施形態において、前記絶縁パターンはＯＮＯＡ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−ＡｌｕｍｉｎｉｕｍＯｘｉｄｅ）を含むことができる。
本発明の実施形態によると、オープニングを満たす第１金属膜が形成され、前記第１金属膜を湿式エッチングする。前記湿式エッチングされた第１金属膜から第２金属パターンを選択的に成長させる。前記湿式エッチングによって第１金属膜がエッチングされる場合、エッチング不純物が前記オープニングの側壁などに付着して、前記エッチング不純物から第２金属パターンが成長することを防止することができる。したがって、前記オープニング内に欠陥が最小化された金属パターンを形成することができる。また、前記第２金属パターンは選択的に成長され、隣接した他の第２金属パターンと独立的に形成されるので、お互いに隣接した２つの第２金属パターンは完全に絶縁され得る。これによって、信頼性が向上した半導体素子を形成することができる。
本発明の一実施形態に係る半導体素子の平面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の形成方法を説明するための工程断面図である。 図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の断面図である。 図３に示したＡ領域を拡大した図である。 図３に示したＡ領域を拡大した図である。 本発明の他の実施形態に係る半導体素子の工程断面図である。 本発明の他の実施形態に係る半導体素子の工程断面図である。 本発明の他の実施形態に係る半導体素子の工程断面図である。 本発明の他の実施形態に係る半導体素子の適用例を示す図である。 本発明の他の実施形態に係る半導体素子の適用例を示す図である。 本発明の実施形態が適用される例を説明するための図である。 本発明の実施形態が適用される例を説明するための図である。
以下、図面を参照して本発明の実施形態に係る半導体素子及びその形成方法を説明する。説明する実施形態は本発明の思想を当業者が容易に理解するために提供し、これによって本発明が限定されない。本発明の実施形態は本発明の技術的思想及び範囲内で他の形態に変形することができる。本明細書において、‘及び／または’は前後に並べた構成要素のうちの少なくとも１つを含む意味として用いられた。本明細書において、一構成要素が他の構成要素‘上に’位置するということは、一構成要素上に他の構成要素が直接位置するという意味だけではなく、前記一構成要素上に第３の構成要素がさらに位置することができるという意味も含む。本明細書の各構成要素または部分などを第１、第２などの表現を用いて指称したが、これは明確な説明のために用いられ、これによって限定されない。図面に表現された構成要素の厚さ及び相対的な厚さは本発明の実施形態を明確に表現するために誇張することができる。
図１、図２Ａ〜図２Ｆ、及び図３を参照して、本発明の一実施形態に係る半導体素子の形成方法を説明する。図１は、本発明の一実施形態に係る半導体素子の平面図であり、図２Ａ〜図２Ｆ、及び図３は、図１に示したＩ−ＩＩに沿って切断した本発明の一実施形態に係る半導体素子の工程断面図である。
図１及び図２Ａを参照すると、半導体基板（以下、‘基板’）１００を具備する。前記基板１００はドーパントでドーピングされたウェル領域を含むことができる。前記基板１００上に基底絶縁膜１２１を形成する。
前記基底絶縁膜１２１上に犠牲膜ＳＣ及びゲート間絶縁膜１２３を交互に積層する。前記ゲート間絶縁膜１２３は前記基底絶縁膜１２１と同一の物質で形成することができる。前記ゲート間絶縁膜１２３と前記犠牲膜ＳＣは同一のエッチング溶液に対して互いに異なるエッチング選択比を有する物質を各々含むことができる。例えば、前記ゲート間絶縁膜１２３が酸化物を含む場合、前記犠牲膜ＳＣは窒化物を含むことができる。最上部の前記犠牲膜ＳＣ上に上部絶縁膜１２５を形成することができる。前記上部絶縁膜１２５は前記ゲート間絶縁膜１２３と同一の絶縁物質を含むことができる。
前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣを異方性エッチングして、前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣを貫通するホール１３０を形成する。前記ホール１３０は前記膜を貫通し、前記基板１００の上部面から垂直に形成することができる。これと異なり、前記ホール１３０に代わって前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣを貫通し、前記基板１００の第１方向に沿って延長されるグルーブ（溝）を形成することもできる。
前記ホール１３０内に半導体構造物１３３を形成することができる。前記半導体構造物１３３は半導体元素、例えば、周期律表上の４Ａ族元素を含むことができる。前記半導体構造物１３３は単結晶、または多結晶状態の半導体元素を含むことができる。本実施形態において、前記半導体構造物１３３はトランジスタのチャンネル領域が形成される活性パターンであり得る。
前記半導体構造物１３３は前記ホール１３０を満たす柱形態（ｐｉｌｌａｒ ｔｙｐｅ）であり得る。これと異なり、前記半導体構造物１３３は内部空間を含むシェル（ｓｈｅｌｌ）形態であり得る。この場合、前記内部空間は絶縁膜によって満たされ得る。前記ホール１３０に代わってグルーブが形成された場合、前記グルーブを満たす半導体膜が形成され、前記半導体膜の形成直後または以後の工程によってパターニングされて、前記柱形態の半導体構造物１３３を形成することもできる。
前記半導体構造物１３３の上部分に不純物領域１３５を形成することができる。前記不純物領域１３５は前記半導体構造物１３３の上部内にドーパントを注入して形成することができる。これと異なり、前記不純物領域１３５はインサイチュ（ｉｎ−ｓｉｔｕ）工程を実行して形成することができる。
図２Ｂを参照すると、前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣをパターニングして、前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣを貫通するグルーブ１４０を形成する。前記グルーブ１４０は前記基板１００の平面の第１方向に延長することができる。前記グルーブ１４０によって前記基板１００の上部面及びパターニングされた前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣの側壁を露出することができる。
前記グルーブ１４０及び前記ホール１３０は傾いた側壁を有することができる。これは前記グルーブ１４０及び前記ホール１３０を形成するための異方性エッチング工程でエッチングされる膜の全ての厚さが厚いことからである。これと異なり、前記絶縁膜１２１、１２３、１２５及び犠牲膜ＳＣのすべての厚さを適切に調節する場合、前記グルーブ１４及び前記ホール１３０の側壁は前記基板１００の上部面に対して実質的に垂直であり得る。
図２Ｃを参照すると、前記犠牲膜ＳＣを除去する。前記犠牲膜ＳＣが窒化物を含む場合、前記犠牲膜ＳＣはリン酸（Ｈ３ＰＯ４）溶液をエッチング溶液として用いる湿式エッチング工程によって除去することができる。前記犠牲膜ＳＣの除去によって前記絶縁膜１２１、１２３、１２５の間にオープニング１５０を形成することができる。前記オープニング１５０によって前記半導体構造物１３３の側壁の一部を露出することができる。また、前記オープニング１５０によって前記基底絶縁膜１２１の上部面、前記ゲート間絶縁膜１２３及び前記上部絶縁膜１２５の上部面及び下部面を露出することができる。
前記グルーブ１４０及び前記オープニング１５０内に絶縁パターン１４２を形成する。前記絶縁パターン１４２は前記グルーブ１４０及び前記オープニング１５０の壁をコンフォーマルに覆うことができる。前記絶縁パターン１４２は前記オープニング１５０によって露出した前記半導体構造物１３３の側壁上に形成することができる。前記絶縁パターン１４２は前記ゲート間絶縁膜１２３及び上部絶縁膜１２５の上部面及び下部面と前記基底絶縁膜１２１の上部面を覆うことができる。前記絶縁パターン１４２は前記絶縁膜１２１、１２３、１２５の側壁上にも形成することができる。前記絶縁膜１２１、１２３、１２５の上部面及び下部面上の前記絶縁パターン１４２は前記オープニング１５０の側壁を定義することができる。
前記絶縁パターン１４２は複数の絶縁膜で構成することができる。前記絶縁パターン１４２は電荷貯蔵層を含むことができる。例えば、前記絶縁パターン１４２はＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜またはＯＮＯＡ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−ＡｌｕｍｉｎｉｕｍＯｘｉｄｅ）膜を含むことができる。一実施形態において、前記窒化膜（Ｎｉｔｒｉｄｅ）は前記電荷貯蔵層として作用することができる。
前記絶縁パターン１４２上にバリア層１４４を形成することができる。前記バリア層１４４は前記グルーブ１４０及び前記オープニング１５０の底及び側壁上にコンフォーマルに形成することができる。前記バリア層１４４は１００Å以下に形成することができる。例えば、前記バリア層１４４は５０Å以下に形成することができる。前記バリア層１４４は金属窒化物を含むことができる。例えば、前記バリア層１４４はタングステン窒化物（ＷＮ）またはチタン窒化物（ＴｉＮ）を含むことができる。
図２Ｄを参照すると、前記オープニング１５０及び前記開口部１４０内に第１金属膜１５３を形成することができる。前記第１金属膜１５３は前記開口部１４０の一部を満たすことができる。
前記第１金属膜１５３を形成することは、前記オープニング１５０及び前記開口部１４０内に第１金属ソース及び第１還元ガスを提供することを含むことができる。前記第１金属ソースは第１金属を含むことができる。例えば、前記第１金属ソースは遷移金属を含む化合物であり得る。前記第１還元ガスは前記第１金属ソースに含まれた前記金属を還元させることができる。例えば、前記第１還元ガスは水素ガス、水素ラジカルまたは水素イオンを供給することができる化学種であり得る。
一実施形態において、前記第１金属ソースはＷＦ６であり、前記第１還元ガスはシラン（ＳｉＨ４）またはジボラン（Ｂ２Ｈ６）であり得る。前記第１金属ソース及び前記第１還元ガスを図２Ｃの結果物を含む基板１００がローディングされた反応チャンバ内に提供する時、下記の化学式１に該当する反応を示すことができる。
［式１］
２ＷＦ６＋３ＳｉＨ４−>２Ｗ＋３ＳｉＦ４＋６Ｈ２
前記式１において、六フッ化タングステン（ＷＦ６）は第１金属ソースに該当し、シラン（ＳｉＨ４）は前記第１還元ガスに該当する。前記第１金属ソースと前記第１還元ガスの反応は相対的に速い反応であり得る。これによって、前記オープニング１５０及び前記開口部１４０内に第１金属膜１５３が速い速度で蒸着されることができる。速い速度で蒸着する前記第１金属膜１５３のグレインの大きさは相対的に小さいことがある。
図２Ｅを参照すると、前記第１金属膜１５３の一部がエッチングされ、前記オープニング１５０内に第１金属パターン１５４を形成する。前記第１金属膜１５３を湿式エッチンすることができる。例えば、前記第１金属膜１５３は、Ｈ２Ｏ２、Ｈ３ＰＯ４、ＨＮＯ３、ＣＨ３ＣＯＯＨ、ＨＦ、ＨＣｌ、Ｈ２ＳＯ４、ＥＫＣ、ＳＦ６、Ｃｌ２及びＮＦ３のうちの少なくとも１つを含むエッチング溶液によってエッチングすることができる。前記第１金属膜１５３がエッチングされることによって、１つのオープニング内に１つの第１金属パターンを形成することができる。すなわち、前記湿式エッチングによって前記第１金属膜１５３のノード分離（ｎｏｄｅ ｉｓｏｌａｔｉｏｎ）が発生することができる。
前記第１金属膜１５３は湿式エッチングによってエッチングされるので、前記第１金属膜１５３のエッチング工程で発生することができるエッチング副産物が前記絶縁パターン１４２の表面を汚染させることを防止することができる。また、前記第１金属膜１５３は比較的小さいグレインの大きさを有するので、前記湿式エッチングによるエッチング損傷（ｅｔｃｈｉｎｇ ｄａｍａｇｅ）を最小化することができる。前記湿式エッチング以後の洗浄工程を追加的に実行できる。前記湿式エッチング工程及び／または前記洗浄工程によって前記絶縁パターン１４２上のダングリングボンディングなどを除去することができる。
前記第１金属膜１５３のエッチングの時、前記バリア層１４４が共にエッチングされ、バリアパターン１４５を形成することができる。前記バリアパターン１４５のエッチングによって前記オープニング１５０の側壁を定義する前記絶縁パターン１４２の一部を露出することができる。前記バリアパターン１４５のエッチングされた面は前記第１金属パターン１５４のエッチングされた面と同一の平面をなすことができる。
前記第１金属パターン１５４及び前記バリアパターン１４５のエッチングされた面は前記ゲート間絶縁膜１２３の側壁と接する前記絶縁パターン１４２の一面より前記オープニング１５０の内側に位置することができる。
図２Ｆを参照すると、前記第１金属パターン１５４のエッチングされた面から第２金属パターン１５６が形成される。前記第２金属パターン１５６は前記第１金属パターン１５４のエッチングされた面から選択的に形成することができる。１つのオープニング内に形成された前記第１金属パターン１５４と前記第２金属パターン１５６は１つのゲートパターンＬＳＧ、ＣＧ、ＵＳＧを構成することができる。前記基板１００に最も隣接したゲートパターンＬＳＧは下部選択ゲートパターンであり、ゲートパターンＬＳＧ、ＣＧ、ＵＳＧのうち最上部のゲートパターンＵＳＧは上部選択ゲートパターンであり得る。前記下部選択ゲートパターンＬＳＧと前記上部選択ゲートパターンＵＳＧとの間のゲートパターンはメモリセルゲートパターンＣＧであり得る。
前記第２金属パターン１５６を前記第１金属パターン１５４のエッチングされた面上に選択的に形成することは、第２金属ソースを提供すること及び前記反応チャンバ内に第２還元ガスを提供することを含むことができる。
前記第２金属ソースは第２金属を含むことができる。一実施形態において、前記第２金属ソースは前記第１金属ソースと同一の金属を含むことができる。例えば、前記第２金属ソースが六フッ化タングステン（ＷＦ６）であり、前記第２還元ガスが水素（Ｈ２）ガスの場合、前記反応チャンバ内で次の化学式２に該当する反応を示すことができる。
［式２］
２ＷＦ６＋３Ｈ２−>Ｗ＋６ＨＦ
前記式２に対応する化学反応は前記第１金属パターン１５４のエッチングされた面上で起こることができる。前記第２金属ソース及び第２還元ガスは前記第１金属パターン１５４のエッチングされた面上に吸着できる。前記第２還元ガスは原子状態に分解され、分解された原子状態の第２還元ガスが前記吸着された第２金属ソースと反応して、前記第１金属パターン１５４のエッチングされた面上に前記第２金属を蒸着することができる。
前記第２金属パターン１５６の形成のための反応は相対的に遅い反応であり得る。例えば、前記第２金属パターン１５６の形成のための反応は前記第１金属膜１５３の形成のための反応より遅い速度で進行することができる。前記第２金属パターン１５６は前記第２金属パターン１５４より大きいグレインの大きさを有することができる。
前記第２金属パターン１５６の形成工程は低温及び低圧条件下で実行することができる。例えば、前記第２金属パターン１５６の形成の時、前記反応チャンバ内の温度は５００℃以下であり、前記反応チャンバ内の圧力は５０Ｔｏｒｒ以下であり得る。一実施形態において、前記第２金属パターン１５６の形成の時、反応チャンバ内の温度は３５０℃であり、前記反応チャンバ内の圧力は４０Ｔｏｒｒ以下であり得る。
金属原子の蒸着の開始のために、金属ソースが蒸着対象膜に提供され、前記金属ソースが前記蒸着対象膜から電子を受け入れる（ａｃｃｅｐｔ）。前記金属ソースが電子を受け入れることによって、前記金属ソースの金属に付いていた他の原子の少なくとも一部が前記金属ソースから分離することができる。例えば、ＷＦ６が金属ソースとして用いられる場合、前記蒸着対象膜に提供された電子によって前記ＷＦ６はＷＦｎとＦ６−ｎ（ｎは６以下の定数）に分離することができる。分離したフッ素原子Ｆは前記エッチング対象膜を構成する一原子と前記提供された電子を共有することによって結合できる。前記結合した一原子とフッ素原子は気体状態で前記蒸着対象膜から除去されることによって、前記蒸着対象膜上に前記金属が蒸着される。
上述の金属原子の蒸着過程で前記金属原子が前記蒸着対象膜に蒸着される一要因は、前記蒸着対象膜から前記金属ソースへの電子の提供であり得る。したがって、前記蒸着対象膜が容易に電子を提供するほど前記金属原子の蒸着は円滑に進行される。前記蒸着対象膜が電子を提供する程度は前記蒸着対象膜を構成する化合物の結合の種類により影響を受けることができる。蒸着対象膜を構成する化合物は金属結合、共有結合またはイオン結合を含む結合により結合できる。前記化合物は複数の結合要因により結合できるが、前記複数の結合のうちのいずれか１つが優勢であり得る。例えば、金属原子の間の結合では他の結合より金属結合が優勢であり、非金属原子の間の結合では他の結合より共有結合が優勢であり得る。本明細書の詳細な説明及び特許請求の範囲では、説明の便宜上、原子の間の結合のうち一番優勢な結合によって前記原子が結合すると説明する。前記蒸着対象膜を構成している化合物がイオン結合によって結合した化合物の場合、前記蒸着対象膜は相対的に前記金属ソースに少量の電子を提供することができる。特に、前記蒸着対象膜を構成している化合物が強いイオン結合をしている場合、前記蒸着対象膜は前記金属ソースに電子を容易に提供しない。これと異なり、前記蒸着対象膜を構成している化合物が金属結合によって結合した化合物の場合、前記蒸着対象膜は相対的に前記金属ソースに多量の電子を提供する。したがって、前記蒸着対象膜に金属ソースを提供することによって金属層を形成する場合、前記蒸着膜を構成する結合の種類によって金属層の形成を制御することができる。
したがって、前記第２金属パターンの形成のための金属原子の蒸着は選択的に行うことができる。前記絶縁パターン１４２を構成する化合物は強いイオン結合によって結合した化合物であり得る。例えば、前記オープニング１５０によって露出される前記絶縁パターン１４２の表面は酸化物を含むことができる。強いイオン結合を含む前記化合物は前記第２金属ソースに電子をより少なく提供することができる。したがって、前記第２金属ソース及び前記第２還元ガスが前記絶縁パターン１４２上に容易に吸着しない。具体的に、前記第２金属膜１５６の蒸着のための反応は、前記第２金属ソース及び前記第２還元ガスの吸着を含むことができる。したがって、前記第２金属ソース及び前記第２還元ガスが前記絶縁パターン１４２上に容易に吸着されないので、前記絶縁パターン１４２上に前記第２金属パターン１５６は容易に形成されない。
一方、前記第１金属パターン１５４は金属結合によって構成された化合物を含むので、前記第１金属パターン１５４は前記第２金属ソースに相対的に多い電子を提供することができる。したがって、前記第１金属パターン１５４上に前記第２金属ソース及び前記第２還元ガスを吸着することができる。これによって、前記第１金属パターン１５４上に第２金属を容易に蒸着することができる。前記金属の蒸着程度の差によって、前記第１金属パターン１５４上に選択的に第２金属パターン１５６を形成することができる。
前記第２金属パターン１５６は選択成長するので、隣接したオープニング１５０内の第２金属パターン１５６を分離するためのノード分離工程は省略可能である。これによって、前記第２金属パターン１５６のノード分離工程によって発生することができる前記第２金属パターン１５６の欠陥がさらに減少される。具体的には、前記第２金属パターン１５６は前記第１金属パターン１５４に比較して相対的に大きいグレインの大きさを有する。これによって、前記第２金属パターン１５６のノード分離工程の時、前記第２金属パターン１５６の相当部分が剥ぎ取られる。これは、前記第２金属パターン１５６の抵抗特性に悪影響を及ぼす。しかし、本発明の実施形態によると、前記ノード分離工程は省略可能であるので、前記ノード分離工程の時に発生することができる前記第２金属パターン１５６の欠陥が最小化される。また、隣接したオープニング１５０内で互いに電気的に分離した状態で前記第２金属パターン１５６が形成されるので、隣接したゲートパターンをより完全に絶縁することができる。
前記第２金属パターン１５６は図４Ａに示すように、前記ゲート間絶縁膜１２３の側壁上の前記絶縁パターン１４２の側壁まで成長することができる。これと異なり、前記第２金属パターン１５６は図４Ｂに示すように、前記ゲート間絶縁膜１２３の側壁上の前記絶縁パターン１４２の側壁より突き出すことができる。すなわち、前記第２金属パターン１５６は過成長（ｏｖｅｒｇｒｏｗｔｈ）することができる。これによって、前記第２金属パターン１５６を含むゲートパターンの抵抗は減少する。前記第２金属パターン１５６の成長程度を制御して形成される前記ゲートパターンの抵抗を調節することができる。
本発明の実施形態に係る第１金属パターン１５４及び第２金属パターン１５６の形成方法は、パターン形成過程で発生することができる物理的欠陥、例えば、ボイド及びシームを減少させることができる。上述のように、前記第１金属パターン１５４は、湿式エッチングによりエッチングされるので、前記第１金属パターン１５４のエッチング副産物、例えば、第１金属ソースに含まれた金属原子が前記絶縁パターン１４２を汚染させることが最小化される。これによって、前記絶縁パターン１４２上に前記エッチング副産物が付着し、前記付着したエッチング副産物から第２金属パターン１５４が成長することを防止することができる。前記エッチング副産物を核として成長する第２金属は前記第１金属パターン１５４から成長される第２金属と異なる方向から成長されるので、これによって形成される第２金属パターン１５４は前記物理的欠陥を有するようになる。また、前記エッチング副産物は前記絶縁パターン１４２上に不規則的に形成されるので、前記エッチング副産物から成長される前記第２金属パターン１５４を制御することが難しいことがある。しかし、本発明の実施形態によって、前記第１金属パターン１５４から選択的に第２金属パターン１５６が形成される場合、前記物理的欠陥が最小化された第２金属パターン１５６が形成される。これによって、前記第２金属パターン１５６を含む半導体素子の信頼性を向上することができる。
図３を参照すると、前記開口部１４０を満たす充填絶縁膜１５８を形成する。前記充填絶縁膜１５８によって、一半導体構造物１３３を共有して積層された第１及び第２金属パターン１５４、１５６と隣接した他の半導体構造物１３３を共有して積層された第１及び第２金属パターン１５４、１５６が分離される。前記充填絶縁膜１５８の上部面は平坦化され得る。前記平坦化の時、前記上部絶縁膜１２５及び前記半導体構造物１３３上の前記絶縁パターン１４２が共に除去される。前記平坦化は上部絶縁膜１２５の上部面及び前記半導体構造物１３３内の前記不純物領域１３５の上部面が露出するまで実行することができる。
前記半導体構造物１３３及び前記上部絶縁膜１２５上に層間絶縁膜１６１を形成する。前記層間絶縁膜１６１を貫通するビットラインコンタクトホールを形成する。前記ビットラインコンタクトホールは前記不純物領域１３５の上部面を露出させることができる。前記ビットラインコンタクトホールを満たすビットラインコンタクト１６３を形成する。前記ビットラインコンタクト１６３は金属、ドーピングされた半導体、または金属化合物を含むことができる。前記層間絶縁膜１６１及び前記ビットラインコンタクト１６３上にビットライン１６５を形成する。前記ビットライン１６５は前記第１方向と交差する第２方向に沿って延長することができる。前記ビットラインコンタクト１６３及び前記ビットライン１６５は同時にまたは別に形成することができる。
図１、図３、図４Ａ、及び図４Ｂを参照して、本発明の一実施形態に係る半導体素子を説明する。上述の図１、図２Ａ〜図２Ｆ、図３、図４Ａ、及び図４Ｂを参照して説明した内容は省略可能である。
図１及び図３を参照すると、基板１００上に半導体構造物１３３を配置する。前記半導体構造物１３３は前記基板１００から上に延長される柱形態であり得る。前記半導体構造物１３３は単結晶または多結晶半導体物質を含むことができる。前記半導体構造物１３３の最上部内に不純物領域１３５を提供することができる。前記不純物領域１３５は前記半導体構造物１３３の他の部分より高いドーパント濃度を有する部分であり得る。
前記半導体構造物１３３の側壁に沿って絶縁膜１２１、１２３、１２５を積層することができる。前記絶縁膜１２１、１２３、１２５は前記基板１００に最も隣接した基底絶縁膜１２１、前記基底絶縁膜１２１上の複数のゲート間絶縁膜１２３、及び最上部ゲート間絶縁膜１２３上の上部絶縁膜１２５を含むことができる。前記絶縁膜１２１、１２３、１２５は互いに離隔されて前記半導体構造物１３３の側壁上に配置することができる。
前記半導体構造物１３３の側壁及び前記絶縁膜１２１、１２３、１２５を覆う絶縁パターン１４２を提供する。前記絶縁パターン１４２は前記絶縁膜１２１、１２３、１２５の間の前記半導体構造物１３３の側壁、前記絶縁膜１２１、１２３、１２５の上部面、下部面及び側壁を覆うことができる。前記絶縁パターン１４２は複数の層を含むことができる。前記絶縁パターン１４２は酸化膜、窒化膜またはこれらの組み合わせを含むことができる。例えば、前記絶縁パターン１４２はＯＮＯ膜またはＯＮＯＡ膜であり得る。
隣接した前記絶縁膜１２１、１２３、１２５の間にオープニング１５０を定義することができる。前記オープニング１５０は前記隣接した絶縁膜１２１、１２３、１２５の間の前記絶縁パターン１４２により限定された空間であり得る。前記オープニング１５０は前記半導体構造物１３３の側壁上の前記絶縁パターン１４２により定義される底と前記絶縁膜１２１、１２３、１２５の上部面と下部面に前記絶縁パターン１４２により定義される側壁を含む。
前記オープニング１５０をゲートパターンで満たすことができる。前記ゲートパターンは前記オープニング１５０の底に隣接した第１金属パターン１５４と前記第１金属パターン１５４の側壁上の第２金属パターン１５６とを含むことができる。
図４Ａを参照すると、前記第２金属パターン１５６の一側壁は前記半導体構造物１３３と隣接しない前記絶縁膜１２１、１２３、１２５の側壁上の前記絶縁パターン１４２の側壁と同一の平面をなすことができる。これと異なり、前記第２金属パターン１５６の一側壁は、図４Ｂに示すように、前記絶縁膜１２１、１２３、１２５の側壁上の前記絶縁パターン１４２の側壁より横に突き出すことができる。これと異なり、前記第２金属パターン１５６の一側壁は前記オープニング１５０内に配置することもできる。例えば、前記第２金属パターン１５６は前記絶縁膜１２１、１２３、１２５の側壁より陥没される。前記第２金属パターン１５６の形態は適用される素子によって適切に選択できる。
前記第１金属パターン１５４と前記第２金属パターン１５６は同一の金属を含むことができる。例えば、前記第１金属パターン１５４及び前記第２金属パターン１５６はタングステンを含むことができる。前記第１金属パターン１５４のグレインの大きさと前記第２金属パターン１５６のグレインの大きさは互いに異なることができる。例えば、前記第１金属パターン１５４のグレインの大きさは前記第２金属パターン１５６のグレインの大きさより小さいことがある。これによって、前記第１金属パターン１５４の比抵抗は前記第２金属パターン１５６の比抵抗より大きいことがある。
前記第１金属パターン１５４の上部面及び下部面上にバリアパターン１４５を提供することができる。前記バリアパターン１４５は前記第１金属パターン１５４と前記半導体構造物１３３との間に延長することができる。前記バリアパターン１４５は窒化チタン（ＴｉＮ）及び窒化タングステン（ＷＮ）を含む金属化合物のうちで選択された少なくとも１つを含むことができる。
前記基板１００上に前記半導体構造物１３３、前記ゲートパターン、前記絶縁膜１２１、１２３、１２５、及び前記絶縁パターンで構成された一積層構造及び、前記一積層構造と実質的に同一の他の積層構造を配置することができる。前記積層構造の間に充填絶縁膜１５８を配置することができる。前記充填絶縁膜１５８は前記絶縁膜１２１、１２３、１２５の側壁上の前記絶縁パターン１４２と前記第２金属パターン１５６の一側壁と接することができる。
前記充填絶縁膜１５８、前記上部絶縁膜１２５、及び前記半導体構造物１３３上にビットライン１６５を提供する。前記ビットライン１６５は前記半導体構造物１３３とビットラインコンタクト１６３によって連結される。前記ビットライン１６５と前記上部絶縁膜１２５及び前記充填絶縁膜１５８との間には層間絶縁膜１６１をさらに配置することができる。
図５Ａから図５Ｃを参照して、本発明の他の実施形態に係る半導体素子の形成方法を説明する。
図５Ａを参照すると、半導体構造物２００を具備する。前記半導体構造物２００は半導体基板であり得る。前記半導体構造物２００は導電領域及び／または絶縁領域を含むことができる。前記半導体構造物２００上にオープニング２５０を定義する絶縁パターン２４２が形成される。前記絶縁パターン２４２はイオン結合により結合される原子を含むことができる。前記絶縁パターン２４２は例えば、酸化物を含むことができる。前記オープニング２５０は前記半導体構造物２００の上部面を露出させることができる。例えば、前記オープニング２５０は前記半導体構造物２００の導電領域の上部面を露出させることができる。前記オープニング２５０は前記半導体構造物２００の上部面により定義される底と前記絶縁パターン２４２の側壁により定義される側壁とを含むことができる。
前記オープニング２５０内にバリア層２４４を形成することができる。前記バリア層２４４は前記露出された半導体構造物２００の上部面（前記オープニング２５０の底）、前記オープニング２５０の側壁及び前記絶縁パターン２４２の上部面上にコンフォーマルに形成することができる。前記バリア層２４４は金属化合物を含むことができる。例えば、前記バリア層２４４はチタン窒化物またはタングステン窒化物を含むことができる。
前記オープニング２５０を満たす第１金属膜２５３を形成することができる。前記第１金属膜２５３を形成することは、第１金属ソースを提供すること及び前記反応チャンバ内に第１還元ガスを提供することを含むことができる。前記第１金属ソースは第１金属を含むことができる。前記還元ガスは水素原子、水素ラジカルまたは水素イオンを含むことができる。前記第１金属ソースと前記第１還元ガスは比較的速い反応をする物質を含むことができる。例えば、前記第１金属ソースは六フッ化タングステン（ＷＦ６）であり、前記第１還元ガスはシラン（ＳｉＨ４）またはジボラン（Ｂ２Ｈ６）であり得る。以後、前記六フッ化タングステンが第１金属ソースとして用いられ、シラン（ｓｉｌａｎｅ）は１還元ガスとして用いられる実施形態が説明される。前記第１金属ソースと前記第１還元ガスとの間の反応は下記の化学式１のような反応式として表現される。
［式１］
２ＷＦ６＋３ＳｉＨ４−>２Ｗ＋３ＳｉＦ４＋６Ｈ２
前記式において、六フッ化タングステン（ＷＦ６）は第１金属ソースに該当し、シラン（ＳｉＨ４）は前記第１還元ガスに該当する。前記第１金属ソースと前記第１還元ガスとの反応は相対的に速い反応であり得る。これによって、第１金属膜２５３が速い速度で蒸着される。このように速い速度で蒸着される前記第１金属膜２５３のグレインの大きさは相対的に小さいことがある。
図５Ｂを参照すると、前記第１金属膜２５３及び前記バリア層２４４を湿式エッチングすることができる。前記第１金属膜２５３及び前記バリア層２４４はＨ２Ｏ２、Ｈ３ＰＯ４、ＨＮＯ３、ＣＨ３ＣＯＯＨ、ＨＦ、ＨＣｌ、Ｈ２ＳＯ４、ＥＫＣ、ＳＦ６、Ｃｌ２及びＮＦ３のうちの少なくともいずれか１つを含むエッチング溶液によりエッチングされる。前記湿式エッチングにより第１金属パターン２５４及びバリアパターン２４５を形成する。前記第１金属パターン２５４及び前記バリアパターン２４５は前記絶縁パターン２４２の上部面より低い上部面を有することができる。前記湿式エッチングにより前記オープニング２５０の側壁の一部が露出することができる。すなわち、前記絶縁パターン２４２の側壁の一部を露出することができる。
図５Ｃを参照すると、前記第１金属パターン２５４上に第２金属パターン２５６を選択的に形成する。前記第２金属パターン２５６は前記第１金属パターン２５４上で異方性成長することができる。
前記第２金属パターン２５６を前記第１金属パターン２５４のエッチングされた面上に選択的に形成することは、前記反応チャンバ内に第２金属ソースを提供すること及び前記反応チャンバ内に第２還元ガスを提供することを含むことができる。
一実施形態において、前記第２金属ソースは前記第１金属ソースと同一の金属を含むことができる。前記第２金属ソースが六フッ化タングステン（ＷＦ６）であり、前記第２還元ガスが水素（Ｈ２）ガスの場合、前記反応チャンバ内で次の化学式に該当する反応を示すことができる。
［式２］
ＷＦ６＋３Ｈ２−>Ｗ＋６ＨＦ
前記式２に対応する化学反応は前記第１金属パターン２５４のエッチングされた面上で起こることができる。前記第２金属ソース及び第２還元ガスは前記第１金属パターン２５４のエッチングされた面上に吸着することができる。前記第２還元ガスは原子状態に分解され、分解された原子状態の第２還元ガスが前記第２金属ソースと反応し、前記第１金属パターン２５４のエッチングされた面上に前記第２金属が蒸着することができる。
前記第２金属パターン２５６の形成のための反応は相対的に遅い反応であり得る。例えば、前記第２金属パターン２５６の形成のための反応は前記第１金属膜２５３の形成のための反応より遅い速度で進行することができる。
一実施形態において、前記第２金属ソースと前記第２還元ガスの反応速度を遅延するために前記第２金属ソースは前記還元ガスより多い量を提供することができる。前記第２金属パターン２５６の形成工程は低温及び低圧条件下で実行することができる。例えば、前記第２金属パターン２５６の形成の時、前記反応チャンバ内の温度は５００℃以下であり、前記反応チャンバ内の圧力は５０Ｔｏｒｒ以下であり得る。一実施形態において、前記第２金属パターン２５６の形成の時、反応チャンバ内の温度は３５０℃であり、前記反応チャンバ内の圧力は４０Ｔｏｒｒ以下であり得る。
再び図５Ｃを参照して、本発明の他の実施形態に係る半導体素子を説明する。図５Ａ〜図５Ｃを参照して説明した内容は一部省略可能である。
半導体構造物２００上に絶縁パターン２４２を配置する。前記半導体構造物２００は導電領域及び絶縁領域を含む半導体基板であり得る。前記絶縁パターン２４２は前記半導体構造物２００の導電領域の少なくとも一部を露出させるオープニング２５０を定義することができる。
前記開口部２５０内に第１金属パターン２５４及び第２金属パターン２５６を配置する。前記第１金属パターン２５４は前記半導体構造物２００に隣接した前記オープニング１５０の下部に配置し、前記第２金属パターン２５６は前記第１金属パターン２５４上の前記オープニング１５０の上部に配置することができる。
前記第１金属パターン２５４及び前記第２金属パターン２５６は同一の金属元素を含むことができる。例えば、前記第１金属パターン２５４及び前記第２金属パターン２５６はタングステンを含むことができる。前記第１金属パターン２５４と前記第２金属パターン２５６は互いに異なるグレインの大きさを含むことができる。例えば、前記第１金属パターン２５４のグレインの大きさは前記第２金属パターン２５６のグレインの大きさより小さいことがある。これによって、前記第１金属パターン２５４の比抵抗は前記第２金属パターン２５６より大きいことがある。
前記第１金属パターン２５４と前記絶縁パターン２４２との間にバリアパターン２４５を介在することができる。前記バリアパターン２４５の上部面は前記第１金属パターン２５４の上部面と同一の平面をなすことができる。
図６及び図７を参照して、本発明の他の実施形態に係る半導体素子の適用例を説明する。
図６を参照すると、図５Ｃの第２金属パターン２５６上に可変抵抗層２６３を配置する。前記可変抵抗層２６３は相変化物質、遷移金属酸化物または複数の磁性層を含むことができる。この場合、前記第１金属パターン２５４及び第２金属パターン２５６はコンタクトプラグとして作用することができる。
前記可変抵抗層２６３の上部及び下部には上部電極２６５と下部電極２６１が各々配置される。前記下部電極２６１は前記可変抵抗層２６３と前記第２金属パターン２５６との間に介在することができる。前記下部電極２６１は前記可変抵抗層２６３の特性により省略可能である。
図７を参照すると、図５Ｃの第１金属パターン２５４、第２金属パターン２５６、及びバリアパターン２４５はトランジスタを構成するゲート２１２及び不純物領域２０３の上部と電気的に接続することができる。この場合、前記第１金属パターン２５４及び第２金属パターン２５６はコンタクトプラグとして作用することができる。前記バリアパターン２４５と前記不純物領域２０３との間及び／または前記バリアパターン２４５と前記ゲート２１２との間にはオーミック層２１６をさらに介在することができる。
図８を参照すると、本発明の実施形態に係る電子システム１１００は、コントローラ１１１０、入出力装置（Ｉ／Ｏ）１１２０、記憶装置１１３０（ｍｅｍｏｒｙ ｄｅｖｉｃｅ）、インターフェース１１４０、及びバス１１５０（ｂｕｓ）を含むことができる。前記コントローラ１１１０、入出力装置１１２０、記憶装置１１３０及び／またはインターフェース１１４０は前記バス１１５０を通じて互いに結合することができる。前記バス１１５０はデータが移動される通路（ｐａｔｈ）に該当する。
前記コントローラ１１１０はマイクロプロセッサ、デジタル信号プロセス、マイクロコントローラ、及びこれらと類似の機能を実行することができる論理素子のうちの少なくともいずれか１つを含むことができる。前記入出力装置１１２０はキーパッド（ｋｅｙｐａd）、キーボード及びディスプレイ装置などを含むことができる。前記記憶装置１１３０はデータ及び／または命令語などを貯蔵することができる。前記記憶装置１１３０は上述の第１及び第２実施形態に開示された半導体記憶素子のうちの少なくともいずれか１つを含むことができる。また、前記記憶装置１１３０は他の形態の半導体記憶素子（例えば、フラッシュ記憶素子、ＤＲＡＭ素子及び／またはＳＲＡＭ素子など）をさらに含むことができる。前記インターフェース１１４０は通信ネットワークにデータを伝送するか、または通信ネットワークからデータを受信する機能を実行することができる。前記インターフェース１１４０は有線または無線形態であり得る。例えば、前記インターフェース１１４０はアンテナまたは有無線トランシーバなどを含むことができる。図示しないが、前記電子システム１１００は前記コントローラ１１１０の動作を向上させるための動作メモリとして、高速のＤＲＡＭ及び／またはＳＲＡＭをさらに含むこともできる。
前記電子システム１１００は個人用携帯情報端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）ポータブルコンピュータ（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルミュージックプレーヤ（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）、または情報を無線環境で送信及び／または受信することができるすべての電子製品に適用することができる。
図９は、本発明の一実施形態に係る半導体記憶素子を含むメモリカードを示すブロック図である。
図９を参照すると、本発明の一実施形態に係るメモリカード１２００は記憶装置１２１０を含む。前記記憶装置１２１０は上述の第１及び第２実施形態に開示された半導体記憶素子のうちの少なくともいずれか１つを含むことができる。また、前記記憶装置１２１０は他の形態の半導体記憶素子（例えば、フラッシュ記憶素子、ＤＲＡＭ素子及び／またはＳＲＡＭ素子など）をさらに含むことができる。前記メモリカード１２００はホスト（Ｈｏｓｔ）と前記記憶装置１２１０との間のデータ交換を制御するメモリコントローラ１２２０を含むことができる。
前記メモリコントローラ１２２０はメモリカードの全般的な動作を制御するプロセシングユニット１２２２を含むことができる。また、前記メモリコントローラ１２２０は前記プロセシングユニット１２２２の動作メモリとして用いられるＳＲＡＭ１２２１を含むことができる。これに加えて、前記メモリコントローラ１２２０はホストインターフェース１２２３、及びメモリインターフェース１２２５をさらに含むことができる。前記ホストインターフェース１２２３はメモリカード１２００とホスト（Ｈｏｓｔ）との間のデータ交換プロトコルを具備することができる。前記メモリインターフェース１２２５は前記メモリコントローラ１２２０と前記記憶装置１２１０とを接続させることができる。さらに、前記メモリコントローラ１２２０はエラー訂正ブロック１２２４（ＥＣＣ）をさらに含むことができる。前記エラー訂正ブロック１２２４は前記記憶装置１２１０から読み出されたデータのエラーを検出及び訂正することができる。図示しないが、前記メモリカード１２００はホスト（Ｈｏｓｔ）とのインタフェーシングのためのコードデータを貯蔵するＲＯＭ装置（ＲＯＭ ｄｅｖｉｃｅ）をさらに含むこともできる。前記メモリカード１２００は携帯用データ貯蔵カードとして使用することができる。これと異なり、前記メモリカード１２００はコンピュータシステムのハードディスクを取り替えることができるＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）でも実現することができる。
１００ 基板
１２１ 基底絶縁膜
１２３ ゲート間絶縁膜
１２５ 上部絶縁膜
１３０ ホール
１３３ 半導体構造物
１３５ 不純物領域
１４０ グルーブ
１４２ 絶縁パターン
１５０ オープニング
１５３ 第１金属膜
１５４ 第１金属パターン
１５６ 第２金属パターン
１５８ 充填絶縁膜
１６１ 層間絶縁膜
１６５ ビットライン
ＳＣ 犠牲膜

Claims (20)

  1. 半導体構造物及び絶縁パターンを形成し、
    前記絶縁パターンの一面によって定義される側壁を有するオープニングを形成し、
    前記オープニングを満たす第１金属膜を形成し、
    前記第１金属膜を湿式エッチングして前記オープニングの側壁を少なくとも一部露出させ、
    前記エッチングされた第１金属膜上に第２金属膜を選択的に形成することを含み、前記第１金属膜のグレインの大きさは前記第２金属膜のグレインの大きさより小さいことを特徴とする半導体素子の形成方法。
  2. 前記基板上にゲートパターン及びゲート間絶縁膜を形成することをさらに含み、
    前記半導体構造物は前記ゲート間絶縁膜を貫通するホール内に形成され、前記絶縁パターンは前記半導体構造物とゲートパターンとの間及び前記絶縁膜の上部面及び下部面上に形成されることを特徴とする請求項１に記載の半導体素子の形成方法。
  3. 前記ゲート間絶縁膜、前記半導体構造物、及び前記絶縁パターンを形成することは、
    前記基板上にゲート間絶縁膜及び犠牲膜を交互に積層し、
    前記ゲート間絶縁膜及び犠牲膜を貫通する前記ホールを形成し、
    前記犠牲膜を除去し、
    前記犠牲膜が除去された空間及び前記ホールをコンフォーマルに覆う前記絶縁パターンを形成することを含むことを特徴とする請求項２に記載の半導体素子の形成方法。
  4. 前記絶縁パターンと前記第１金属膜との間にバリア層を形成することをさらに含み、前記バリア層は前記湿式エッチングの時、前記第１金属膜と共にエッチングされることを特徴とする請求項１に記載の半導体素子の形成方法。
  5. 前記絶縁パターンはイオン結合によって結合される化合物を含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  6. 前記第１金属膜及び第２金属膜は同一の金属を含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  7. 前記第１金属膜の形成速度は前記第２金属膜の形成速度より速いことを特徴とする請求項１に記載の半導体素子の形成方法。
  8. 前記第１金属膜を形成すること及び前記第２金属膜を形成することは、前記オープニング内に第１金属ソース及び第１還元ガスを提供すること及び第２金属ソース及び第２還元ガスを提供することを各々含み、
    前記第１金属ソース及び第２金属ソースは同一の金属元素を含むことを特徴とする請求項７に記載の半導体素子の形成方法。
  9. 前記第１金属ソース及び第２金属ソースはＷＦ６であることを特徴とする請求項８に記載の半導体素子の形成方法。
  10. 前記第１還元ガス及び第２還元ガスは水素原子、水素ラジカル及び／または水素イオンを含むことを特徴とする請求項８に記載の半導体素子の形成方法。
  11. 前記第１還元ガスはシラン、またはジボランであり、前記第２還元ガスは水素ガスであることを特徴とする請求項８に記載の半導体素子の形成方法。
  12. 前記絶縁パターン及び前記オープニングを形成することは、
    前記半導体構造物上に絶縁膜を形成すること及び前記半導体構造物の上部面を露出させるまで前記絶縁膜を異方性エッチングすることを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
  13. 前記半導体構造物は、前記オープニングの底を通じて露出される導電領域をさらに含み、前記第１金属膜は前記導電領域と電気的に連結されることを特徴とする請求項１２に記載の半導体素子の形成方法。
  14. 前記第２金属膜と接する可変抵抗パターンを形成し、
    前記可変抵抗パターン上に第３金属膜を形成することをさらに含むことを特徴とする請求項１２に記載の半導体素子の形成方法。
  15. 基板と、
    前記基板上に交互に積層されたゲート間絶縁膜及びゲートパターンと、
    前記ゲート間絶縁膜及び前記ゲートパターンの側壁に沿って前記基板から上に延長される半導体構造物と、
    前記ゲートパターン及び前記半導体構造物の間の絶縁パターンとを含み、
    前記ゲートパターンは前記半導体構造物と隣接した第１金属パターンと前記第１金属パターンに接し、前記第１金属パターンによって前記半導体構造物と離隔される第２金属パターンとを含むことを特徴とする半導体素子。
  16. 前記第１金属パターンのグレインの大きさは前記第２金属パターンのグレインの大きさより小さいことを特徴とする請求項１５に記載の半導体素子。
  17. 前記絶縁パターンは前記ゲートパターンの上部面及び下部面上に延長されることを特徴とする請求項１５に記載の半導体素子。
  18. 前記第２金属パターンは前記半導体構造物と隣接した前記ゲートパターンの第１側壁に向き合う第２側壁上に延長され、
    前記第２金属パターンは前記ゲートパターンの前記第２側壁上の前記絶縁パターンより突き出されることを特徴とする請求項１６に記載の半導体素子。
  19. 前記第１金属パターンと前記絶縁パターンとの間にバリア層をさらに含み、前記バリア層の一面は前記第１金属パターンの一面と同一の平面をなすことを特徴とする請求項１５に記載の半導体素子。
  20. 前記絶縁パターンはＯＮＯＡを含むことを特徴とする請求項１５に記載の半導体素子。
JP2010193647A 2009-09-03 2010-08-31 半導体素子及びその形成方法 Active JP5622491B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090083124A KR101604054B1 (ko) 2009-09-03 2009-09-03 반도체 소자 및 그 형성방법
KR10-2009-0083124 2009-09-03

Publications (2)

Publication Number Publication Date
JP2011054969A true JP2011054969A (ja) 2011-03-17
JP5622491B2 JP5622491B2 (ja) 2014-11-12

Family

ID=43623578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010193647A Active JP5622491B2 (ja) 2009-09-03 2010-08-31 半導体素子及びその形成方法

Country Status (5)

Country Link
US (2) US8415674B2 (ja)
JP (1) JP5622491B2 (ja)
KR (1) KR101604054B1 (ja)
DE (1) DE102010040129B4 (ja)
TW (1) TWI464807B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130133566A (ko) * 2012-05-29 2013-12-09 삼성전자주식회사 반도체 소자
JP2015038964A (ja) * 2013-05-24 2015-02-26 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３次元半導体フィーチャ内での空隙を含まないタングステン充填のための方法および装置
JP2016201407A (ja) * 2015-04-08 2016-12-01 株式会社東芝 半導体装置及びその製造方法
JP2016225434A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置及びその製造方法
US10395944B2 (en) 2015-08-21 2019-08-27 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP2020522130A (ja) * 2017-05-31 2020-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
KR20130004784A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법
KR101964085B1 (ko) * 2011-07-26 2019-07-31 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR20130070930A (ko) * 2011-12-20 2013-06-28 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR101929785B1 (ko) * 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
JP2013197396A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102190370B1 (ko) * 2014-01-10 2020-12-11 삼성전자주식회사 도전 패턴의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR20150110965A (ko) * 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9627391B2 (en) * 2014-07-10 2017-04-18 Kabushiki Kaisha Toshiba Non-volatile memory device
TWI550764B (zh) * 2014-08-08 2016-09-21 旺宏電子股份有限公司 半導體結構及其製造方法
KR102238257B1 (ko) * 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법
US9391176B2 (en) * 2014-10-23 2016-07-12 Globalfoundries Inc. Multi-gate FETs having corrugated semiconductor stacks and method of forming the same
JP6346595B2 (ja) * 2015-08-25 2018-06-20 東芝メモリ株式会社 半導体装置及びその製造方法
KR102365114B1 (ko) * 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10121965B1 (en) * 2017-08-31 2018-11-06 Sandisk Technologies Llc Resistive random access memory device containing discrete memory material portions and method of making thereof
CN107863348B (zh) * 2017-11-01 2019-03-12 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
JP2019160918A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体装置およびその製造方法
WO2020037489A1 (en) * 2018-08-21 2020-02-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having through array contacts and methods for forming the same
JP7406684B2 (ja) * 2018-10-10 2023-12-28 東京エレクトロン株式会社 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法
KR102649568B1 (ko) * 2019-05-03 2024-03-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 포함하는 메모리 장치 및 시스템
US11532640B2 (en) 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a three-dimensional memory
US11404091B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array word line routing
US11647634B2 (en) 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11355516B2 (en) 2020-07-16 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11423966B2 (en) 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
CN115777140A (zh) * 2021-01-05 2023-03-10 朗姆研究公司 特征中的钼沉积
US11594495B2 (en) * 2021-03-23 2023-02-28 Micron Technology, Inc. Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods
KR20230017585A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 소자
WO2023205184A1 (en) * 2022-04-19 2023-10-26 Lam Research Corporation Molybdenum integration and void-free fill

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218235A (ja) * 2002-01-10 2003-07-31 Huabang Electronic Co Ltd 複合式コンタクトプラグを備える記憶装置とその製造方法
JP2007208170A (ja) * 2006-02-06 2007-08-16 Toshiba Corp 半導体装置及びその製造方法
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002536A (en) * 1990-07-06 1999-12-14 Hitachi Ltd. Digital transmission signal processing system and recording/reproducing system
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
KR100430473B1 (ko) * 2001-02-06 2004-05-10 삼성전자주식회사 텅스텐 실리사이드 형성방법
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
US20040175897A1 (en) * 2003-03-07 2004-09-09 Paul Wensley Optimized buried strap formation utilizing polycrystalline SixC1-x
US7012024B2 (en) * 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
KR100655774B1 (ko) * 2004-10-14 2006-12-11 삼성전자주식회사 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR20060058583A (ko) 2004-11-25 2006-05-30 삼성전자주식회사 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
KR100611076B1 (ko) * 2005-07-15 2006-08-09 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
JP2008160004A (ja) 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP5118347B2 (ja) 2007-01-05 2013-01-16 株式会社東芝 半導体装置
US7977751B2 (en) * 2007-02-06 2011-07-12 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
US20090026618A1 (en) * 2007-07-25 2009-01-29 Samsung Electronics Co., Ltd. Semiconductor device including interlayer interconnecting structures and methods of forming the same
JP2009094237A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 不揮発性半導体記憶装置
JP2009094236A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 不揮発性半導体記憶装置
JP2010165989A (ja) * 2009-01-19 2010-07-29 Elpida Memory Inc 半導体装置の製造方法
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
US8193081B2 (en) * 2009-10-20 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for metal gate formation with wider metal gate fill margin
US20120086072A1 (en) * 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and related method of manufacture
KR101784338B1 (ko) * 2010-10-21 2017-10-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20120118947A (ko) * 2011-04-20 2012-10-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20130004784A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법
US9048334B2 (en) * 2011-08-22 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure
KR101847628B1 (ko) * 2011-09-28 2018-05-25 삼성전자주식회사 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법
KR101916223B1 (ko) * 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218235A (ja) * 2002-01-10 2003-07-31 Huabang Electronic Co Ltd 複合式コンタクトプラグを備える記憶装置とその製造方法
JP2007208170A (ja) * 2006-02-06 2007-08-16 Toshiba Corp 半導体装置及びその製造方法
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130133566A (ko) * 2012-05-29 2013-12-09 삼성전자주식회사 반도체 소자
KR101936752B1 (ko) * 2012-05-29 2019-01-10 삼성전자주식회사 반도체 소자
JP2015038964A (ja) * 2013-05-24 2015-02-26 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３次元半導体フィーチャ内での空隙を含まないタングステン充填のための方法および装置
JP2016201407A (ja) * 2015-04-08 2016-12-01 株式会社東芝 半導体装置及びその製造方法
JP2016225434A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置及びその製造方法
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
US10395944B2 (en) 2015-08-21 2019-08-27 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP2020522130A (ja) * 2017-05-31 2020-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法

Also Published As

Publication number Publication date
JP5622491B2 (ja) 2014-11-12
US8691682B2 (en) 2014-04-08
US20130164928A1 (en) 2013-06-27
US8415674B2 (en) 2013-04-09
TWI464807B (zh) 2014-12-11
KR20110024932A (ko) 2011-03-09
US20110049646A1 (en) 2011-03-03
TW201133628A (en) 2011-10-01
KR101604054B1 (ko) 2016-03-16
DE102010040129B4 (de) 2022-06-09
DE102010040129A1 (de) 2014-01-16

Similar Documents

Publication Publication Date Title
JP5622491B2 (ja) 半導体素子及びその形成方法
US10541252B2 (en) Memory arrays, and methods of forming memory arrays
KR102237409B1 (ko) Ｎａｎｄ 메모리 어레이들 및 ｎａｎｄ 메모리 어레이들을 형성하는 방법
US9806089B2 (en) Method of making self-assembling floating gate electrodes for a three-dimensional memory device
US9472568B2 (en) Semiconductor device and method of fabricating the same
CN102097387B (zh) 制造非易失性存储器的方法
US9576966B1 (en) Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR101495799B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR101481104B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20110303971A1 (en) Three-dimensional semiconductor memory device and method for manufacturing the same
KR20160049159A (ko) 반도체 장치 및 그 제조방법
JP2008300843A (ja) トランジスタ、集積回路および集積回路形成方法
KR20100083629A (ko) 비휘발성 메모리 장치의 제조 방법
KR102423884B1 (ko) 실리콘 전구체, 이를 이용한 박막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US8697519B2 (en) Method of manufacturing a semiconductor device which includes forming a silicon layer without void and cutting on a silicon monolayer
US9685318B2 (en) Method of forming semiconductor device
CN113130389A (zh) 存储器装置、电子系统以及相关设备和方法
KR101577718B1 (ko) 반도체 소자 및 그 형성 방법
EP2983196A1 (en) A method for manufacturing a floating gate memory element
US8445343B2 (en) Methods of fabricating semiconductor devices including semiconductor layers formed in stacked insulating layers
US10361118B2 (en) Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same
KR102258104B1 (ko) 반도체 소자 및 이의 제조 방법
KR20120056114A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5622491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250