JP2011042157A - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2011042157A JP2011042157A JP2010074458A JP2010074458A JP2011042157A JP 2011042157 A JP2011042157 A JP 2011042157A JP 2010074458 A JP2010074458 A JP 2010074458A JP 2010074458 A JP2010074458 A JP 2010074458A JP 2011042157 A JP2011042157 A JP 2011042157A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- thyristor
- signal
- storage
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Led Devices (AREA)
Abstract
【解決手段】予め定められた組に属する発光サイリスタLに対して、1つの転送サイリスタTのみがオン状態にあるタイミングで、点灯させようとする発光サイリスタLと同じ番号の記憶サイリスタMをオン状態に、点灯させない発光サイリスタLと同じ番号の記憶サイリスタMをオフ状態にして維持し、そののち、点灯信号φIを供給することで、点灯させようとする発光サイリスタLを点灯させる。点灯信号φIは、発光サイリスタLの発光のための電流を供給するだけであるので、回路基板に配列された複数の発光装置に点灯信号φIを供給するための配線を共通化することにより、配線の数を抑制しうる。
【選択図】図6
Description
特許文献2には、自己走査型発光素子アレイにおける1個の転送部サイリスタがオンしているときに、この転送部サイリスタに対応する発光部サイリスタのみ発光させるか、または、隣接する2個の転送部サイリスタがオンしているときに、これら転送部サイリスタに対応する隣接する2個の発光部サイリスタを発光させるように駆動する自己走査型発光素子アレイの駆動方法が記載されている。
SLEDチップに点灯信号を供給する信号線は、電流を供給する信号線であるため、低抵抗であることが求められる。そこで、SLEDチップを複数配列して構成されるLPHにおいて、複数のSLEDチップを搭載した回路基板は、その上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けると、その幅が広くなって小型化の障害になっていた。また、回路基板の幅を狭めるため多層に配線を構成すると、低コスト化の障害となっていた。
請求項2に記載の発明は、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記記憶素子列を構成する記憶素子と抵抗を介して接続された前記記憶信号線が、当該記憶素子列の両端部側から、前記点灯させる発光素子を指定する信号が送信されるように構成されていることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項6に記載の発明は、それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタと、前記記憶サイリスタ列を構成し、当該発光サイリスタに対応する記憶サイリスタとに、対応して設けられ、第4のアノード、第4のゲートおよび第4のカソードを有し、前記第1のゲートと当該第4のゲートとが接続されるとともに、オン状態とオフ状態とを有し、当該第4のアノードまたは当該第4のカソードのいずれか一方が、オン状態の記憶サイリスタに対応して、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の保持サイリスタからなる保持サイリスタ列をさらに備えることを特徴とする請求項5に記載の発光装置である。
請求項7に記載の発明は、それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第5のアノード、第5のゲートおよび第5のカソードを有し、前記第2のゲートと当該第5のゲートとが接続されるとともに、当該記憶サイリスタがオン状態にあるときにオン状態になって、当該記憶サイリスタがオン状態になったことを保存する、複数の保存サイリスタからなる保存サイリスタ列をさらに備えることを特徴とする請求項5または6に記載の発光装置である。
請求項8に記載の発明は、前記保存サイリスタ列を構成する保存サイリスタの前記第5のアノードまたは前記第5のカソードのいずれか一方がショットキーバリアダイオードを介して電力を供給する電源線に接続されていることを特徴とする請求項7に記載の発光装置である。
請求項9に記載の発明は、前記保存サイリスタ列を構成する保存サイリスタの前記第5のゲートが第2の電気的手段を介して、オン状態の保存サイリスタをオフ状態に移行させるための消去信号が送信される消去信号線に接続され、当該消去信号線がショットバリアダイオードを介して、当該消去信号が送信される消去信号端子に接続されていることを特徴とする請求項7に記載の発光装置である。
請求項11に記載の発明は、前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項10に記載のプリントヘッドである。
請求項12に記載の発明は、前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項10または11に記載のプリントヘッドである。
請求項14に記載の発明は、前記信号生成手段が生成する駆動信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給され、当該発光素子列を構成する発光素子を点灯させる点灯信号を含み、当該点灯信号は少なくとも2以上の当該発光装置に共通に与えられることを特徴とする請求項10ないし13のいずれか1項に記載のプリントヘッドである。
請求項15に記載の発明は、前記信号生成手段が生成する駆動信号に含まれる点灯信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給する電流を、点灯させようとする発光素子の数に応じて供給することを特徴とする請求項14に記載のプリントヘッドである。
請求項17に記載の発明は、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項16に記載の画像形成装置である。
請求項18に記載の発明は、前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項16または17に記載の画像形成装置である。
請求項2の発明によれば、本構成を有しない場合に比べて、発光装置の発光が休止する期間をより短くできる。
請求項3の発明によれば、本構成を有しない場合に比べて、発光装置をより容易に駆動できる。
請求項4の発明によれば、本構成を有しない場合に比べて、発光装置をより振幅の小さい信号で駆動できる。
請求項5の発明によれば、本構成を有しない場合に比べて、複数の発光装置に対して点灯信号を共通にして、点灯信号を配線の数をより抑制できる。
請求項6の発明によれば、本構成を有しない場合に比べて、発光装置の発光が休止する期間をより短くできる。
請求項7の発明によれば、本構成を有しない場合に比べて、発光装置をより容易に駆動できる。
請求項8の発明によれば、本構成を有しない場合に比べて、発光装置をさらに容易に駆動できる。
請求項9の発明によれば、本構成を有しない場合に比べて、発光装置がより安定に駆動できる。
請求項10の発明によれば、本構成を有しない場合に比べて、大きさがより小さいプリントヘッドが実現できる。
請求項11の発明によれば、本構成を有しない場合に比べて、プリントヘッドの露光時間をより短くできる。
請求項12の発明によれば、本構成を有しない場合に比べて、プリントヘッドをより容易に駆動できる。
請求項13の発明によれば、本構成を有しない場合に比べて、プリントヘッドがより安定に駆動できる。
請求項14の発明によれば、本構成を有しない場合に比べて、大きさがより小さいプリントヘッドが実現できる。
請求項15の発明によれば、本構成を有しない場合に比べて、発光強度のばらつきをより少なくできる。
請求項16の発明によれば、本構成を有しない場合に比べて、大きさがより小さい画像形成装置が実現できる。
請求項17の発明によれば、本構成を有しない場合に比べて、画像形成をより高速にできる。
請求項18の発明によれば、本構成を有しない場合に比べて、画像形成装置をより容易に駆動できる。
<第1の実施の形態>
図1は本実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
図3に示すように、発光部63は、回路基板62上に、60個の発光装置の一例としての発光チップC(C1〜C60)を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。さらに、前述したように、回路基板62は、発光部63を駆動する信号発生回路100を搭載している。
信号発生回路100には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路100は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行う。そして、各発光チップC(C1〜C60)に対して点灯信号φI(φI1〜φI30)を出力する点灯信号発生部110を備えている。
また、画像データに基づいて、各発光チップC(C1〜C60)において点灯させる発光素子を指定し、記憶するための記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)を出力する記憶信号発生部120を備えている。
つまり、信号発生回路100は、駆動信号の一例として、点灯信号φI(φI1〜φI30)、記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)、第1の転送信号φ1(第1転送信号φ1)、第2の転送信号φ2(第2転送信号φ2)を生成する。
また、回路基板62には、信号発生回路100の転送信号発生部130から発光部63に、第1転送信号φ1および第2転送信号φ2を、それぞれ送信する第1転送信号ライン106、第2転送信号ライン107も設けられている。第1転送信号ライン106および第2転送信号ライン107は、それぞれが各発光チップC(C1〜C60)のφ1端子、φ2端子(後述の図5、図6参照)に並列に接続されている。
さらに、回路基板62には、信号発生回路100の点灯信号発生部110から各発光チップC(C1〜C60)に点灯信号φI(φI1〜φI30)を送信する30本の点灯信号ライン109(109_1〜109_30)も設けられている。点灯信号φI(φI1〜φI30)は、2個の発光チップCを群にして、群毎に1つ設けられている。すなわち、発光チップC1およびC2には、点灯信号φI1が共通に送信される。発光チップC3およびC4には、点灯信号φI2が共通に送信される。そして、発光チップC59およびC60には、点灯信号φI30が共通に送信される。他の発光チップCにおいても、同様である。
なお、ここでは、2個の発光チップCに1つの点灯信号φIを送信したが、この構成に限ることはなく、1個の発光チップCに1つの点灯信号φIを送信してもよく、3以上の発光チップCに1つの点灯信号φIを送信してもよい。
以上説明したように、回路基板62上の各発光チップC(C1〜C60)には、基準電位Vsubと電源電位Vgaが共通に供給されるとともに、第1転送信号φ1および第2転送信号φ2とが共通に送信される。一方、組にした発光チップCに対して、点灯信号φIが共通に送信される。さらに、発光チップC毎に、記憶信号φmが個別に送信される。
発光チップC1(C)において、予め定められた複数の発光素子(具体的には、発光サイリスタ)を組にし、組を単位として点灯/消灯を制御(点灯制御)している。なお、図5(a)は、発光チップC1(C)の発光素子を4個ずつ組にして動作させる場合、図5(b)は、発光チップC1(C)の発光素子を8個ずつ組にして動作させる場合における発光素子の組み合わせを示している。
図5(a)および(b)のいずれにおいても、発光チップC1(C)は、SLED_AとSLED_Bで示す2個の自己走査型発光素子アレイ(SLED)を備えている。SLED_AおよびSLED_Bは、発光チップC1(C)の端に沿って、それぞれ128個の発光素子の一例としての発光サイリスタL1〜L128を備えている。SLED_AとSLED_Bとをそれぞれ区別しないときはSLEDと表記する。
そして、発光チップC1(C)は、φ1端子、φ2端子、φmA端子、φmB端子およびφI端子を備えている。さらに、発光チップC1(C)は、表面にVga端子を、裏面にVsub端子を備えている。φmA端子とφmB端子とをそれぞれ区別しないときはφm端子と表記する。
これらの端子から、SLED_AとSLED_Bとに、基準電位Vsub、電源電位Vga、第1転送信号φ1、第2転送信号φ2、点灯信号φI1(φI)が共通に送信される。一方、SLED_Aには記憶信号φmA1(φmA)が、SLED_Bには記憶信号φmB1(φmB)が送信される。すなわち、記憶信号φmは、SLEDに対して個別に送信される。
一方、SLED_Bの発光サイリスタL1〜128は、図中右から順に番号が設定されている。そして、図中右から#Iの4個(発光サイリスタL1〜L4)、#IIの4個(発光サイリスタL5〜L8)、…の順に、発光素子(発光サイリスタ)が4個ずつの組に分けられている。ここでは、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは発光サイリスタLと呼ぶ。
そして、SLED_AおよびSLED_Bのそれぞれの#I、#II、…の組を単位として、#I、#II、…の順に時系列的に、それぞれの組に属する発光サイリスタLの点灯/消灯が制御(点灯制御)される。なお、例えば#Iの場合、#Iの発光サイリスタL1〜L4が同時に点灯または消灯されるのではなく、発光サイリスタL1〜L4のそれぞれの点灯/消灯は個別に制御される。そして、SLED_AとSLED_Bとは並行して点灯制御されるので、発光チップC1(C)では、SLED_Aの左端の#Iと、SLED_Bの右端の#Iとから、順に点灯制御される。点灯制御の詳細については、後述する。
図5(b)においても、SLED_Aの発光サイリスタL1〜128は、図中左から順に番号が設定されている。そして、図中左から#Iの8個(発光サイリスタL1〜L8)、#IIの8個(発光サイリスタL9〜L16)、…の順に、発光素子(発光サイリスタ)が8個ずつの組に分けられている。そして、図5(a)に示したと同様に、#I、#II、…の組を単位として、それぞれの組に属する8個の発光素子(発光サイリスタ)の点灯/消灯が制御(点灯制御)される。
なお、図5(a)と(b)とで、発光チップC1(C)の構成は同じであって、#I、#II、…の組の構成(発光サイリスタLの個数)が異なっている。
ここでは、転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと呼ぶ。同様に、記憶サイリスタM1、M2、M3、…をそれぞれ区別しないときは記憶サイリスタMと呼ぶ。
なお、上記のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)とは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
そして、発光サイリスタLのアノード端子を第1のアノード、カソード端子を第1のカソード、ゲート端子を第1のゲートと、記憶サイリスタMのアノード端子を第2のアノード、カソード端子を第2のカソード、ゲート端子を第2のゲートと、転送サイリスタTのアノード端子を第3のアノード、カソード端子を第3のカソード、ゲート端子を第3のゲートと呼ぶ。
そして、電源線抵抗Rt1、Rt2、Rt3、…、電源線抵抗Rm1、Rm2、Rm3、…、抵抗Rn1、Rn2、Rn3、…備えている。
ここで、転送サイリスタTなどと同様に、結合ダイオードDc1、Dc2、Dc3、…、接続ダイオードDm1、Dm2、Dm3、…、電源線抵抗Rt1、Rt2、Rt3、…、電源線抵抗Rm1、Rm2、Rm3、…、抵抗Rn1、Rn2、Rn3、…をそれぞれ区別しないときは、結合ダイオードDc、接続ダイオードDm、電源線抵抗Rt、電源線抵抗Rm、抵抗Rnと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタTの数を例えば128個とすると、記憶サイリスタM、発光サイリスタLのそれぞれの数も128個である。同様に、接続ダイオードDm、電源線抵抗Rt、Rm、抵抗Rnの数も128個である。しかし、結合ダイオードDcの数は、転送サイリスタTの数より1少ない127個である。
各転送サイリスタT1、T2、T3、…のアノード端子、各記憶サイリスタM1、M2、M3、…のアノード端子、各発光サイリスタL1、L2、L3、…のアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン104(図4参照)に接続されている。この電源ライン104には、基準電位Vsubが供給される。
そして、各転送サイリスタT1、T2、T3、…のゲート端子Gt1、Gt2、Gt3、…は、各転送サイリスタT1、T2、T3、…に対応して設けられた電源線抵抗Rt1、Rt2、Rt3、…をそれぞれ介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン105(図4参照)に接続されて、電源電位Vgaが供給される。
一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2の入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン107(図4参照)が接続され、第2転送信号φ2が供給される。
各記憶サイリスタM1、M2、M3、…のカソード端子は、それぞれに対応して設けられた抵抗Rn1、Rn2、Rn3、…を介して、記憶信号線74Aに接続されている。そして、記憶信号線74Aは、記憶信号φmの入力端子であるφmA端子に接続されている。このφmA端子には、記憶信号ライン108_1A(図4参照)が接続され、記憶信号φm1Aが供給される。なお、図示しないが、SLED_Bにおいては、各記憶サイリスタM1、M2、M3、…のカソード端子は、それぞれに対応して設けられた抵抗Rn1、Rn2、Rn3、…を介して、記憶信号線74Aと同様の記憶信号線74B(図示せず)に接続されている。そして、記憶信号線74Bは、記憶信号φmの入力端子であるφmB端子(図5参照)に接続されている。このφmB端子には、記憶信号ライン108_1B(図4参照)が接続され、記憶信号φm1Bが供給される。
ここでも、ゲート端子Gt1、Gt2、Gt3、…およびゲート端子Gm1、Gm2、Gm3、…をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Gmと呼ぶ。
接続ダイオードDmは、転送サイリスタTのゲート端子Gtから、記憶サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。
また、各発光サイリスタL1、L2、L3、…のカソード端子は、点灯信号線75に接続され、φI端子に接続されている。このφI端子には、点灯信号ライン109(図4参照:発光チップC1の場合は点灯信号ライン109_1)が接続され、点灯信号φI(図4参照:発光チップC1の場合は点灯信号φI1)が供給される。なお、他の発光チップC2〜C60のφI端子には、2個の発光チップCを群として、群毎に共通に点灯信号φI1〜φI30が供給される。
図7(b)に示すように、発光チップC1(C)は、p型の半導体である基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されて構成されている。
そして、第1半導体層81、第2半導体層82、第3半導体層83、第4半導体層84を連続してエッチングすることで、複数のアイランド(第1アイランド141〜第6アイランド146)が形成されている。
一方、第4アイランド144には、スタートダイオードDsが形成され、第5アイランド145には電流制限抵抗R2が、第6アイランド146には電流制限抵抗R1が形成されている。
そして、基板80の裏面にはVsub端子となる裏面共通電極が形成されている。
さらに、第1アイランド141に形成された記憶サイリスタM1は、基板80をアノード端子、n型の第4半導体層84の領域112に形成されたn型のオーミック電極122をカソード端子、p型のオーミック電極131をゲート端子Gm1とする。なお、p型のオーミック電極131は、発光サイリスタL1と共通である。
図7(b)には図示していないが、結合ダイオードDc1の構成も接続ダイオードDm1と同様である。
第5アイランド145および第6アイランド146にそれぞれ形成された電流制限抵抗R2、R1は、電源線抵抗Rt1、Rm1と同様に、p型の第3半導体層83を抵抗層とする。
第1アイランド141の発光サイリスタL1のゲート端子Gl1と記憶サイリスタM1のゲート端子Gm1とはともにp型のオーミック電極131で、第2アイランド142の電源線抵抗Rm1のp型のオーミック電極132に接続されている。さらに、このp型のオーミック電極132は、第3アイランド143の接続ダイオードDm1のカソード端子であるn型のオーミック電極123に接続されている。そして、第1アイランド141の記憶サイリスタM1のカソード端子であるn型のオーミック端子122は、抵抗Rn1の一方の端子に接続されている。そして、抵抗Rn1の他方の端子は、記憶信号線74Aに接続され、φmA端子に接続されている。
そして、第2アイランド142の電源線抵抗Rm1の他方の端子は、電源線71に接続されている。また、電源線抵抗Rt1の一方の端子は、電源線抵抗Rm1の他方の端子と共通になって、電源線71に接続され、Vga端子に接続されている。
第3アイランド143の結合ダイオードDc1のカソード端子は隣接する転送サイリスタT2のゲート端子Gt2に接続されている。さらに、結合ダイオードDc1のカソード端子は、電源線抵抗Rt1の他方の端子に接続されている。
第3アイランド143の転送サイリスタT1のカソード端子であるn型のオーミック電極124は第1転送信号線72に接続され、第6アイランド146の電流制限抵抗R1を介してφ1端子に接続されている。なお、転送サイリスタT2のカソード端子であるn型のオーミック電極は第2転送信号線73に接続され、第5アイランド145の電流制限抵抗R2を介してφ2端子に接続されている。また、第4アイランドのスタートダイオードDsのアノード端子であるp型のオーミック電極も第2転送信号線73に接続されている。
ここでは説明を省略するが、他の発光サイリスタL、転送サイリスタT、記憶サイリスタM、結合ダイオードDc、接続ダイオードDm、電源線抵抗Rm、Rt、抵抗Rnについても同様である。
このように、図6に示した発光チップCの回路構成が形成される。
一方、画像データに基づいて、SLED毎に異なる記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)が送信される。そして、各発光チップC(C1〜C60)には、点灯信号φI(φI1〜φI30)が2個の発光チップCを群として、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのSLEDに対して、第1転送信号φ1と第2転送信号φ2とが共通に送信される。一方、それぞれのSLEDに対して、記憶信号φmが個別に送信される。そして、群とした2個の発光チップCのSLEDに、点灯信号φIが共通に送信される。すべてのSLEDが並行して同様に動作するので、発光部63の動作は、発光チップC1のSLED_Aの部分の動作を説明すれば足りる。そこで、発光チップC1のSLED_Aを例に取って、発光チップCの動作を説明する。
なお、図8の期間T(I)では、#Iの4個の発光サイリスタL1〜L4をすべて点灯させるとした。期間T(II)では、#IIの4個の発光サイリスタL5〜L8のうち、発光サイリスタL5、L7、L8を点灯させるとした。なお、期間T(I)、期間T(II)、…を区別しないときは、期間Tと呼ぶ。
第1転送信号φ1は、時刻cでローレベルの電位(以下、「L」と記す。)であって、時刻eで「L」からハイレベルの電位(以下、「H」と記す。)に移行し、時刻gで「H」から「L」に移行する。さらに、第1転送信号φ1は、時刻kで「L」から「H」に移行し、時刻nで「H」から「L」に移行する。そして、時刻qまで「L」を維持する。
第2転送信号φ2は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。さらに、第2転送信号φ2は、時刻jで「H」から「L」に移行し、時刻oで「L」から「H」に移行する。そして、時刻qまで「H」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻qの期間においては、共に「L」となる期間(例えば時刻dから時刻e、時刻gから時刻h)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
そして、時刻fで「S」から「L」に、時刻gで「L」から「S」に移行する。さらに、時刻iで「S」から「L」に、時刻jで「L」から「S」に、時刻lで「S」から「L」に、時刻nで「L」から「H」に移行する。そして、時刻qでは、「H」を維持する。
すなわち、記憶信号φmは、第1の電位の一例としての「L」と、第2の電位の一例としての「S」と、第3の電位の一例としての「H」との3つのレベルを有している。
ここで、記憶信号φm1A(φm)と、第1転送信号φ1および第2転送信号φ2との関係を見ると、記憶信号φm1A(φm)は、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」である期間において「L」である。例えば、記憶信号φm1A(φm)は、第1転送信号φ1のみが「L」である時刻cから時刻d、第2転送信号φ2のみが「L」である時刻fから時刻gにおいて、「L」である。
なお、詳細は後述するが、点灯レベル「Le」は、「H」と「L」の間のレベル(電位)で、点灯可能に設定された発光サイリスタLをターンオンさせて点灯(発光)させることができる電位レベルをいう。
以下では、例として、図6に示したように、基板80に設定されたサイリスタのアノード端子(Vsub端子)に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、図7に示したように、GaAs、GaAlAs等のp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位となる。アノード端子は0Vに設定しているので、サイリスタのゲート端子の電位は−0.1Vとなる。この値は0Vに近いので、便宜上、ゲート端子の電位は0Vになるとして説明する。また、サイリスタのカソード端子は拡散電位Vdになる。ここでは、−1.5Vとなる。
なお、カソード端子が「H」(0V)になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ(オフ)する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態(オフ状態)になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持(記憶、保持)する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位(維持電圧)は低くてよい。
なお、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非発光)する。
(初期状態)
図8に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C60)のそれぞれのVsub端子は基準電位Vsub(「H」(0V))に設定される。一方、それぞれのVga端子は電源電位Vga(「L」(−3.3V))に設定される(図4参照)。
そして、転送信号発生部130は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」(0V)に、記憶信号発生部120は記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)を「H」(0V)に設定する(図4参照)。同様に、点灯信号発生部110は点灯信号φI(φI1〜φI30)を「H」(0V)に設定する(図4参照)。これにより、第1転送信号ライン106が「H」になり、発光部63の各発光チップCのφ1端子を介して、各発光チップCの第1転送信号線72が「H」になる。同様に、第2転送信号ライン107が「H」になり、各発光チップCのφ2端子を介して、各発光チップCの第2転送信号線73が「H」になる。記憶信号ライン108(108_1A〜108_60A、108_1B〜108_60B)が「H」になり、各発光チップCのφmA端子およびφmBを介して、各発光チップCの記憶信号線74Aおよび74Bが「H」になる。さらに、点灯信号ライン109(109_1〜109_30)が「H」になり、各発光チップCのφI端子を介して、各発光チップCの点灯信号線75が「H」になる。
では、発光チップC1のSLED_Aの部分を例として、発光チップCのSLED_AおよびSLED_Bの動作を説明する。他のSLED_Aおよび発光チップC1〜C60のSLED_Bは、発光チップC1のSLED_Aと並行して動作する。
一方、奇数番号の転送サイリスタT1、T3、T5、…の各カソード端子は、「H」に設定された第1転送信号線72に、偶数番号の転送サイリスタT2、T4、T6、…の各カソード端子は、「H」に設定された第2転送信号線73に接続されている。各転送サイリスタTのアノード端子およびカソード端子はともに「H」であるので、各転送サイリスタTはオフ状態にある。
同様に、記憶サイリスタM1、M2、M3、…の各カソード端子は、「H」に設定された記憶信号線74Aに接続されている。各記憶サイリスタMのアノード端子およびカソード端子はともに「H」となり、各記憶サイリスタMはオフ状態にある。
さらに、発光サイリスタL1、L2、L3、…の各カソード端子は、「H」に設定された点灯信号線75に接続されている。各発光サイリスタLのアノード端子およびカソード端子はともに「H」であるので、各発光サイリスタLはオフ状態にある。
同様に、記憶サイリスタMのゲート端子Gmは、後述するゲート端子Gm1を除いて、電源線抵抗Rmを介して電源電位Vga(「L」(−3.3V))に設定されている。また、発光サイリスタLのゲート端子Glは記憶サイリスタMのゲート端子Gmに接続されているので、発光サイリスタLのゲート端子Glは、ゲート端子Gl1を除いて、「L」に設定されている。
すると、前に説明したように、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
なお、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDc1を介して接続されているため、転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
同様に、記憶サイリスタM1のゲート端子Gm1(発光サイリスタL1のゲート端子Gl1も同じ)はゲート端子Gt1に接続ダイオードDm1を介して接続されているため、記憶サイリスタM1のゲート端子Gm1(ゲート端子Gl1)の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDm1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、記憶サイリスタM1(および発光サイリスタL1)のしきい電圧は−4.5Vになる。
これらのゲート端子Gt1、Gt2、Gm1、Gl1を除く、他のゲート端子Gt、Gm、Glの電位は、電源電位Vga(−3.3V)であるので、転送サイリスタT1、T2、記憶サイリスタM1、発光サイリスタL1を除く、他の転送サイリスタT、記憶サイリスタM、発光サイリスタLのしきい電圧は−4.8Vである。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。すると、しきい電圧が−3Vである転送サイリスタT1がターンオンする。番号が3以上の奇数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。一方、転送サイリスタT2は、しきい電圧が−4.5Vであるが、第1転送信号φ1が「H」であるので、ターンオンできない。
すなわち、時刻bにおいて、ターンオンするのは転送サイリスタT1に限られる。
結合ダイオードDc1は、ゲート端子Gt1の電位が「H」、ゲート端子Gt2の電位が−3Vとなるので、順バイアスになる。すると、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(0V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDc2を介して接続されたゲート端子Gt3の電位は、−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。これに引き続く番号が4以上の転送サイリスタTのゲート端子Gtの電位は電源電位Vgaの−3.3Vであるので、しきい電圧は−4.8Vが維持される。
なお、隣接する記憶サイリスタM2(発光サイリスタL2も同じ)のゲート端子Gm2(ゲート端子Gl2も同じ)の電位は、「H」(0V)となったゲート端子Gt1から結合ダイオードDc1と接続ダイオードDm2とを介しているので、−3Vとなる。よって、記憶サイリスタM2(発光サイリスタL2も同じ)のしきい電圧は−4.5Vとなる。
番号が3以上の記憶サイリスタM(発光サイリスタL)のゲート端子Gm(ゲート端子Gl)の電位は、「H」(0V)となったゲート端子Gt1の電位の影響が及ばず、電源電位Vgaの「L」(−3.3V)である。よって、番号が3以上の記憶サイリスタM(発光サイリスタL)のしきい電圧は−4.8Vである。
なお、時刻bにおいては、第2転送信号φ2は「H」であるので、転送サイリスタT2および番号が4以上の偶数番号の転送サイリスタTもターンオンしない。また、記憶信号φm1A(φm)は「H」であり、点灯信号φI1(φI)も「H」であるので、いずれの記憶サイリスタMおよび発光サイリスタLもターンオンしない。
よって、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう。)においては、転送サイリスタT1がオン状態にある。
時刻cにおいて、記憶信号φm1A(φm)が、「H」(0V)から「L」(−3.3V)に移行する。すると、記憶サイリスタM1は、前述したようにしきい電圧が−3Vであるので、ターンオンする。しかし、番号が2以上の記憶サイリスタMは、しきい電圧が「L」(−3.3V)より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタM1に限られる。
記憶サイリスタM1がターンオンすると、転送サイリスタT1の場合と同様に、ゲート端子Gm1の電位が「H」(0V)になる。すると、ゲート端子Gm1に接続された発光サイリスタL1のゲート端子Gl1の電位が「H」(0V)となるので、発光サイリスタL1のしきい電圧が−1.5Vになる。
しかし、点灯信号φI1(φI)は「H」であるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1および記憶サイリスタM1がオン状態を維持している。
すなわち、サイリスタがターンオンすると、そのゲート端子(ゲート端子Gt、ゲート端子Gm、ゲート端子Gl)の電位が「H」(0V)になる。そして、電位が「H」(0V)になったゲート端子に順バイアスのダイオード1段(1個)で接続されたゲート端子の電位は、「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。そして、このゲート端子を有するサイリスタのしきい電圧が−3Vになる。さらに、電位が「H」(0V)になったゲート端子に順バイアスのダイオード2段(直列接続した2個)で接続されたゲート端子の電位は、拡散電位Vd(1.5V)の2倍の値を引いた−3Vになる。そして、このゲート端子を有するサイリスタのしきい電圧が−4.5Vになる。そして、電位が「H」(0V)になったゲート端子にダイオード3段以上で接続されたゲート端子には、電位が「H」(0V)になった影響が及ばす、電源電位Vga(「L」(−3.3V))が維持されるため、ダイオード3段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−4.8Vが維持される。
すなわち、ターンオンすることができる、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
時刻dにおいて、記憶信号φm1A(φm)を「L」から「S」に、第2転送信号φ2を「H」から「L」に移行する。
「S」は、ターンオンした記憶サイリスタMが、オン状態を維持することができる電位のレベルである。「S」は、オン状態にある記憶サイリスタMはオン状態を維持するが、オフ状態にある記憶サイリスタMはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタMのしきい電圧は−3Vである。オン状態にある記憶サイリスタMのカソード端子の電位は、拡散電位Vdを引いた値である−1.5Vである。よって、「S」は、記憶サイリスタMのしきい電圧である−3Vより高く、オン状態のカソード端子の電位(−1.5V)より低い電位(−3V<「S」≦−1.5V)に設定される。なお、「S」では、オン状態となっている記憶サイリスタMのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φm1A(φm)を「L」から「S」に移行しても、オン状態にある記憶サイリスタM1はオン状態を維持する。
転送サイリスタT2がターンオンすると、ゲート端子Gt2の電位が「H」(0V)になる。そして、ゲート端子Gt2に順バイアスのダイオード1段(結合ダイオードDc2)で接続された転送サイリスタT3のしきい電圧が−3Vになる。同様に、ゲート端子Gt2にダイオード1段(接続ダイオードDm2)で接続された記憶サイリスタM2および発光サイリスタL2のそれぞれのしきい電圧が−3Vになる。
このとき、転送サイリスタT1はオン状態を維持している。よって、転送サイリスタT3のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT1のカソード端子の電位である−1.5Vに維持されている。このため、転送サイリスタT3はターンオンしない。
また、記憶信号φm1A(φm)は「S」であるので、記憶サイリスタM2はターンオンしない。同様に、点灯信号φI1(φI)は「H」であるので、発光サイリスタL2はターンオンしない。
しかし、第2点灯信号φ2の「L」への移行により、転送サイリスタT2がターンオンすると、前述したように、記憶サイリスタM2のしきい電圧が−3Vになる。そこで、記憶信号φm1A(φm)が「H」にあることにより、記憶サイリスタM2がターンオンすることを抑制するため、記憶信号φm1A(φm)の「L」から「S」への移行を、第2転送信号φ2の「H」から「L」への移行より前に行うことが好ましい。
このとき、転送サイリスタT1のゲート端子Gt1は、電源線抵抗Rt1を介して電源線71に接続されているので、電源電位Vgaの「L」(−3.3V)になる。ゲート端子Gt1(−3.3V)とGt2(0V)との間の結合ダイオードDc1は逆バイアスとなるため、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
同様に、記憶サイリスタM1がオン状態にあることにより、ゲート端子Gm1は「H」(0V)になっている。しかし、ゲート端子Gt1(−3.3V)とゲート端子Gm1(0V)との間の接続ダイオードDm1は逆バイアスとなるため、ゲート端子Gm1が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
すなわち、電位が「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「H」(0V)になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻eの直後においては、記憶サイリスタM1および転送サイリスタT2がオン状態を維持している。
よって、時刻fの直後においては、記憶サイリスタM1およびM2の両方がオン状態にある。そして、転送サイリスタT2もオン状態を維持している。
記憶信号φm1A(φm)を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2はオン状態を維持している。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT3がターンオンする。そして、ゲート端子Gt3の電位が「H」(0V)になって、ゲート端子Gt3に順バイアスのダイオード1段(結合ダイオードDc3)で接続された転送サイリスタT4のしきい電圧が−3Vになる。同様に、ゲート端子Gt3に順バイアスのダイオード1段(接続ダイオードDm3)で接続された記憶サイリスタM3および発光サイリスタL3のしきい電圧が−3Vになる。
このとき、転送サイリスタT2はオン状態を維持している。よって、転送サイリスタT2のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT2により−1.5Vに維持されているので、転送サイリスタT4はターンオンしない。
また、記憶信号φm1A(φm)は「S」であるので、記憶サイリスタM3はターンオンしない。同様に、点灯信号φI1(φI)は「H」であるので、発光サイリスタL3もターンオンしない。
なお、時刻gにおいては、記憶信号φm1A(φm)の「L」から「S」への移行と、第1転送信号φ1の「H」から「L」への移行とを同時に行っているが、時刻dでと同様に、記憶信号φm1A(φm)の「L」から「S」への移行を、第1転送信号φ1の「H」から「L」への移行より前に行うことが好ましい。
時刻gの直後においては、記憶サイリスタM1、M2がオン状態を維持している。そして、転送サイリスタT2およびT3がともにオン状態になっている。
よって、時刻hの直後においては、記憶サイリスタM1、M2および転送サイリスタT3がオン状態を維持している。
よって、時刻iの直後においては、記憶サイリスタM1、M2、M3がオン状態にある。そして、転送サイリスタT3もオン状態を維持している。
すると、時刻gと同様に、記憶信号φm1A(φm)を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2、M3はオン状態を維持している。
一方、第2転送信号φ2を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT4がターンオンする。そして、ゲート端子Gt4の電位が「H」(0V)になって、ゲート端子Gt4に順バイアスのダイオード1段(結合ダイオードDc4)で接続された転送サイリスタT5のしきい電圧が−3Vになる。同様に、ゲート端子Gt4に順バイアスのダイオード1段(接続ダイオードDm4)で接続された記憶サイリスタM4および発光サイリスタL4のしきい電圧が−3Vになる。
このとき、転送サイリスタT3はオン状態を維持している。よって、転送サイリスタT5のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT3により−1.5Vに維持されているので、転送サイリスタT5はターンオンしない。
また、記憶信号φm1A(φm)は「S」であるので、記憶サイリスタM4はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL4もターンオンしない。
よって、時刻jの直後においては、記憶サイリスタM1、M2、M3がオン状態を維持している。そして、転送サイリスタT3およびT4がともにオン状態になっている。
よって、時刻kの直後においては、記憶サイリスタM1、M2、M3および転送サイリスタT4がオン状態を維持している。
すると、記憶サイリスタM1、M2、M3、M4がオン状態にあって、それぞれのゲート端子Gm1(Gl1)、Gm2(Gl2)、Gm3(Gl3)、Gm4(Gl4)がすべて「H」(0V)となっている。このため、発光サイリスタL1、L2、L3、L4のしきい電圧はすべて−1.5Vになっている。なお、発光サイリスタL4に隣接する発光サイリスタL5のゲート端子Gl5は、「H」(0V)になったゲート端子Gt4から順バイアスのダイオード2段(結合ダイオードDc4および接続ダイオードDm5)で接続されているので、しきい電圧は−4.5Vになっている。そして、さらに、番号が6以上の発光サイリスタLは、しきい電圧が−4.8Vになっている。
すると、発光サイリスタL1、L2、L3、L4のしきい電圧(−1.5V)は、「Le」より高いので、発光サイリスタL1、L2、L3、L4がターンオンして点灯(発光)する。
一方、発光サイリスタL5および6以上の番号の発光サイリスタLは、しきい電圧が「Le」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数(ここでは4個)の発光サイリスタLを同時に点灯させている。
なお、本実施の形態では、「同時に点灯」とは、点灯信号φI1(φI)が「H」から「Le」になることにより、複数の発光サイリスタLが並行して点灯することをいう。
そして、時刻mの直後においては、発光サイリスタL1、L2、L3、L4、記憶サイリスタM1、M2、M3、M4、転送サイリスタT4がオン状態になっている。
記憶信号φm1A(φm)を「L」から「H」にすることで、オン状態を維持していた記憶サイリスタM1、M2、M3、M4のカソード端子の電位が、アノード端子の「H」(0V)と同じになって、記憶サイリスタM1、M2、M3、M4がターンオフする。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT5がターンオンする。そして、ゲート端子Gt5の電位が「H」(0V)になって、ゲート端子Gt5に順バイアスのダイオード1段(結合ダイオードDc5)で接続された転送サイリスタT6のしきい電圧が−3Vになる。同様に、ゲート端子Gt5に順バイアスのダイオード1段(接続ダイオードDm5)で接続された記憶サイリスタM5および発光サイリスタL5のしきい電圧が−3Vになる。
このとき、転送サイリスタT4はオン状態を維持している。よって、転送サイリスタT6のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT4により−1.5Vに維持されているので、転送サイリスタT6はターンオンしない。
また、記憶信号φm1A(φm)は、「H」であれば、記憶サイリスタM5はターンオンしない。一方、点灯信号φI1は、「Le」(−3V<「Le」≦−1.5V)であるので、発光サイリスタL5はターンオンせず、非点灯のままである。
このとき、しきい電圧が−3Vになる発光サイリスタL5の点灯(発光)を抑制するため、点灯信号φI1(φI)の電位範囲が「Le」(−3V<「Le」≦−1.5V)に設定されている。
時刻nの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT4およびT5がともにオン状態である。
よって、時刻oの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT5がオン状態を維持している。
なお、点灯信号φI1(φI)が「Le」である時刻oと時刻pの間に、記憶信号φm1A(φm)を「H」から「L」にして、記憶サイリスタM5をターンオンさせると、ゲート端子Gm5(ゲート端子Gl5と同じ)が「H」(0V)になって、発光サイリスタL5のしきい電圧が−1.5Vになって、発光サイリスタL5がターンオンして、点灯(発光)してしまう。
したがって、本実施の形態では、発光サイリスタL1、L2、L3、L4が消灯する時刻pが経過するまで、記憶信号φm1A(φm)を「L」に移行させない。
よって、時刻pの直後においては、転送サイリスタT5のみがオン状態を維持している。
同様に、発光部63の発光チップC2〜C60のSLED_Aおよび発光チップC1〜C60のSLED_Bにおいても、それぞれの発光サイリスタL5〜L8が、発光チップC1のSLED_Aにおける発光サイリスタL5〜L8の点灯制御の期間T(II)において、並行して点灯制御されている。他の発光サイリスタLについても同様である。
しかし、発光サイリスタLの点灯期間(例えば、期間T(I)における時刻m〜時刻p)は、点灯信号φI1(φI)で決まる。よって、点灯信号φIを共通に送信された発光チップCの群毎に、発光サイリスタLの点灯期間を異なるように設定しうる。また、点灯制御の期間T(I)、T(II)、…毎に、発光サイリスタLの点灯期間を異なるように設定しうる。例えば、発光サイリスタLの点灯期間により、発光サイリスタLの発光光量のばらつきを補正しうる。
すなわち、本実施の形態においては、転送サイリスタTは、第1転送信号φ1および第2転送信号φ2によって、隣り合う2つの転送サイリスタTがともにオン状態になる期間(例えば時刻dから時刻eの間)を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」である期間では、1個の転送サイリスタTのみがオン状態になっている。例えば、時刻cから時刻dでは転送サイリスタT1のみがオン状態にある。
そこで、1個の転送サイリスタTのみがオン状態にあるタイミング(例えば、図8の時刻c、f、i、l)において、記憶信号φmを「L」にすることで、しきい電圧が高くなった記憶サイリスタMをターンオンさせる。すなわち、点灯させる発光サイリスタLの位置(番号)を同じ番号の(対応する)記憶サイリスタMをオン状態にすることで記憶させている。
そして、記憶信号φmを「H」に戻すことなく、「S」と「L」との間で変化させ、点灯させる発光サイリスタLと同じ番号の記憶サイリスタMをオン状態で維持し、点灯させない発光サイリスタLと同じ番号の記憶サイリスタMをオフ状態で維持する。
そののち、点灯信号φIを「H」から「Le」(−3V<「Le」≦−1.5V)に移行させて、点灯させる複数の発光サイリスタLを同時に点灯させている。
記憶サイリスタMは、画像データに応じて、点灯させる発光サイリスタLの位置(番号)を記憶する機能(ラッチ機能)を有している。
なお、発光サイリスタLが点灯すると、記憶信号φmを「H」に移行して、記憶サイリスタMをすべてターンオフさせ、点灯させる発光サイリスタLの位置(番号)の記憶を消去する。
つまり、記憶信号φmの「L」は、発光サイリスタLを点灯させる指示であり、記憶信号φmの「S」は、記憶サイリスタMのオン状態を維持するとともに、発光サイリスタLを点灯させない指示であり、記憶信号φmの「H」は、記憶した指示をクリア(リセット)する指示として働いている。
このように、記憶サイリスタMは、複数の、点灯させる発光サイリスタLと同じ番号の、複数の記憶サイリスタMをオン状態にし、オン状態を維持する。これにより、点灯信号φIの供給とともに、点灯させる発光サイリスタLをターンオンさせ、点灯(発光)させている。
以上述べたように、記憶信号φmは画像データに対応する。並列して駆動されるSLEDの数だけ、異なった記憶信号φmが送信される。これに対し、点灯信号φIは、オン状態の記憶サイリスタMに対応する発光サイリスタLに電力(電流)を供給するので、複数の発光チップC、すなわち複数のSLEDで共通にすることができる。よって、点灯信号φIは、回路基板62のすべての発光チップCに対して、共通にしてもよい。
一方、点灯信号φIは、発光サイリスタLの発光のための電流を供給するので、点灯信号ライン109は抵抗が小さな配線、すなわち配線幅の大きな配線であることを要する。点灯配線ライン109を共通にすることで、回路基板62に占める点灯配線ライン109の占有面積を小さくしうる。
これに対し、点灯信号φIを一定電圧で駆動する場合には、それぞれの発光サイリスタLのカソード端子と点灯信号線75との間に、抵抗Rnのような抵抗を新たに設ければよい。この場合、点灯(発光)している発光サイリスタLに流れる電流は一定となるが、発光サイリスタLを点灯(発光)させるための電流は、記憶サイリスタMのオン状態を維持するための電流に比べて大きいため、新たに設ける抵抗による電力消費が大きくなる。また、抵抗による発熱によって発光チップCの温度が変化し、発光特性が変動する。さらに、大きな電流を流すため、新たに設ける抵抗の面積が大きくなり、発光チップCの面積が大きくなってしまう。
点灯信号φIにおける「H」から「Le」への移行のタイミング(点灯信号φIの送信タイミング)(例えば、時刻l)において、点灯させる発光サイリスタLの数は、発光チップCに与えられる画像データから分かる。よって、点灯する発光サイリスタLの数に応じた電流の値は容易に設定しうる。
図9の期間T(I)では、#Iの8個の発光サイリスタL1〜L8をすべて点灯させるとした。
そして、図9の期間T(I)においては、図8における4個の記憶サイリスタMをオン状態に設定する時刻cから時刻nの期間を、2回繰り返している。これにより、点灯信号φI1(φI)を「H」から「Le」へ移行するとする時刻mが、時刻oと時刻pとの間にずれている。
発光チップC1(C)のSLED_Aの部分の動作は、前述した発光サイリスタLが4個の場合と同じであるので、説明を省略する。
なお、発光チップC1(C)を変更することなく、図8および図9に示すように、第1転送信号φ1、第2転送信号φ2、記憶信号φm1A(φm)、点灯信号φI1(φI)のタイミングを変更するのみで、8個の発光点(発光サイリスタL)を同時に点灯させうる。
このように、同時に点灯させる発光点(発光サイリスタL)の数は、任意に設定しうる。
第1の実施の形態では、複数の、点灯(発光)させようとする発光サイリスタLに対応する複数の記憶サイリスタMをオン状態にして、点灯させる発光サイリスタLの位置(番号)を記憶させたのち、点灯信号φIを供給し、発光サイリスタLを点灯(発光)させている。例えば、図8に示すように、時刻cから時刻lにおいて4個の記憶サイリスタM1〜M4をオン状態にし、時刻mから時刻pにおいて発光サイリスタL1〜L4を点灯(発光)させている。よって、時刻mから時刻pの点灯期間においては、番号が5以上の発光サイリスタLを点灯させるために、記憶サイリスタM5等をオン状態にすることができない。
つまり、第1の実施の形態では、記憶サイリスタMをオン状態にする期間(時刻cから時刻l)と発光サイリスタLを点灯(発光)させる期間(時刻mから時刻p)とは時系列的に実行されている。
図10は、第2の実施の形態における回路基板62(図2参照)に搭載される信号発生回路100の構成および回路基板62の配線構成を示した図である。
ここで、信号発生回路100が備える点灯信号発生部110は、第1の実施の形態と同様に、発光チップC(C1〜C60)に対して、2つの発光チップCを群として、群毎に1本の点灯信号φI(φI1〜φI30)を出力する。
そして、信号発生回路100が備える記憶信号発生部120は、第1の実施の形態と同様に、画像データに基づいて点灯させる発光サイリスタLの位置(番号)を記憶するための記憶信号φm(φm1A〜φm60A、m1B〜φm60B)を出力する。
また、信号発生回路100が備える転送信号発生部130は、第1の実施の形態と同様に、各発光チップC1〜C60に対して、第1の転送信号φ1(第1転送信号φ1)、第2の転送信号φ2(第2転送信号φ2)を送信するとともに、点灯させる発光サイリスタLの位置(番号)を一時的に保持する制御を行うための保持信号φbを出力する。
つまり、信号生成手段の一例としての信号発生回路100は、駆動信号の一例としての点灯信号φI(φI1〜φI30)、記憶信号φm(φm1A〜φm60A、m1B〜φm60B)、第1転送信号φ1、第2転送信号φ2および保持信号φbを生成する。
発光チップC1(C)において、予め定められた複数の発光サイリスタを組にし、組を単位として点灯/消灯を制御(点灯制御)している。なお、図11(a)は、発光チップC1(C)の発光素子を4個ずつ組にして動作させる場合、図11(b)は、発光チップC1(C)の発光素子を8個ずつ組にして動作させる場合における発光素子の組み合わせを示している。図5(a)および(b)に示した発光チップC1(C)との違いは、図11に示す発光チップC1(C)が、φb端子を有していることである。保持信号φbは、SLED_AおよびSLED_Bに共通に供給される。他は、図5(a)および(b)に示した発光チップC1(C)について説明したと同様であるので、詳細な説明を省略する。
本実施の形態の発光チップC1のSLED_Aの部分は、第1の実施の形態の発光チップC1のSLED_Aの部分に加えて、基板80(後述する図13参照)上に列状に配列された保持素子の一例としての保持サイリスタB1、B2、B3、…からなる保持サイリスタ列(保持素子列)を備えている。そして、接続ダイオードDb1、Db2、Db3、…を備えている。さらに、電源線抵抗Rb1、Rb2、Rb3、…、抵抗Rc1、Rc2、Rc3、…を備えている。
ここでは、第1の実施の形態でと同様に、保持サイリスタB1、B2、B3、…をそれぞれ区別しないときは保持サイリスタBと、接続ダイオードDb1、Db2、Db3、…、電源線抵抗Rb1、Rb2、Rb3、…、抵抗Rc1、Rc2、Rc3、…をそれぞれ区別しないときは、それぞれを接続ダイオードDb、電源線抵抗Rb、抵抗Rcと呼ぶ。
なお、保持サイリスタBも、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。そして、保持サイリスタBのアノード端子を第4のアノード、カソード端子を第4のカソード、ゲート端子を第4のゲートと呼ぶ。
そして、第1の実施の形態における転送サイリスタT1、T2、T3、…等と同様に、保持サイリスタB1、B2、B3、…は、図12中において、左側からB1、B2、B3、…のように番号順で配列されている。同様に、接続ダイオードDb1、Db2、Db3、…、電源線抵抗Rb1、Rb2、Rb3、…、抵抗Rc1、Rc2、Rc3、…も、図中左側からそれぞれ番号順で配列されている。
上述したように、本実施の形態では、第1の実施の形態の発光チップC1のSLED_Aの部分に、保持サイリスタB、接続ダイオードDb、電源線抵抗Rb、抵抗Rcが加わった構成となっている。そこで、これらの新たに加わった各素子を中心に電気的な接続を説明する。
各保持サイリスタB1、B2、B3、…のアノード端子は、各転送サイリスタT1、T2、T3、…等のアノード端子と同様に、基板80に接続されている。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン104(図10参照)に接続されている。この電源ライン104には、基準電位Vsub(「H」(0V))が供給される。
そして、保持サイリスタB1、B2、B3、…のゲート端子Gb1、Gb2、Gb3、…は、各保持サイリスタB1、B2、B3、…に対応して設けられた電源線抵抗Rb1、Rb2、Rb3、…をそれぞれ介して電源線71(「L」(−3.3V))に接続されている。
ここでも、ゲート端子Gb1、Gb2、Gb3、…を区別しないときは、ゲート端子Gbと呼ぶ。
接続ダイオードDbは、記憶サイリスタMのゲート端子Gmから、保持サイリスタBのゲート端子Gbに電流が流れる方向で接続されている。
本実施の形態では、保持サイリスタBを設けたことにより、新たに第7アイランド147等が設けられている。そして、第1アイランド141に保持サイリスタB1が設けられ、第7アイランド147に記憶サイリスタM1および接続ダイオードDb1が設けられている。
そして、保持サイリスタBのカソード端子であるn型のオーミック電極122が抵抗Rcを介して、保持信号線76に接続されている。保持信号線76はφb端子に接続され、保持信号φbが供給される。
一方、画像データに基づいて、SLED毎に異なる記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)が送信される。そして、各発光チップC(C1〜C60)には、点灯信号φI(φI1〜φI30)が2個の発光チップCを群にして、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのSLEDに対して、第1転送信号φ1と第2転送信号φ2と保持信号φbとが共通に送信される。一方、それぞれのSLEDに対して、記憶信号φmが個別に送信される。そして、発光チップCの群毎に、点灯信号φIが共通に送信される。しかし、すべてのSLEDが同様に動作するので、発光部63の動作は、発光チップC1のSLED_Aの部分の動作を説明すれば足りる。そこで、発光チップC1のSLED_Aを例に取って、発光チップCの動作を説明する。
なお、第1の実施の形態との違いは、すべてのSLEDに対して共通に送信される保持信号φbが新たに付け加わっていることである。
図14では、図11(a)に示した発光サイリスタLを4個ずつ組にして点灯制御する場合を示している。ここでは、#I、#II、#III、#IVのそれぞれ4個の発光サイリスタLをすべて同時に点灯させるとした。
点灯信号φI1(φI)については、期間T(I)の時刻cは、発光チップC1(C)が動作状態に入るタイミングにあたるため、点灯(発光)している発光サイリスタLがない。このため、点灯信号φI1(φI)の波形は、期間T(I)と期間T(II)とで異なるが、期間T(II)以降は、同じ波形の繰り返しになる。
したがって、以下では、点灯信号φI1(φI)を除いた他の信号の波形を、時刻cから時刻pの期間T(I)で説明する。点灯信号φI1(φI)については、時刻pから時刻tの期間T(II)で説明する。なお、時刻aから時刻cまでの期間は、第1の実施の形態でと同様に、発光チップC1(C)が動作を開始する期間である。
第1転送信号φ1は、時刻cで「L」であって、時刻eで「L」から「H」に移行し、時刻gで「H」から「L」に移行する。さらに、第1転送信号φ1は、時刻kで「L」から「H」に移行し、時刻nで「H」から「L」に移行する。そして、時刻pまで「L」を維持する。この波形は、第1の実施の形態の図8に示した第1転送信号φ1と同様である。
第2転送信号φ2は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。さらに、第2転送信号φ2は、時刻jで「H」から「L」に移行し、時刻oで「L」から「H」に移行する。そして、時刻pまで「H」を維持する。この波形は、第1の実施の形態の図8に示した第2転送信号φ2と同様である。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻oの期間においては、共に「L」となる期間(例えば時刻dから時刻e、時刻gから時刻h)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
ここで、記憶信号φm1A(φm)と、第1転送信号φ1および第2転送信号φ2との関係は、第1の実施の形態と同様である。すなわち、記憶信号φm1A(φm)は、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」のとき、「L」になっている。例えば、第1転送信号φ1のみが「L」である時刻cから時刻d、第2転送信号φ2のみが「L」である時刻fから時刻gにおいて、記憶信号φm1A(φm)は「L」である。
(初期状態)
図14に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C60)のそれぞれのVsub端子は基準電位Vsub(「H」(0V))に設定される。一方、それぞれのVga端子は電源電位Vga(「L」(−3.3V))に設定される(図10参照)。
そして、第1転送信号φ1、第2転送信号φ2、保持信号φbがそれぞれ「H」に、記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)、点灯信号φI(φI1〜φI30)が「H」に設定される。すると、第2の実施の形態において追加された保持信号ライン103も「H」になり、各発光チップCのφb端子を介して、各発光チップCの保持信号線76が「H」になる。
他のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)は第1の実施の形態と同様であるから、すべてのサイリスタ(転送サイリスタT、記憶サイリスタM、保持サイリスタB、発光サイリスタL)がオフ状態にある。
さて、保持サイリスタBのゲート端子Gbは、接続ダイオードDbを介して、記憶サイリスタMのゲート端子Gmに接続されている。一方、保持サイリスタBのゲート端子Gbは、電源線抵抗Rbを介して電源電位Vga(「L」(−3.3V))の電源線71に接続されている。ゲート端子Gb1は、順バイアスのダイオード2段(接続ダイオードDm1と接続ダイオードDb1)により−1.5Vのゲート端子Gt1に接続されている。このため、ゲート端子Gb1にはゲート端子Gt1が−1.5Vである影響が及ばない。よって、ゲート端子Gbの電位は「L」(−3.3V)となって、保持サイリスタBおよび発光サイリスタLのそれぞれのしきい電圧は−4.8Vになっている。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行すると、第1の実施の形態と同様に、転送サイリスタT1がオン状態になる。
(動作状態)
時刻cから時刻lにおける記憶サイリスタMに関する動作は、第1の実施の形態と同様である。なお、図14の時刻cから時刻lは、図8の時刻cから時刻lと同じとしている。
すなわち、時刻cで記憶サイリスタM1が、時刻fで記憶サイリスタM2が、時刻iで記憶サイリスタM3が、時刻lで記憶サイリスタM4がそれぞれターンオンする。
そして、時刻lの直後では、これらの記憶サイリスタM1、M2、M3、M4がオン状態であるとともに、転送サイリスタT4がオン状態になっている。
しかし、時刻cにおいては、保持信号φbおよび点灯信号φI1(φI)は共に「H」(0V)であるので、保持サイリスタB1はターンオンせず、発光サイリスタL1もターンオンせず、点灯(発光)しない。
時刻f、時刻i、時刻lでも同様であるので、時刻lの直後において、記憶サイリスタM1、M2、M3、M4がオン状態になっているとともに、転送サイリスタT4もオン状態を維持している。そして、保持サイリスタB1、B2、B3、B4および発光サイリスタL1、L2、L3、L4のしきい電圧が共に−3Vになっている。
なお、保持サイリスタBは抵抗Rcを介して保持信号線76と接続されている。そこで、1個の保持サイリスタBがオン状態になって、そのカソード端子の電位が−1.5Vになっても、保持信号線76の電位はそのカソード端子の電位(−1.5V)に引き込まれず、「L」を維持する。このため、しきい電圧が「L」より高い複数の保持サイリスタB(ここでは、保持サイリスタB1、B2、B3、B4)を残らずターンオンさせうる。抵抗Rcは、保持信号線76の電位がオン状態の保持サイリスタBのカソード端子の電位に引き込まれないように設定されている。
なお、5以上の番号の発光サイリスタLのしきい電圧は、5以上の番号の保持サイリスタBと同じく−4.8Vが維持されている。
なお、発光サイリスタLは、抵抗を設けず点灯信号線75に接続されている。しかし、点灯信号φI1は電流駆動されるので、抵抗を介さなくともよい。
ここでは、保持サイリスタBをターンオンさせることによって、発光サイリスタLのしきい電圧を高くし、点灯信号φI1(φI)の「H」から「Le」(−3V<「Le」≦−1.5V)への移行により、発光サイリスタLをターンオンさせ点灯(発光)している。なお、時刻nの直前の時刻mにおいて、保持サイリスタBをオン状態にすることで、点灯させる発光サイリスタLの位置(番号)の情報を保持サイリスタBに転写(コピー)している。よって、時刻nにおいて、記憶サイリスタMをターンオフして、点灯させる発光サイリスタLの位置(番号)の情報が記憶サイリスタMから失われても構わない。
なお、本実施の形態では、時刻nにおいて、第1転送信号φ1の「H」から「L」への移行と、記憶信号φm1A(φm)の「L」から「H」への移行と、点灯信号φI1(φI)の「H」から「Le」への移行とを同時に行っている。しかし、これらの移行を同時に行う必要はない。記憶信号φm1A(φm)の「L」から「H」への移行は、時刻mの保持信号φbの「H」から「L」への移行の後であればよい。点灯信号φI1(φI)の「H」から「Le」への移行は、時刻mの保持信号φbの「H」から「L」への移行の後で且つ時刻oの保持信号φbの「L」から「H」への移行の前であればよい。このようにすることで、点灯させる発光サイリスタLの位置(番号)の情報が、記憶サイリスタMから保持サイリスタBへ複写され、そして発光サイリスタLへと伝えられ、途中で失われることがない。
一方、第1転送信号φ1の「H」から「L」への移行は、記憶信号φmを「L」から「H」への移行の後に行うのが好ましい。もし、記憶信号φm1A(φm)が「L」のときに、第1転送信号φ1を「H」から「L」に移行すると、転送サイリスタT5がターンオンにより、記憶サイリスタM5のしきい電圧が−3Vになって、記憶サイリスタM5がターンオンする。すると、保持サイリスタB5は、しきい電圧が−3Vになって、ターンオンする。そして、発光サイリスタL5が点灯(発光)してしまう。すなわち、時刻nの直後において、発光サイリスタL1、L2、L3、L4、L5がオン状態で、点灯(発光)していることになってしまう。
時刻nの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態にあるとともに、保持サイリスタB1、B2、B3、B4および転送サイリスタT4、T5がオン状態になっている。
保持信号φbが「L」から「H」に移行すると、保持サイリスタBのカソード端子とアノード端子の電位が共に「H」になるので、オン状態の保持サイリスタB1、B2、B3、B4がターンオフする。これにより、保持サイリスタBから、点灯させる発光サイリスタLの位置(番号)に関する情報が失われる。しかし、時刻oの直前の時刻nにおいて、発光サイリスタLを点灯させているので、保持サイリスタBから、点灯させる発光サイリスタLの位置(番号)に関する情報が失われても構わない。
よって、時刻oの直後において、発光サイリスタL1、L2、L3、L4が点灯(オン)状態にあるとともに、転送サイリスタT5がオン状態を維持している。
なお、記憶サイリスタM6のゲート端子Gm6の電位は−3Vである。よって、保持サイリスタB6のゲート端子Gb6の電位は電源電位Vga(−3.3V)に維持され、保持サイリスタB6のしきい電圧は−4.8Vである。番号が7以上の保持サイリスタBのしきい電圧も−4.8Vである。
さらに、時刻pにおいては、点灯信号φI1(φI)は「Le」(−3V<「Le」≦−1.5V)であるので、しきい電圧が−3Vである発光サイリスタL5はターンオンせず、点灯(発光)しない。
よって、時刻pの直後において、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持するとともに、転送サイリスタT5および記憶サイリスタM5がオン状態になっている。
このように、本実施の形態では、ある組の発光サイリスタLを点灯(発光)させる点灯期間において、次の組において点灯させる発光サイリスタLの位置(番号)を記憶サイリスタMに記憶させ、ある組の発光サイリスタLと次の組の発光サイリスタLとを短い時間間隔で点灯(発光)させるようにしている。
すなわち、時刻qの直後において、発光サイリスタL1、L2、L3、L4がオン状態を維持して、点灯(発光)しているとともに、転送サイリスタT8、記憶サイリスタM5、M6、M7、M8がオン状態となっている。
点灯信号φI1(φI)を「L」から「H」に移行すると、点灯(発光)していた発光サイリスタL1、L2、L3、L4のカソード端子とアノード端子との電位が共に「H」になるので、発光サイリスタL1、L2、L3、L4はターンオフして消灯する。
一方、保持信号φbを「H」から「L」に移行すると、しきい電圧が−3Vの保持サイリスタB5、B6、B7、B8がターンオンする。すると、時刻mと同様に、発光サイリスタL5、L6、L7、L8のそれぞれのしきい電圧が−1.5Vになる。
よって、時刻rの直後では、記憶サイリスタM5、M6、M7、M8、保持サイリスタB5、B6、B7、B8、転送サイリスタT8がオン状態になっている。
すると、時刻nでと同様に、しきい電圧が−1.5Vの発光サイリスタL5、L6、L7、L8がターンオンして点灯(発光)する。
なお、同じ時刻sにおいて、第1転送信号φ1が「H」から「L」に、記憶信号φm1A(φm)が「L」から「H」になっているが、これらについては、時刻nで述べたと同様であるので、説明を省略する。
このため、プリントヘッド14による感光体ドラム12への書込時間が短くなる。
すなわち、保持サイリスタBを介在させることにより、記憶サイリスタMと発光サイリスタLとの間の電気的な関係を断ち切って、記憶サイリスタMの状態の変化の影響が発光サイリスタLに及ばないようにしていることによる。
そして、保持サイリスタBはオン状態になることで、オフ状態にあるときに比べ、第1の実施の形態における記憶サイリスタMと同様に、発光サイリスタLをオン状態にしやすくしている。
図15の時刻cから時刻tの期間T(I)では、#Iの8個の発光サイリスタL1〜L8をすべて点灯させるとした。
そして、図15の期間T(I)の時刻cから時刻qの間に、図14における4個の記憶サイリスタMをオン状態に設定する時刻cから時刻nの動作が2回繰り返されている。そして、時刻rで保持信号φbを「H」から「L」にし、時刻sで点灯信号φI1(φI)を「H」から「Le」にしている。
発光チップC1(C)の動作は、前述した発光点(発光サイリスタL)が4個の場合と同じであるので、説明を省略する。
なお、発光チップC1(C)を変更することなく、図14および図15に示すように、第1転送信号φ1、第2転送信号φ2、記憶信号φm1A(φm)、保持信号φb、点灯信号φI1(φI)の波形を変更するのみで、8個の発光点(発光サイリスタL)を同時にターンオンさせて点灯(発光)しうる。
このように、点灯させる発光点(発光サイリスタL)の数は、任意に設定しうる。
本実施の形態では、第2の実施の形態と、発光チップCの構成が異なっている。
第1および第2の実施の形態における発光チップCは、3つ(3値)の電位レベルを有する記憶信号φm(φm1A〜φm60A、m1B〜φm60B)で駆動されている。すなわち、「L」(−3.3V)は、発光サイリスタLを点灯させる指示であって、記憶サイリスタMをターンオンさせる。「H」(0V)は、記憶した点灯させる発光サイリスタLの指定をクリア(リセット)する指示であって、オン状態の記憶サイリスタMをターンオフする。そして、「H」と「L」の間の電位である記憶レベル「S」(−3V<「S」≦−1.5V)は、オフ状態の記憶サイリスタMをターンオンしないが、オン状態にある記憶サイリスタMをターンオフせず、オン状態を維持する電位である。
よって、第1および第2の実施の形態における発光チップCは、3値の電位を出力する電源で駆動されている。
さらに、発光チップCの概要も、図11に示した第2の実施の形態と同じである。よって、発光チップCの概要についての説明を省略する。
本実施の形態の発光チップC1(C)のSLED_Aの部分は、第2の実施の形態の発光チップC1(C)のSLED_Aの部分(図12参照)の接続ダイオードDb1、Db2、Db3、…に代えて、基板80(後述する図17参照)上に列状に配列され、記憶サイリスタMがターンオンしたことを保存(記憶)する保存素子の一例としての保存サイリスタN1、N2、N3、…からなる保存サイリスタ列(保存素子列)を備えている。
ここでは、保存サイリスタN1、N2、N3、…をそれぞれ区別しないときは、保存サイリスタNと呼ぶ。
なお、保持サイリスタBとは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。そして、保存サイリスタNのアノード端子を第5のアノード、カソード端子を第5のカソード、ゲート端子を第5のゲートと呼ぶ。
そして、第2の実施の形態における転送サイリスタT1、T2、T3、…等と同様に、保存サイリスタN1、N2、N3、…は、図16中において、左側からN1、N2、N3、…のように番号順で配列されている。
その他の構成要素は図12に示した第2の実施の形態と同じである。よって、第2の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
各保存サイリスタN1、N2、N3、…のアノード端子は、各転送サイリスタT1、T2、T3、…等のアノード端子と同様に、基板80に接続されている。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン104(図10参照)に接続されている。この電源ライン104には、基準電位Vsubが供給される。
そして、保存サイリスタN1、N2、N3、…の各ゲート端子は、各記憶サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…にそれぞれ接続されている。
また、保存サイリスタNのカソード端子は、保持サイリスタBのゲート端子Gbおよび発光サイリスタLのゲート端子Glに接続されている。
本実施の形態では、図13に示した第2の実施の形態の平面レイアウト図において、第7アイランド147の接続ダイオードDb1の代わりに保存サイリスタN1が設けられている。
そして、保存サイリスタN1のカソード端子であるn型のオーミック電極125は、保持サイリスタB1のゲート端子Gb1(発光サイリスタL1のゲート電極Gl1を兼ねる。)に接続されている。
一方、画像データに基づいて、SLED毎に異なる記憶信号φm(φm1A〜φm60A、φm1B〜φm60B)が送信される。そして、各発光チップC(C1〜C60)には、点灯信号φI(φI1〜φI30)が2個の発光チップCを群として、群毎に共通に送信される。
すなわち、本実施の形態では、すべてのSLEDに対して、第1転送信号φ1と第2転送信号φ2と保持信号φbとが共通に送信される。一方、それぞれのSLEDに対して、記憶信号φmが個別に送信される。そして、発光チップCの群毎に、点灯信号φIが共通に送信される。しかし、すべてのSLEDが同様に動作するので、発光部63の動作は、発光チップC1のSLED_Aの部分の動作を説明すれば足りる。そこで、発光チップC1のSLED_Aを例に取って、発光チップCの動作を説明する。
図18では、図11(a)に示した発光サイリスタLを4個ずつ組にして点灯制御する場合を示している。ここでは、#I、#IIのそれぞれ4個の発光サイリスタLをすべて同時に点灯させるとする。
以下、同様にして、発光サイリスタLの数が128であれば、発光サイリスタL128まで、点灯制御が行われる。
したがって、以下では、点灯信号φI1(φI)を除いた他の信号の波形を、期間T(I)(時刻cから時刻u)において説明する。点灯信号φI1(φI)については、期間T(II)(時刻uから時刻w)において説明する。
時刻aから時刻cまでの期間は、第2の実施の形態でと同様に、発光チップC1(C)が動作を開始する期間である。
第1転送信号φ1は、期間T(I)の開始時刻cで「L」であって、時刻fで「L」から「H」に移行し、時刻iで「H」から「L」に移行する。さらに、時刻nで「L」から「H」に移行し、時刻rで「H」から「L」に移行する。そして、期間T(I)の終了時刻uまで「L」を維持する。
第2転送信号φ2は、期間T(I)の開始時刻cで「H」であって、時刻eで「H」から「L」に移行し、時刻jで「L」から「H」に移行する。さらに、時刻mで「H」から「L」に移行し、時刻tで「L」から「H」に移行する。そして、期間T(I)の終了時刻uまで「H」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻uの期間においては、共に「L」となる期間(例えば時刻eから時刻f、時刻iから時刻j)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
すなわち、本実施の形態では、第1および第2の実施の形態と異なって、記憶信号φm1A(φm)は「S」となる期間を有さない。
ここで、記憶信号φm1A(φm)と、第1転送信号φ1および第2転送信号φ2との関係を説明する。記憶信号φm1A(φm)は、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」のとき、「L」になる。例えば、第1転送信号φ1のみが「L」である時刻bから時刻eの間の時刻cから時刻dにおいて、第2転送信号φ2のみが「L」である時刻fから時刻iの間の時刻gから時刻hにおいて、記憶信号φm1A(φm)は「L」である。
保持信号φbと点灯信号φI1(φI)との関係を見ると、保持信号φbが「L」である期間(例えば時刻qから時刻s)において、点灯信号φI1(φI)が「H」から「Le」に移行している。
(初期状態)
図18に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C60)のそれぞれのVsub端子は基準電位Vsub(「H」(0V))に設定される。発光部63の発光チップC(C1〜C60)のそれぞれのVga端子は電源電位Vgaに設定される(図10参照)。ただし、電源電位Vgaは、第2の実施の形態における「L」(−3.3V)ではなく、後述するように、−3V<Vga≦−1.5Vの電位である。以下では、電源電位Vgaは、例として−2.5Vであるとし、Vga(−2.5V)と表示する。
すると、各発光チップCのφ1端子、φ2端子、φmA端子およびφmB端子、φb端子、φI端子のそれぞれの電位が「H」になる。そして、第1転送信号線72、第2転送信号線73、記憶信号線74A、74B、保持信号線76、点灯信号線75のそれぞれの電位が「H」になる。
これにより、転送サイリスタT、記憶サイリスタM、保持サイリスタB、発光サイリスタLは、それぞれのアノード端子とカソード端子とが「H」となるので、オフ状態にある。
一方、保存サイリスタNのカソード端子(ゲート端子Gb(Gl))は電源線抵抗Rbを介して電源線71に接続されている。よって、保存サイリスタNのカソード端子はVga(−2.5V)になっている。
そして、番号が2以上のゲート端子Gtの電位は、電源線抵抗Rtを介して接続された電源線71によりVga(−2.5V)となっているので、番号が2以上の転送サイリスタTのしきい電圧は−4Vである。
一方、記憶サイリスタMおよび保存サイリスタNのゲート端子Gmの電位は、電源線抵抗Rmを介して電源線71に接続されているので、Vga(−2.5V)になっている。よって、記憶サイリスタMおよび保存サイリスタNのそれぞれのしきい電圧は−4Vである。よって、保存サイリスタNはカソード端子の電位がVga(−2.5V)であっても、ターンオンしない。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行すると、第1の実施の形態と同様に、しきい電圧が−3Vである転送サイリスタT1がオン状態になって、転送サイリスタT1のゲート端子Gt1の電位が「H」(0V)になる。これにより、ゲート端子Gt2の電位が−1.5Vになって、転送サイリスタT2のしきい電圧が−3Vになる。
「H」(0V)のゲート端子Gt1に順バイアスの接続ダイオードDm1で接続されたゲート端子Gm1の電位は−1.5Vになる。そして、記憶サイリスタM1および保存サイリスタN1のしきい電圧が−3Vになる。しかし、記憶サイリスタM1は、カソード端子の電位が「H」(0V)であるので、ターンオンしない。また、保存サイリスタN1は、カソード端子の電位がVga(−2.5V)であるのでターンオンしない。
また、ゲート端子Gt2が−1.5Vになっても、ゲート端子Gm2の電位はVga(−2.5V)であるので、記憶サイリスタM2および保存サイリスタN2のしきい電圧は−4Vが維持される。
保存サイリスタN1のカソード端子は保持サイリスタB1のゲート端子Gb1および発光サイリスタL1のゲート端子Gl1に接続されているので、保持サイリスタB1および発光サイリスタL1のそれぞれのしきい電圧が−3Vになる。
しかし、保存サイリスタN1のカソード端子は、電源線抵抗Rb1を介して、Vga(−2.5V)の電源線71に接続されているので、オン状態が維持される。
一方、ゲート端子Gt2の電位が「H」(0V)になることにより、ゲート端子Gm2の電位が−1.5Vになり、記憶サイリスタM2と保存サイリスタN2のしきい電圧が−3Vになる。しかし、記憶信号φm1A(φm)は「H」(0V)であるので、記憶サイリスタM2はターンオンしない。また、保存サイリスタN2は、カソード端子の電位がVga(−2.5V)であるので、ターンオンしない。
よって、時刻eの直後において、転送サイリスタT1、T2および保存サイリスタN1がオン状態になっている。
そして、時刻cと同様に、記憶サイリスタM2のゲート端子Gm2が「H」(0V)になると、保存サイリスタN2のしきい電圧が−1.5Vになる。保存サイリスタN2のカソード端子の電位はVga(−2.5V)であるので、保存サイリスタN2がターンオンする。
なお、記憶サイリスタM1が再びターンオンしても、オン状態の保存サイリスタN1に影響を与えず、保存サイリスタN1はオン状態を維持する。
よって、時刻gの直後においては、転送サイリスタT2、記憶サイリスタM1、M2、保存サイリスタN1、N2がオン状態を維持している。
よって、時刻hの直後においては、転送サイリスタT2、保存サイリスタN1、N2がオン状態を維持している。
さらに、時刻oにおいて、記憶信号φmA1(φm)が「H」(0V)から「L」(−3.3V)に移行して、記憶サイリスタM1、M2、M3、M4がターンオンする。そして、保存サイリスタN4が新たにターンオンする。そして、時刻pの直後においては、転送サイリスタT4、保存サイリスタN1、N2、N3、N4がオン状態を維持している。
すなわち、時刻pの直後において、点灯させる発光サイリスタL1、L2、L3、L4の位置(番号)を、保存サイリスタN1、N2、N3、N4がオン状態なることで、記憶している。そして、保存サイリスタN1、N2、N3、N4がオン状態になることで、それぞれのカソード端子の電位が拡散電位Vdの−1.5Vになっている。これにより、保持サイリスタB1、B2、B3、B4および発光サイリスタL1、L2、L3、L4のそれぞれのしきい電圧が−3Vになっている。
このとき、各保存サイリスタN1、N2、N3、N4のカソード端子の電位が「H」(0V)になるため、保存サイリスタN1、N2、N3、N4がターンオフする。
そして、発光サイリスタL1、L2、L3、L4のゲート端子Gl1、Gl2、Gl3、Gl4の電位が「H」(0V)になる。
同様に、時刻qにおける各ゲート端子Gb1、Gb2、Gb3、Gb4の電位によっては、保存サイリスタN1、N2、N3、N4がターンオフしなくともよく、時刻rにおいて、発光サイリスタL1、L2、L3、L4がターンオンして点灯(発光)することにより、各ゲート端子Gb1、Gb2、Gb3、Gb4の電位が上昇して、保存サイリスタN1、N2、N3、N4がターンオフしてもよい。
そして、時刻vにおいて、点灯信号φI1が「Le」から「H」(0V)に移行すると、オン状態にあって点灯(発光)していた発光サイリスタL1、L2、L3、L4がターンオフして、消灯する。
時刻rから時刻vの間の期間が、発光サイリスタL1、L2、L3、L4の点灯期間となる。
このように、点灯させない発光サイリスタLに対応する保存サイリスタNをオフ状態に維持することで、点灯させない発光サイリスタLの位置(番号)を記憶させればよい。
さらに、本実施の形態の発光チップCは、2値の電位の記憶信号φmで駆動しうるので、駆動がより容易になる。
なお、電源電位Vgaは、記憶サイリスタMがターンオンしたときに、保存サイリスタNがターンオンする電位であって、「H」(0V)になったゲート端子Gtによりゲート端子Gmの電位が−1.5Vになったときに、ターンオンしない電位に設定される。
すなわち、記憶サイリスタMがターンオンすると、ゲート端子Gmの電位が「H」(0V)となるので、保存サイリスタNのしきい電圧は−1.5Vになる。一方、ゲート端子Gtが「H」(0V)になると、順バイアスの接続ダイオードDmで接続されたゲート端子Gmの電位は−1.5Vになって、保存サイリスタNのしきい電圧は−3Vになる。よって、−3V<Vga≦−1.5Vとなる。
第3の実施の形態では、第2の実施の形態の発光チップCにおいて、保存サイリスタNを設けた。本実施の形態では、図6に示した第1の実施の形態における発光チップCに保存サイリスタNを設けている。
図19は、第4の実施の形態における発光チップCの回路構成を説明するための図である。ここでも、発光チップC1のSLED_Aの部分を例として説明し、発光チップCを発光チップC1(C)と表示する。
図19に示す発光チップC1(C)の動作は、第1の実施の形態における発光チップC1(C)の動作と第3の実施の形態で説明した保存サイリスタNの動作とにより容易に理解しうる。よって、詳細な説明を省略する。
本実施の形態における発光チップC1(C)は、2値の電位の記憶信号φmで駆動しうるので、より容易に駆動しうる。
本実施の形態では、第3の実施の形態と、発光チップCの構成が異なっている。
第3の実施の形態では、電源電位Vgaは、−3V<Vga≦−1.5Vの範囲の電位であって、第1転送信号φ1、第2転送信号φ2、記憶信号φm、保持信号φbの「L」(−3.3V)と異なっていた。
本実施の形態では、電源電位Vgaと第1転送信号φ1、第2転送信号φ2、記憶信号φm、保持信号φbの「L」とを共通の電位にしている。よって、本実施の形態における発光チップCはさらに容易に駆動しうる。
さらに、発光チップCの概要も、図11に発光チップCを発光チップC1(C)として示した第2の実施の形態と同じである。よって、発光チップCの概要についての説明を省略する。
本実施の形態の発光チップC1(C)のSLED_Aの部分は、第3の実施の形態の発光チップC1(C)の図16に示したSLED_Aの部分において、それぞれの電源線抵抗Rb1、Rb2、Rb3、…と電源線71との間にショットキーバリアダイオードSB1、SB2、SB3、…を設けている。ショットキーバリアダイオードSB1、SB2、SB3、…をそれぞれ区別しないときはショットキーバリアダイオードSBと呼ぶ。
ショットキーバリアダイオードSBのカソード端子が電源線71に接続され、アノード端子が電源線抵抗Rbに接続されている。
なお、GaAs、GaAlAs等のp型半導体層、n型半導体層に対して設けられるショットキーバリアダイオードSBの順方向電圧Vsは0.5Vである。
他の構成は、第3の実施の形態の発光チップCと同様である。よって、詳細な説明を省略する。
さらに、本実施の形態の発光チップC1(C)の動作を説明するタイミングチャートは、図18に示した第3の実施の形態におけるタイミングチャートと同じである。
しかし、本実施の形態においては、電源線抵抗Rbと電源電位Vgaが供給される電源線71との間にショットキーバリアダイオードSBを設けている。よって、本実施の形態における電源電位Vgaは、第3の実施の形態における電源電位Vga(−3V<Vga≦−1.5V)より、ショットキーバリアダイオードSBの順方向電圧(0.5V)だけ低くしうる。すなわち、電源電位Vgaを−3.5V<Vga≦−2Vとしてよい。よって、本実施の形態における電源電位Vgaを「L」(−3.3V)と共通にしうる。
なお、電源電位Vgaが「L」(−3.3V)となると、転送サイリスタTのしきい電圧は第2の実施の形態と同じとなる。
さらに、本実施の形態の発光チップCは、2値の電位の記憶信号φmで駆動しうるので、より容易に駆動しうる。さらに、電源電位Vgaを第1転送信号φ1、第2転送信号φ2、記憶信号φm、保持信号φbの「L」と同じ電位としうるため、第4の実施の形態に比べ、さらに容易に駆動しうる。
本実施の形態は、第2の実施の形態と、発光チップCの構成が異なっている。本実施の形態の発光チップCは、第3の実施の形態と同様に、2値の電位を有する記憶信号φmによって駆動しうる。
第3の実施の形態では、保持サイリスタBまたは発光サイリスタLがターンオンして、ゲート端子GmまたはGlの電位が「H」(0V)になることにより、オン状態の保存サイリスタNをターンオフさせる。しかし、保持サイリスタBのゲート端子Gbまたは発光サイリスタLのゲート端子Glの電位は、オン状態の保持サイリスタBのゲート端子Gbとアノード端子との間の抵抗、またはオン状態の発光サイリスタLのゲート端子Glとアノード端子との間の抵抗と、電源線抵抗Rbとの関係に依存する。
本実施の形態では、オン状態の保存サイリスタNをより確実にターンオフさせる。
ここで、信号発生回路100が備える点灯信号発生部110は、第2の実施の形態と同様に、発光チップC(C1〜C60)に対して、2つの発光チップC毎に1本の点灯信号φI(φI1〜φI30)を出力する。
そして、信号発生回路100が備える記憶信号発生部120は、画像データに基づいて点灯させようとする発光サイリスタLの位置(番号)を記憶するための記憶信号φm(φm1A〜φm60A、m1B〜φm60B)を出力する。
また、信号発生回路100が備える転送信号発生部130は、各発光チップC1〜C60に対して、第1の転送信号φ1(第1転送信号φ1)、第2の転送信号φ2(第2転送信号φ2)、保持信号φbを送信するとともに、オン状態の保存サイリスタNをターンオフさせるための消去信号φhを出力する。
つまり、信号生成手段の一例としての信号発生回路100は、駆動信号の一例として、点灯信号φI(φI1〜φI30)、記憶信号φm(φm1A〜φm60A、m1B〜φm60B)、第1の転送信号φ1(第1転送信号φ1)、第2の転送信号φ2(第2転送信号φ2)、保持信号φb、消去信号φhを生成する。
発光チップC1(C)において、予め定められた複数の発光サイリスタを組にし、組を単位として点灯または非点灯を制御(点灯制御)している。なお、図22は、発光チップC1(C)の発光素子を4個ずつ組にして動作させる場合における発光素子の組み合わせを示している。図11(a)および(b)の発光チップC1(C)との違いは、図22に示す発光チップC1(C)が、φh端子を有していることである。消去信号φhは、SLED_AおよびSLED_Bに共通に供給される。他は、図11(a)および(b)に示した発光チップC1(C)について説明したと同様であるので、詳細な説明を省略する。
本実施の形態の発光チップC1(C)のSLED_Aの部分は、第2の実施の形態の発光チップC1(C)のSLED_Aの部分(図12参照)に加えて、第3の実施の形態と同様に、基板80上に列状に配列され、記憶サイリスタMがターンオンしたことを保存(記憶)する保存素子の一例としての保存サイリスタN1、N2、N3、…からなる保存サイリスタ列(保存素子列)を備えている。
本実施の形態の発光チップC1(C)のSLED_Aの部分は、保存サイリスタN1、N2、N3、…のそれぞれのカソード端子と消去信号線77とを接続する消去抵抗Rh1、Rh2,Rh3、…を備えている。そして、φh端子と消去信号線77との間にショットキーバリアダイオードSB0を備えている。
ここでは、保存サイリスタN1、N2、N3、…および消去抵抗Rh1、Rh2,Rh3、…をそれぞれ区別しないときは、保存サイリスタNおよび消去抵抗Rhと呼ぶ。
ここで、第1の実施の形態と同様に、保存サイリスタNおよび消去抵抗Rhの数はそれぞれ128個である。
そして、第2の実施の形態における転送サイリスタT1、T2、T3、…等と同様に、保存サイリスタN1、N2、N3、…および消去抵抗Rh1、Rh2,Rh3、…は、図23中において、左側からN1、N2、N3、…およびRh1、Rh2,Rh3、…のように番号順で配列されている。なお、保存サイリスタNとは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
その他の構成要素は図12に示した第2の実施の形態と同じである。よって、第2の実施の形態と同様なものには、同じ符号を付して詳細な説明を省略する。
各保存サイリスタN1、N2、N3、…のアノード端子は、各転送サイリスタT1、T2、T3、…等のアノード端子と同様に、基板80に接続されている。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン104(図21参照)に接続されている。この電源ライン104には、基準電位Vsubが供給される。
そして、保存サイリスタN1、N2、N3、…の各ゲート端子は、各記憶サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…にそれぞれ接続されている。よって、記憶サイリスタMと保存サイリスタNとは、共通のゲート端子Gmを有している。
また、保存サイリスタNのカソード端子は、第2の電気的手段の一例としての消去抵抗Rhを介して消去信号線77に接続されている。
そして、消去信号線77は、ショットキーバリアダイオードSB0を介してφh端子に接続されている。ショットキーバリアダイオードSB0は、アノード端子が消去信号線77に接続され、カソード端子がφh端子に接続され、消去信号線77からφh端子に向かって電流が流れる向きに接続されている。φh端子は、回路基板62の消去信号ライン102に接続されて、消去信号φhが送信される。
図24では、図22に示した発光サイリスタLを4個ずつ組にして点灯制御する場合を示している。図24では、#I、#IIについて説明する。そして、#I、#IIのそれぞれ4個の発光サイリスタLをすべて同時に点灯させるとした。
次に、時刻uから時刻xまでの期間T(II)では、図24では図示しないが、図22に示した#IIの4個の発光サイリスタL5〜L8を同時に点灯させるため、記憶サイリスタM5〜M8を順次ターンオンさせる。記憶サイリスタM5〜M8のターンオンにともなって、保存サイリスタN5〜N8をターンオンさせ、発光サイリスタL5〜L8の位置(番号)を記憶させる。そして、時刻wから、発光サイリスタL1〜L4と同様に、発光サイリスタL5〜L8を点灯(発光)させる。
以下、同様にして、発光サイリスタLの数が128であれば、発光サイリスタL128まで、点灯制御が行われる。
本実施の形態において新たに設けられた消去信号φhについて説明する。
期間T(I)では、消去信号φhは、期間T(I)の開始時刻cにおいて、「L」(−3.3V)であって、時刻rで「L」(-3.3V)から「H」(0V)に移行し、時刻tで「H」(0V)から「L」(-3.3V)に移行する。そして、期間T(I)の終了時刻uにおいて「L」(−3.3V)を維持する。そして、消去信号φhは、期間T(I)の波形が、期間T(II)以降において繰り返される。
(初期状態)
図24に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C60)のそれぞれのVsub端子は基準電位Vsub(「H」(0V))に設定される。一方、それぞれのVga端子は電源電位Vga(「L」(−3.3V))に設定される(図21参照)。
すると、各発光チップCのφ1端子、φ2端子、φmA端子およびφmB端子、φb端子、φI端子のそれぞれの電位が「H」になる。そして、第1転送信号線72、第2転送信号線73、記憶信号線74A、74B、保持信号線76、消去信号線77、点灯信号線75のそれぞれの電位が「H」になる。
これにより、転送サイリスタT、記憶サイリスタM、保持サイリスタB、発光サイリスタLは、それぞれのアノード端子とカソード端子とが「H」となるので、オフ状態にある。
一方、信号発生回路100は、消去信号φhを「L」(−3.3V)に設定する。すると、各発光チップCのφh端子の電位が「L」(−3.3V)になる。このとき、ショットキーバリアダイオードSB0が順バイアスになって、消去信号線77の電位および保存サイリスタNのカソード端子の電位は−2.8Vになる。
一方、ゲート端子Gm1の電位は、接続ダイオードDm1により−3Vになっている。よって、記憶サイリスタM1および保存サイリスタN1のそれぞれのしきい電圧は−4.5Vになっている。しかし、ゲート端子Gt1が−1.5Vである影響は、ゲート端子Gb1およびGl1に及ばず、電源線抵抗Rb1を介して接続された電源線71により、「L」(-3.3V)になっている。よって、保持サイリスタB1および発光サイリスタL1のそれぞれのしきい電圧は−4.8Vである。
また、ゲート端子Gt1が−1.5Vである影響は、番号が2以上のゲート端子Gm、Gb、Glには及ばず、番号が2以上のゲート端子Gm、Gb、Glの電位は、電源線抵抗RmおよびRbを介して電源線71に接続され、「L」(-3.3V)になっている。よって、番号が2以上の記憶サイリスタM、保持サイリスタB、発光サイリスタLのしきい電圧は−4.8Vである。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行すると、第1の実施の形態と同様に、しきい電圧が−3Vである転送サイリスタT1がオン状態になって、転送サイリスタT1のゲート端子Gt1の電位が「H」(0V)になる。これにより、ゲート端子Gt2の電位が−1.5Vになって、転送サイリスタT2のしきい電圧が−3Vになる。
ゲート端子Gt1が「H」(0V)になると、ゲート端子Gm1の電位が−1.5Vになる。すると、記憶サイリスタM1および保存サイリスタN1のしきい電圧が−3Vになる。しかし、記憶サイリスタM1は、カソード端子の電位が「H」(0V)であので、ターンオンしない。また、保存サイリスタN1は、カソード端子の電位が−2.8Vであるのでターンオンしない。
また、ゲート端子Gt2が−1.5Vになっても、ゲート端子Gm2の電位は−3Vであるので、記憶サイリスタM2および保存サイリスタN2のしきい電圧は−4.5Vである。よって、保存サイリスタN2は、カソード端子の電位が−2.8Vであるのでターンオンしない。
記憶サイリスタM1および保存サイリスタN1がターンオンして、ゲート端子Gm1の電位が「H」(0V)になると、順バイアスの接続ダイオードDb1を介してゲート端子Gm1に接続された、保持サイリスタB1のゲート端子Gb1および発光サイリスタL1のゲート端子Gl1の電位が−1.5Vになり、保持サイリスタB1および発光サイリスタL1のそれぞれのしきい電圧が−3Vになる。
しかし、保存サイリスタN1は、カソード端子が、消去抵抗Rh1を介して、−2.8Vの消去信号線77に接続されているので、オン状態を維持する。
すなわち、本実施の形態においても、第3の実施の形態と同様に、記憶サイリスタM1はオフ状態になるが、保存サイリスタN1はオン状態を維持して、点灯させる発光サイリスタL1の位置(番号)の情報を記憶する。このようにして、記憶信号φmA1(φm)の電位を「H」(0V)と「L」(−3.3V)との2値にし、「H」と「L」の間の「S」(−3.0V<「S」≦−1.5V)を用いないようにしている。
これ以降の動作は、第3の実施の形態と同様であるので、説明を省略する。
本実施の形態は、第1の実施の形態と、発光チップCの構成が異なっている。
第1の実施の形態における発光チップCは、発光サイリスタLが128個のSLED_AとSLED_Bを備えていた。
これに対し、本実施の形態における発光チップCは、発光サイリスタLの数が256のSLEDを1個備えている。
回路基板62に搭載される信号発生回路100の構成および回路基板62の配線構成は、図4に示した第1の実施の形態と同様である。また、発光チップCの概要は、図5に示した第1の実施の形態と同様である。よって、これらについての詳細な説明を省略する。
記憶サイリスタM1〜M128のそれぞれのカソード端子は、それぞれ抵抗Rn1〜Rn128を介して、記憶信号線74Aに接続されている。記憶信号線74Aは記憶サイリスタ列の左端部にある記憶サイリスタM1の側(図25の紙面の左端部)から、φmA端子に接続されている。
憶サイリスタM129〜M256のそれぞれのカソード端子は、それぞれ抵抗Rn129〜Rn256を介して、記憶信号線74Bに接続されている。記憶信号線74Bは記憶サイリスタ列の右端部にある記憶サイリスタM256の側(図25の紙面の右端部)から、φmB端子に接続されている。そして、φmA端子およびφmB端子には、記憶信号φmが共通に接続される。図4において、例えば発光チップC1のφmA端子は記憶信号ライン108_1Aに接続される。φmB端子は記憶信号ライン108_1Bに接続される。信号発生回路100の記憶信号発生部120は、記憶信号ライン108_1Aおよび記憶信号ライン108_1Bに共通に記憶信号φm1を送信する。すなわち、本実施の形態では、256個の発光サイリスタLを順に点灯制御するので、記憶信号φm1を記憶信号φmA1と記憶信号φmB1とに分けなくてよい。
これまで説明したように、第1〜第5の実施の形態において、複数の発光サイリスタLを同時にターンオンするために、複数の記憶サイリスタMを順にオン状態にしている。このため、すでにオン状態になった記憶サイリスタMに流れる電流により、記憶信号線74Aまたは74Bに電位降下が発生する。
よって、もっとも電位降下が大きい記憶信号線74Aまたは74Bの部分に接続された記憶サイリスタMにも、ターンオンさせるために、しきい電圧より低い電位が供給されることが求められる。
一例として、記憶信号線74Aに抵抗Rnを介して接続された8個の発光サイリスタLを同時に点灯させる場合において、隣接する2つの記憶サイリスタM間の記憶信号線74Aまたは74Bの抵抗値(例えば記憶サイリスタM1とM2との間の記憶信号線74Aの抵抗値)を0.1Ωとすると、記憶サイリスタM1をターンオンさせるためにφmA端子に供給する電位は−3Vであるが、記憶サイリスタM128をターンオンさせるためにφmA端子に供給する電位は−3.25Vである。
よって、本実施の形態の発光チップCは、記憶信号φmの「L」(-3.3V)の電位で駆動しうる。
この場合、発光チップCは、記憶信号φmの「L」(-3.3V)の電位では駆動しえない。
本実施の形態は、第7の実施の形態と、発光チップCの構成が異なっている。
図26は、第8の実施の形態における発光チップCの回路構成を説明するための図である。発光チップC1を例として説明し、発光チップCを発光チップC1(C)と表示する。
本実施の形態における発光チップCは、図25に示した第7の実施の形態における記憶信号線74Aと記憶信号線74Bとを記憶サイリスタM128および記憶サイリスタM129との部分で接続し、記憶信号線74としている。そして、記憶信号線74の両端を、それぞれφmA端子およびφmB端子に接続している。そして、φmA端子およびφmB端子に、第7の実施の形態と同様に、転送信号φmを共通に供給している。
これにより、第5の実施の形態と同様に、記憶信号線74の抵抗による電位降下の影響を抑制し、記憶信号φmの電位の絶対値を小さくしている。
さらに、第7および第8の実施の形態では、発光チップCの自己走査型発光素子アレイ(SLED)の発光点が256であるとして説明したが、この個数は任意に設定しうる。また、発光チップCには、SLEDが1個搭載されているとしたが、SLEDが2個以上であってもよい。
第1から第8の実施の形態において、アノード端子を基板としたアノードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL、保持サイリスタB(第2、第3、第5、第6の実施の形態)、保存サイリスタN(第3、第4、第5、第6の実施の形態))について説明した。カソード端子を基板とした、カソードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL、保持サイリスタB(第2、第3、第5、第6の実施の形態)、保存サイリスタN(第3、第4、第5、第6の実施の形態))においても、回路の極性を変更することによって用いうる。
Claims (18)
- それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、
それぞれが前記発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、
それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列と
を備えることを特徴とする発光装置。 - それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項1に記載の発光装置。
- それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項1または2に記載の発光装置。
- 前記記憶素子列を構成する記憶素子と抵抗を介して接続された前記記憶信号線が、当該記憶素子列の両端部側から、前記点灯させる発光素子を指定する信号が送信されるように構成されていることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。
- 基板と、
それぞれが、前記基板上に列状に配列され、第1のアノード、第1のゲートおよび第1のカソードを有し、前記第1のアノードまたは前記第1のカソードのいずれか一方が、点灯のための電流を供給する点灯信号線に接続された、複数の発光サイリスタからなる発光サイリスタ列と、
それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタに対応して設けられ、第2のアノード、第2のゲートおよび第2のカソードを有し、当該第2のアノードまたは当該第2のカソードのいずれか一方が、点灯させる発光サイリスタを指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光サイリスタを点灯させることを記憶する、複数の記憶サイリスタからなる記憶サイリスタ列と、
それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第3のアノード、第3のゲートおよび第3のカソードを有し、前記第2のゲートと当該第3のゲートとが第1の電気的手段を介して接続されるとともに、オン状態とオフ状態とを有し、当該第3のアノードまたは当該第3のカソードのいずれか一方が、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の転送サイリスタからなる転送サイリスタ列と
を備えることを特徴とする発光装置。 - それぞれが、前記基板上に設けられ、前記発光サイリスタ列を構成する発光サイリスタと、前記記憶サイリスタ列を構成し、当該発光サイリスタに対応する記憶サイリスタとに、対応して設けられ、第4のアノード、第4のゲートおよび第4のカソードを有し、前記第1のゲートと当該第4のゲートとが接続されるとともに、オン状態とオフ状態とを有し、当該第4のアノードまたは当該第4のカソードのいずれか一方が、オン状態の記憶サイリスタに対応して、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる、複数の保持サイリスタからなる保持サイリスタ列をさらに備えることを特徴とする請求項5に記載の発光装置。
- それぞれが、前記基板上に設けられ、前記記憶サイリスタ列を構成する記憶サイリスタに対応して設けられ、第5のアノード、第5のゲートおよび第5のカソードを有し、前記第2のゲートと当該第5のゲートとが接続されるとともに、当該記憶サイリスタがオン状態にあるときにオン状態になって、当該記憶サイリスタがオン状態になったことを保存する、複数の保存サイリスタからなる保存サイリスタ列をさらに備えることを特徴とする請求項5または6に記載の発光装置。
- 前記保存サイリスタ列を構成する保存サイリスタの前記第5のアノードまたは前記第5のカソードのいずれか一方が、ショットキーバリアダイオードを介して電力を供給する電源線に接続されていることを特徴とする請求項7に記載の発光装置。
- 前記保存サイリスタ列を構成する保存サイリスタの前記第5のゲートが第2の電気的手段を介して、オン状態の保存サイリスタをオフ状態に移行させるための消去信号が送信される消去信号線に接続され、当該消去信号線がショットバリアダイオードを介して、当該消去信号が送信される消去信号端子に接続されていることを特徴とする請求項7に記載の発光装置。
- それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記発光装置の前記発光素子列の前記複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段と
を備えることを特徴とするプリントヘッド。 - 前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項10に記載のプリントヘッド。
- 前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項10または11に記載のプリントヘッド。
- 前記発光装置が、前記保存素子列を構成する、オン状態の保存素子をオフ状態に移行させるための消去信号線をさらに備えていることを特徴とする請求項12に記載のプリントヘッド。
- 前記信号生成手段が生成する前記駆動信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給され、当該発光素子列を構成する発光素子を点灯させる点灯信号を含み、当該点灯信号は少なくとも2以上の当該発光装置に共通に与えられることを特徴とする請求項10ないし13のいずれか1項に記載のプリントヘッド。
- 前記信号生成手段が生成する前記駆動信号に含まれる前記点灯信号は、前記発光装置の前記発光素子列の前記複数の発光素子に供給する電流を、点灯させようとする発光素子の数に応じて供給することを特徴とする請求項14に記載のプリントヘッド。
- 像保持体を帯電する帯電手段と、
それぞれが列状に配列され、点灯のための電流を供給する点灯信号線に接続された、複数の発光素子からなる発光素子列と、それぞれが当該発光素子列を構成する発光素子に対応して設けられ、点灯させる発光素子を指定する信号を供給する記憶信号線に抵抗を介して接続され、オン状態とオフ状態とを有し、オン状態になることにより、対応する発光素子を点灯させることを記憶する、複数の記憶素子からなる記憶素子列と、それぞれが当該記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定する信号を供給する転送信号線と接続され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする、複数のスイッチ素子からなるスイッチ素子列とを備える発光装置を複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記発光装置の前記発光素子列の前記複数の発光素子を複数の組に分け、当該組毎に発光素子の発光を制御する駆動信号を生成する信号生成手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。 - 前記発光装置が、それぞれが、前記発光素子列を構成する発光素子と、前記記憶素子列を構成し、当該発光素子に対応する記憶素子とに対応して設けられ、オン状態とオフ状態とを有し、オン状態になるための信号を供給する保持信号線に抵抗を介して接続され、オン状態の記憶素子に対応して、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする、複数の保持素子からなる保持素子列をさらに備えることを特徴とする請求項16に記載の画像形成装置。
- 前記発光装置が、それぞれが前記記憶素子列を構成する記憶素子に対応して設けられ、当該記憶素子がオン状態にあるときにオン状態になって、当該記憶素子がオン状態になったことを保存する、複数の保存素子からなる保存素子列をさらに備えることを特徴とする請求項16または17に記載の画像形成装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074458A JP4614017B1 (ja) | 2009-07-22 | 2010-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
US12/824,278 US8450671B2 (en) | 2009-07-22 | 2010-06-28 | Light-emitting device including a memory element array for designating and memorizing the light up state |
EP10169256A EP2289702B1 (en) | 2009-07-22 | 2010-07-12 | Light-emitting device, print head and image forming apparatus |
EP11179803.9A EP2404761B1 (en) | 2009-07-22 | 2010-07-12 | Light-emitting device, print head and image forming apparatus |
TW099123628A TWI421171B (zh) | 2009-07-22 | 2010-07-19 | 發光設備,列印頭及影像形成裝置 |
KR1020100070339A KR101301630B1 (ko) | 2009-07-22 | 2010-07-21 | 발광 장치, 프린트 헤드 및 화상 형성 장치 |
CN201010233850.8A CN101964350B (zh) | 2009-07-22 | 2010-07-22 | 发光装置、打印头及图像形成设备 |
US13/779,908 US8754354B2 (en) | 2009-07-22 | 2013-02-28 | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171643 | 2009-07-22 | ||
JP2010074458A JP4614017B1 (ja) | 2009-07-22 | 2010-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4614017B1 JP4614017B1 (ja) | 2011-01-19 |
JP2011042157A true JP2011042157A (ja) | 2011-03-03 |
Family
ID=43382488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074458A Active JP4614017B1 (ja) | 2009-07-22 | 2010-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8450671B2 (ja) |
EP (2) | EP2404761B1 (ja) |
JP (1) | JP4614017B1 (ja) |
KR (1) | KR101301630B1 (ja) |
CN (1) | CN101964350B (ja) |
TW (1) | TWI421171B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8098271B2 (en) * | 2008-08-22 | 2012-01-17 | Fuji Xerox Co., Ltd. | Exposure device, light-emitting device, image forming apparatus and failure diagnosing method |
JP5724520B2 (ja) * | 2011-03-28 | 2015-05-27 | 富士ゼロックス株式会社 | 発光チップ、プリントヘッドおよび画像形成装置 |
JP5849556B2 (ja) * | 2011-09-15 | 2016-01-27 | 富士ゼロックス株式会社 | 画像読取装置 |
KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
TW201601596A (zh) * | 2014-06-25 | 2016-01-01 | 日昌電子股份有限公司 | 掃描發光晶片及列印頭 |
GB2572988B (en) * | 2018-04-18 | 2022-05-11 | Datalase Ltd | Improvements in or relating to laser marking |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
JP2002137445A (ja) * | 2000-11-06 | 2002-05-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイの駆動方法 |
JP2004181741A (ja) * | 2002-12-03 | 2004-07-02 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイチップおよび光書込みヘッド |
JP2007152572A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 光走査装置および発光装置ならびに画像形成装置 |
JP2009101712A (ja) * | 2009-02-19 | 2009-05-14 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイチップ、光書込みヘッドおよび光プリンタ |
JP2009190405A (ja) * | 2009-03-05 | 2009-08-27 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600363A (en) * | 1988-12-28 | 1997-02-04 | Kyocera Corporation | Image forming apparatus having driving means at each end of array and power feeding substrate outside head housing |
US5307089A (en) * | 1989-08-07 | 1994-04-26 | Sanyo Electric Co., Ltd. | Optical printing head |
JP4411723B2 (ja) | 2000-02-14 | 2010-02-10 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
JP4281237B2 (ja) | 2000-09-28 | 2009-06-17 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップ |
JP4281240B2 (ja) | 2000-10-25 | 2009-06-17 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイおよびその駆動方法 |
EP1316430A1 (en) * | 2000-09-05 | 2003-06-04 | Nippon Sheet Glass Co., Ltd. | Self-scanned light-emitting device array, its driving method, and driving circuit |
JP4292747B2 (ja) | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
JP4333248B2 (ja) | 2003-07-03 | 2009-09-16 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップおよび光書込みヘッド |
JP4165436B2 (ja) | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
JP5092359B2 (ja) | 2005-11-17 | 2012-12-05 | 富士ゼロックス株式会社 | プリントヘッド |
JP5333075B2 (ja) * | 2009-09-04 | 2013-11-06 | 富士ゼロックス株式会社 | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 |
-
2010
- 2010-03-29 JP JP2010074458A patent/JP4614017B1/ja active Active
- 2010-06-28 US US12/824,278 patent/US8450671B2/en active Active
- 2010-07-12 EP EP11179803.9A patent/EP2404761B1/en not_active Not-in-force
- 2010-07-12 EP EP10169256A patent/EP2289702B1/en not_active Not-in-force
- 2010-07-19 TW TW099123628A patent/TWI421171B/zh active
- 2010-07-21 KR KR1020100070339A patent/KR101301630B1/ko active IP Right Grant
- 2010-07-22 CN CN201010233850.8A patent/CN101964350B/zh active Active
-
2013
- 2013-02-28 US US13/779,908 patent/US8754354B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263668A (ja) * | 1988-11-10 | 1990-10-26 | Nippon Sheet Glass Co Ltd | 発光装置およびその駆動方法 |
JP2002137445A (ja) * | 2000-11-06 | 2002-05-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイの駆動方法 |
JP2004181741A (ja) * | 2002-12-03 | 2004-07-02 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイチップおよび光書込みヘッド |
JP2007152572A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 光走査装置および発光装置ならびに画像形成装置 |
JP2009101712A (ja) * | 2009-02-19 | 2009-05-14 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイチップ、光書込みヘッドおよび光プリンタ |
JP2009190405A (ja) * | 2009-03-05 | 2009-08-27 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20110009628A (ko) | 2011-01-28 |
EP2404761A1 (en) | 2012-01-11 |
US20130169997A1 (en) | 2013-07-04 |
EP2404761B1 (en) | 2013-04-24 |
JP4614017B1 (ja) | 2011-01-19 |
EP2289702B1 (en) | 2012-05-23 |
CN101964350B (zh) | 2014-11-19 |
US8450671B2 (en) | 2013-05-28 |
US8754354B2 (en) | 2014-06-17 |
EP2289702A1 (en) | 2011-03-02 |
US20110018958A1 (en) | 2011-01-27 |
CN101964350A (zh) | 2011-02-02 |
KR101301630B1 (ko) | 2013-08-29 |
TWI421171B (zh) | 2014-01-01 |
TW201116415A (en) | 2011-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5333075B2 (ja) | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 | |
JP4614017B1 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP4656227B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
JP2010115810A (ja) | 発光装置、発光素子チップ | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5636655B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4614017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |