JP2011040753A - ポリッシングされた半導体ウェハを製造する方法 - Google Patents

ポリッシングされた半導体ウェハを製造する方法 Download PDF

Info

Publication number
JP2011040753A
JP2011040753A JP2010180720A JP2010180720A JP2011040753A JP 2011040753 A JP2011040753 A JP 2011040753A JP 2010180720 A JP2010180720 A JP 2010180720A JP 2010180720 A JP2010180720 A JP 2010180720A JP 2011040753 A JP2011040753 A JP 2011040753A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
edge
polishing
semiconductor
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010180720A
Other languages
English (en)
Other versions
JP5323016B2 (ja
Inventor
Bertram Moeckel
メケル ベアトラム
Helmut Franke
フランケ ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011040753A publication Critical patent/JP2011040753A/ja
Application granted granted Critical
Publication of JP5323016B2 publication Critical patent/JP5323016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Abstract

【課題】エッジ領域における、ポリッシングされた半導体ウェハのジオメトリを改良する。
【解決手段】ポリッシングされた半導体ウェハを製造する方法において、半導体材料から成るロッドから半導体ウェハをスライスするステップと、半導体ウェハの少なくとも一方の面の材料除去処理を行うステップと、半導体ウェハの少なくとも一方の面をポリッシングするステップとを記載した順序で行い、半導体ウェハが、材料除去処理の後でかつポリッシングされる少なくとも一方の面におけるポリッシングの前に、半導体ウェハのエッジに沿って、少なくとも0.1μmの最大高さを有する環状の局所的な隆起部を有しており、局所的な隆起部が、半導体ウェハのエッジに位置する10mmの幅の環状領域内において最大高さに達している。
【選択図】図1

Description

本発明は、ポリッシングされた半導体ウェハを製造する方法に関し、この方法では、
半導体材料から成るロッドから半導体ウェハをスライスするステップと、
半導体ウェハの少なくとも一方の側の材料除去処理を行うステップと、
半導体ウェハの少なくとも一方の側の研磨を行うステップと、を記載の順序で行う。
半導体ウェハは概して、ポリッシングされた前面を有しており、この前面にデバイスが加工される。ますます厳しくなる要求が、前面の平坦度に課されている。半導体ウェハ上に可能な限り多くのデバイスを製造することができるために、所要の平坦度は、前側のエッジのできるだけ間近まで保証されなければならない。
半導体ウェハの概して表面、特に前面の平坦度を高めるためのほとんどの努力は、一貫して、平坦度に影響する半導体ウェハの材料除去処理のためのステップに重点を置いている。これらの努力は、特に、一方又は両方の表面のラッピング、研削又はポリッシング等のステップを含む。片面又は両面ポリッシングとして行われる少なくとも1つのポリッシングプロセスは、実用的に常に行われる。しかしながら、独国特許出願公開第10302611号明細書によって示されているように、表面をエッチングする等のプロセスステップも、平坦度、特に側面のエッジ領域における平坦度に影響することができる。半導体ウェハは通常、例えば半導体ウェハの研削又はラッピング(又はこれらの方法の組合せ)によって、その前の成形処理によって残された表面への損傷を除去するために第1のポリッシングプロセスの前にエッチングされる。引用した特許出願はエッチング方法を開示しており、このエッチング方法では、半導体ウェハはエッチングの間、半導体ウェハの縁部に沿って案内される液体エッチング剤の流れに曝される。エッチングの間、最も外側のエッジまで半導体ウェハの可能な限り平坦な側面を得るために、半導体ウェハのエッジは、エッチングの間、特別なシールドによって、流れるエッチング剤から遮へいされている。ポリッシングの前に最も外側のエッジまで可能な限り平坦である半導体ウェハの表面は、エッジ領域においても極めて良好なジオメトリをも有するポリッシングされた半導体ウェハのための必要条件としてみなされる。しかしながら、エッジ領域におけるジオメトリは依然として、独国特許出願公開第10302611号明細書の開示内容が採用された場合にさえも改良を必要とする。
独国特許出願公開第10302611号明細書
したがって、本発明の目的は、エッジ領域におけるポリッシングされた半導体ウェハのジオメトリを改良することである。
前記目的は、ポリッシングされた半導体ウェハを製造するための方法によって達成され、この方法では、
半導体材料から成るロッドから半導体ウェハをスライスするステップと、
半導体ウェハの少なくとも一方の側の材料除去処理を行うステップと、
半導体ウェハの少なくとも一方の側の研磨を行うステップと、を記載の順序で行い、
この方法において、半導体ウェハは、材料除去処理の後でかつポリッシングの前に、ポリッシングされる少なくとも一方の面が、エッジに沿って、少なくとも0.1μmの最大高さを有する環状の局所的な隆起部を有しており、この局所的な隆起部は、半導体ウェハのエッジに位置する10mmの幅の環状領域内において最大高さに達するようになっている。
発明者たちは、独国特許出願公開第10302611号明細書の開示内容とは対照的に、ポリッシングの前に可能な限り平坦な半導体ウェハが、ポリッシング後におけるウェハエッジにおける優れたジオメトリを得るための最適な必要条件を構成するわけではない、ということを確証した。むしろ、本発明によれば、僅かな局所的な隆起部が、エッジ領域において、ポリッシングされる半導体ウェハの少なくとも一方の側に設けられており、前記隆起部がポリッシングの間に除去される。次いで、ポリッシングは、認識できるエッジロールオフを有さない顕著な平坦度を、最も外側のエッジまで有する半導体ウェハを提供する。好適には、平坦度は、ポリッシングが相前後して行われるそれぞれの側に、すなわち片面ポリッシングの場合は一方の側に、両面ポリッシングの場合は両側に、半導体ウェハのエッジにおいて生ぜしめられる。
隆起部の最大高さと、最大高さの位置とは、その後のポリッシングステップのプロセスパラメータに応じて選択される。これらのプロセスパラメータは、主に、接触圧、ポリッシングパッドの品質(硬さ)、ポリッシングスラリの組成、ポリッシングプレートの回転速度、及び主に達成すべきポリッシング除去の高さを含む。ポリッシングが行われる半導体ウェハのそれぞれの側においてポリッシングによってなされる材料除去は、通常3〜30μmである。ポリッシング除去が大きいほど、求められる効果を得るために、本発明による隆起部の高さは大きくなければならない。
本発明によれば、局所的な高さの最大部は、エッジから10mm内方に延びた、ウェハエッジに沿った環状領域に配置されている。好適には、局所的な隆起部の最大高さは、半導体ウェハの最も外側の5ミリメートル、すなわち、ウェハエッジから5mm内方に延びた環状領域の表面上に位置している。
本発明によれば、局所的な隆起部の高さは、少なくとも0.1μmである。0.1μmの高さよりも小さいと、その後のポリッシングの間の極めて小さな材料除去の場合でさえも、所望の効果をもはや均一に得ることができない。好適には、本発明による隆起部は10μmよりも大きくない。なぜならば、そうでない場合、エッジ隆起部を備えない平坦なウェハエッジをポリッシングによって得るために、極めて高度なポリッシング除去が必要とされるからである。これらの理由から、ポリッシングの前の隆起部の高さは、特に好適には、0.5〜5μmである。
発明及び好適な実施形態が、図面を参照に以下に詳細に説明される。
半導体ウェハのエッジにおける本発明による隆起部を説明するためのパラメータを示している。 カップ型研削ディスクによる半導体ウェハの処理による本発明による隆起部の製造を概略的に示している。 ウェハエッジを遮へいするシールドを用いてエッチングすることによる、本発明による隆起部の製造を概略的に示している。 ウェハエッジを遮へいするシールドを用いたエッチングによる本発明による隆起部の製造を概略的に示している。 半導体ウェハと、一方の面においてのみ半導体ウェハのエッジ領域に隆起部を製造するためのエッチング方法において使用することができるシールドとを含む構成を概略的に示している。 種々異なるシールドを用いるエッチング方法と、シールドを用いないエッチング方法とによって製造された様々なエッジジオメトリを示している。
発明の以下の説明のための基礎として、まず、幾何学的パラメータを、円形の半導体ウェハの例を用いて紹介する(図1〜図5も参照)。しかしながら、発明は、原理的に、円形でない半導体ウェハに適用することもできる。半導体ウェハ1の物理的な境界Rは、半導体ウェハ1の中心から半径rの距離に位置しており、半導体ウェハの円周を形成している。半導体ウェハのエッジ4の部分には、成形工具、例えばプロフィル研削ディスク、いわゆるエッジラウンディングステップ、によって機械的に製造されたプロフィルが提供されている。半導体ウェハのプロフィルが提供されたエッジの内側端部、すなわちエッジプロフィルのファセットから半導体ウェハの実質的に平坦な表面への移行部は、Eによって示されており、距離ρだけ物理的な境界Rの内方に位置している。半導体ウェハのエッジ4は、対称に又は非対称にラウンディングされることができる。本発明に関して特に関係のある半導体ウェハのエッジ領域は、半導体ウェハの1の前面2及び後面3において、半導体ウェハ1の物理的な境界Rから0〜10mmの距離に位置している。半導体ウェハ1の厚さdは、半導体ウェハの前面2と後面3との間の距離に相当する。
局所的な隆起部の高さHRと、最大高さの位置とは、エッジロールオフ(ERO)によって説明されることができる。エッジロールオフは、斜光位相偏位干渉法の測定原理に従って動作する、Kobelco Research Institute, Inc. の装置LER-310等の市販の測定装置によって決定することができる。測定は、半導体ウェハのトポグラフィの半径方向プロフィルh(x)を生じる。この場合、半導体ウェハの前側又は後側又は両側を測定することができる。
発明のために本質的な変数(局所的な隆起部の最大高さ及び最大部の位置)を決定するために、スタンダードSEMI M69に記載されたアルゴリズムが使用される(図1参照)。所定の半径方向位置のみにおいて決定される、スタンダードに記載されたパラメータROA(位置xにおける三次多項式フィッティング及びトレンド除去後の"ロールオフ量(Roll-Off Amount)";三次多項式フィッティング及び減算後の位置xにおけるエッジロールオフのサイズ)とは対照的に、連続的な高さプロフィルは、本発明の説明のために使用され、この高さプロフィルの決定が以下に説明される。この場合、xは、半径方向の位置を、半導体ウェハ1の物理的な境界Rからの距離としてmmで表している。
局所的な隆起部の説明のための基礎は、SEMI M69に従って半導体ウェハのトポグラフィの測定された半径方向プロフィルh(x)に三次多項式をフィッティングすることによって、基準曲線RL(x)を規定することである。本発明の目的のために、基準曲線RL(x)は、ウェハエッジからx=11mm〜x=30mmの距離に延びている半径方向領域11において、測定された半径方向プロフィルh(x)にフィットされる。3つの異なる半径方向プロフィルh(x)が図1に示されており、P1、P2及びP3によって表されている。
得られた三次多項式RL(x)は、その後、半導体ウェハ1のエッジ(位置x=0)に外挿され、外挿された曲線RL(x)から、0〜10mmのエッジ領域において測定された半径方向プロフィルh(x)の高さのずれhR(x)が、差を得ることによって決定される:hR(x)=h(x)−RL(x)。この引き算は、半導体ウェハの全体的なジオメトリ(凹面、凸面)を排除し、これにより、hR(x)が実際に、全体的なジオメトリからの局所的なずれを反映し、この局所的なずれは、本発明のために非常に重要である。この説明において、半径方向位置に関するずれのサイズは、"隆起部の高さ"hR(x)として表され、実際の半径方向プロフィルと、外挿された曲線との間の最大の正のずれは、"隆起部の最大高さ"hR,maxとして表される。隆起部が最大高さに達する半径方向位置は、以下、"最大の位置"Xmaxとして表される。あらゆる場合において本発明は、少なくとも半導体ウェハの最も外側の10mmの部分領域において正のずれを必要とし、この正のずれの最大高さhR,maxは少なくとも0.1μmである。hR(x)は、半導体ウェハ1の、前側2及び後側3のために指定され、正の値は常に隆起部を示す。
隆起部の最大の位置(Xmax)は、平坦面から、半導体ウェハのエッジの丸みのファセットへの移行箇所Eにおいて直接に位置することができるが、さらに半導体ウェハ1の中心の方向に位置することもできる。プラトーも可能である。3つの異なる形式が、図1に例として示されており、プロフィルP1は、本発明によらないプロフィルを表している。プロフィルP2及びP3は、エッジ領域における、本発明による局所的な隆起部の可能な態様である。エッジ領域における隆起部は、hR(x)が既に再びエッジに向かって落ちている場合でさえも、ポリッシングの後の局所的なジオメトリの改良につながることが分かっている。この場合、hR(max)も負であることができる。形状(最大の高さ及び位置、上昇の勾配)は、エッジ領域における環状の局所的な隆起部のための、種々異なる製造変数によって設定されることができ、ひいては、その後のポリッシングステップに最適に適応されることができる。しかしながら、これは、あらゆる場合に、図1に示された領域12の範囲内で、すなわち、半導体ウェハの最も外側の10ミリメートルにおいて、実現されるべきである。
半導体ウェハの最も外側のエッジにおける、本発明による局所的な隆起部は、従来技術から知られる、その後のポリッシングプロセスの後の平坦度の改善につながることが同様に意図された、全体的に凹面のジオメトリと混同されるべきではない。このような、その後の両面ポリッシングプロセスのための初期ジオメトリとしての、全体的に凹面のジオメトリは、例えば、欧州特許出願公開第0750967号明細書に説明されている。対照的に、本発明によれば、ポリッシングの前に、局所的な隆起部はエッジの近傍の領域に設けられる。これは、半導体ウェハの全体的なジオメトリとは無関係に、その後のポリッシングステップの後のエッジロールオフの最小化につながることが分かった。これは、例えば、ポリッシングの後、(SEMI M1 付録1及びSEMI MF1530−0707に従って)SFQR、SFQD、SBIR、PSFQR(SEMI M70−1108)、ESFQR、ESFQD、ESBIR、ESBID(SEMI M67−1108)及びZDD(SEMI M68−1108)等の、ジオメトリパラメータの改良において明らかになる。本発明により製造される半導体ウェハは、ポリッシングの後、例えばGBIR(SEMI M1 付録1及びSEMI MF1530−0707)等の全体的なパラメータに対してさえも好ましい影響を与える。半導体ウェハのエッジ領域における、本発明による隆起部は、その後のポリッシングステップの要求に応じて、すなわち、前記ポリッシングステップによって生ぜしめられるウェハジオメトリの変更に応じて、全体的に凹面、平坦、又は択一的に凸面である基本形状と組み合わされることができる。すなわち、その後のポリッシングステップのために最適化された半導体ウェハを製造することができる。
エッジ領域に隆起部を形成するための開始材料は、半導体ロッド、概して単結晶から、例えばマルチワイヤソーによってスライスされた半導体ウェハである。前記半導体ウェハは、その後、通常は複数のステップを含む材料除去処理が行われる。例えば、前記ウェハは、ソーイング溝を除去するために、機械的に処理、例えば研削又はラッピングされる。本発明による局所的な隆起部は、材料除去処理の適切なステップにおいて形成される。これは、例えば研削又はエッチングによって行われる。
本発明の第1の実施形態において、図2に概略的に示されているように、隆起部は研削によって形成される。
隆起部は、半導体ウェハ1の片面において片面研削によって、又は半導体ウェハ1の両面において逐次的な又は同時の両面研削によって、形成されることができる。処理は、あらゆる場合に、好適には、半導体ウェハの表面に対して垂直な軸線22を中心に回転するカップ型研削ディスク21によって行われる。片面研削及び逐次両面研削の場合、半導体ウェハ1は、処理の間、片面においてチャック23に固定されるのに対し、半導体ウェハの他方の面が、カップ研削ディスク21によって処理される。これは、片面研削の場合には一方の面においてのみ行われる。逐次両面研削の場合、半導体ウェハは、第1の面の処理の後、反転させられ、すなわち既に処理された第1の面がチャックに締め付けられ、まだ処理されていない第2の面が研削される。逐次両面研削の場合、第1のステップにおいて半導体ウェハの第1の面に形成された隆起部は、第2のステップにおいてチャック23に当接するように意図されていない、すなわち、チャック23は、この場合、半導体ウェハ1よりも小さな直径を有さねばならない。同時両面グライディングの場合は、対照的に、半導体ウェハはしっかりと固定されるのではなく、実質的に拘束力のない形式で2つの静水圧軸受の間に案内され(図示せず)、同一線上に配置された回転軸線22を中心に回転する2つの互いに向き合ったカップ型研削ディスク21によって、両面において同時に処理される。この技術は"ダブルディスク研削"とも呼ばれる。
半導体ウェハのエッジに本発明による隆起部を形成するために、片面又は両面研削の場合に、最も外側のエッジ領域を除いて半導体ウェハの表面全体が処理されるように注意が払われなければならない。これは、図2に示したように、対応して小さな外側半径rAを有するカップ研削ディスク21の選択と、カップ研削ディスク21に対する半導体ウェハ1の対応する位置決めとによって達成することができる。この場合、カップ型研削ディスクは、常に、半導体ウェハの中心上を研削するが、概して慣用の方式とは対照的に、エッジ領域が処理されないまま残しておく。半導体ウェハの半径rと、形成されるべきエッジ隆起部の所望の幅WRとは、カップ研削ディスクの正確な寸法のために決定的である(外側半径rA及び研磨剤で被覆された環状領域の幅ds)。材料除去は、望まれる、すなわち、その後のポリッシング法のために必要なエッジ隆起部の高さhRに依存する。
研削は、プラトー(台状の領域)のような局所的な隆起部を形成するのに適している。
半導体ウェハの平坦な面とエッジ隆起部との間の鋭い段部は、その後のポリッシングプロセスの間に、問題を生じおそれがある。したがって、使用される研削ディスクは、処理された領域と処理されない領域との間に鋭い段部が生じるのを防ぐために、外側変形において傾斜させられていることができる。平坦面とエッジ隆起部との間の移行部を滑らかにすることは、その後の除去エッチングによって行うこともできる。
第2の実施形態によれば、半導体ウェハのエッジ領域における本発明による隆起部は、例えば独国特許出願公開10302611号明細書に記載されたようなエッチング法によって形成されることもできる。独国特許出願公開10302611号明細書とは対照的に、シールド、及び半導体ウェハに対するシールドの配置は、隆起部が、より一層局所的に減じられた材料除去によりエッジ領域に生じるように、半導体ウェハのエッジ領域がエッジングの間、十分に遮へいされるように構成されている。適切な配置は、図3に概略的に、図4及び図5に詳細に示されている。
エッチングの間(図3参照)、好適には実質的にシリコンから成る半導体ウェハ1は、表面(前面及び後面2,3)と半導体ウェハ1のエッジ4とに対して平行な、特定の流量で流れる液体エッチング剤の流れに曝される。エッチング剤の流れ方向は、図3に矢印7によって表されている。適切なエッチング剤は、アルカリ性溶剤及び酸性溶剤を含む。しかしながら、酸性溶剤が好ましい。なぜならば、半導体材料に金属汚染物を導入する危険性が、著しく低いからである。特に好適なエッチング剤は、水性フッ化水素溶剤と、少なくとも1つの酸化酸、特に好適には硝酸とを含み、適切であるならばさらに添加剤を含む。均一なエッチング除去を行うために、エッチング剤に小さな気泡が分散させられることも特に好ましい。これは、例えば米国特許第5451267号明細書に従って実現することができる。できるだけ均一な材料除去を行うために、半導体ウェハは、エッチングの間、回転させられる。半導体ウェハの回転方向は、図3に矢印9によって示されている。半導体ウェハは、例えば、少なくとも1つの回転駆動シャフト8によって回転させられる。3つの駆動シャフト8が例えば図3に示されている。シールド5は、流れ方向7で見て、半導体ウェハ1のエッジ4の上流に配置されており、前記シールドは、エッチング剤からエッジ4の部分を遮蔽している。
本発明の第2の実施形態では、その上をエッチング剤が流れる半導体ウェハ1のエッジ4が、図4及び図5に示されたように少なくとも部分的に遮へいされる。これは、半導体ウェハの平坦な面の最も外側の領域を含む、エッチング剤の流れ方向7に位置する半導体ウェハのエッジ4の少なくとも部分が、遮へいされることを意味する。しかしながら、半導体ウェハの両面のエッジ領域のジオメトリにおいて遮へいする効果は、エッチング剤の流れ方向で位置する半導体ウェハの円周が完全に遮へいされるならば、最も大きい。したがって、これも、特に好ましい。
これを達成するために、独国特許出願公開第10302611号明細書に示されたものと同様に、シールド5は、エッチング剤の流れ方向7で見て、半導体ウェハ1のエッジ4の上流に配置されている。しかしながら、この従来技術とは対照的に、シールド、及び半導体ウェハに対するシールドの配置は、本発明による隆起部が、エッチングの間、半導体ウェハのエッジ領域において生じるように構成されている。
これは、特に図4及び図5に示された構成を用いて可能である。シールド5は、半導体ウェハのエッジから最も離れて位置する下側の境界Hと、半導体ウェハのエッジに最も近く位置する上側の境界Gとを有している。シールドの寸法、特に長さl及び高さhは、実質的に半導体ウェハの寸法によって決定される。長さlは、半導体ウェハの直径よりも少なくとも僅かに大きい。高さh、すなわち、上側の境界Gと下側の境界Hとの間の距離は、直径300mmを有する半導体ウェハの場合、好適には5〜200mm、特に好適には30〜180mmである。下側の境界Hは、半導体ウェハ1の表面2,3に対して垂直な方向に対して、示された断面図によれば、直線状であるか又は湾曲していることができる。さらに、シールド5のボディは、一定の厚さを備える、断面図によれば矩形の周縁を有することができるか、又は一方又は両方の境界に向かって次第に細くなる形式で具体化されることができる(図示せず)。シールドの厚さtは、複数の半導体ウェハを同時にエッチングする場合、個々の半導体ウェハの間のスロット距離によって制限される。2つの隣接するシールドの間の距離は、エッチング媒体が十分な量でシールドの間を流過することができるように選択されるべきである。半導体ウェハ1の物理的境界Rと、シールド5の上側の境界Gとの間の距離βは、少なくとも0.1mmであるべきであるが、それよりも著しく大きくてもよい。
エッジの近傍におけるウェハ表面(前面2及び/又は後面3)における領域を最適にシールドするために及びエッチングプロセスによってエッジ領域に隆起部を形成するために、シールド5は好適には、半導体ウェハの表面に対して平行な平面において、半導体ウェハ1の中心の方向に突出した少なくとも1つの突出した部分(突出部10)を有している。図4及び図5は、半導体1の両側における突出部10を示しているが、一方の側において突出部10を完全に省略することも考えられる。
図4及び図5において、全ての変数のための添え字2は、半導体ウェハの前面2又は対応する突出部10に関し、添え字3は、半導体ウェハの後面又は対応する突出部10に関する。例えば、γ2は、半導体ウェハの前面を遮へいする突出部10の高さ(すなわち、突出部の端部S2とシールド5の上側の境界Gとの間の距離の長さ)を表し、γ3は、半導体ウェハの後面を遮へいする突出部10の高さ(すなわち、突出部の端部S3とシールド5の上側の境界Gとの間の距離の長さ)とを表す。対照的に、添え字iは、両突出部に関し、γiは、γ2及びγ3を表す。
突出部10の厚さWiは、シールドの厚さtよりも著しく小さく、これにより、半導体ウェハ1の表面に対して垂直に見た場合の、半導体ウェハ1(厚さdを有する)と突出部10との間の距離aiは、依然として残っている。壁の厚さWiは、0.1〜1mmであるべきである。突出部10は好適には、半導体ウェハ1から遠いほうの側において、シールド5の表面と同一平面で終わっている。突出部は、高さγiを有している。2つの突出部10が設けられている場合、深さγi及び幅nを有する切欠き6が、突出部10の間に生じ、この切欠き内に、半導体ウェハが、長さΔiだけ、半径方向に突入している。特にΔi>ρiである、すなわち、半導体ウェハの平坦な面も、少なくとも1つの突出部によって、エッジにおいてシールドされている。切欠きの幅nは、半導体ウェハの遮へいされない領域が突出部と接触せずかつ半導体ウェハが切欠き内に確実に沈められることができるように選択されるべきである。
長さΔiは、突出部10の高さγiと距離βとの差と同じであり、つまり、Δi=γi−βである。長さΔiは、本発明による隆起部が形成される半導体ウェハの側において、好適には1〜10mm、特に好適には1〜5mmである。
同じタイプの隆起部を、例えば両面ポリッシングプロセスの前に、半導体ウェハ1の両面において形成しようとするならば、シールド5は、図4に示されているように、半導体ウェハの対称平面に関して対称的に構成される。特に、突出部10の高さγiは両側において同じであり、すなわちγ2=γ3である。これは、自動的に、Δ2=Δ3をも意味し、その結果、半導体ウェハがエッジ領域において同じ形式で遮へいされる。
対称的に、本発明によるエッジ隆起部を、半導体ウェハ1の片面、例えば前面の片面ポリッシングのための準備において前面2だけに形成しようとするならば、図5に示されているように、シールド5、特に突出部10の非対称の実施形態に優先度が与えられる。半導体ウェハの前面を遮へいする突出部10の高さγ2が、半導体ウェハの後面を遮へいする突出部10の高さγ3と異なるならば、半導体ウェハの一方の面(図5の場合は前面2)において、他方の面よりも大きな隆起部が形成されることができる。特に、独国特許出願公開第10302611号明細書の記載によれば、シールドのジオメトリは、本発明による隆起部が、エッチング法によって半導体ウェハの一方の面に形成される一方で、半導体ウェハの他方の面がほとんど理想的に平坦であるように選択されることができる。
示された全てのシールドのパラメータは、半導体ウェハのエッジ領域における、本発明による隆起部の位置及び範囲に影響し、その後のポリッシングステップに適応させられなければならない。壁の厚さWi、突出部の高さγi、及び半導体ウェハ1と突出部10の内面との間の距離aiは、非対称に提供されることもできる。シールドの幾何学的寸法とともに別の重要なパラメータは、エッチング媒体の流量、及びエッチングの間の半導体ウェハの回転速度である。これらのパラメータは、本発明による効果を得るために、適切な形式での簡単な予備的な実験によって選択されるべきである。
本発明による隆起部は、その他の方法によって形成されることもできる。例えば、隆起部は、半導体ウェハの少なくとも一方の面にエッチング剤を噴霧することによって形成されることができ、この場合、隆起部を形成しようとする半導体ウェハのエッジ領域が被覆される。このように、エッジ領域はエッチング攻撃に曝されず、その結果、エッジ領域に隆起部が生じる。
その後のポリッシング、及び、適切ならば、その前後において有効なクリーニングステップは、従来技術に従って行われるべきである。半導体ウェハの少なくとも前面の少なくとも1回のポリッシングが行われる。ポリッシングは、片面ポリッシング又は両面ポリッシングとして行われることができる。前面の片面ポリッシングの場合、半導体ウェハは、後面によって支持プレートに固定、例えば接着される。両面ポリッシングの場合、半導体ウェハは、キャリヤに設けられた切欠きにおいて自由に可動な状態で位置している。
その後のポリッシングの間、エッチングの間に意図して形成されたジオメトリ欠陥が、ウェハエッジの領域において局所的に増大された材料除去によって正確に補償され、この材料除去は、さもないとエッジロールオフにつながる。これにより、エッジまで極めて平坦な半導体ウェハが生じる。
前面が複数回ポリッシングされる場合、最初のポリッシングプロセスが一次研磨(stock removal polishing)として構成され、最後のポリッシングプロセスが仕上研磨若しくはタッチポリッシング(touch polishing)として構成されると有利であり、これらは、ポリッシングの経過において得られる材料除去に関して本質的に異なり、この材料除去は、タッチポリッシングの場合には概して2μm以下であり、一次研磨の場合には3μm以上である。最後のポリッシングプロセスに加え、半導体ウェハは、例えば、前面に堆積されるエピタキシャル層によって及び/又は、多結晶材料の層及び/又は酸化物層によってシールされた後面によって、被覆されることもできる。前もってエッジ領域において本発明による局所的な隆起部を有していたそれぞれの面において、ポリッシングによって生ぜしめられる材料除去は、好適には、3〜30μmである。
請求項に記載の半導体ウェハの製造のための特に好適な連続したプロセスは、単結晶をソーイングすることによって半導体ウェハをスライスし、半導体ウェハのエッジをラウンディング(丸み付け)し、適切ならば、半導体ウェハを研削し、これは、片面研削として又は逐次又は同時の両面研削として行われることができ、かつ/又はラッピング、ウェット化学エッチング、適切ならばエッジポリッシング、及び少なくとも一回行われる半導体ウェハのポリッシング、プロセスの間に行われるクリーニングステップ、表面の最後のポリッシングの後に行われる1回又は2回以上のコーティングプロセス、を含む。エッジ領域における本発明による局所的な隆起部は、好適には、研削又はエッチングの際に形成されることができ、2つの態様の組合せも考えられる。例えば、半導体ウェハのエッジにおいて、本発明の第1の実施形態による研削によって形成された隆起部は、再び、付加的に成形されることができ、適切ならば、本発明の第2の実施形態によるエッチングステップによって強化されることができる。
実施例及び比較例
シリコンから成る半導体ウェハは、マルチワイヤソーによって、300mmの直径を有する円筒状のシリコン単結晶からスライスされた。全ての半導体ウェハは、同時両面研削によって、同じように次々に処理された。次いで、半導体ウェハはエッチング法が行われた。分散された小さな気泡を備えたフッ化水素/硝酸溶剤を使用することによって、合計で25μm(前面及び後面におけるエッチング除去の合計)が、エッチング除去された。エッチングの間の半導体ウェハの回転速度は、165l/minのエッチングタンク内へのエッチング媒体の流入速度で、3.0rpmであった。
半導体ウェハのエッチの間、様々なエッジジオメトリが、半導体ウェハのエッジ領域の異なる遮へいによって形成された。以下の設定がここでは使用された:
比較例1:シールドなし
比較例2:図4によるシールドを用いる(t=2.5mm/γ2=γ3=0.4mm/Δi=0.25mm)
実施例:図4によるシールドを用いる(t=2.5mm/γ2=γ3=2.0mm/Δi=1.85mm)。
切欠き6の幅nは、全ての実施例及び比較例におけるそれぞれの場合に2mmであった。
半導体ウェハは、エッチングの後に、エッジロールオフ測定装置Kobelco LER 310によって測定された。
図6は、エッジの近傍における半導体ウェハのトポグラフィの対応する半径方向プロフィルh(x)を示しており、この場合、左側の座標は、前面のプロフィルh2(x)に関し(上側の3つの曲線)、右側の座標は、半導体ウェハの後面のプロフィルh3(x)に関する(下側の3つの曲線)。比較例1(シールドなし;図6における内側のやや長い点線)の場合、前面及び後面に著しいエッジロールオフが生じる。エッジロールオフは、付加的に、比較例2(シールド、及びΔi=0.25mmの、切欠き6内への半導体ウェハ1の挿入深さ;図6における中間の点線)の場合にも確認されることができ、このエッジロールオフは比較例1に対して減じられている。実施例によれば、著しく大きな挿入深さΔi=1.85mmの場合にのみ、本発明による局所的な隆起部が、約1.2μmの最大高さhR,maxを備えるウェハエッジにおいて生じる(図6における実線)。最大高さは、ウェハエッジから約1.7mmの距離に位置している。
測定の後、全ての実施例及び比較例による半導体ウェハは、合計で8つのポリッシングパスの間で分配され、Peter Wolters AGのタイプAC2000の両面ポリッシング装置によってポリッシングされた。ポリッシング除去は、合計で20μmであった(前面及び後面におけるポリッシング除去の合計)。半導体ウェハは、ポリッシングの後、クリーニングされ、次いで、KLA-Tencor CorporationのタイプWafersightの測定装置によって平坦度(PSFQR)が測定された。得られた平均値と、統計的評価のその他の結果を以下の表に示す。
Figure 2011040753
PSFQR測定のための境界条件は、
エッジ排除EE=2mm
測定フィールドサイズ=20mm×20mm
x方向でのグリッドフィールドのオフセット=10mm
y方向でのグリッドフィールドのオフセット=10mmである。
エッジ領域において、本発明(実施例)による隆起部を有する半導体ウェハは、同じポリッシングパラメータが与えられたポリッシングの後に、最善のPSFQRavg値を達成する。
本発明は、最後に片面ポリッシング又は両面ポリッシングが行われる全ての半導体ウェハに適用することができる。これらの半導体ウェハは、特に、電子部品の製造のために提供される単結晶半導体ウェハである。これらの半導体ウェハは、好適には、実質的にシリコンから成る。
1 半導体ウェハ、 2 前面、 3 後面、 4 エッジ、 5 シールド、 6 切欠、 7 エッチング剤の流れ方向、 8 回転駆動シャフト、 9 半導体ウェハの回転方向、 10 突出部、 21 カップ研削ディスク、 22 軸線、 23 チャック、 R 物理的な境界、 r 半径

Claims (8)

  1. ポリッシングされた半導体ウェハを製造する方法において、
    半導体材料から成るロッドから半導体ウェハをスライスするステップと、
    半導体ウェハの少なくとも一方の面の材料除去処理を行うステップと、
    半導体ウェハの少なくとも一方の面をポリッシングするステップと、を記載した順序で行い、
    半導体ウェハが、材料除去処理の後でかつポリッシングされるべき少なくとも一方の面におけるポリッシングの前に、半導体ウェハのエッジに沿って、少なくとも0.1μmの最大高さを有する環状の局所的な隆起部を有しており、該局所的な隆起部が、半導体ウェハのエッジに位置する10mmの幅の環状領域内において最大高さに達していることを特徴とする、ポリッシングされた半導体ウェハを製造する方法。
  2. 前記局所的な隆起部が、半導体ウェハのエッジに位置する5mmの幅の環状領域内において最大高さに達している、請求項1記載の方法。
  3. 前記局所的な隆起部の最大高さが、0.1〜10μmである、請求項1又は2記載の方法。
  4. 前記局所的な隆起部の最大高さが、0.5〜5μmである、請求項1又は2記載の方法。
  5. ポリッシングが行われる半導体ウェハのそれぞれの面において、ポリッシングによって生ぜしめられる材料除去が、3〜30μmである、請求項1から4までのいずれか1項記載の方法。
  6. 前記材料除去処理が、液体のエッチング剤を用いる半導体ウェハの少なくとも1つの処理を含み、前記エッチング剤が、処理の間、実質的に半導体の表面に対して平行に、半導体ウェハのエッジ上へ流れ、前記局所的な隆起部が、半導体ウェハのエッジ上を直接流れるエッチング剤から、半導体ウェハのエッジに位置する環状領域を少なくとも部分的に遮へいすることによって、形成される、請求項1から5までのいずれか1項記載の方法。
  7. 前記材料除去処理が、液体のエッチング剤を用いる半導体ウェハの少なくとも1つの処理を含み、前記エッチング剤が、半導体ウェハの少なくとも一方の面に噴射され、半導体ウェハのエッジに位置する環状領域が、少なくとも部分的に被覆される、請求項1から5までのいずれか1項記載の方法。
  8. 前記材料除去処理が、少なくとも1つのカップ型研削ディスクによる半導体ウェハの少なくとも一方の面の少なくとも1つの研削処理を含み、少なくとも1つのカップ型研削ディスクが、半導体ウェハのエッジに位置する環状領域が処理されないように、研削処理の間、半導体ウェハに対して位置決めされ、これにより、研削処理の間に、前記環状領域の表面上に局所的な隆起部が生じる、請求項1から5までのいずれか1項記載の方法。
JP2010180720A 2009-08-12 2010-08-12 ポリッシングされた半導体ウェハを製造する方法 Active JP5323016B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009037281.4 2009-08-12
DE102009037281A DE102009037281B4 (de) 2009-08-12 2009-08-12 Verfahren zur Herstellung einer polierten Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2011040753A true JP2011040753A (ja) 2011-02-24
JP5323016B2 JP5323016B2 (ja) 2013-10-23

Family

ID=43448282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010180720A Active JP5323016B2 (ja) 2009-08-12 2010-08-12 ポリッシングされた半導体ウェハを製造する方法

Country Status (7)

Country Link
US (1) US8409992B2 (ja)
JP (1) JP5323016B2 (ja)
KR (1) KR101432863B1 (ja)
CN (1) CN101996863B (ja)
DE (1) DE102009037281B4 (ja)
SG (2) SG187487A1 (ja)
TW (1) TWI420581B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
KR20150010964A (ko) 2012-05-02 2015-01-29 엠이엠씨 싱가포르 피티이. 엘티디. 잉곳 연삭을 위한 시스템 및 방법
DE102013204830B4 (de) * 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) * 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
CN108807138A (zh) * 2017-04-28 2018-11-13 胜高股份有限公司 硅晶圆及其制造方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
KR102483923B1 (ko) * 2017-12-27 2023-01-02 삼성전자 주식회사 베벨부를 갖는 반도체 웨이퍼
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04201178A (ja) * 1990-11-30 1992-07-22 Shibayama Kikai Kk ポリッシング装置とそのポリッシング方法
JPH0639707A (ja) * 1992-07-27 1994-02-15 Ratsupu Master S F T Kk ポリッシング装置とその加工方法
JP2001244159A (ja) * 2000-02-29 2001-09-07 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハ
JP2001250808A (ja) * 2000-01-20 2001-09-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハの製造方法
JP2004228586A (ja) * 2003-01-23 2004-08-12 Siltronic Ag 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2005223344A (ja) * 2004-02-05 2005-08-18 Siltronic Ag 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶GaN基板の製造方法
JP2008511141A (ja) * 2004-08-20 2008-04-10 セミツール, インコーポレイテッド 半導体被処理物を薄肉化するためのシステム

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
DE4316096C1 (de) 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
JP3067479B2 (ja) * 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
US5497085A (en) * 1994-12-19 1996-03-05 Conner Peripherals, Inc. Method for determining an outer diameter rolloff in a process for making magnetic disks
US5968849A (en) 1995-06-26 1999-10-19 Motorola, Inc. Method for pre-shaping a semiconductor substrate for polishing and structure
US5928066A (en) * 1995-12-05 1999-07-27 Shin-Etsu Handotai Co., Ltd. Apparatus for polishing peripheral portion of wafer
US5713784A (en) * 1996-05-17 1998-02-03 Mark A. Miller Apparatus for grinding edges of a glass sheet
US5967882A (en) * 1997-03-06 1999-10-19 Keltech Engineering Lapping apparatus and process with two opposed lapping platens
US6048254A (en) * 1997-03-06 2000-04-11 Keltech Engineering Lapping apparatus and process with annular abrasive area
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5993293A (en) * 1998-06-17 1999-11-30 Speedram Corporation Method and apparatus for improved semiconductor wafer polishing
CN1138612C (zh) * 1998-06-25 2004-02-18 尤诺瓦英国有限公司 抛光晶片边缘的方法和设备
US6595028B1 (en) * 1999-09-30 2003-07-22 Hoya Corporation Chemical reinforced glass substrate having desirable edge profile and method of manufacturing the same
JP2001191246A (ja) * 2000-01-06 2001-07-17 Nec Corp 平面研磨装置および平面研磨方法
US6842257B2 (en) * 2001-03-09 2005-01-11 Seagate Technology Llc Method for inspection of magnetic disc edge roll-off
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
US20030064902A1 (en) * 2001-10-03 2003-04-03 Memc Electronic Materials Inc. Apparatus and process for producing polished semiconductor wafers
KR100518582B1 (ko) * 2002-08-29 2005-10-04 삼성전자주식회사 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
SG125108A1 (en) * 2003-03-11 2006-09-29 Asml Netherlands Bv Assembly comprising a sensor for determining at least one of tilt and height of a substrate, a method therefor and a lithographic projection apparatus
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
JP2006092722A (ja) * 2004-08-27 2006-04-06 Showa Denko Kk 磁気ディスク用基板および磁気ディスクの製造方法
US7029375B2 (en) * 2004-08-31 2006-04-18 Tech Semiconductor Pte. Ltd. Retaining ring structure for edge control during chemical-mechanical polishing
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
DE102004053308A1 (de) * 2004-11-04 2006-03-23 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen beider Seiten eines scheibenförmigen Werkstücks sowie damit herstellbare Halbleiterscheibe
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP2009119537A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 基板処理方法及び基板処理装置
US20090142916A1 (en) * 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
CN101456163B (zh) * 2007-12-14 2012-12-26 深圳市裕鼎精密工业科技有限公司 流体喷射抛光机
JP5207447B2 (ja) * 2008-01-31 2013-06-12 Sumco Techxiv株式会社 半導体ウェーハの評価方法及び製造方法。
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04201178A (ja) * 1990-11-30 1992-07-22 Shibayama Kikai Kk ポリッシング装置とそのポリッシング方法
JPH0639707A (ja) * 1992-07-27 1994-02-15 Ratsupu Master S F T Kk ポリッシング装置とその加工方法
JP2001250808A (ja) * 2000-01-20 2001-09-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハの製造方法
JP2001244159A (ja) * 2000-02-29 2001-09-07 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハ
JP2004228586A (ja) * 2003-01-23 2004-08-12 Siltronic Ag 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2005223344A (ja) * 2004-02-05 2005-08-18 Siltronic Ag 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
JP2008511141A (ja) * 2004-08-20 2008-04-10 セミツール, インコーポレイテッド 半導体被処理物を薄肉化するためのシステム
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶GaN基板の製造方法

Also Published As

Publication number Publication date
CN101996863A (zh) 2011-03-30
KR101432863B1 (ko) 2014-08-26
CN101996863B (zh) 2013-04-10
TW201106422A (en) 2011-02-16
SG187487A1 (en) 2013-02-28
JP5323016B2 (ja) 2013-10-23
US8409992B2 (en) 2013-04-02
DE102009037281A1 (de) 2011-02-17
KR20110016822A (ko) 2011-02-18
TWI420581B (zh) 2013-12-21
SG169267A1 (en) 2011-03-30
US20110039411A1 (en) 2011-02-17
DE102009037281B4 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5323016B2 (ja) ポリッシングされた半導体ウェハを製造する方法
TWI390616B (zh) Semiconductor wafer manufacturing method
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
JP4835069B2 (ja) シリコンウェーハの製造方法
KR101436482B1 (ko) 반도체 웨이퍼 및 그 제조 방법
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
WO2013187441A1 (ja) 半導体ウェーハの製造方法
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
JP2008078660A (ja) 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ
JP2006186174A (ja) シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP6610587B2 (ja) ウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
KR20190004771A (ko) 반도체 웨이퍼의 래핑 방법 및 반도체 웨이퍼
JP6197752B2 (ja) ウェーハの研磨方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
WO2018012097A1 (ja) 両面研磨装置
JP2015153999A (ja) 半導体ウェーハの製造方法
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
KR20170009258A (ko) 웨이퍼의 노치 연삭 장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5323016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250