CN101996863A - 用于制造抛光的半导体晶片的方法 - Google Patents

用于制造抛光的半导体晶片的方法 Download PDF

Info

Publication number
CN101996863A
CN101996863A CN2010102262072A CN201010226207A CN101996863A CN 101996863 A CN101996863 A CN 101996863A CN 2010102262072 A CN2010102262072 A CN 2010102262072A CN 201010226207 A CN201010226207 A CN 201010226207A CN 101996863 A CN101996863 A CN 101996863A
Authority
CN
China
Prior art keywords
semiconductor wafer
polishing
limit
local eminence
material removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102262072A
Other languages
English (en)
Other versions
CN101996863B (zh
Inventor
B·莫克尔
H·弗兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101996863A publication Critical patent/CN101996863A/zh
Application granted granted Critical
Publication of CN101996863B publication Critical patent/CN101996863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及一种用于制造抛光的半导体晶片的方法，所述方法包括以下顺序的多个步骤：-由半导体材料构成的棒切割出半导体晶片，-对半导体晶片的至少一侧进行材料去除处理，以及-抛光半导体晶片的所述至少一侧，其中，在所述材料去除处理之后、对待抛光的所述至少一侧进行抛光之前，半导体晶片沿着其边部具有环形局部隆起部，所述局部隆起部具有至少0.1μm的最大高度，且局部隆起部在半导体晶片的边部处的10mm宽的环内达到其最大高度。

Description

用于制造抛光的半导体晶片的方法
技术领域
本发明涉及一种用于制造抛光的半导体晶片的方法，所述方法包括以下顺序的多个步骤：
-由半导体材料构成的棒切割出半导体晶片，
-对半导体晶片的至少一侧进行材料去除处理，以及
-抛光半导体晶片的所述至少一侧。
背景技术
半导体晶片通常具有抛光的前侧，装置插入所述前侧中。日益迫切的需要涉及到前侧的平坦度。为了能够在半导体晶片上制造最大可能数目的装置，直到前侧的边缘必须尽可能地严格地确保必需的平坦度。
用于总体上讲提高半导体晶片的侧表面的平坦度和具体地讲提高前侧的平坦度的绝大部分的努力始终集中在影响平坦度的半导体晶片的材料去除处理的步骤上。它们特别是包括诸如一个或两个侧表面的研磨、磨削和抛光的步骤。实际上总要执行被实施为单面或双面抛光的至少一种抛光过程。然而，如DE10302611A1所述，诸如蚀刻侧表面的处理步骤也会影响平坦度，特别是侧表面的边部区域中的平坦度。半导体晶片通常在第一次抛光过程之前被蚀刻，以消除由前面的成形处理例如由于对半导体晶片的磨削或研磨(或这些方法的组合)对表面造成的损坏。所引用的专利申请公开了一种蚀刻方法，其中，半导体晶片在蚀刻过程中暴露在被引导到半导体晶片的边缘上的液体蚀刻剂流下。为了在蚀刻过程中使半导体晶片获得直到最外的边部的最可能平坦的侧表面，半导体晶片的边部在蚀刻过程中借助于特殊的屏蔽件被屏蔽而免受流动的蚀刻剂。在抛光之前直到最外的边部的尽可能平坦的半导体晶片的侧表面被认为是使抛光的半导体晶片在边部区域也具有非常好的几何形状的前提条件。然而，已经发现，边部区域中的几何形状仍有改进的需要，即使采用了DE10302611A1的教导时。
发明内容
因此，本发明的目的是进一步改善抛光的半导体晶片在边部区域中的几何形状。
上述目的通过一种用于制造抛光的半导体晶片的方法实现，所述方法包括以下顺序的多个步骤：
-由半导体材料构成的棒切割出半导体晶片，
-对半导体晶片的至少一侧进行材料去除处理，以及
-抛光半导体晶片的所述至少一侧，
其中，在所述材料去除处理之后、对待抛光的所述至少一侧进行抛光之前，半导体晶片沿着其边部具有环形局部隆起部，所述局部隆起部具有至少0.1μm的最大高度，且局部隆起部在半导体晶片的边部处的10mm宽的环内达到其最大高度。
与DE10302611A1的教导不同，发明人已经发现，在抛光之前尽可能平坦的半导体晶片并不是在抛光之后在晶片边部处获得良好的几何形状的最佳的前提条件。相反，根据本发明，在待抛光的半导体晶片的至少一侧的边部区域上设有轻微的局部隆起部，所述隆起部在抛光过程中去除。抛光此时会产生这样一种半导体晶片，其直到最外的边部均具有良好的平坦度而不具有明显的塌边。优选地，隆起部形成在半导体晶片的经受抛光的每一侧的边部处，即，在单面抛光的情况下仅在一侧、在双面抛光的情况下在两侧形成隆起部。
隆起部的最大高度以及高度最大值的位置根据随后的抛光步骤的处理参数选择。这些处理参数主要包括接触压力、抛光垫质量(硬度)、抛光浆液的成分、抛光板和承载件的转动速度以及主要的要达到的抛光去除的高度。在半导体晶片的经受抛光的每一侧上，通过抛光产生的材料去除量通常为3-30μm。抛光去除量越高，根据本发明的隆起部的高度就必须越大，以便获得所希望的结果。
根据本发明，局部隆起部的最大值位于沿着晶片边缘的从边缘向内延伸10mm的环形区域中。优选地，局部隆起部的高度最大值位于半导体晶片的最外的5毫米上，即位于从晶片边缘向内延伸5mm的环的表面上。
根据本发明，局部隆起部的高度为至少0.1μm。在0.1μm的高度以下时，在随后的抛光过程中即使在非常小的材料去除量的情况下也不再能获得期望的结果。优选地，根据本发明的隆起部不高于10μm，这是因为否则会需要非常高的抛光去除量才能借助于抛光获得不具有边部隆起部的平坦晶片边部。由于这些原因，在抛光之前的隆起部的高度特别优选地位于0.5-5μm的范围内。
附图说明
下面，参看附图更详细地描述本发明以及优选的实施例，附图包括：
图1示出了用于描述半导体晶片的边部处的根据本发明的隆起部的参数；
图2a、2b和2c示意性地示出了通过杯形磨削盘处理半导体晶片产生根据本发明的隆起部的情况；
图3示意性地示出了通过使用屏蔽晶片边部的屏蔽件的蚀刻产生根据本发明的隆起部的情况；
图4示意性地示出了一种布置方式，所述布置方式包括半导体晶片和屏蔽件，所述屏蔽件可用于蚀刻方法中，以便在半导体晶片的前侧和后侧产生位于半导体晶片的边部区域的隆起部；
图5示意性地示出了一种布置方式，所述布置方式包括半导体晶片和屏蔽件，所述屏蔽件可用于蚀刻方法中，以便仅在一侧产生位于半导体晶片的边部区域的隆起部；以及
图6示出了通过使用不同的屏蔽件和没有屏蔽件的蚀刻方法产生的各种边部几何形状。
具体实施方式
作为进一步描述本发明的基础，首先使用圆形半导体晶片的示例介绍几何参数(还请参看图1-5)。然而，本发明原则上还可应用于非圆形的半导体晶片。半导体晶片1的物理边界R距离半导体晶片1的中心为半径r的距离处，且形成半导体晶片的外周。半导体晶片1的边缘4部分设有型廓部，所述型廓部在所谓的边缘圆角步骤中通过成形工具、例如型廓部磨削盘以机械方式产生。半导体晶片的成型的边缘的内端，即从半导体晶片的边缘型廓部的棱面到大致平坦的表面的过渡部位以E表示，且距离物理边界R以距离ρ表示。半导体晶片的边缘4可对称地或非对称地圆角。根据本发明的特别关心的半导体晶片的边部区域在半导体晶片1的前侧2和后侧3上距离半导体晶片1的物理边界R的0-10mm的距离处。半导体晶片1的厚度d与半导体晶片的前侧2和后侧3之间的距离对应。
局部隆起部的高度hR及其高度最大值的位置可以通过塌边(ERO)描述。ERO可借助于可在市场上获得的测量装置例如来自Kobelco研究院的装置LER-310确定，所述装置根据斜射光线相移干涉测量原理操作。该测量产生半导体晶片的形貌结构的径向轮廓线h(x)。在这种情况下，半导体晶片的前侧或后侧或者两侧同时可被测量。
为了确定对本发明来说重要的变量(局部隆起部的最大高度和最大值的位置)，使用标准SEMI M69中描述的算法(参见图1)。与仅在预定的径向位置处确定的标准中描述的参数ROA(“在位置x处的三阶多项式拟合和降趋之后的塌边量(ROA)”；在三阶多项式拟合及其减法之后的位置x处的塌边的尺寸)不同，使用连续高度轮廓描述本发明，下面将描述所述高度轮廓的确定。在这种情况下，x作为距离半导体晶片1的物理边界R的以mm表示的距离来表示径向位置。
用于描述局部隆起部的基础是，通过根据SEMI M69对半导体晶片的形貌结构的测量的径向轮廓线h(x)进行三阶多项式拟合来定义一个参考曲线RL(x)。为了本发明的目的，参考曲线RL(x)在径向区域11拟合测量的径向轮廓线h(x)，所述径向区域从距离晶片物理边界的x＝11mm的距离处延伸到x＝30mm的距离处。三个不同的径向轮廓线h(x)示于图1中，且以P1、P2和P3表示。
所获得的三阶多项式RL(x)随后被外推到半导体晶片1的物理边界(位置x＝0mm)，且在0-10mm的边部区域中测量的径向轮廓线h(x)与外推的曲线RL(x)的高度偏差hR(x)通过以下差分公式确定：hR(x)＝h(x)-RL(x)。这种减法消除了半导体晶片的总体几何形状(凹入、凸出)，使得hR(x)实际上仅反映相对于总体几何形状的局部偏差，该局部偏差对本发明来说是至关重要的。在本说明书中，随径向位置变化的所述偏差的大小称为“隆起部的高度”hR(x)，且实际径向轮廓线与外推曲线之间的最大正的偏差称为“隆起部的最大高度”hR，max。使隆起部达到其最大高度的径向位置下面简称为“最大值的位置”xmax。在任何情况下，本发明至少在半导体晶片的最外部的10mm的局部区域中需要正的偏差；其最大高度hR，max为至少0.1μm。
可以为半导体晶片1的前侧2和后侧3均指定hR(x)，正值总表示的是隆起部。
隆起部的最大值的位置(xmax)可正好位于从半导体晶片1的平坦表面到边缘圆角部的棱面的过渡点E处，但也可朝半导体晶片1的中心的方向进一步偏移。平台也是可以的。三种不同的形式示例性地示于图1中，其中，轮廓线P1不是根据本发明的轮廓线。轮廓线P2和P3是边部区域中的根据本发明的局部隆起部的可能的变化方式。已经发现，边部区域中的隆起部甚至在hR(x)向着边缘已经再次下降时也可改善抛光之后的局部几何形状。在这种情况下，hR(max)也可以是负的。形式(最大值的高度和位置以及上升的梯度)可借助于用于边部区域中的环形局部隆起部的不同的形成变量设定，从而可最优地适配于随后的抛光步骤。然而，在任何情况下应当在图1中示出的区域12内实施，即在半导体晶片的最外侧的10毫米上实施。
在半导体晶片的最外的边部处的根据本发明的局部隆起部不应与现有技术中公知的总体凹形几何形状相混淆，该总体凹形几何形状同样是用于改善随后的抛光过程之后的平坦度。作为用于随后的双面抛光处理的初始几何形状的这种总体凹形几何形状示例性地描述于EP0750967A2中。与此相比，根据本发明，在抛光之前，局部隆起部设置在接近边缘的区域。已经发现，这会与半导体晶片的总体几何形状无关地使随后的抛光步骤之后的塌边最小化。这已经证明在抛光之后改善了几何形状参数，例如SFQR，SFQD，SBIR(根据SEMI M1附录1 and SEMI MF1530-0707)，PSFQR(SEMIM70-1108)，ESFQR，ESFQD，ESBIR，ESBID(SEMI M67-1108)和ZDD(SEMIM68-1108)。根据本发明制备的半导体晶片甚至对抛光之后的全局参数例如GBIR(SEMI M1附录1和SEMI MF1530-0707)也具有积极影响。在半导体晶片的边部区域中的根据本发明的隆起部可-根据随后的抛光步骤的要求即根据由所述抛光步骤引起的晶片几何形状的变化-与总体凹入、平坦或可选的凸出的基本形状组合。因此，可产生对随后的抛光步骤来说被最优化的半导体晶片。
用于产生边部区域中的隆起部的起始材料例如是借助于多线锯从通常为单晶体的半导体棒切割的半导体晶片。所述半导体晶片随后经受材料去除处理，所述材料去除处理通常包括多个步骤。示例性地，所述晶片在两侧被以机械方式处理，例如磨削或研磨，以去除锯切凹槽。根据本发明的局部隆起部在材料去除处理的一个合适步骤中产生。这例如可通过磨削或蚀刻进行。
在本发明的第一实施例中，隆起部通过磨削产生，如图2示意性地所示。
隆起部可通过单面磨削而在半导体晶片1的一侧上产生或通过顺序的或同时的双面磨削而在半导体晶片1的两侧上产生。在任何情况下，所述处理优选借助于杯形磨削盘21实施，所述杯形磨削盘21绕着与半导体晶片1的表面垂直的轴线22转动。在单面磨削和顺序的双面磨削的情况下，半导体晶片1在处理过程中通过一侧固定在卡盘23上，而半导体晶片1的另一侧借助于杯形磨削盘21处理。这在单面磨削的情况下仅在一侧上进行；在顺序的双面磨削的情况下，半导体晶片在处理第一侧之后被翻转，即已经被处理的第一侧夹持在卡盘上，还未处理的第二侧被磨削。在顺序的双面磨削的情况下，在第一步骤中在半导体晶片的第一侧上产生的隆起部在第二步骤中不要抵靠在卡盘23上，即卡盘23在这种情况下必须具有比半导体晶片1小的直径。相反，在同时双面磨削的情况下，半导体晶片未被牢固地固定，而是以基本无约束力的方式在两个静压支承件之间被引导(未示出)，且借助于两个相对的杯形磨削盘21同时在两侧上被处理，所述杯形磨削盘绕着同线设置的转动轴线22转动。该项技术还称作“双盘磨削”，DDG。
为了在半导体晶片的边部处产生根据本发明的隆起部，在单面或双面磨削的情况下，必须注意确保：处理除了最外的边部区域以外的半导体晶片的整个表面。这可通过选择具有相应小的外径rA的杯形磨削盘21且相对于杯形磨削盘21相应地定位半导体晶片1实现，如图2所示。在这种情况下，杯形磨削盘始终在半导体晶片的中心上进行磨削，即与通常传统的实践不同，不会磨削超过半导体晶片的边部，即使得边部区域未被处理。半导体晶片1的半径r和要产生的边部隆起部的期望宽度wR对杯形磨削盘的精确尺寸(覆盖磨料的环形区域的外径rA和宽度ds)至关重要。材料区域量依赖于期望的-即随后的抛光方法所需的-边部隆起部高度hR。
磨削特别适合于产生平坦状的局部隆起部。
半导体晶片的平坦表面与边部隆起部之间的突变的台阶在随后的抛光处理中可能存在问题。因此，所使用的磨削盘可在外径处被倒角，以防止在被处理的区域与未被处理的区域之间出现突变的台阶。平坦表面与边部隆起部之间的过渡部分的平滑也可通过随后的去除蚀刻实现。
根据第二实施例，在半导体晶片的边部区域中的根据本发明的隆起部也可借助于蚀刻方法产生，例如以DE10302611A1中描述的方式产生。与DE10302611A1不同，屏蔽件以及其相对于半导体晶片的布置方式被构造成使得：半导体晶片的边部区域在蚀刻过程中被屏蔽得如此好，从而由于局部材料去除的进一步的降低而在边部区域出现隆起部。合适的布置方式以总体视图示于图3中，更详细地示于图4和5中。
在蚀刻过程(参看图3)中，优选主要由硅制成的半导体晶片1暴露在液体蚀刻剂流下，所述液体蚀刻剂以与侧表面(前侧2和后侧3)平行的特定流率流到半导体晶片1的边缘4。蚀刻剂的流动方向在图3中以箭头7表示。合适的蚀刻剂包括碱性和酸性溶液。然而，优选酸性溶液，这是因为它们将金属污染物导入半导体材料中的危险明显较低。特别优选的蚀刻剂包含含水氢氟酸溶液，至少一种氧化酸、特别优选硝酸，以及合适情况下的其他添加剂。还特别优选地，小的气泡分散在蚀刻剂中，以获得均匀的蚀刻去除。这可例如根据US5451267实施。为了获得尽可能均匀的材料去除，半导体晶片在蚀刻过程中转动。半导体晶片的转动在图3中以箭头9表示。半导体晶片例如通过至少一个转动的驱动轴8转动。在图3中示例性地示出了三个驱动轴8。屏蔽件5当沿流动方向7观看时位于半导体晶片1的边缘4的上游，所述屏蔽件防止边缘4的一部分遭受蚀刻剂。
本发明的第二实施例使得蚀刻剂在上面流动的半导体晶片1的边缘4以图4和5中所示的方式至少部分被屏蔽。这意味着，位于蚀刻剂的流动方向7上的半导体晶片的边缘4的至少一部分，包括半导体晶片的平坦表面的最外区域，被屏蔽。然而，如果位于蚀刻剂的流动方向上的半导体晶片的圆周被完全屏蔽，则对半导体晶片的侧表面的边部区域的几何形状的屏蔽作用是最大的。因此，这也是特别优选的。
为了实现此点，屏蔽件5当沿蚀刻剂的流动方向7观看时设置在半导体晶片1的边缘4的上游，以与DE10302611A1中描述的方式类似的方式设置。然而，与该现有技术不同，屏蔽件及其相对于半导体晶片的布置方式被构造成使得：根据本发明的隆起部在蚀刻过程中出现在半导体晶片的边部区域中。
特别地，这在图4和5示出的布置方式中是可能的。屏蔽件5具有离半导体晶片的边缘最远的下边界H和离半导体晶片的边缘最接近的上边界G。屏蔽件的尺寸、特别是长度1和高度h主要由半导体晶片的尺寸确定。长度1至少比半导体晶片的直径稍大。对于直径为300mm的半导体晶片来说，高度h，即上边界G和下边界H之间的距离，优选为5-200mm，特别优选为30-180mm。根据所示的相对于与半导体晶片1的侧表面2、3垂直的方向的剖视图，下边界H可以为直的或圆的。而且，根据所述的剖视图，屏蔽件5的本体可具有厚度t恒定的矩形周边，或可以向着一个或两个边界收缩的方式实施(未示出)。当同时蚀刻多个半导体晶片时，屏蔽件的厚度t由各个半导体晶片之间的缝隙距离限制。两个相邻的屏蔽件之间的距离应选择成使蚀刻介质可以以足够的量在屏蔽件之间流过。半导体晶片1的物理边界R与屏蔽件5的上边界G之间的距离β应至少为0.1mm，但也可明显大些。
为了最优地屏蔽边缘4附近的晶片表面(前侧2和/或后侧3)上的区域以及为了借助于蚀刻过程在边部区域中产生隆起部，屏蔽件5优选具有至少一个凸出部分(凸出部10)，所述凸出部分在与半导体晶片的表面平行的平面上朝半导体晶片1的中心的方向凸出。图4和5示出了在半导体晶片1的两侧各具有一个凸出部10；然而，也可想像到，完全省去一侧的凸出部10。
在图4和5中，用于所有变量的标记2涉及半导体晶片的前侧2或相应的凸出部10，标号3涉及半导体晶片的后侧或相应的凸出部10。示例性地，γ2表示屏蔽半导体晶片的前侧的凸出部10的高度(即，凸出部的端部S2与屏蔽件5的上边界G之间的距离的长度)，γ3表示屏蔽半导体晶片的后侧的凸出部10的高度(即，凸出部的端部S3与屏蔽件5的上边界G之间的距离的长度)。相比，序号i涉及两个凸出部，即γi表示γ2或γ3。
凸出部10的厚度Wi明显小于屏蔽件的厚度t，使得当垂直于半导体晶片1的表面观看时，在半导体晶片1(具有厚度d)与凸出部10之间仍保留有距离ai。壁厚度Wi应在0.1-1mm之间。半导体晶片的侧2和3与凸出部10之间的距离ai应在0.1-1mm之间。凸出部10在远离半导体晶片1的一侧与屏蔽件5的表面平齐地终止。凸出部具有高度γi。如果具有两个凸出部10，则在凸出部10之间形成深度为γi、宽度为n的缺口6，半导体晶片沿径向伸入到所述缺口中长度Δi。特别地，Δi＞ρi，也就是说，半导体晶片的平坦表面在边部处也被至少一个凸出部屏蔽。缺口的宽度n应选择成使半导体晶片的被屏蔽的区域不与凸出部接触且半导体晶片可以可靠地下垂到缺口中。
长度Δi与凸出部10的高度γi与距离β之差Δi＝γi-β一致。在半导体晶片的期望产生根据本发明的隆起部的一侧上，长度Δi优选在1-10mm的范围内，特别优选在1-5mm的范围内。
如果例如在双面抛光处理之前期望在半导体晶片1的两侧上产生相同类型的隆起部，则屏蔽件5相对于半导体晶片的对称平面对称地构造，如图4所示。特别地，两侧的凸出部10的高度γi相同，即γ2＝γ3。这自然还意味着Δ2＝Δ3，从而，半导体晶片的两侧2和3在边部区域以相同的方式被屏蔽。
相比，如果根据本发明的边部隆起部期望仅在半导体晶片1的一侧上产生，例如仅在前侧2上产生以准备前侧的单面抛光，则优选使屏蔽件5具有非对称的实施方式，特别地使凸出部10具有非对称的实施方式，如图5所示。如果屏蔽半导体晶片的前侧的凸出部10的高度γ2与屏蔽半导体晶片的后侧的凸出部10的高度γ3不同，则可在半导体晶片的一侧上(在图5的情况下，在前侧2上)比在另一侧上产生更大的隆起部。特别地，屏蔽件的几何形状可被选择成使根据本发明的隆起部借助于蚀刻方法产生在半导体晶片的一侧上，而半导体晶片的另一侧根据DE10302611A1的教导几乎保持完全平坦。
所提供的所有屏蔽件参数会影响根据本发明的隆起部在半导体晶片的边部区域中的位置和尺度，且必须适配于随后的抛光步骤。凸出部的壁厚度Wi和高度γi以及半导体晶片1与凸出部10的内侧之间的距离ai还可非对称地实施。与屏蔽件的几何尺寸并列的另外的重要参数是，蚀刻过程中的蚀刻介质的流率和半导体晶片的转动速度。这些参数应以合适的方式借助于简单的初步实验选择，以便获得根据本发明的效果。
根据本发明的隆起部还可借助于其他方法产生。示例性地，隆起部可通过向半导体晶片的至少一侧喷射蚀刻剂产生，其中，半导体晶片的期望产生隆起部的那个边部区域被覆盖。通过这种方式，边部区域未暴露在蚀刻侵蚀下，从而在边部区域中产生隆起部。
随后的抛光以及合适情况下的预先和后来实施的清洁步骤应根据现有技术执行。半导体晶片的至少前侧的至少一遍抛光被执行。抛光可作为单面抛光或作为双面抛光被执行。在前侧的单面抛光的情况下，半导体晶片通过后侧固定例如粘接到支撑板上。在双面抛光的情况下，半导体晶片以可自由移动的方式位于承载件中的缺口中。
在随后的抛光过程中，在蚀刻过程中故意产生的几何缺陷通过晶片边部区域的本会导致塌边的局部增大的材料去除被精确地补偿，从而，产生了一种直到边缘的极其平坦的半导体晶片。
如果前侧抛光多遍，有利地，第一遍抛光过程被配置成一次抛光，最后的抛光过程被配置成接触抛光(touch polishing)，它们在抛光过程中所达到的材料去除量方面明显不同，在接触抛光的情况下，材料去除量通常为2μm或更小，而在一次抛光的情况下，材料去除量通常为3μm或更多。除了最后的抛光过程以外，半导体晶片还可被涂覆，例如通过在前侧沉积外延层和/或通过利用多晶体材料层和/或利用氧化层密封后侧。在之前在边部区域中已具有根据本发明的局部隆起部的每侧上，由抛光产生的材料去除量优选在3-30μm的范围内。
一种用于制造本发明要求保护的半导体晶片的特别优选的处理过程包括：通过锯切单晶体切割出半导体晶片；圆滑半导体晶片的边缘，如果合适，磨削半导体晶片，所述磨削可作为单面磨削或者顺序或同时的双面磨削实施，和/或研磨、湿化学蚀刻，如果合适进行棱边抛光，以及抛光半导体晶片，所述抛光至少执行一次，在这些处理之间执行清洁步骤，在侧表面的最后抛光之后执行一次或多次涂覆处理。在边部区域中的根据本发明的局部隆起部可优选在磨削或蚀刻的情况下产生，或者也可想到组合使用这两种过程。示例性地，在半导体晶片的边部处的根据本发明的第一实施例的通过磨削产生的隆起部可另外再被成形，且如何合适可借助于根据本发明的第二实施例的蚀刻步骤补充。
示例和比较例
由硅构成的半导体晶片通过多线锯由直径为300mm的圆柱形单晶硅切割而成。所有半导体晶片随后通过同时双面磨削以相同的方式被处理。半导体晶片然后经受蚀刻过程。通过使用具有分散的小的气泡的氟化氢/硝酸溶液，总共25μm(前、后侧的蚀刻去除量的总和)被侵蚀掉。在蚀刻过程中半导体晶片的转动速度在蚀刻介质进入蚀刻槽的流入速率为165l/min的情况下为3.0rpm。
在半导体晶片的蚀刻过程中，各种边部几何形状通过不同地屏蔽半导体晶片的边部区域产生。在此，使用以下设置：
比较例1：没有屏蔽件
比较例2：具有根据图4的屏蔽件(t＝2.5mm/γ2＝γ3＝0.4mm/Δi＝0.25mm)
示例：具有根据图4的屏蔽件(t＝2.5mm/γ2＝γ3＝2.0mm/Δi＝1.85mm)
缺口6的宽度n在所有示例中和比较例中均为2mm。
半导体晶片在蚀刻之后借助于塌边测量装置Kobelco LER 310测量。
图6示出了在边缘附近的半导体晶片的形貌结构的相应的径向轮廓线h(x)，其中，左侧纵坐标表示前侧的轮廓线h2(x)(上三个曲线)，右侧纵坐标表示半导体晶片的后侧的轮廓线h3(x)(下三个曲线)。在比较例1的情况下(没有屏蔽件；图6中的短划虚线)，在前、后侧均出现了明显的塌边。在比较例2的情况下(具有屏蔽件，且半导体晶片1插入缺口6的插入深度Δi＝0.25mm；图6中的点虚线)也可另外地发现具有塌边，与比较例1相比，该塌边减小。根据示例，只有在明显较大的插入深度Δi＝1.85mm的情况下才在晶片边部处产生根据本发明的局部隆起部，该局部隆起部具有近似1.2μm的最大高度hR，max(图6中的实线)。最大高度距离晶片边缘的距离近似为1.7mm。
在测量之后，根据所有示例和比较例的半导体晶片均匀地分配给总共八个抛光道次，且在来自Peter Wolters AG的型号为AC 2000的双面抛光机上进行抛光。抛光去除量为总共20μm(前、后侧的抛光去除量的总和)。半导体晶片在抛光之后被清洁，然后借助于来自KLA-Tencor公司的型号为Wafersight的测量装置测量它们的平坦度(PSFQR)。获得的均值以及统计估计的进一步的结果提供在下表中。
  比较例1   比较例2   示例
  晶片数目n   18   33   36
  均值PSFQR[nm]   49.1   34.7   29.1
  标准偏差[nm]   3.1   2.6   2.8
  10％值[nm]   45.7   31.2   25.5
  50％值[nm]   49.5   34.0   29.5
  90％值[nm]   53.0   38.0   32.5
  95％值[nm]   53.3   38.0   33.0
  99.7％值[nm]   54.9   38.9   33.0
PSFQR测量的边界条件为：
边缘排除区域EE＝2mm
测量场尺寸＝20mm×20mm
在x方向上的网格的偏移量＝10mm
在y方向上的网格的偏移量＝10mm
清楚地看出，在相同的抛光参数下，在边部区域中具有根据本发明的隆起部(示例)的半导体晶片在抛光之后达到最好的PSFQRavg值。
本发明可适用于最后经受单面或双面抛光的所有半导体晶片。这些半导体晶片特别是被提供用于制造电子器件的单晶半导体晶片。这些半导体晶片优选主要由硅构成。

Claims (8)

1.一种用于制造抛光的半导体晶片的方法，所述方法包括以下顺序的多个步骤：
-由半导体材料构成的棒切割出半导体晶片，
-对半导体晶片的至少一侧进行材料去除处理，以及
-抛光半导体晶片的所述至少一侧，
其中，在所述材料去除处理之后、对待抛光的所述至少一侧进行抛光之前，半导体晶片沿着其边部具有环形局部隆起部，所述局部隆起部具有至少0.1μm的最大高度，且局部隆起部在半导体晶片的边部处的10mm宽的环内达到其最大高度。
2.如权利要求1所述的方法，其特征在于，局部隆起部在半导体晶片的边部处的5mm宽的环内达到其最大高度。
3.如权利要求1-2中任一所述的方法，其特征在于，所述局部隆起部的最大高度为0.1-10μm。
4.如权利要求1-2中任一所述的方法，其特征在于，所述局部隆起部的最大高度为0.5-5μm。
5.如权利要求1-4中任一所述的方法，其特征在于，在半导体晶片的经受抛光的每一侧上，通过抛光产生的材料去除量为3-30μm。
6.如权利要求1-5中任一所述的方法，其特征在于，所述材料去除处理包括：至少一种利用液体蚀刻剂对半导体晶片的处理，其中，蚀刻剂在处理过程中与半导体晶片的表面大致平行地流到半导体晶片的边缘上，局部隆起部通过至少局部屏蔽半导体晶片的边部处的环以防止蚀刻剂直接在所述环上流动产生。
7.如权利要求1-5中任一所述的方法，其特征在于，所述材料去除处理包括：至少一种利用液体蚀刻剂对半导体晶片的处理，其中，蚀刻剂喷射到半导体晶片的至少一侧上，且半导体晶片的边部处的所述环至少部分被遮盖。
8.如权利要求1-5中任一所述的方法，其特征在于，所述材料去除处理包括：至少一种借助于至少一个杯形磨削盘对半导体晶片的至少一侧的磨削处理，其中，所述至少一个杯形磨削盘在磨削处理过程中相对于半导体晶片定位成使半导体晶片的边部处的所述环未被处理，从而，在磨削处理过程中在所述环的表面上产生局部隆起部。
CN2010102262072A 2009-08-12 2010-07-08 用于制造抛光的半导体晶片的方法 Active CN101996863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009037281A DE102009037281B4 (de) 2009-08-12 2009-08-12 Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009037281.4 2009-08-12

Publications (2)

Publication Number Publication Date
CN101996863A true CN101996863A (zh) 2011-03-30
CN101996863B CN101996863B (zh) 2013-04-10

Family

ID=43448282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102262072A Active CN101996863B (zh) 2009-08-12 2010-07-08 用于制造抛光的半导体晶片的方法

Country Status (7)

Country Link
US (1) US8409992B2 (zh)
JP (1) JP5323016B2 (zh)
KR (1) KR101432863B1 (zh)
CN (1) CN101996863B (zh)
DE (1) DE102009037281B4 (zh)
SG (2) SG169267A1 (zh)
TW (1) TWI420581B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979988A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 具有斜面部分的半导体晶片
CN111602226A (zh) * 2018-01-11 2020-08-28 硅电子股份公司 具有外延层的半导体晶片
CN109979988B (zh) * 2017-12-27 2024-06-11 三星电子株式会社 具有斜面部分的半导体晶片

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
CN104411456A (zh) 2012-05-02 2015-03-11 Memc新加坡私人有限公司 用于晶锭研磨的系统和方法
DE102013204830B4 (de) * 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) * 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
CN108807138A (zh) * 2017-04-28 2018-11-13 胜高股份有限公司 硅晶圆及其制造方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0750967A2 (en) * 1995-06-26 1997-01-02 Motorola, Inc. Method for preshaping a semiconductor substrate for polishing and structure
CN1396632A (zh) * 2001-07-05 2003-02-12 瓦克硅电子股份公司 半导体片两面实施材料去除切削的方法
CN1518069A (zh) * 2003-01-23 2004-08-04 �����ɷ� 经抛光的半导体晶片及其制造方法
CN101456163A (zh) * 2007-12-14 2009-06-17 深圳市裕鼎精密工业科技股份有限公司 流体喷射抛光机

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
JP3007678B2 (ja) 1990-11-30 2000-02-07 株式会社岡本工作機械製作所 ポリッシング装置とそのポリッシング方法
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
JPH0639707A (ja) 1992-07-27 1994-02-15 Ratsupu Master S F T Kk ポリッシング装置とその加工方法
DE4316096C1 (de) 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
JP3067479B2 (ja) * 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
US5497085A (en) * 1994-12-19 1996-03-05 Conner Peripherals, Inc. Method for determining an outer diameter rolloff in a process for making magnetic disks
US5928066A (en) * 1995-12-05 1999-07-27 Shin-Etsu Handotai Co., Ltd. Apparatus for polishing peripheral portion of wafer
US5713784A (en) * 1996-05-17 1998-02-03 Mark A. Miller Apparatus for grinding edges of a glass sheet
US5967882A (en) * 1997-03-06 1999-10-19 Keltech Engineering Lapping apparatus and process with two opposed lapping platens
US6048254A (en) * 1997-03-06 2000-04-11 Keltech Engineering Lapping apparatus and process with annular abrasive area
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5993293A (en) * 1998-06-17 1999-11-30 Speedram Corporation Method and apparatus for improved semiconductor wafer polishing
ATE226127T1 (de) * 1998-06-25 2002-11-15 Unova Uk Ltd Verfahren und vorrichtung zum abfasen von halbleiterscheiben
US6595028B1 (en) * 1999-09-30 2003-07-22 Hoya Corporation Chemical reinforced glass substrate having desirable edge profile and method of manufacturing the same
JP2001191246A (ja) * 2000-01-06 2001-07-17 Nec Corp 平面研磨装置および平面研磨方法
DE10002354A1 (de) * 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP3874233B2 (ja) 2000-02-29 2007-01-31 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハ
US6842257B2 (en) * 2001-03-09 2005-01-11 Seagate Technology Llc Method for inspection of magnetic disc edge roll-off
US20030064902A1 (en) * 2001-10-03 2003-04-03 Memc Electronic Materials Inc. Apparatus and process for producing polished semiconductor wafers
KR100518582B1 (ko) * 2002-08-29 2005-10-04 삼성전자주식회사 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
SG125108A1 (en) * 2003-03-11 2006-09-29 Asml Netherlands Bv Assembly comprising a sensor for determining at least one of tilt and height of a substrate, a method therefor and a lithographic projection apparatus
JP4791694B2 (ja) 2004-01-22 2011-10-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体エピタキシャルウェーハの製造方法
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
AT10874U1 (de) * 2004-08-20 2009-11-15 Semitool Inc System zum dünnen eines halbleiter-werkstücks
JP2006092722A (ja) * 2004-08-27 2006-04-06 Showa Denko Kk 磁気ディスク用基板および磁気ディスクの製造方法
US7029375B2 (en) * 2004-08-31 2006-04-18 Tech Semiconductor Pte. Ltd. Retaining ring structure for edge control during chemical-mechanical polishing
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
DE102004053308A1 (de) * 2004-11-04 2006-03-23 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen beider Seiten eines scheibenförmigen Werkstücks sowie damit herstellbare Halbleiterscheibe
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP2008028259A (ja) 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶ＧａＮ基板の製造方法
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP2009119537A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 基板処理方法及び基板処理装置
US20090142916A1 (en) * 2007-11-29 2009-06-04 Qimonda Ag Apparatus and method of manufacturing an integrated circuit
JP5207447B2 (ja) * 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0750967A2 (en) * 1995-06-26 1997-01-02 Motorola, Inc. Method for preshaping a semiconductor substrate for polishing and structure
CN1396632A (zh) * 2001-07-05 2003-02-12 瓦克硅电子股份公司 半导体片两面实施材料去除切削的方法
CN1518069A (zh) * 2003-01-23 2004-08-04 �����ɷ� 经抛光的半导体晶片及其制造方法
CN101456163A (zh) * 2007-12-14 2009-06-17 深圳市裕鼎精密工业科技股份有限公司 流体喷射抛光机

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979988A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 具有斜面部分的半导体晶片
CN109979988B (zh) * 2017-12-27 2024-06-11 三星电子株式会社 具有斜面部分的半导体晶片
CN111602226A (zh) * 2018-01-11 2020-08-28 硅电子股份公司 具有外延层的半导体晶片
CN111602226B (zh) * 2018-01-11 2023-10-24 硅电子股份公司 具有外延层的半导体晶片

Also Published As

Publication number Publication date
SG169267A1 (en) 2011-03-30
KR101432863B1 (ko) 2014-08-26
TWI420581B (zh) 2013-12-21
DE102009037281B4 (de) 2013-05-08
KR20110016822A (ko) 2011-02-18
US20110039411A1 (en) 2011-02-17
JP2011040753A (ja) 2011-02-24
SG187487A1 (en) 2013-02-28
JP5323016B2 (ja) 2013-10-23
US8409992B2 (en) 2013-04-02
TW201106422A (en) 2011-02-16
DE102009037281A1 (de) 2011-02-17
CN101996863B (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN101996863B (zh) 用于制造抛光的半导体晶片的方法
JP4517867B2 (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
EP1755156B1 (en) Process for producing silicon wafers
JP4438709B2 (ja) ウェーハの枚葉式エッチング方法
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
US11075070B2 (en) Monocrystalline semiconductor wafer and method for producing a semiconductor wafer
JP5968365B2 (ja) 半導体ウェハの両面研磨方法
KR20110008068A (ko) 실리콘 웨이퍼의 엣지 에칭 방법
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
KR20080091206A (ko) 에피택셜 웨이퍼 제조 방법
WO2016038800A1 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP5748717B2 (ja) 両面研磨方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP2010021394A (ja) 半導体ウェーハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2015220370A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
TWI399804B (zh) 製造半導體晶圓之方法
KR20040067899A (ko) 연마반도체웨이퍼 및 그의 제조방법
KR102110919B1 (ko) 양면 연마 장치
KR20100068557A (ko) 트랜스퍼 아암 척
KR102663316B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2006210759A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
KR20120051895A (ko) 웨이퍼 세정장치 및 웨이퍼 세정방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant